JP2005303385A - Dsrc通信回路及び通信方法 - Google Patents

Dsrc通信回路及び通信方法 Download PDF

Info

Publication number
JP2005303385A
JP2005303385A JP2004112495A JP2004112495A JP2005303385A JP 2005303385 A JP2005303385 A JP 2005303385A JP 2004112495 A JP2004112495 A JP 2004112495A JP 2004112495 A JP2004112495 A JP 2004112495A JP 2005303385 A JP2005303385 A JP 2005303385A
Authority
JP
Japan
Prior art keywords
timing
slot
frame
unique word
word detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004112495A
Other languages
English (en)
Inventor
Shigeki Oyama
茂樹 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004112495A priority Critical patent/JP2005303385A/ja
Priority to US11/095,669 priority patent/US7474723B2/en
Publication of JP2005303385A publication Critical patent/JP2005303385A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B15/00Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points
    • G07B15/06Arrangements for road pricing or congestion charging of vehicles or vehicle users, e.g. automatic toll systems
    • G07B15/063Arrangements for road pricing or congestion charging of vehicles or vehicle users, e.g. automatic toll systems using wireless information transmission between the vehicle and a fixed station

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

【課題】 データ受信のフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐこと、及び、フレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整できるようにすること。
【解決手段】 ビットカウンタ111はフレーム同期信号によりフレームタイミングを生成する。ビットカウンタ112はスロット同期信号を受けてスロットタイミングを生成する。フレームタイミングからユニークワード検出窓を生成され、スロットタイミングから受信データ演算タイミングとデータ受信タイミングとが生成される。また、セレクタ123にて選択されたフレームタイミングとスロットタイミングのいずれか一方に基づきデータ送信タイミングと送信データ演算タイミングとが生成される。
【選択図】 図1

Description

本発明は、狭域通信(DSRC:Dedicated Short Range Communication)無線システムで用いるDSRC通信回路及び通信方法に関する。
ITS(Intelligent Transport Systems:高度道路交通システム)の一環として導入されたETC(Electronic Toll Collection System:自動料金収受システム)では、標準規格AIRB−STD−T55に準拠したDSRC無線システムが採用されている。このDSRC無線システムでの伝送フレームは、等幅の複数スロットで構成され、TDMA(Time Division Multiple Access:時分割多元接続)方式の同期制御が行えるようになっている。また、近年、発行された標準規格AIRB−STD−T75によるDSRC無線システムでの伝送フレームは、1フレーム内のスロット毎に変調方式を違えることができるようになっている。
従来のDSRC無線システムで用いられるDSRC通信回路で採用されているタイミング生成方法は、1つのビットカウンタを用い、その1つのビットカウンタを受信スロット毎のユニークワード検出タイミングでスロット同期させ、このスロット同期したビットカウンタのカウント値から、CRC演算や簡易秘話スクランブルなどの受信データの演算タイミング、演算後の受信データを受信バッファに取り込むデータ受信タイミング、次の受信スロットのユニークワード検出窓のタイミング、データ送信タイミング、CRC演算や簡易秘話スクランブルなどの送信データの演算タイミングを生成するという方法である(例えば、特許文献1)。
特開平09−289499号公報
しかしながら、従来のタイミング生成方法では、次のような問題がある。即ち、データ受信に関しては、受信スロットのユニークワード検出タイミングを用いてスロット同期を行い、次の受信スロットのユニークワード検出窓のタイミングを生成しているので、フレームタイミングに対してスロットタイミングがずれた場合には、受信スロットでのユニークワード検出タイミングもずれることが起こり、次の受信スロットでのユニークワード検出窓のタイミングにも、フレームタイミングとスロットタイミングのずれが反映される。
そのために、1フレームのデータ通信が完了し、次フレームの先頭スロットでデータ受信を行う場合、フレームが切り替わったことでフレームタイミングとスロットタイミングのずれの関係が変わっているにもかかわらず、前フレームのフレームタイミングとスロットタイミングのずれが反映されたユニークワード検出窓を生成してしまうことが起こる。その結果、受信データのタイミングとユニークワード検出窓のタイミングとが合わなくなるので、ユニークワード検出エラーが生じ、データ再送待ちやユニークワード連続受信などの処理を行わなくてはならなくなるという問題がある。
また、データ送信に関しては、データ受信の場合と同様に、1つのビットカウンタを用いて受信スロットのユニークワード検出タイミングでスロット同期を行い、そのスロット同期したビットカウンタのカウント値からデータ送信タイミングや、送信データの演算タイミングを生成しているので、フレームタイミングに対してスロットタイミングがずれていた場合には、スロット同期のタイミングもフレームタイミングに対してずれることが起こり、フレームタイミングに対してずれたタイミングでデータ送信タイミングや送信データ演算タイミングが生成されることになる。
その結果、様々なメーカーのDSRC車載器と路側器間の通信ではいわゆる相性が合わず通信エラーが起こる問題に対処するためには、フレームタイミングに同期したデータ送信も行えることが必要であるが、従来では、フレームタイミングに同期したデータ送信を行うことができないので、改善が望まれている。
本発明は、かかる点に鑑みてなされたものであり、データ受信のフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐことが可能であるとともに、フレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整することが可能であるDSRC通信回路及び通信方法を提供することを目的とする。
かかる課題を解決するため、本発明のDSRC通信回路は、フレームを構成する複数のスロットにおけるユニークワードをユニークワード検出窓に従ってそれぞれ検出するユニークワード検出手段と、前記ユニークワード検出手段が出力するフレーム先頭スロットにおけるユニークワードの検出信号を受けてフレーム同期を取り、次のフレーム先頭スロットにおけるユニークワードの検出信号が入力されるまでの期間をカウントしてフレームタイミングを生成する第1ビットカウンタと、前記ユニークワード検出手段が出力する前記先頭スロットを含む全てのスロットにおけるユニークワードの検出信号をそれぞれ受けて、ユニークワードの検出信号毎にスロット同期を取り、次のスロットにおけるユニークワードの検出信号が入力されるまでの期間をカウントしてスロットタイミングを生成する第2ビットカウンタと、前記フレームタイミングに基づき前記ユニークワード検出窓を生成し、前記スロットタイミングに基づき受信データの処理タイミングを生成し、前記フレームタイミングと前記スロットタイミングのいずれか一方に基づき送信データの処理タイミングを生成するタイミング生成手段と、を具備する構成を採る。
この構成によれば、データ受信のフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐことが可能となる。また、フレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整することが可能となる。
本発明のDSRC通信回路は、上記の発明において、前記タイミング生成手段は、前記フレームタイミングと前記スロットタイミングとを選択設定する手段を具備する構成を採る。
この構成によれば、データ送信タイミングを、フレームタイミングとスロットタイミングとのどちらを用いて生成するかを任意に設定することができる。
本発明のDSRC通信システムにおける通信方法は、フレームを構成する複数のスロットにおけるユニークワードをユニークワード検出窓に従ってそれぞれ検出する第1工程と、フレームを構成する複数のスロットのうち、フレーム先頭スロットにおけるユニークワードの検出信号を第1ビットカウンタに与えてフレーム同期を取り、次のフレーム先頭スロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第1ビットカウンタにカウントさせてフレームタイミングを生成する第2工程と、前記先頭スロットを含む全てのスロットにおけるユニークワードの検出信号を第2ビットカウンタにそれぞれ与えてユニークワードの検出信号毎にスロット同期を取り、次のスロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第2ビットカウンタにカウントさせてスロットタイミングを生成する第3工程と、前記フレームタイミングに基づき前記ユニークワード検出窓を生成し、前記スロットタイミングに基づき受信データの処理タイミングを生成する第4工程と、を具備するようにした。
この方法によれば、データ受信のフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐことが可能となる。
本発明のDSRC通信システムにおける通信方法は、フレームを構成する複数のスロットにおけるユニークワードをユニークワード検出窓に従ってそれぞれ検出する第1工程と、フレームを構成する複数のスロットのうち、フレーム先頭スロットにおけるユニークワードの検出信号を第1ビットカウンタに与えてフレーム同期を取り、次のフレーム先頭スロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第1ビットカウンタにカウントさせてフレームタイミングを生成する第2工程と、前記先頭スロットを含む全てのスロットにおけるユニークワードの検出信号を第2ビットカウンタにそれぞれ与えてユニークワードの検出信号毎にスロット同期を取り、次のスロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第2ビットカウンタにカウントさせてスロットタイミングを生成する第3工程と、前記フレームタイミングと前記スロットタイミングのいずれか一方に基づき送信データの処理タイミングを生成する第4工程と、を具備するようにした。
この方法によれば、フレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整することが可能となる。
本発明のDSRC通信システムにおける通信方法は、上記の発明において、前記第4工程は、前記フレームタイミングと前記スロットタイミングのいずれか一方に基づき送信データの処理タイミングを生成する工程、をさらに具備するようにした。
この方法によれば、データ受信のフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐことが可能となる。併せて、フレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整することが可能となる。
本発明のDSRC通信システムにおける通信方法は、上記の発明において、前記第4工程は、前記フレームタイミングと前記スロットタイミングとを選択設定する工程、を含むようにした。
この方法によれば、データ送信タイミングを、フレームタイミングとスロットタイミングとのどちらを用いて生成するかを任意に設定することができる。
本発明によれば、データ受信のフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐことが可能となるとともに、フレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整することが可能となる。
本発明の骨子は、2つのビットカウンタを用いて、フレームタイミングへの同期とスロットタイミングへの同期を別々に行ってフレームタイミング及びスロットタイミングをそれぞれ生成し、フレームタイミングからはフレーム中の全受信スロットのユニークワード検出窓を生成し、スロットタイミングからは受信データの演算タイミングやデータ受信タイミングを生成することで、フレームタイミングとスロットタイミングのずれにより受信データとユニークワード検出窓のタイミングとがずれても、そのずれが次スロットに反映されないようにし、ユニークワード検出エラーが起きるのを防ぐことである。
また、本発明の骨子は、データの送信タイミングを受信データのフレームタイミングとスロットタイミングとのいずれを使って生成するかを選択できるようにし、様々なメーカーのDSRC車載器と路側器間の通信でいわゆる相性が合わず通信エラーが起こる問題に対してより適切なタイミングでデータ送信が行えるように送信タイミングの調整が行えるようにすることである。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
(実施の形態1)
図1は本発明の一実施の形態に係るDSRC通信回路の構成を示すブロック図である。スロット内の受信データは、DSRC通信の規格上、ユニークワード以降のビット列に対して簡易秘話スクランブルなどの演算処理が施してあり、また、CRC演算を行ってデータの整合性を確認する必要がある。また、データ受信の際には必要なデータを受信バッファに取り込む動作を行わなければならない。そのためデータ受信の場合、まずユニークワード検出を行い、受信データのタイミングを知る必要がある。
また、ユニークワード検出のためには、ユニークワードのビット列と通常の受信データのビット列が偶然一致し、誤ったタイミングでユニークワード検出を行うことがないように、ユニークワード検出窓のタイミングを生成し、ユニークワードと受信データのビット列を区別できるようにする必要がある。さらに、こうして検出したユニークワード以降のビット列と、データ受信回路の演算部に対して簡易秘話スクランブルやCRCの演算を行うための受信データ演算タイミングと、それらの演算を行ったデータを受信バッファに取り込むためのデータ受信タイミングを生成しなければならない。
また、受信データのタイミング、つまりスロットタイミングは、DSRC通信の規格上はフレームタイミングに対して一定の関係を保つことになっているが、DSRC通信を行う環境の影響によって、フレームタイミングに対してスロットタイミングにずれが生ずる場合がある。そのため、データ受信を行うには、フレームタイミングとは無関係に、全ての受信スロットにおいてデータ受信のためのタイミング生成を行わなければならない。
さらに、送信処理では、様々なメーカーのDSRC車載器と路側器間の通信でいわゆる相性が合わず通信エラーが起こる問題に対してより適切なタイミングでデータ送信が行えるように送信タイミングの調整が行えるようにする必要がある。
そこで、図1に示すDSRC通信回路は、受信データが入力されるユニークワード検出部101と、受信データ処理部102と、データ受信バッファ103と、タイミング生成部104と、データ送信バッファ105と、送信データを生成処理して出力する送信データ処理部106とを備えている。
タイミング生成部104は、フレーム同期用ビットカウンタ111とスロット同期用ビットカウンタ112とタイミングデコード回路113とで構成される。タイミングデコード回路113は、受信タイミングデコード回路121と送信タイミングデコード回路122とで構成されている。
ユニークワード検出部101は、入力される各受信スロットでの受信データに含まれるユニークワードをタイミング生成部104にて生成されたユニークワード検出窓を用いて検出する。ユニークワード検出窓は、ユニークワードのビット列と通常の受信データのビット列が偶然一致し、誤ったタイミングでユニークワード検出を行うことがないようにするために設けられる所定幅のゲートである。
フレームの先頭スロットでユニークワードを検出した場合は、その検出信号はフレーム同期信号としてフレーム同期用ビットカウンタ111に与えられる。これによってフレーム同期が行われる。また、フレームの先頭スロットであるか否かにかかわらず、各スロットでのユニークワード検出信号はスロット同期用ビットカウンタ112に与えられる。これによってスロット同期が行われる。これら2つのビットカウンタが、フレーム同期後、スロット同期後に受信クロックでそれぞれカウントアップしていくことで、フレームタイミングとスロットタイミングとが生成されることになる(図2参照)。
受信データ処理部102は、タイミング生成部104にて生成された受信データ演算タイミングに従い、受信スロットにおけるユニークワード以降のビット列に施されたDSRC通信の規格上定められている簡易秘話スクランブルの解除やCRC演算を行う。
データ受信バッファ103には、受信データ処理部102にて処理された受信データがタイミング生成部104にて生成されたデータ受信タイミングに従って格納される。
データ送信バッファ105では、格納されている送信データがタイミング生成部104にて生成されたデータ送信タイミングに従って読み出され、送信データ処理部106に送り込まれる。
送信データ処理部106は、タイミング生成部104にて生成された送信データ演算タイミングに従い、データ送信バッファ105から送られてくる送信データにおけるユニークワード以降のビット列にDSRC通信の規格上定められている簡易秘話スクランブルの付与やCRC演算を施して送信データを生成する。
タイミング生成部104では、フレーム同期用ビットカウンタ111にてユニークワード検出部101から入力されるフレーム同期信号によってフレーム同期を取り、受信クロックをカウントしてフレームタイミングが生成され、またスロット同期用ビットカウンタ112にてユニークワード検出部101から入力されるスロット同期信号よってスロット同期を取り、受信クロックをカウントしてスロットタイミングが生成され、それぞれ、受信タイミングデコード回路121と送信タイミングデコード回路122とに入力される。
受信タイミングデコード回路121では、フレームタイミングからユニークワード検出部101に対するユニークワード検出窓が生成され、スロットタイミングから受信データ処理部102に対する受信データ演算タイミングとデータ受信バッファ103に対するデータ受信タイミングとが生成される。
送信タイミングデコード回路122では、フレームタイミングとスロットタイミングとがセレクタ123に入力される。セレクタ123では、予めいずれを選択するかを定められているので、その設定に従って選択されたフレームタイミング又はスロットタイミングから、データ送信バッファ105に対するデータ送信タイミング及び送信データ処理部106に対する送信データ演算タイミングが生成される。
以下、図1〜図5を参照して、タイミング生成部104でのタイミング生成動作について説明する。なお、図2は、2つのビットカウンタによって受信データからフレーム同期タイミングとスロット同期タイミングとを生成する動作を説明する図である。図3は、フレームタイミングを用いて受信データからユニークワード検出窓を生成する動作を説明する図である。図4は、スロットタイミングを用いて受信データから受信データ演算タイミングとデータ受信タイミングとを生成する動作を説明する図である。図5は、受信データから生成したフレームタイミングとスロットタイミングとを用いてデータ送信タイミングと送信データ演算タイミングとを生成する動作を説明する図である。
図2では、受信クロックと、フレーム同期用ビットカウンタ111のカウント値(フレームタイミング)と、各スロットの受信データとスロット同期用ビットカウンタ112のカウント値(スロットタイミング)との関係が示されている。
図2において、フレーム201は、送信スロットと受信スロットとの組み合わせからなる複数のスロット(図示例ではスロット202、203、204の3個)で構成される。但し、図2では、スロット202、203、204の全てが受信スロットであるとしている。なお、スロット205は、次フレームでの先頭スロットである。
各スロットは、プリアンブルPREとユニークワードUWとデータDと誤りチェックCRCとガードタイムGとで構成される。そして、スロット202とスロット203との間には隙間206があり、またスロット203とスロット204との間には隙間207があることが示されている。
ユニークワード検出部101では、スロット202、203、204、205におけるユニークワードUWをユニークワード検出窓(図3参照)に従ってそれぞれ検出する。フレーム同期用ビットカウンタ111には、フレームの先頭スロット202、205のそれぞれにおけるユニークワード検出信号がフレーム同期信号として入力される。スロット同期用ビットカウンタ112には、スロット202、203、204、205のそれぞれにおけるユニークワード検出信号がスロット同期信号として入力される。
フレーム同期用ビットカウンタ111は、フレームの先頭スロット202におけるユニークワード検出信号であるフレーム同期信号が入力されるタイミングをフレーム同期タイミング208とし受信クロックに従って初期値からカウントアップ動作を行い、次フレームの先頭スロット205におけるユニークワード検出信号であるフレーム同期信号が入力されるタイミングをフレーム同期タイミング209とし受信クロックに従って再度初期値からカウントアップ動作を行うことを繰り返すので、そのカウント値はフレーム期間であるフレームタイミング210を与えることになる。
スロット同期用ビットカウンタ112は、各受信スロットにおいてスロット同期信号が入力されるタイミングをスロット同期タイミング211として受信クロックに従って初期値からカウントアップ動作を行うことを繰り返すので、そのカウント値はスロット期間であるスロットタイミング212を与えることになる。
受信データの処理期間を与えるスロットタイミング212は、DSRC通信の規格上はフレームタイミング210に対して一定の関係を保つことになっているが、DSRC通信を行う環境の影響によって、受信スロット間に隙間206、207が生ずることがある。この場合にはフレームタイミング210に対してスロットタイミング212にずれが生ずることになる。図2では、スロット202、203、204でのスロットタイミングは、同符号212を付してあるが、隙間206、207が生ずる場合には、同値ではない。
従来では、図2において、スロット202でのユニークワードUWの検出によって次スロット203でのユニークワードUWの検出窓を生成し、このスロット203でのユニークワードUWの検出によって次スロット204でのユニークワードUWの検出窓を生成するようにしていた。その結果、スロット203でのユニークワードUWの検出窓は、隙間206だけのずれを含んで生成され、またスロット204でのユニークワードUWの検出窓は、隙間207のずれに隙間206のずれを反映させて生成していた。
この方法では、次フレームの先頭スロットでのユニークワードUWの検出窓を前フレームの最終スロットでのユニークワードUWの検出によって生成するので、受信データにおけるユニークワードUWのタイミングとそのユニークワードUWを検出する窓のタイミングとが合わなくなり、ユニークワード検出エラーが起こる。
そこで、本実施の形態では、受信に関しては、ユニークワードUWを検出する窓をフレームタイミング210によって生成するようにし、スロットタイミングにずれが生じてもフレームタイミング間に反映されないようにしている(図3参照)。そして、フレームタイミング210とは無関係に、全ての受信スロットにおいてデータ受信処理のためのタイミングを生成するようにしている(図4参照)。
また、従来では、スロットタイミング212から送信タイミングを生成していたので、上記のようにフレームタイミング210に対してスロットタイミング212にずれが生じていると、そのずれたタイミングで送信処理が行われる。そのため、様々なメーカーのDSRC車載器と路側器との間でいわゆる相性が合わず通信エラーが起こるという問題が生じていた。
そこで、本実施の形態では、送信処理に関しては、図1に示すように、フレームタイミングとスロットタイミングのいずれかをセレクタ123によって選択設定できるようにし、その選択したタイミングに従って送信処理のためのタイミングを生成するようにしている(図5参照)。
次に、図3では、受信クロックと、フレーム同期用ビットカウンタ111のカウント値(フレームタイミング)と、ユニークワード検出窓と、受信データとの関係が示されている。
図3において、フレーム同期用ビットカウンタ111のカウント値であるフレームタイミング210は、上記のようにフレームの先頭スロット202におけるユニークワード検出信号であるフレーム同期信号が入力されるフレーム同期タイミング208と、次フレームの先頭205におけるユニークワード検出信号であるフレーム同期信号が入力されるフレーム同期タイミング209との期間を受信クロックに従って生成したものであるので、通信開始の第1回目においては、存在しない。
そのため、通信開始の第1回目においては、ゲートを開けたユニークワード検出窓301を設定し、フレーム先頭の受信スロット202でのユニークワードUWが検出できるまで待ち続ける。フレーム先頭の受信スロット202でのユニークワードUWが検出できると、そのユニークワード検出タイミング302によって、ユニークワード検出窓301のゲートを閉じると同時に、フレーム同期用ビットカウンタ111をフレーム同期させ、受信クロックによってカウントアップして行くことでフレームタイミング210の生成が可能となる。
そして、フレーム同期用ビットカウンタ111がカウントアップして行く過程でのカウント値を用いて、その後における受信スロット203、204に対するユニークワード検出窓303のタイミング生成を行うようにしている。この先頭スロット以降のスロットに対するユニークワード検出窓303は、そのスロットのプリアンブル期間内で立ち上がりユニークワードUW期間の終端で立ち下がるように生成される。
2回目以降のフレームの受信においては、1回目の受信で生成できたフレームタイミング210を用いてユニークワード検出窓を生成できるので、1回目の受信で生成したゲート幅の狭いユニークワード検出窓303を、そのフレーム先頭の受信スロットでのユニークワード検出窓として生成することが可能となる。そのため、2回目以降のフレームの受信においては、フレームタイミング210を用いて、フレーム先頭スロットを含めた全ての受信スロットにおいてユニークワード検出窓303のタイミング生成を行うようにしている。
これによって、スロット間に隙間206、207があり、フレームタイミング210に対してスロットタイミングにずれが生ずる場合でも、それに影響されることなく、ユニークワード検出窓のタイミング生成が可能になり、またフレームを跨ぐ場合でもフレームタイミング210に合ったユニークワード検出窓のタイミング生成が可能になる。
次に、図4では、受信クロックと、スロット同期用ビットカウンタ112のカウント値(スロットタイミング)と、受信データ演算タイミング及びデータ受信タイミングと、受信データとの関係が示されている。
図4において、スロット同期用ビットカウンタ112は、上記したように、各受信スロットのユニークワード検出タイミング400をスロット同期タイミング211とし、受信クロックでカウントアップされていくことで各受信スロットでのスロットタイミング212を生成することが可能になっている。そして、そのスロットタイミング212を用いて受信データ演算タイミング、データ受信タイミング401の生成を行うようにしている。
受信データ演算タイミング及びデータ受信タイミング401は、ユニークワード検出タイミング400から当該受信スロットの終端までの期間をカバーするように生成される。したがって、スロット間の隙間206、207が存在する場合でも、その期間に影響されることないので、受信データ処理部102では、ユニークワードUW以降のビット列に施された簡易秘話スクランブルの解除やCRC演算を正しく実施できるようになる。
次に、図5では、受信データと、フレーム同期用ビットカウンタ111のカウント値(フレームタイミング)と、スロット同期用ビットカウンタ112のカウント値(スロットタイミング)と、データ送信タイミングと、送信データ演算タイミングと、送信データとの関係が示されている。
図5において、データ送信タイミング501及び送信データ演算タイミング502は、フレーム同期用ビットカウンタ111のカウント値であるフレームタイミング210を用いて生成される。一方、データ送信タイミング503及び送信データ演算タイミング504は、スロット同期用ビットカウンタ112のカウント値であるスロットタイミング212を用いて生成される。フレームタイミング210を用いるか、スロットタイミング212を用いるかの選択は、セレクタ123の設定に従って行われる。
これによって、フレームタイミング210を用いて生成したデータ送信タイミング501に従ってデータ送信バッファ105から送信データを取り出し、送信データ処理部106がフレームタイミング210を用いて生成した送信データ演算タイミング502に従って簡易秘話スクランブルやCRC演算を行って最終的な送信データとして送信することと、スロットタイミング212を用いて生成したデータ送信タイミング503に従って送信バッファ105から送信データを取り出し、送信データ処理部106がスロットタイミング212を用いて生成した送信データ演算タイミング504に従って簡易秘話スクランブルやCRC演算を行って最終的な送信データとして送信することとを選択することができる。
つまり、従来では、スロットタイミングのみによる送信方法であったが、本実施の形態では、フレームタイミング210に同期してデータ送信タイミング501及び送信データ演算タイミング502を生成するか、スロットタイミング212に同期してデータ送信タイミング503及び送信データ演算タイミング504を生成するかを選択、設定することができるので、様々なメーカー製のDSRC車載器と路側器との通信で生ずるいわゆる相性が合わず通信エラーが起こる問題に対して、より適したタイミングでデータ送信が行えるように送信タイミングを設定できるようになる。
以上のように、本実施の形態によれば、2つのビットカウンタを持ち、データ受信に関しては、フレームタイミングへの同期とスロットタイミングへの同期とを別々に行って、フレームタイミングとスロットタイミングとをそれぞれ生成し、フレームタイミングからはフレーム中の全受信スロットのユニークワード検出窓を生成し、スロットタイミングからは受信データ演算タイミングやデータ受信タイミングを生成するようにしたので、フレームタイミングとスロットタイミングのずれにより、データ受信のフレーム切り替わり時に受信データとユニークワード検出窓のタイミングとがずれ、ユニークワード検出エラーが起きるのを防ぐことができ、データ通信の効率が落ちる頻度を低くすることが可能となる。
また、データ送信に関しては、受信データのフレームタイミングとスロットタイミングのいずれを使ってデータの送信タイミングを生成するかを選択できるようにしたので、様々なメーカー製のDSRC車載器と路側器との通信で生ずるいわゆる相性の問題に対してより適したタイミングでデータ送信が行えるように送信タイミングを調整することができる。
本発明は、データ受信処理ではフレームの切り替わり時にユニークワード検出窓のタイミングと受信データのタイミングとがずれてもユニークワード検出エラーが起こるのを防ぐことが可能であるので、データ通信の効率が落ちる頻度を低くするのに有用であり、またデータ送信処理ではフレームタイミングに対してスロットタイミングがずれた場合にデータ送信タイミングを柔軟に調整するのに有用である。
したがって、本発明は、現在のETCのサービスで用いられているDSRC通信の規格であるT55規格だけでなく、1フレーム内のデータ送受信でスロット毎に変調方式が変わる仕様を含むT75規格にも応用が可能である。また、T75規格を拡張し、QPSK−VP(Varied Phase)の変調方式の仕様を追加した場合も、同様に応用することが可能である。さらに、DSRC通信が複数の路側器に跨って行われる場合も複数の路側器間で同期してデータ通信を行う仕様であれば、同様に適用することが可能である。そのため、今後DSRC通信を応用した様々なサービスが開始されても本発明は、有効に活用できると思われる。
本発明の一実施の形態に係るDSRC通信回路の構成を示すブロック図 2つのビットカウンタによって受信データからフレーム同期タイミングとスロット同期タイミングとを生成する動作を説明する図 フレームタイミングを用いて受信データからユニークワード検出窓を生成する動作を説明する図 スロットタイミングを用いて受信データから受信データ演算タイミングとデータ受信タイミングとを生成する動作を説明する図 受信データから生成したフレームタイミングとスロットタイミングとを用いてデータ送信タイミングと送信データ演算タイミングとを生成する動作を説明する図
符号の説明
101 ユニークワード検出部
102 受信データ処理部
103 データ受信バッファ
104 タイミング生成部
105 データ送信バッファ
106 送信データ処理部
111 フレーム同期用ビットカウンタ
112 スロット同期用ビットカウンタ
113 タイミングデコード回路
121 受信タイミングデコード回路
122 送信タイミングデコード回路
123 セレクタ
208、209 フレーム同期タイミング
210 フレームタイミング
211 スロット同期タイミング
212 スロットタイミング
301、303 ユニークワード検出窓
400 ユニークワード検出タイミング
401 受信データ演算タイミング、データ受信タイミング
501、503 データ送信タイミング
502、504 送信データ演算タイミング

Claims (6)

  1. フレームを構成する複数のスロットにおけるユニークワードをユニークワード検出窓に従ってそれぞれ検出するユニークワード検出手段と、前記ユニークワード検出手段が出力するフレーム先頭スロットにおけるユニークワードの検出信号を受けてフレーム同期を取り、次のフレーム先頭スロットにおけるユニークワードの検出信号が入力されるまでの期間をカウントしてフレームタイミングを生成する第1ビットカウンタと、前記ユニークワード検出手段が出力する前記先頭スロットを含む全てのスロットにおけるユニークワードの検出信号をそれぞれ受けて、ユニークワードの検出信号毎にスロット同期を取り、次のスロットにおけるユニークワードの検出信号が入力されるまでの期間をカウントしてスロットタイミングを生成する第2ビットカウンタと、前記フレームタイミングに基づき前記ユニークワード検出窓を生成し、前記スロットタイミングに基づき受信データの処理タイミングを生成し、前記フレームタイミングと前記スロットタイミングのいずれか一方に基づき送信データの処理タイミングを生成するタイミング生成手段と、を具備することを特徴とするDSRC通信回路。
  2. 前記タイミング生成手段は、前記フレームタイミングと前記スロットタイミングとを選択設定する手段を具備することを特徴とする請求項1記載のDSRC通信回路。
  3. フレームを構成する複数のスロットにおけるユニークワードをユニークワード検出窓に従ってそれぞれ検出する第1工程と、フレームを構成する複数のスロットのうち、フレーム先頭スロットにおけるユニークワードの検出信号を第1ビットカウンタに与えてフレーム同期を取り、次のフレーム先頭スロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第1ビットカウンタにカウントさせてフレームタイミングを生成する第2工程と、前記先頭スロットを含む全てのスロットにおけるユニークワードの検出信号を第2ビットカウンタにそれぞれ与えてユニークワードの検出信号毎にスロット同期を取り、次のスロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第2ビットカウンタにカウントさせてスロットタイミングを生成する第3工程と、前記フレームタイミングに基づき前記ユニークワード検出窓を生成し、前記スロットタイミングに基づき受信データの処理タイミングを生成する第4工程と、を具備することを特徴とするDSRC通信システムにおける通信方法。
  4. フレームを構成する複数のスロットにおけるユニークワードをユニークワード検出窓に従ってそれぞれ検出する第1工程と、フレームを構成する複数のスロットのうち、フレーム先頭スロットにおけるユニークワードの検出信号を第1ビットカウンタに与えてフレーム同期を取り、次のフレーム先頭スロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第1ビットカウンタにカウントさせてフレームタイミングを生成する第2工程と、前記先頭スロットを含む全てのスロットにおけるユニークワードの検出信号を第2ビットカウンタにそれぞれ与えてユニークワードの検出信号毎にスロット同期を取り、次のスロットにおけるユニークワードの検出信号が入力されるまでの期間を前記第2ビットカウンタにカウントさせてスロットタイミングを生成する第3工程と、前記フレームタイミングと前記スロットタイミングのいずれか一方に基づき送信データの処理タイミングを生成する第4工程と、を具備することを特徴とするDSRC通信システムにおける通信方法。
  5. 前記第4工程は、前記フレームタイミングと前記スロットタイミングのいずれか一方に基づき送信データの処理タイミングを生成する工程、をさらに具備することを特徴とする請求項3記載のDSRC通信システムにおける通信方法。
  6. 前記第4工程は、前記フレームタイミングと前記スロットタイミングとを選択設定する工程、を含むことを特徴とする請求項4又は請求項5に記載のDSRC通信システムにおける通信方法。
JP2004112495A 2004-04-06 2004-04-06 Dsrc通信回路及び通信方法 Withdrawn JP2005303385A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004112495A JP2005303385A (ja) 2004-04-06 2004-04-06 Dsrc通信回路及び通信方法
US11/095,669 US7474723B2 (en) 2004-04-06 2005-04-01 DSRC communication circuit and communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004112495A JP2005303385A (ja) 2004-04-06 2004-04-06 Dsrc通信回路及び通信方法

Publications (1)

Publication Number Publication Date
JP2005303385A true JP2005303385A (ja) 2005-10-27

Family

ID=35054225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004112495A Withdrawn JP2005303385A (ja) 2004-04-06 2004-04-06 Dsrc通信回路及び通信方法

Country Status (2)

Country Link
US (1) US7474723B2 (ja)
JP (1) JP2005303385A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904717B1 (ko) 2008-11-18 2009-06-29 주식회사 파이칩스 Dsrc용 주파수 합성기에 입력되는 채널정보의 멀티플렉싱 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184445A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd Dsrc通信制御装置および方法
JP2008035233A (ja) * 2006-07-28 2008-02-14 Oki Electric Ind Co Ltd 狭帯域通信システムのフレーム同期回路
US20080205568A1 (en) * 2007-02-28 2008-08-28 Matsushita Electric Industrial Co., Ltd. Dsrc communication circuit and dsrc communication method
JP4789845B2 (ja) * 2007-04-03 2011-10-12 Okiセミコンダクタ株式会社 送信制御検査回路
CN105654565B (zh) * 2016-02-01 2017-11-28 天津中兴智联科技有限公司 一种提升etc交易业务效率的方法
US12041787B2 (en) 2019-05-02 2024-07-16 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004357B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004356B2 (en) 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US11271035B2 (en) 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US12402324B2 (en) 2019-05-02 2025-08-26 SanDisk Technologies, Inc. Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12543508B2 (en) 2022-03-14 2026-02-03 SanDisk Technologies, Inc. Cross-point magnetoresistive memory array containing selector rails and method of making the same
US12414307B2 (en) 2022-03-14 2025-09-09 SanDisk Technologies, Inc. Cross-point magnetoresistive memory array including self-aligned dielectric spacers and method of making thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940454B2 (ja) * 1995-12-28 1999-08-25 日本電気株式会社 スロット受信同期回路
JP3201257B2 (ja) 1996-04-23 2001-08-20 三菱電機株式会社 同期制御装置及び方法
JP3442228B2 (ja) * 1996-08-29 2003-09-02 松下電器産業株式会社 同期保持装置
JP3401185B2 (ja) 1998-05-29 2003-04-28 三菱電機株式会社 無線通信装置及び無線通信方法
JP3323809B2 (ja) * 1998-06-19 2002-09-09 松下電器産業株式会社 時分割多重無線通信方式の受信電界強度測定装置
JP3417342B2 (ja) 1999-05-24 2003-06-16 日本電気株式会社 同期復調装置及び方法
JP2001036458A (ja) 1999-07-21 2001-02-09 Oki Electric Ind Co Ltd 狭域通信における無線監視システム
JP3619742B2 (ja) 2000-03-24 2005-02-16 三洋電機株式会社 無線基地局及び受信同期窓制御方法
JP3419379B2 (ja) * 2000-03-27 2003-06-23 日本電気株式会社 Dsrc無線機の受信回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904717B1 (ko) 2008-11-18 2009-06-29 주식회사 파이칩스 Dsrc용 주파수 합성기에 입력되는 채널정보의 멀티플렉싱 장치

Also Published As

Publication number Publication date
US7474723B2 (en) 2009-01-06
US20050220150A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
US8605912B2 (en) Biphase mark code decoder and method of operation
US9118392B2 (en) Isolated serializer-deserializer
EP3163777B1 (en) Multi-channel synchronisation method, synchronisation device and system, and computer storage medium
JP2005303385A (ja) Dsrc通信回路及び通信方法
EP0688447A1 (en) De-skewer for serial data bus
US20080205454A1 (en) Method and device for transmitting a serial data frame
JPH04229738A (ja) ディジタルチャンネルを二重化するシステムのエラーマスキング用ダイナミックスイッチング装置
US7242696B2 (en) Digital TDMA link with no sync word
US20020150118A1 (en) Communication system, method and signal for time-slot-coded data transmission
US8798096B2 (en) Method for configuring preamble for communication system, preambler, and apparatus for generating packet using the same
JP2001127744A (ja) 調歩同期式データ通信装置、及び調歩同期式データ通信方法
JP2967649B2 (ja) 受信同期回路
US5148450A (en) Digital phase-locked loop
CN113644966B (zh) 深空探测上行指令高可靠接收和处理方法及系统
US6307904B1 (en) Clock recovery circuit
JPS5819055A (ja) クロツク再生回路
JPS5912059B2 (ja) デジタル通信方式の同期方法
JPH0562851B2 (ja)
JP2000332740A (ja) フレーム同期方法及び装置
JP2713009B2 (ja) 遅延時間差吸収装置
JPH0964855A (ja) 遅延挿脱回路及び該回路を備えるデータ通信装置
GB2103053A (en) Improvements relating to transmission of data in blocks
JPH0279631A (ja) フレーム同期回路
JP2007068055A (ja) Dsrc通信回路及びdsrc通信方法
JPH0738554A (ja) バースト信号位相制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090403