JP2006190850A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006190850A
JP2006190850A JP2005002016A JP2005002016A JP2006190850A JP 2006190850 A JP2006190850 A JP 2006190850A JP 2005002016 A JP2005002016 A JP 2005002016A JP 2005002016 A JP2005002016 A JP 2005002016A JP 2006190850 A JP2006190850 A JP 2006190850A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
lead
alloy
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005002016A
Other languages
English (en)
Other versions
JP4343117B2 (ja
Inventor
Ryoichi Kajiwara
良一 梶原
Kazutoshi Ito
和利 伊藤
Hidemasa Kagii
秀政 鍵井
Hirotake Oka
浩偉 岡
Hiroyuki Nakamura
弘幸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005002016A priority Critical patent/JP4343117B2/ja
Priority to US11/324,315 priority patent/US7528489B2/en
Priority to CNB2006100057109A priority patent/CN100481428C/zh
Priority to KR1020060001750A priority patent/KR100684240B1/ko
Publication of JP2006190850A publication Critical patent/JP2006190850A/ja
Application granted granted Critical
Publication of JP4343117B2 publication Critical patent/JP4343117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/255Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01DSEPARATION
    • B01D21/00Separation of suspended solid particles from liquids by sedimentation
    • B01D21/28Mechanical auxiliary equipment for acceleration of sedimentation, e.g. by vibrators or the like
    • B01D21/286Means for gentle agitation for enhancing flocculation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F27/00Mixers with rotary stirring devices in fixed receptacles; Kneaders
    • B01F27/80Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a substantially vertical axis
    • B01F27/90Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a substantially vertical axis with paddles or arms 
    • B01F27/906Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a substantially vertical axis with paddles or arms  with fixed axis
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/52Treatment of water, waste water, or sewage by flocculation or precipitation of suspended impurities
    • C02F1/5209Regulation methods for flocculation or precipitation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77Auxiliary members characterised by their shape
    • H10W40/778Auxiliary members characterised by their shape in encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/442Shapes or dispositions of multiple leadframes in a single chip
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/481Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/011Apparatus therefor
    • H10W72/0113Apparatus for manufacturing die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07168Means for storing or moving the material for the connector
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07332Compression bonding, e.g. thermocompression bonding
    • H10W72/07333Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • H10W72/325Die-attach connectors having a filler embedded in a matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/926Multiple bond pads having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 ダイボンディングにおいて鉛フリー半田を用いることができる。
【解決手段】 半導体チップ1とCu合金製のダイパッド4との間に応力緩衝板8を配置し、半導体チップ1と応力緩衝板8とを、および応力緩衝板8とダイパッド4とを、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−Cuを主要構成元素とする鉛フリー半田の接合材10,9で接合することにより、チップ割れを発生させることなく、鉛フリー半田を用いてダイボンディングを行うことができる。
【選択図】 図2

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体素子を固定する鉛フリー半田に適用して有効な技術に関する。
従来のダイボンディング用合金部材は、0.05〜0.5mm厚さの純Al板あるいは42アロイ材を基材とし、その両面に0.005〜0.1mm厚さの接合用合金層を設けている。更には、上記接合用合金層として、400℃以下の液相線温度を有し、280℃以上の固相線温度を有するPbを含まない合金か、もしくは280℃における液相の体積割合が15%以下であるPbを含まない合金を用いている(例えば、特許文献1参照)。
特開2001−127076号公報(第2−3頁)
半導体装置のダイボンディングに適用可能な半田材の性質としては、以下の4つの項目が重要である。1つ目は、プロセス温度であり、400℃以下でのダイボンディングが可能なことで、液相温度が400℃以下であることや、リードフレーム材との濡れ性に優れていることが条件である。2つ目は、半導体装置を2次実装する時の260℃の加熱冷却に耐える耐熱性を有していることであり、固相温度が270℃以上であることが条件となる。3つ目は、SiチップをCu合金のダイパッドに接合した場合に熱膨張差に伴う熱歪を半田接合部が緩和して、熱応力によるSiチップの破損を防いでくれることである。4つ目は、半導体素子の発熱によって引き起こされる温度変動に対して半田接合部の熱疲労寿命が十分長いことである。
従来知られているZnAlGe材やZnAlMgGa材などのZnAl系半田材は、固相と液相の温度が309℃と347℃または359℃と375℃で、ダイボンディングの400℃以下のプロセス温度や260℃の2次実装プロセス耐性を満足するが、半田材の熱膨張率が大きくしかも材質が硬くて弾性率や降伏強度が高いためチップに割れを生じてしまうとういう問題を抱えている。また、Alが半田材の表面に強固な酸化膜を形成するため、NiやCu等のリードフレーム材に対して濡れ性が悪く、良好なダイボンディングができないという問題がある。
一方、SnSbAg(15〜20wt%)半田は、ダイボンディングのプロセス温度400℃以下やダイボンディング性、熱応力によるチップ割れ防止を満足するが、液相温度:280℃〜315℃に対して固相温度が250℃と低いため、260℃の実装プロセスにおいて半田材が部分的に溶融し、その時封止材のレジンが熱膨張によってチップに剥離方向の外力を与えるために半田接合部に剥離を生じてしまうという問題がある。また、半導体素子の発熱に伴う温度変化を模擬した温度サイクル試験において、SnSb半田内に疲労による剥離割れが短期間に発生して素子の電気特性が急速に劣化するという温度サイクル信頼性の問題がある。また、SnSb(20〜40wt%)半田は、硬くてチップ割れを生じる点と固相温度が250℃のため260℃リフローに耐えられず、SnSb(43wt%以上)半田は液相線が400℃以上となり400℃以下でのダイボンディングが難しいという問題がある。
なお、前記特許文献1(特開2001−127076号公報)には、ZnAl系、ZnSn系、AuSn系およびAuGe系などの接合用合金が開示されているが、Zn系合金は濡れ性が悪く、また、Au系合金はコストが高いことがそれぞれ問題である。
本発明の目的は、ダイボンディングにおいて鉛フリー半田を用いることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、半導体素子とダイパッドの間に応力緩衝手段を配置し、半導体素子と応力緩衝手段を、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−CuまたはBi−Ag−Sbを主要構成元素とする鉛フリー半田のいずれかで接合したものである。
また、本発明は、リードフレームのダイパッド上にペースト状または粒状からなる鉛フリー半田を供給して溶融させ、さらにCu合金より低熱膨張、低降伏応力または低弾性率の応力緩衝板を半田で固着し、その後、応力緩衝板の上にペースト状または粒状からなる鉛フリー半田を供給して溶融させ、さらに応力緩衝板上の半田上に半導体素子を配置してこの半田によって半導体素子を固着し、その後、半導体素子の電極とリードフレームのリードとを電気的に接続するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ダイボンディングにおいてチップ割れを防止しつつ、鉛フリー半田の適用を実現することができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の内部構造の一例を封止体を透過して示す平面図、図2は図1に示すA−A線に沿って切断した断面の断面図、図3は本発明の実施の形態の半導体装置の組み立てに用いられるリードフレームの構造の一例を示す図であり、(a)は部分平面図、(b)は(a)のA−A線に沿って切断した断面の部分断面図、図4は本発明の実施の形態の半導体装置の組み立て手順の一例を示す製造プロセスフロー図、図5は本発明の実施の形態の半導体装置に組み込まれる応力緩衝板と半田をパラメータとした半導体装置の評価結果の一例を示す結果データ図、図6は本発明の実施の形態の半導体装置の変形例であるトランジスタの内部構造を封止体を透過して示す平面図、図7は図6に示すA−A線に沿って切断した断面の断面図、図8は変形例の半導体装置の構造を示す部分断面図、図9は図8に示す半導体装置の構造を示す平面図、図10は変形例の半導体装置の構造を示す部分断面図、図11は図10に示すA−A線に沿って切断した断面の断面図、図12は変形例の半導体装置の構造を示す部分断面図、図13は変形例の半導体装置の構造を示す部分断面図、図14はBi−Ag−Sb系合金の固相・液相温度の評価結果の一例を示すデータ図、図15はSn−Sb−Ag−Cu系合金の固相・液相温度の評価結果の一例を示す結果図、図16はBi−Ag系合金の2元状態図の一例を示す状態図、図17は本実施の形態の半導体装置の変形例であるトランジスタの構造を示す断面図、図18は本実施の形態の変形例の半導体装置の裏面側の構造を示す裏面図、図19は図18に示すB−B線に沿って切断した断面の断面図である。
図1および図2に示す本実施の形態の半導体装置は、縦型半導体素子を有した電力用のパワー半導体パッケージ14であり、半導体素子の主面1aには、例えば、トランジスタ素子の回路が形成されたトランジスタパッケージである。
パワー半導体パッケージ14の構成について説明すると、主面1aと、その反対側の裏面1bと、主面1aに形成された主電極2および制御電極3と、裏面1bに形成された電極15と、主面1aに形成された回路とを備えた半導体素子である半導体チップ1と、半導体チップ1の裏面1bの電極15と接合する導電性のダイパッド4と、半導体チップ1の主面1aの主電極2と電気的に接続する第1リード6と、半導体チップ1の主面1aの制御電極3と電気的に接続する第2リード7と、ダイパッド4と一体で繋がった第3リード5と、主電極2と第1リード6とを電気的に接続するAlワイヤ12と、制御電極3と第2リード7とを電気的に接続するAlワイヤ13と、半導体チップ1とダイパッド4の間に配置され、かつダイパッド4を形成する主材料であるCu合金より低熱膨張、低降伏応力または低弾性率の応力緩衝板(応力緩衝手段)8と、半導体チップ1とAlワイヤ12,13とダイパッド4と各リードの一部とを封止用樹脂によって封止する封止体11とからなる。
さらに、半導体チップ1と応力緩衝板8とが、および応力緩衝板8とダイパッド4とが、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−Cuを主要構成元素とする合金(鉛を含まない半田であり、以降このような半田を鉛フリー半田ともいう)、またはBi−Ag−Sbを主要構成元素とする合金(鉛フリー半田)のいずれかの接合材9,10によって接合されている。
例えば、図1に示すように、縦型半導体素子であり、かつシリコン(Si)からなる半導体チップ1が熱膨張率:8〜12ppm/KのCu/Fe−Ni合金/Cu積層板からなる応力緩衝板8を介してCu製のダイパッド4に接合材9,10によってダイボンディングされている。
半導体チップ1の裏面1bの表層には、Ti/Ni/AuまたはAg,V、あるいはTa/Ni/AuまたはAgが形成されている。なお、接合材9,10にSn−Sb−Ag−Cu合金を用いる場合には、応力緩衝板8の表裏面に電解Niめっきあるいは無電解NiPめっきを施し、ダイパッド4の表面は電解Niめっきあるいはめっき無しのCuとしている。
一方、接合材9,10にBi−Ag−Sb合金を用いる場合には、応力緩衝板8の表裏面に電解Agめっきを施し、ダイパッド4の表面は電解Agめっきあるいはめっき無しのCuとしている。
また、半導体チップ1の主面1aの主電極2および制御電極3と、外部取り出し用の第1リード6および第2リード7の間はAlワイヤ12,13によってそれぞれ結線されている。さらに、半導体チップ1と、Alワイヤ12,13と、応力緩衝板8と、接合材9,10の全体、およびダイパッド4、第1リード6、第2リード7、第3リード5それぞれの一部を覆うように封止用樹脂からなる封止体11が形成されている。
図1および図2に示すパワー半導体パッケージ14では、Cu合金製のダイパッド4の素子搭載領域に、熱膨張率がSiの半導体チップ1とダイパッド4の中間的な値の低熱膨張部材である応力緩衝板8を配置し、半導体チップ1とダイパッド4をSn−Sb−Ag−Cuを主要構成元素とする合金またはBi−Ag−Sbを主要構成元素とする合金で接合する構造としている。
なお、Cu合金製のダイパッド4上に低熱膨張部材である応力緩衝板8を配置した場合には、前記低熱膨張部材として熱膨張率:8〜12ppm/kのCu/FeNi複合材やCu/Cu20複合材を採用することにより、Cu合金を直接Siの半導体チップ1に接合していた場合に比べて熱膨張差を約1/2に低減することができ、実装や温度サイクル時の半導体チップ1の割れを防止することが可能になる。
また、図1に示すように応力緩衝手段である応力緩衝板8は、縦と横の平面寸法が半導体チップ1より大きく、かつダイパッド4より小さく形成された薄板状の部材である。応力緩衝板8が半導体チップ1より大きいことにより、チップから発せられる熱がチップ内部を通過することなく、チップの裏面1bから直ぐに外部に出て接合材10や応力緩衝板8を通ってダイパッド4に到達することができる。したがって、熱がチップ内部を通過しないため放熱時にチップ内部で局部的な温度上昇が発生することなく、内部のセル素子が温度上昇によって破壊されることを防止できる。
また、応力緩衝板8が半導体チップ1より大きいことにより、チップ下の接合材10が半導体チップ1の周囲の外側にはみ出るため、組み立て後の検査時に、半田接続が確実に行われているかどうかを確認する目視検査を容易に行うことができる。
次に、接合材9,10をSn−Sb−Ag−Cuを主成分とする合金とし、その組成を43wt%≦Sb/(Sn+Sb)≦48wt%で15wt%≦(Ag+Cu)≦25wt%とすることにより、図15に示すように固相温度:270℃以上で液相温度:380℃以下の溶融特性とすることができ、400℃以下でのダイボンディングが可能となる。また、半田強度は100MPa以上となるため、応力緩和構造との組み合わせで半田部の歪量が減少し、温度サイクル寿命を従来の鉛半田の場合に比べて大幅に向上させることができる。
また、固相温度が270℃以上であるため、実装時の260℃加熱においても再溶融することが無く、十分な260℃リフロー耐性を得ることができる。
一方、接合材9,10がBi−Ag−Sb合金の場合には、5wt%≦Ag/(Bi+Ag)≦25wt%で5wt%≦Sb≦20wt%の組成とすることにより、固相温度:270℃以上で液相温度:390℃以下にすることができ、400℃以下でのダイボンディングが可能となるのである。
5wt%≦Ag/(Bi+Ag)とするのは、半田の伸びに関する機械的特性を改善するのに必要な条件から選択され、Ag/(Bi+Ag)≦25wt%は、図16に示すように液相温度を400℃以下にするために必要な組成範囲から選択される。また、5wt%≦Sbは半田が260℃リフローに耐えられる270℃の固相温度から選択され、Sb≦20wt%は液相温度400℃以下の条件から選択された値である。
この半田は、Sb添加により半田強度が100MPa以上となり、応力緩和構造との組み合わせで温度サイクル寿命を、従来の鉛を含んだ半田の場合に比べて大幅に向上させることができる。また、固相温度が270℃以上であるため、260℃リフロー時に半田の再溶融が無く、繰り返しリフロー試験に耐えることが可能である。
本実施の形態のパワー半導体パッケージ14によれば、接合材料として、Sn−Sb−Ag−Cu合金やBi−Ag−Sb合金からなる鉛フリー半田材料を使用しているため、環境負荷の少ないトランジスタパッケージ製品を提供することができる。また、前記接合材料が高強度で硬い材質であるため、従来は接合材がほとんどを受け持っていた熱歪を、半導体チップ1やダイパッド4に分散することができ、同時に、半導体チップ1とダイパッド4との間にCu/Fe−Ni/Cu低熱膨張材の応力緩衝板8を挟んだため半導体チップ1に加わる熱応力を低減でき、チップ割れを防止することができる。さらに、これらと同時に接合材9,10の熱疲労寿命を大幅に伸ばすことが可能となり、生産性を落とすことなく高信頼のトランジスタパッケージ(パワー半導体パッケージ14)を提供することができる。
また、固相温度270℃以上で液相温度400℃以下のSn−Sb−Ag−Cu合金またはBi−Ag−Sb合金でダイボンディングすることにより、2次実装の260℃リフロー工程に耐えることができ、かつ温度サイクル寿命や高温信頼性に優れた鉛フリー半田のトランジスタパッケージ(パワー半導体パッケージ14)を提供することができる。
次に、図3および図4を用いてパワー半導体パッケージ14の組み立てについて説明する。
まず、前記組み立ての概略について説明すると、水素を含む還元雰囲気中において、図3(a),(b)に示すリードフレーム100を360℃に加熱し、ダイパッド101上に所定サイズのSn−Sb−Ag−Cu合金粒子あるいはBi−Ag−Sb合金粒子を供給して溶融し、さらに応力緩衝手段である応力緩衝板109をスクラブを加えながら搭載する。その後、この加熱状態のままで、応力緩衝板109の上に同じ合金粒子を供給して溶融し、半導体チップ117をスクラブを加えながら搭載してダイボンディングを行う。
その後、リードフレーム100が冷却した後に、外部接続用端子であるリード102とチップ電極とをAlワイヤボンディングによって結線し、モールド金型を使って樹脂モールドを行う。その後、不要なリードフレーム部分を切断除去してパッケージを完成させる。なお、応力緩衝板109の無い従来のトランジスターパッケージの組立工程に比較して、本実施の形態の組み立てでは、応力緩衝板109を接合する工程が増えているものの、組み立て方法はチップ接合工程と同じであるため、生産のスループットは従来と同じである。
続いて、図4に示す製造プロセスフロー図を用いて、本実施の形態の半導体装置の一例であるパワー半導体パッケージ126の詳細の組み立てを説明する。
まず、ダイパッド101と、その周囲に配置された複数の外部接続用端子であるリード102とを有する図3に示す多連のリードフレーム100を準備する。なお、リードフレーム100では、複数のダイパッド101とリード102がそれぞれの吊りリード103,104でフレーム部105に固定されている。リードフレーム100は、例えば、Cu合金を主材料として形成された薄板状の部材である。
その後、ステップS1に示すはんだ供給工程において、リードフレーム100のダイパッド101上にペースト状または粒状からなり、かつ鉛フリー半田を供給して溶融させる。ここでは、還元雰囲気中でリードフレーム100の予備加熱を行い、ディスペンサ106を用いて、例えば、半田ペースト107をダイパッド101上に所定量供給し、ヒートブロックによって本加熱して半田を溶融して溶融半田108を形成する。
なお、前記鉛フリー半田は、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−Cuを主要構成元素とする合金の半田材、またはBi−Ag−Sbを主要構成元素とする合金の半田材のいずれかである。
その後、ステップS2に示す緩衝板供給+スクラブボンディング工程において、前記鉛フリー半田の上にCu合金より低熱膨張、低降伏応力または低弾性率の応力緩衝板109を配置し、その後、応力緩衝板109の加圧とスクラブを行って応力緩衝板109を固着する。ここでは、溶融半田108上にコレット110で吸引111を行いながら応力緩衝板109を保持し、さらに応力緩衝板109を溶融半田108上に供給した後、同時にスクラブ112を加えて応力緩衝板109のサイズに半田を広げて応力緩衝板109を半田接合113する。
その後、ステップS3に示すはんだ供給工程において、応力緩衝板109の上にペースト状または粒状からなり、かつ前記半田と同様の鉛フリー半田を供給して溶融させる。ここでは、加熱された状態のまま応力緩衝板109の上にディスペンサ114を用いて半田ペースト115を所定量供給し、これによって半田を溶融して溶融半田116を形成する。
その後、ステップS4に示すチップ供給+スクラブボンディング工程において、溶融半田116の上に半導体チップ117を配置し、その後、半導体チップ117の加圧とスクラブを行って半導体チップ117を固着する。ここでは、溶融半田116上にコレット118を用いて半導体チップ117を供給し、スクラブ119を加えて押し込みダイボンディングを行う。さらに、所定温度まで還元雰囲気中で冷却する。これにより、半導体チップ117の裏面117bと半田とが半田接合120する。半導体チップ117は、その主面117aが上方を向いた状態で接合される。
その後、ステップS5に示すワイヤボンディング工程において、チップ電極とリードフレーム100のリード102とを電気的に接続する。ここでは、室温まで冷却した後、大気雰囲気中でチップ上の電極とリード102とをAlワイヤ121,122の超音波ボンディングにより電気的に接続する。ここでは、ボンディングツール123によって超音波振動124を印加して超音波ボンディングを行う。
その後、ステップS6に示すモールド工程において、半導体チップ117、ダイパッド101およびリード102の一部を覆うように封止用樹脂を用いて樹脂モールドを行って封止体125を形成する。ここでは、モールド金型を用いたトランスファモールドにより、パッケージ単位に封止用樹脂を被せてベーク処理し、これによって封止体125を形成する。
その後、ステップS7に示す切断+成形工程において、封止体125から突出するリード102をリードフレーム100から切断分離するとともに、所望の形状にリード102を曲げ成形する。ここでは、各リード102の切断・成形と、吊りリード103,104の切断を行って組立を完了(ステップS8に示す完成)する。
なお、ステップS1〜S4におけるダイボンディング工程は、全て還元雰囲気下で行うものであり、リードフレーム100は加熱された状態でコンベアで搬送される連続した工程である。また、半田ペースト107,115の有機成分は加熱により完全に気化して、半田が溶融する前に消失する性質の溶剤である。
本実施の形態の半導体装置の組み立てによれば、応力緩衝板109と半導体チップ117をスクラブ119をかけてボンディングしているため、半田中のボイドを大幅に低減した状態で接合が可能となり、放熱特性の安定した半導体装置を提供することができる。また、高温の鉛フリー半田をペースト状で供給しているため、半田の連続した自動供給を容易に行うことが可能であり、しかもチップサイズが変わって半田の使用量が変わった場合でも設備的な変更をしないで調整を行うことができ、量産性に優れた生産プロセスを提供することができる。さらに、従来の高鉛半田の組立工程と比較してプロセスが同じであるため、従来の組立設備をそのまま使うことができ、設備コストの増加を少なく抑えることができる。
次に、図5は、接合材料の組成と応力緩衝板を変えて半導体装置を組み立て、各種評価を行った結果を示すものである。図5において本実施の形態は、No.1〜15で、No.16〜25は比較例である。No.1〜4の本実施の形態では、応力緩衝板にCu/Fe−Ni合金/Cuが1:1:1の厚さで積層された0.2mm厚さの低熱膨張板を用い、半田組成が43wt%≦Sb/(Sn+Sb)≦48wt%かつ15wt%≦(Ag+Cu)≦25wt%の条件を満たす組成の場合である。接合温度(400℃以下でOK)、チップ割れ、260℃リフロー耐性、温度サイクル寿命の全ての評価項目で判定基準をクリアできている。Sb量が多いとNo.16,18の比較例のように高い接合温度が必要で、しかも高温域で凝固するため熱応力が大きくなってチップ割れが発生する。No.17の比較例のようにCuを無くしてAgのみの3元系の合金にすると、液相温度のみ上昇して接合温度が上昇するものの固相温度が上がらないため、260℃リフロー耐性が得られない。
本発明の接合材料を用いた場合でも、応力緩衝板8を用いなかった場合はチップ割れを引き起こし、熱膨張率が6.7ppm/k以下の応力緩衝板8を用いた場合には、ダイパッド4と応力緩衝板8の間で高い熱応力が発生し、ダイパッド4のNiめっきが下地と剥離する現象が生じた。
これらのことから、応力緩衝板8の熱膨張率はダイパッド4と半導体チップ1の中間領域が適正であると判断できる。No.8〜12はBi−AgにSbを加えた合金を接合材としてパッケージを組み立てた場合の評価結果を示すものである。接合材9,10の合金組成を5wt%≦Ag/(Bi+Ag)≦25wt%で5wt%≦Sb≦20wt%の組成とすれば、応力緩衝板8を使うことで全ての評価項目で判定基準をクリアできている。
しかしながら、No.21,23の比較例のようにSb量が少ないと固相温度が262℃と低く260℃リフロー試験に耐えることができない。また、No.25の比較例のようにSb量が多いと固相と液相温度が上昇して接合温度に400℃以上が必要になり、硬さも増してチップ割れが発生している。
以上のように、熱膨張率が半導体チップ1とダイパッド4の中間の値(8〜12ppm/k)の応力緩衝板8を適用し、Sn−Sb−Ag−Cu合金あるいはBi−Ag−Sb合金を接合材9,10に用いることによって、鉛フリー半田で所定の信頼性を有するトランジスタパッケージ製品(パワー半導体パッケージ126)を提供することができる。
図6および図7は、本実施の形態の変形例のパワー半導体パッケージ(半導体装置)34を示すものであり、Cu合金製のダイパッド25の素子搭載領域上に、降伏強度あるいは耐力がCu合金より低い軟質性の応力緩衝手段を所定の厚さで配置するものであり、前記応力緩衝手段として材質的に柔らかいAgを選択し、予めCu合金製のダイパッド25上に厚さ20μmtのAgめっき膜29が配置されているものである。
Agめっき膜29の上に表層が、Ti/NiP/AgあるいはTi/Ni/AgあるいはTi/Ni/Cu/Agから成る裏面21b側の電極24を有した半導体チップ21がBi−Ag−Sb合金30でダイボンディングされている。半導体チップ21の主面21aの主電極22および制御電極23と、第1リード27および第2リード28間はボンディングされたAlワイヤ32,33でそれぞれ結線されている。第3リード26は、ダイパッド25と一体で繋がっている。
半導体チップ21とAlワイヤ32,33とBi−Ag−Sb合金30の全体、およびダイパッド25、第1リード27、第3リード26および第2リード28のそれぞれ一部を覆うように封止体31が形成されている。
本実施の形態によれば、Cu合金製のダイパッド25上に柔らかいAgめっき膜29を厚く形成してその上に半導体チップ21がダイボンディングされたものであり、Cu合金製のダイパッド25上に降伏強度あるいは耐力が低い軟質材のAgめっき膜29を施した構造であることにより、Cu合金のダイパッド25とSiの半導体チップ21の間で発生する熱歪を低い応力状態で軟質材のAgめっき膜29が塑性変形して吸収するため、半導体チップ21に高い応力が発生することが無くなる。
その結果、ダイボンディング後の冷却過程や実装プロセスまたは温度サイクル印加時の加熱冷却過程において、半導体チップ21が割れるという問題を無くすことができる。
また、ダイパッド25と半導体チップ21間に生じる熱歪がAgめっき膜29の塑性変形で吸収され、半導体チップ21に高い応力が加わらないためチップ割れが発生せず、かつ接合材にBi−Ag−Sb合金30を用いているため、環境負荷の小さいトランジスタパッケージ製品(パワー半導体パッケージ34)を提供することができる。さらに、Agめっき膜29が予めダイパッド25上に形成されているため、トランジスタパッケージ(パワー半導体パッケージ34)の組み立てを従来と全く同一の方法で行うことができ、特別な設備投資をすることなく、半導体装置(製品)の鉛フリー化を図ることができる。
次に、図8および図9に示す変形例の半導体装置であるパワー半導体パッケージ48は、Cu合金製のダイパッド43のチップ搭載面に予めFe−Ni合金あるいはFe−Ni−Co合金からなる低熱膨張部材(応力緩衝手段)44が圧延で埋め込まれており、その上にNiめっき膜45が施されている。裏面41bの電極42が形成された半導体チップ41が、主面41aを上方に向けた状態で、低熱膨張部材44が埋設された位置にSn−Sb−Ag−Cu合金からなる接合材47によってダイボンディングされている。なお、ダイパッド43のNiめっき膜45が形成された面と反対側の面にもNiめっき膜46が形成されている。
変形例のパワー半導体パッケージ48によれば、応力緩衝手段である低熱膨張部材44が予めダイパッド43に埋め込まれているとともに、その表面にNiめっき膜45が形成されているため、従来の半導体装置と同じ組み立て工程でパワー半導体パッケージ48を組み立てることが可能になり、さらに、従来の設備で鉛フリー半田の半導体装置を組み立てることができる。また、組み立て工数も従来の組み立てと同じであり、生産性に優れたパワー半導体パッケージ48を提供することができる。
次に、図10および図11に示す変形例の半導体装置であるパワー半導体パッケージ56は、熱歪を緩和する構造を示しており、Cu合金製のダイパッド53の素子搭載領域の下部(内部)に、プレス加工、またはプレス加工と切断加工を複数回行うことによって、内包された微細な空隙部(応力緩衝手段)54が複数形成されているものである。空隙部54の形成エリアはチップサイズより大きくなっており、空隙部54の深さは0.2〜0.4mm程度である。さらに、空隙部54間のCu合金部分の厚さは0.2〜0.5mm程度に形成されている。空隙部54は、まず、プレス加工などで開口部を有したスリットを形成し、その後2回目のプレス加工で前記開口部を潰して塞ぐことによって内包された空隙部54を形成できる。
なお、空隙部54は、図11に示すように格子状に形成されている。格子状に形成された空隙部54の上のCu合金のダイパッド53上に、主面51aを上方に向けた状態の半導体チップ51が、Sn−Sb−Ag−Cu合金あるいはBi−Ag−Sb合金の接合材55によってダイボンディングされている。すなわち、半導体チップ51の裏面51bの電極52が接合材55と接合されている。
変形例のパワー半導体パッケージ56によれば、ダイパッド53の素子搭載領域の下部に、内包された空隙部54が形成されているため、この空隙部54によって半導体チップ51とダイパッド53間の熱歪が吸収され、半導体チップ51に高い熱応力が発生しなくなるためチップ割れを防止することができる。また、ダイパッド53を有するリードフレーム部材に特殊な材料を付加していないため、前記リードフレーム部材のコストを低く抑えることができ、低コストで鉛フリー半田のトランジスタパッケージ(パワー半導体パッケージ56)を実現することができる。
図12および図13にそれぞれ示す変形例の半導体装置であるパワー半導体パッケージ69,79は、それぞれ半導体チップ61,71を搭載するダイパッド63,73の素子搭載領域に開放型の応力緩衝手段である溝部64,74を形成し、この溝部64,74を埋め、かつダイパッド63,73の素子搭載領域の上に10μmt程度の厚さになるようにAgめっき膜65,75を形成したものである。
接合材68にSn−Sb−Ag−Cu合金を使う図12に示すパワー半導体パッケージ69の場合には、Agめっき膜65を形成したダイパッド63の表面にNiめっき膜66を、かつその反対側の面にNiめっき膜67を施している。これは、AgとSn系半田とではAgがSn系半田に溶け込んでSn系半田の融点が変化してしまうため、これを防ぐ目的でNiめっき膜66,67を形成している。
したがって、パワー半導体パッケージ69では、Cu合金のダイパッド53上のAgめっき膜65の上にNiめっき膜66を介在させて、主面61aを上方に向けた状態の半導体チップ61が、Sn−Sb−Ag−Cu合金の接合材68によってダイボンディングされている。すなわち、半導体チップ61の裏面61bの電極62が接合材68と接合されている。
一方、接合材78にBi−Ag−Sb合金を使う図13に示すパワー半導体パッケージ79の場合には、Cu合金のダイパッド73の上に直接半導体チップ71がダイボンディングされている。これは、NiとBi−Ag−Sb合金では、反応が激しくBi−Ag−Sb合金の特性が変化してしまうため、これを防ぐ目的でNi系のめっき膜は介在させずに、Agめっき膜75上に直接Bi−Ag−Sb合金の接合材78を配置して半導体チップ71の固着を行っている。
したがって、パワー半導体パッケージ79では、Cu合金のダイパッド73上のAgめっき膜75の上に、主面71aを上方に向けた状態の半導体チップ71が、Bi−Ag−Sb合金の接合材78によって直接ダイボンディングされている。すなわち、半導体チップ71の裏面71bの電極72が接合材78と接合されている。
変形例のパワー半導体パッケージ69,79によれば、それぞれダイパッド63,73に開放型の溝部64,74を設け、そこに柔らかいAgめっき膜65,75を施しているため、半導体チップ61,71/Cu合金のダイパッド63,73間の大きな熱歪を吸収できる構造となっており、チップサイズが大きい場合であってもチップ割れを防ぐことができる。また、図10に示す内包型の空隙部54に比較して製造が容易であり、リードフレーム部材の生産歩留まりを高めることができる。
次に、図14は、本実施の形態のBi−Ag−Sb合金系接合材の固相および液相温度の評価結果を示すデータである。Sb量が3wt%以下では固相温度が270℃より低いが、5〜20wt%以上で固相温度を270℃より高く、液相温度を400℃以下にできることが分かった。この組成で、トランジスタパッケージ(半導体装置)の実装評価を行った結果、固相温度270℃以上で260℃リフローに耐えられることが確認できた。
また、図15は、本実施の形態のSn−Sb−Ag−Cu合金系接合材の固相および液相温度の評価結果を示すものである。(Ag+Cu)の含有量が16.4〜19.5wt%のとき、Sb/(Sn+Sb)量を41〜54wt%にすると固相温度を270℃以上、液相温度を400℃以下にできることが分かった。この組成で、トランジスタパッケージ(半導体装置)の実装評価を行った結果、固相温度270℃以上で260℃リフローに耐えられることをBi−Ag−Sb合金系と同様に確認できた。
図17に示す変形例の半導体装置であるパワー半導体パッケージ140は、両面の電極を半田で接合するMOS(Metal Oxide Semiconductor) タイプのトランジスタパッケージに本発明を適用した例である。
パワー半導体パッケージ140の構造について説明すると、半導体チップ133の裏面133b側(下側)の電極133dはダイパッド131との間にCu/Fe−Ni合金/Cu積層板(厚さ比=1:1:1、平均熱膨張率10〜11ppm/k)から成る応力緩衝手段である応力緩衝板134が挿入され、その上下の接合箇所がSn−35Sb−11Ag−9Cu半田135,136で接合されている。一方、主面133a側(回路側)の電極133cはAlパッド上にCr/NiのメタライズあるいはAlパッド上にジンケート処理後Niめっきが施され、それぞれの外部接続端子用のリード132にダイボンディングと同じSn−35Sb−11Ag−9Cu半田137,138で接合されている。
リード132は、応力緩衝板134と同様の低熱膨張で電気伝導性のよいCu/Fe−Ni合金/Cu積層板で構成されている。ダイボンディングまでの組立プロセスは、図4に示す組み立て工程と同じである。主面133a側の電極133cの接合は、360〜380℃のダイボンディング後に300℃以下に冷却され、その状態で電極133c上にペースト状の半田を供給し、さらに複数のリード132が一体化したリードフレーム部材を位置合わせして配置し、前記リードフレーム部材の上側からヒートブロックを押し付けて複数の半導体チップ133を一括して接合している。最後にトランスファモールドによって樹脂封止を行って封止体139を形成し、その後、ダイパッド131とリード132をそれぞれ前記リードフレーム部材から切断してパワー半導体パッケージ140の完成となる。
図17に示す変形例のパワー半導体パッケージ140によれば、パッケージ内部の全ての接続部を鉛フリー半田で接合しているため、環境に悪影響を与えないトランジスタパッケージを提供することができ、しかもソース電極(電極133c)とリード132を広い面積でSn−35Sb−11Ag−9Cu半田137で接合しているため、接続部の電気抵抗(オン抵抗)が小さく低損失のパッケージを提供することができる。また、Alワイヤボンディングに比較して、チップ上部の厚み寸法を薄くすることができ、リード132のボンディングエリアを省略することができ、その結果、パッケージ寸法を小さくすることができる。
図18および図19に示す変形例の半導体装置は、リードフレーム部材を使って組み立てるマルチチップパッケージ151に本発明を適用したものである。
マルチチップパッケージ151の構造について説明すると、複数の外部接続用端子であるリード144と、複数のダイパッド141,142,143から成る前記リードフレーム部材から組み立てられ、各ダイパッドにそれぞれ1つの半導体チップ146がダイボンディングされている。すなわち、複数の半導体チップ146が組み込まれた半導体装置である。
各ダイパッドと半導体チップ146の間には応力緩衝手段である低熱膨張の応力緩衝板147が挿入されており、Sn−Sb−Ag−Cu半田148,149で接合されている。半導体チップ146の主面146a側(回路面側)の電極146cと、リード144あるいは電気的接続が必要なダイパッドとがAlワイヤ150によるワイヤボンディングによって接続されている。また、裏面146bの電極146dは、Sn−Sb−Ag−Cu半田148と応力緩衝板147とSn−Sb−Ag−Cu半田149を介してダイパッドと接続されている。さらに、各半導体チップ146とAlワイヤ150と半田と、リード144およびダイパッドの一部とが封止用樹脂によって形成された封止体145によって封止されている。
図18および図19に示す変形例のパマルチチップパッケージ151によれば、複数の半導体チップ146で構成された高機能で、かつ鉛フリー半田の半導体パッケージを提供することができ、さらにダイボンデイングを金属接合で行っているため、環境に優しくパワーサイクルや温度サイクル信頼性を高くすることができる。また、高融点半田を使っているため、高温信頼性にも優れるという利点がある。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置がトランジスタパッケージ(パワー半導体パッケージ)の場合を主に説明したが、前記半導体装置は、トランジスタパッケージに限定されるものではない。
本発明は、半導体装置および半導体製造技術に好適である。
本発明の実施の形態の半導体装置の内部構造の一例を封止体を透過して示す平面図である。 図1に示すA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の半導体装置の組み立てに用いられるリードフレームの構造の一例を示す図であり、(a)は部分平面図、(b)は(a)のA−A線に沿って切断した断面の構造を示す部分断面図である。 本発明の実施の形態の半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。 本発明の実施の形態の半導体装置に組み込まれる応力緩衝板と半田をパラメータとした半導体装置の評価結果の一例を示す結果データ図である。 本発明の実施の形態の半導体装置の変形例であるトランジスタの内部構造を封止体を透過して示す平面図である。 図6に示すA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す部分断面図である。 図8に示す半導体装置の構造を示す平面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す部分断面図である。 図10に示すA−A線に沿って切断した断面の構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す部分断面図である。 本発明の実施の形態の変形例の半導体装置の構造を示す部分断面図である。 本発明の実施の形態の半導体装置に用いられるBi−Ag−Sb系合金の固相・液相温度の評価結果の一例を示すデータ図である。 本発明の実施の形態の半導体装置に用いられるSn−Sb−Ag−Cu系合金の固相・液相温度の評価結果の一例を示す結果図である。 本発明の実施の形態の半導体装置に用いられるBi−Ag系合金の2元状態図の一例を示す状態図である。 本発明の実施の形態の半導体装置の変形例であるトランジスタの構造を示す断面図である。 本発明の実施の形態の変形例の半導体装置の裏面側の構造を示す裏面図である。 図18に示すB−B線に沿って切断した断面の構造を示す断面図である。
符号の説明
1,21,41,51,61,71,117,133,146 半導体チップ(半導体素子)
1a,21a,41a,51a,61a,71a,117a,133a,146a 主面
1b,21b,41b,51b,61b,71b,117b,133b,146b 裏面
2,22 主電極
3,23 制御電極
4,25,43,53,63,73,101,131,141,142,143 ダイパッド
5,26 第3リード
6,27 第1リード
7,28 第2リード
8,109,134,147 応力緩衝板(応力緩衝手段)
9,10,47,55,68,78 接合材
11,31,125,139,145 封止体
12,13,32,33,121,122,150 Alワイヤ
14,34,48,56,69,79,126,140 パワー半導体パッケージ(半導体装置)
15,24,42,52,62,72 電極
29 Agめっき膜(応力緩衝手段)
30 Bi−Ag−Sb合金(接合材)
44 低熱膨張部材(応力緩衝手段)
45,46,66,67 Niめっき膜
54 空隙部(応力緩衝手段)
64,74 溝部(応力緩衝手段)
65,75 Agめっき膜
100 リードフレーム
102,132,144 リード
103,104 吊りリード
105 フレーム部
106,114 ディスペンサ
107,115 半田ペースト
108,116 溶融半田
110,118 コレット
111 吸引
112,119 スクラブ
113,120 半田接合
123 ボンディングツール
124 超音波振動
133c,133d 電極
135,136,137,138 Sn−35Sb−11Ag−9Cu半田
146c,146d 電極
148,149 Sn−Sb−Ag−Cu半田
151 マルチチップパッケージ(半導体装置)

Claims (17)

  1. 主面と、その反対側の裏面と、前記主面に形成された電極と、前記裏面に形成された電極と、前記主面に形成された回路とを備えた半導体素子と、
    前記半導体素子の前記裏面の電極と接合する導電性のダイパッドと、
    前記半導体素子の前記主面の電極と電気的に接続する導電性のリードと、
    前記半導体素子と前記ダイパッドと前記リードの一部を封止する封止体と、
    前記半導体素子と前記ダイパッドの間に配置され、かつ前記ダイパッドを形成する主材料より低熱膨張、低降伏応力または低弾性率の応力緩衝手段とを有し、
    前記半導体素子と前記応力緩衝手段とが、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−Cuを主要構成元素とする合金、またはBi−Ag−Sbを主要構成元素とする合金のいずれかの接合材によって接合されていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、前記ダイパッドおよび前記リードを形成する前記主材料はCu合金であることを特徴とする半導体装置。
  3. 請求項2記載の半導体装置において、前記応力緩衝手段は、熱膨張率が8〜12ppm/Kの複合材からなる薄板であることを特徴とする半導体装置。
  4. 請求項1記載の半導体装置において、前記応力緩衝手段は、前記ダイパッドの素子搭載領域上に配置されたAgめっき膜であることを特徴とする半導体装置。
  5. 請求項1記載の半導体装置において、前記応力緩衝手段は、前記ダイパッドの素子搭載領域の内部に形成された複数の空隙部であることを特徴とする半導体装置。
  6. 請求項1記載の半導体装置において、前記応力緩衝手段は、縦と横の平面寸法が前記半導体素子より大きく、かつ前記ダイパッドより小さい薄板であることを特徴とする半導体装置。
  7. 請求項1記載の半導体装置において、前記Sn−Sb−Ag−Cuを主要構成元素とする合金は、43wt%≦Sb/(Sn+Sb)≦48wt%で15wt%≦(Ag+Cu)≦25wt%の条件を満たす組成となっており、さらに前記Bi−Ag−Sbを主要構成元素とする合金は、5wt%≦Ag/(Bi+Ag)≦25wt%で5wt%≦Sb≦20wt%の条件を満たす組成となっていることを特徴とする半導体装置。
  8. 請求項1記載の半導体装置において、前記半導体素子の前記主面にはトランジスタ素子の回路が形成されていることを特徴とする半導体装置。
  9. 請求項1記載の半導体装置において、前記半導体素子が複数個組み込まれていることを特徴とする半導体装置。
  10. 縦型の半導体素子と、前記半導体素子の裏面の電極に接合するCu合金のダイパッドと、前記半導体素子の回路側の主電極に電気的に接続されるCu合金の第1リードと、前記半導体素子の回路側の制御電極に電気的に接続されるCu合金の第2リードと、前記半導体素子と前記ダイパッドと前記第1および第2リードの一部を覆う樹脂製の封止体とを有する半導体装置であって、
    前記ダイパッドと前記半導体素子の間に前記Cu合金より低熱膨張、低降伏応力または低弾性率の応力緩衝手段が配置され、前記半導体素子と前記応力緩衝手段とが、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−Cuを主要構成元素とする合金、またはBi−Ag−Sbを主要構成元素とする合金のいずれかの接合材によって接合されていることを特徴とする半導体装置。
  11. 請求項10記載の半導体装置において、前記応力緩衝手段は、熱膨張率が8〜12ppm/Kの複合材からなる薄板であることを特徴とする半導体装置。
  12. 請求項10記載の半導体装置において、前記応力緩衝手段は、前記ダイパッドの素子搭載領域上に配置されたAgめっき膜であることを特徴とする半導体装置。
  13. 請求項10記載の半導体装置において、前記応力緩衝手段は、前記ダイパッドの素子搭載領域の内部に形成された複数の空隙部であることを特徴とする半導体装置。
  14. 請求項10記載の半導体装置において、前記応力緩衝手段は、縦と横の平面寸法が前記半導体素子より大きく、かつ前記ダイパッドより小さい薄板であることを特徴とする半導体装置。
  15. 請求項10記載の半導体装置において、前記Sn−Sb−Ag−Cuを主要構成元素とする合金は、43wt%≦Sb/(Sn+Sb)≦48wt%で15wt%≦(Ag+Cu)≦25wt%の条件を満たす組成となっており、さらに前記Bi−Ag−Sbを主要構成元素とする合金は、5wt%≦Ag/(Bi+Ag)≦25wt%で5wt%≦Sb≦20wt%の条件を満たす組成となっていることを特徴とする半導体装置。
  16. 半導体素子と、前記半導体素子の裏面の電極に接合するCu合金のダイパッドと、前記半導体素子の電極に電気的に接続されるCu合金のリードと、前記半導体素子と前記ダイパッドと前記リードの一部を覆う樹脂製の封止体とを有する半導体装置の製造方法であって、
    (a)前記ダイパッドと前記リードを有するリードフレームを準備する工程と、
    (b)前記リードフレームの前記ダイパッド上にペースト状または粒状からなりかつ鉛を含まない半田を供給して溶融させる工程と、
    (c)前記半田の上に前記Cu合金より低熱膨張、低降伏応力または低弾性率の応力緩衝板を配置し、その後、前記応力緩衝板の加圧とスクラブを行って前記応力緩衝板を固着する工程と、
    (d)前記応力緩衝板の上にペースト状または粒状からなりかつ鉛を含まない半田を供給して溶融させる工程と、
    (e)前記(d)工程で供給された前記半田の上に前記半導体素子を配置し、その後、前記半導体素子の加圧とスクラブを行って前記半導体素子を固着する工程と、
    (f)前記半導体素子の前記電極と前記リードフレームの前記リードとを電気的に接続する工程と、
    (g)前記半導体素子、前記ダイパッドおよび前記リードの一部を覆うように樹脂モールドを行って前記封止体を形成する工程と、
    (h)前記封止体から突出する前記リードを前記リードフレームから切断分離する工程とを有することを特徴とする半導体装置の製造方法。
  17. 請求項16記載の半導体装置の製造方法において、前記鉛を含まない半田として、固相温度270℃以上で液相温度が400℃以下のSn−Sb−Ag−Cuを主要構成元素とする合金、またはBi−Ag−Sbを主要構成元素とする合金のいずれかの接合材を用いることを特徴とする半導体装置の製造方法。
JP2005002016A 2005-01-07 2005-01-07 半導体装置およびその製造方法 Expired - Fee Related JP4343117B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005002016A JP4343117B2 (ja) 2005-01-07 2005-01-07 半導体装置およびその製造方法
US11/324,315 US7528489B2 (en) 2005-01-07 2006-01-04 Semiconductor apparatus and manufacturing method
CNB2006100057109A CN100481428C (zh) 2005-01-07 2006-01-06 半导体器件及其制造方法
KR1020060001750A KR100684240B1 (ko) 2005-01-07 2006-01-06 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005002016A JP4343117B2 (ja) 2005-01-07 2005-01-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006190850A true JP2006190850A (ja) 2006-07-20
JP4343117B2 JP4343117B2 (ja) 2009-10-14

Family

ID=36652466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002016A Expired - Fee Related JP4343117B2 (ja) 2005-01-07 2005-01-07 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7528489B2 (ja)
JP (1) JP4343117B2 (ja)
KR (1) KR100684240B1 (ja)
CN (1) CN100481428C (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205348A (ja) * 2007-02-22 2008-09-04 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2010021188A (ja) * 2008-07-08 2010-01-28 Shin Kobe Electric Mach Co Ltd 半導体電力変換モジュール
US7879455B2 (en) * 2005-12-05 2011-02-01 Hitachi, Ltd. High-temperature solder, high-temperature solder paste and power semiconductor using same
JP2011060889A (ja) * 2009-09-08 2011-03-24 Tokai Rika Co Ltd 電子部品付きパッケージ
WO2011036829A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置及びその製造方法
WO2012120568A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置
JP2015133396A (ja) * 2014-01-13 2015-07-23 株式会社デンソー 半導体装置
JP2015153986A (ja) * 2014-02-18 2015-08-24 株式会社デンソー 半導体装置
EP2883649A4 (en) * 2012-08-10 2016-03-09 Senju Metal Industry Co LEAD FREE HIGH TEMPERATURE SOLDERING
JPWO2016190205A1 (ja) * 2015-05-26 2017-10-05 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び接合材料
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置
JP2018164047A (ja) * 2017-03-27 2018-10-18 住友電工デバイス・イノベーション株式会社 電子装置およびその製造方法
JP2019511128A (ja) * 2016-05-17 2019-04-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 電気デバイスを備えるアセンブリ
JP2021180230A (ja) * 2020-05-13 2021-11-18 ローム株式会社 半導体装置
KR20230015361A (ko) * 2020-04-29 2023-01-31 인듐 코포레이션 고온 응용 분야를 위한 혼합 땜납 분말을 함유한 무연 땜납 페이스트
WO2024084899A1 (ja) * 2022-10-17 2024-04-25 ローム株式会社 半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918779B2 (ja) * 2003-06-13 2007-05-23 松下電器産業株式会社 非耐熱部品のはんだ付け方法
JP4965187B2 (ja) * 2006-08-09 2012-07-04 株式会社日立製作所 半導体装置
WO2008060447A2 (en) 2006-11-09 2008-05-22 Quantum Leap Packaging, Inc. Microcircuit package having ductile layer
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법
JP5331322B2 (ja) * 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
US7939370B1 (en) * 2009-10-29 2011-05-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package
US8519525B2 (en) 2010-07-29 2013-08-27 Alpha & Omega Semiconductor, Inc. Semiconductor encapsulation and method thereof
TWI459528B (zh) * 2010-09-07 2014-11-01 萬國半導體股份有限公司 金屬鍵接的半導體封裝及其方法
JP5930680B2 (ja) * 2011-11-30 2016-06-08 株式会社日立製作所 半導体装置およびその製造方法
US9642275B2 (en) 2012-12-25 2017-05-02 Mitsubishi Materials Corporation Power module
TWI581343B (zh) * 2012-12-25 2017-05-01 三菱綜合材料股份有限公司 功率模組
KR101430673B1 (ko) * 2013-11-05 2014-08-19 주식회사 케이이씨 반도체 디바이스 및 이의 다이 본딩 구조
KR101675138B1 (ko) * 2015-02-04 2016-11-10 현대모비스 주식회사 전력반도체 모듈 및 이의 제조방법
JP2016157880A (ja) * 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2018020640A1 (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
US11328984B2 (en) * 2017-12-29 2022-05-10 Texas Instruments Incorporated Multi-die integrated circuit packages and methods of manufacturing the same
JP7052444B2 (ja) * 2018-03-15 2022-04-12 住友大阪セメント株式会社 光変調器、及び光伝送装置
DE102018123924A1 (de) * 2018-09-27 2020-04-02 Infineon Technologies Ag Eine Halbleitervorrichtung mit einer Lotverbindung, die eine Verbindung Sn/Sb aufweist
CN109727924B (zh) * 2018-12-27 2020-07-17 江苏省宜兴电子器件总厂有限公司 一种带AlN和Si过渡片陶瓷外壳封装结构
US20220415748A1 (en) * 2020-01-30 2022-12-29 Mitsubishi Electric Corporation Semiconductor device and power converter
CN117203744A (zh) * 2021-04-28 2023-12-08 千住金属工业株式会社 层叠接合材料、半导体封装体和功率模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929516A (en) 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
JPH05308083A (ja) 1992-04-30 1993-11-19 Nippon Steel Corp 半導体装置
JPH08162482A (ja) * 1994-12-06 1996-06-21 Fuji Xerox Co Ltd 半導体装置
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP2001127076A (ja) 1999-10-25 2001-05-11 Sumitomo Metal Mining Co Ltd ダイボンディング用合金部材
JP2002093828A (ja) 2000-01-31 2002-03-29 Hitachi Ltd 半導体装置の製造方法
JP3671815B2 (ja) * 2000-06-12 2005-07-13 株式会社村田製作所 はんだ組成物およびはんだ付け物品
JP2003290976A (ja) 2002-04-05 2003-10-14 Yamaha Corp はんだ合金及びその製造方法、並びにはんだ合金ペースト
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879455B2 (en) * 2005-12-05 2011-02-01 Hitachi, Ltd. High-temperature solder, high-temperature solder paste and power semiconductor using same
JP2008205348A (ja) * 2007-02-22 2008-09-04 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2010021188A (ja) * 2008-07-08 2010-01-28 Shin Kobe Electric Mach Co Ltd 半導体電力変換モジュール
JP2011060889A (ja) * 2009-09-08 2011-03-24 Tokai Rika Co Ltd 電子部品付きパッケージ
WO2011036829A1 (ja) * 2009-09-24 2011-03-31 パナソニック株式会社 半導体装置及びその製造方法
US9111920B2 (en) 2011-03-09 2015-08-18 Panasonic Intellectual Property Co., Ltd. Semiconductor device
WO2012120568A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置
JP5623622B2 (ja) * 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
EP2883649A4 (en) * 2012-08-10 2016-03-09 Senju Metal Industry Co LEAD FREE HIGH TEMPERATURE SOLDERING
JP2015133396A (ja) * 2014-01-13 2015-07-23 株式会社デンソー 半導体装置
JP2015153986A (ja) * 2014-02-18 2015-08-24 株式会社デンソー 半導体装置
JPWO2016190205A1 (ja) * 2015-05-26 2017-10-05 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び接合材料
US10637206B2 (en) 2016-05-17 2020-04-28 Osram Oled Gmbh Assembly comprising an electric component
US11177628B2 (en) 2016-05-17 2021-11-16 Osram Oled Gmbh Assembly comprising an electric component
JP2019511128A (ja) * 2016-05-17 2019-04-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 電気デバイスを備えるアセンブリ
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置
JP2018164047A (ja) * 2017-03-27 2018-10-18 住友電工デバイス・イノベーション株式会社 電子装置およびその製造方法
KR20230015361A (ko) * 2020-04-29 2023-01-31 인듐 코포레이션 고온 응용 분야를 위한 혼합 땜납 분말을 함유한 무연 땜납 페이스트
JP2023524690A (ja) * 2020-04-29 2023-06-13 インディウム コーポレーション 混合はんだ粉末を含む高温用途の無鉛はんだペースト
JP7704777B2 (ja) 2020-04-29 2025-07-08 インディウム コーポレーション 混合はんだ粉末を含む高温用途の無鉛はんだペースト
KR102856123B1 (ko) 2020-04-29 2025-09-04 인듐 코포레이션 고온 응용 분야를 위한 혼합 땜납 분말을 함유한 무연 땜납 페이스트
JP2021180230A (ja) * 2020-05-13 2021-11-18 ローム株式会社 半導体装置
WO2024084899A1 (ja) * 2022-10-17 2024-04-25 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN1812083A (zh) 2006-08-02
KR20060081368A (ko) 2006-07-12
CN100481428C (zh) 2009-04-22
US20060151889A1 (en) 2006-07-13
JP4343117B2 (ja) 2009-10-14
US7528489B2 (en) 2009-05-05
KR100684240B1 (ko) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4343117B2 (ja) 半導体装置およびその製造方法
US20080122050A1 (en) Semiconductor Device And Production Method For Semiconductor Device
JP4262672B2 (ja) 半導体装置およびその製造方法
TWI230105B (en) Solder
JP3736452B2 (ja) はんだ箔
EP2312622B1 (en) Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor
US10354944B2 (en) Method for soldering surface-mount component and surface-mount component
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
JP2009060101A (ja) 電子機器
JP2002307188A (ja) Zn−Al系はんだを用いた製品
JP2007152385A (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
US12394769B2 (en) Batch soldering of different elements in power module
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
CN102017107B (zh) 接合结构以及电子器件
JPWO2020017574A1 (ja) 半導体装置および半導体装置の製造方法
CN109641323B (zh) 软钎焊材料
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
JP2005340268A (ja) トランジスタパッケージ
CN101790780A (zh) 半导体装置及其制造方法
CN103563062A (zh) 接合结构体
JP2019188456A (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
JP2005286274A (ja) はんだ付け方法
JP4703492B2 (ja) 鉛フリーはんだ材料
CN121693228A (zh) 一种用于功率芯片封装的低应力互联结构及结构制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees