JPH05308083A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05308083A
JPH05308083A JP4137654A JP13765492A JPH05308083A JP H05308083 A JPH05308083 A JP H05308083A JP 4137654 A JP4137654 A JP 4137654A JP 13765492 A JP13765492 A JP 13765492A JP H05308083 A JPH05308083 A JP H05308083A
Authority
JP
Japan
Prior art keywords
chip
resin
semiconductor device
mounting
improve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4137654A
Other languages
English (en)
Inventor
Hiroshi Hizaki
浩 檜崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP4137654A priority Critical patent/JPH05308083A/ja
Publication of JPH05308083A publication Critical patent/JPH05308083A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半田実装時のストレスによるチップの剥離を
防止することにより、耐湿性強度の向上を図ることを目
的とする。 【構成】 チップ１の裏面に凹凸部３を設け、リードフ
レームのアイランド５上にＡｇペースト等のマウント材
４を介してチップ１をマウントし、チップ１とマウント
４との密着性を向上させる構成とする。 【効果】 チップ１とマウント材４との密着性を向上さ
せることで、半田実装時の熱ストレスによるチップ１の
剥離を生じ難くする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に樹脂封止型半導体装置の構造に関するものである。
【０００２】
【従来の技術】従来の半導体装置では、図３に示すよう
に、リードフレームのアイランド５上にＡｇペースト等
のマウント材４を介してチップ１をマウントし、チップ
１上のパッドとリードフレームのステッチとをＡｕ等の
ボンディングワイヤー２で接続した後、樹脂６で封止す
る方法が主である。
【０００３】
【発明が解決しようとする課題】従来は、チップ１の下
方部分がＡｇペースト等のマウント材４及びリードフレ
ームのアイランド５であり、その周囲を樹脂６で封止し
ているため、半導体装置を基板等に実装する際の熱スト
レスで剥離等を生じて、その後の耐湿性強度が低下する
という問題があった。
【０００４】そこで、この発明は、チップと樹脂または
マウント材との密着性を上げて剥離を防止し、耐湿性強
度を向上させることができる半導体装置を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、チップを樹脂封止した半導体装置におい
て、前記チップの裏面に凹凸部を設けたものである。
【０００６】
【作用】本発明によれば、チップの裏面を例えばエッチ
ングすることで凹凸部を設け、チップと樹脂またはマウ
ント材との密着性を向上させることで、チップの剥離を
生じ難くする。これによって、半田実装時に加わる熱ス
トレスで剥離が生じ難くなり、その後の耐湿性強度も向
上することとなる。
【０００７】
【実施例】本発明の第１実施例を図１に示す。なお、前
記従来例と対応する部分には同一の符号を付す。チップ
１をリードフレームのアイランド５にマウントする場
合、Ａｇペースト等のマウント材４を用いるが、チップ
１の裏面の凹凸部３によって、密着性を向上させる。
【０００８】また、第２実施例を図２に示す。なお、前
記従来例と対応する部分には同一の符号を付す。チップ
１を樹脂６によって直接封止する構造であるが、この場
合、より効果が高い。
【０００９】これらのように、チップ１と樹脂６または
マウント材４との密着性が向上することによって、剥離
が生じ難くなる。
【００１０】
【発明の効果】以上説明したように本発明によれば、チ
ップと樹脂またはマウント材との密着性が向上し、半田
実装時の熱ストレスによる応力に耐え、剥離が生じ難い
ので、その後の耐湿性強度が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例においてチップをリード
フレームにマウントした状態の要部の断面図である。
【図２】本発明の第２の実施例においてチップを直接樹
脂封止した状態の要部の断面図である。
【図３】従来例における要部の断面図である。
【符号の説明】
１ チップ ２ ボンディングワイヤー ３ チップの裏面の凹凸部 ４ Ａｇペースト等のマウント材 ５ リードフレームのアイランド ６ 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 チップを樹脂封止した半導体装置におい
    て、前記チップの裏面に凹凸部を設けたことを特徴とす
    る半導体装置。
JP4137654A 1992-04-30 1992-04-30 半導体装置 Withdrawn JPH05308083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4137654A JPH05308083A (ja) 1992-04-30 1992-04-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4137654A JPH05308083A (ja) 1992-04-30 1992-04-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH05308083A true JPH05308083A (ja) 1993-11-19

Family

ID=15203699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4137654A Withdrawn JPH05308083A (ja) 1992-04-30 1992-04-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH05308083A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지
KR100691942B1 (ko) * 2001-01-15 2007-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7528489B2 (en) 2005-01-07 2009-05-05 Renesas Technology Corp. Semiconductor apparatus and manufacturing method
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691942B1 (ko) * 2001-01-15 2007-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지
US7528489B2 (en) 2005-01-07 2009-05-05 Renesas Technology Corp. Semiconductor apparatus and manufacturing method
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法

Similar Documents

Publication Publication Date Title
JP3012816B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH1116930A (ja) 樹脂封止型半導体装置の製造方法
JPH05308083A (ja) 半導体装置
JPH10223819A (ja) 半導体装置
JPH07130915A (ja) 半導体装置用放熱板及びその製造方法
JP2694871B2 (ja) 半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
JP4570797B2 (ja) 半導体装置の製造方法
JP2954297B2 (ja) 樹脂封止型半導体装置
JPS6365655A (ja) 樹脂封止型半導体装置
JPH05308088A (ja) 半導体装置及びその製造方法
JPH06140525A (ja) 半導体装置
JPS61194750A (ja) 混成集積回路
JPH01209733A (ja) 半導体装置
JPH09223767A (ja) リードフレーム
JPH0294463A (ja) 半導体装置
JPH0766328A (ja) 半導体装置用放熱板
JPH09116076A (ja) リードフレーム及び半導体装置
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH088386A (ja) 半導体装置
JPS6245133A (ja) ペレツト付方法
JPH0621272A (ja) 半導体装置
JPH09275176A (ja) 樹脂封止型半導体装置
JPH01225141A (ja) 樹脂封止型半導体装置
JPH02198160A (ja) 樹脂封止半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990706