JP2006196631A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006196631A
JP2006196631A JP2005005841A JP2005005841A JP2006196631A JP 2006196631 A JP2006196631 A JP 2006196631A JP 2005005841 A JP2005005841 A JP 2005005841A JP 2005005841 A JP2005005841 A JP 2005005841A JP 2006196631 A JP2006196631 A JP 2006196631A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
semiconductor substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005005841A
Other languages
English (en)
Inventor
Makoto Miura
真 三浦
Katsuya Oda
克矢 小田
Katsuyoshi Washio
勝由 鷲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005005841A priority Critical patent/JP2006196631A/ja
Priority to US11/072,279 priority patent/US7368763B2/en
Publication of JP2006196631A publication Critical patent/JP2006196631A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

【課題】従来に比べ、貫通転位密度が大幅に低減した高品質な炭化珪素(SiC)層を、シリコン(Si)基板上に形成する。
【解決手段】基板の面方位に対して鏡面対称なファセットの対が複数上部に形成されたSi基板上に、Siを一部含み、且つ前記Si基板より欠陥密度が多い半導体緩衝層を形成し、この上にSiC層を順次形成させることにより半導体装置を作成する。
【効果】半導体緩衝層内に発生した欠陥は、Si基板に垂直な軸、すなわち、基板の面方位に対して鏡面対称な対を持ち、対向する欠陥同士は会合・消滅する。上記緩衝層には炭化珪素層に比べて欠陥を生じ易い性質を持たせており、欠陥を緩衝層内部に内包させることが出来る。特定箇所に欠陥を高確率で発生させることで歪緩和を促進し、且つ上記欠陥の進行を制御することで欠陥を消滅させ、無歪み且つ低欠陥密度のSiC層の形成が可能となる。
【選択図】図1

Description

本発明は、例えばシリコン(Si)基板上に形成した炭化珪素(SiC)からなる半導体薄膜とその形成方法に係り、特にSiC膜等を電子、発光デバイスの仮想基板として形成した半導体装置及びその製造方法に関するものである。
III族−窒化物半導体や炭化珪素(SiC)等、エネルギー禁制帯幅の広い半導体材料は、青色−紫外光領域の発光素子や高周波・高出力デバイス等、応用分野が広範に亘り、その重要性は近年益々高まっている。これらの材料はバルク基板としては非常に高価なものであるため、デバイスの作製時には異種材料を基板として用い、所望の半導体材料は化学気相成長(CVD)法や分子線エピタキシー(MBE)法等の結晶成長によって上記異種基板上に薄膜として形成される。例えば窒化ガリウム(GaN)に代表されるIII族−窒化物半導体の基板材料としては工業的に安価なサファイア(Al2O3)が一般的に用いられ、立方晶SiCの基板にはシリコン(Si)が用いられている。しかしながら、これらの基板と、その上に形成される半導体材料では格子定数が異なり、例えばGaNとサファイア基板との間には約12%、SiCとSi基板の間には約20%の大きな格子不整合が存在する。これらの格子不整合により基板と成長層の間には大きな歪みが存在するため、薄膜中に貫通転位や面欠陥などの欠陥が数多く発生し、デバイス動作を著しく劣化させる。例えば、サファイア上に形成したIII族-窒化物半導体や、Si基板上に形成したSiC膜は108-109個/cm2程度の欠陥を有し、これらの欠陥は発光デバイスの寿命を低下させ、電子デバイスではリーク電流の発生を引き起こす。
欠陥の発生を抑制し、高品質な半導体膜を得るためには、緩衝層となる半導体層を基板と成長膜の間に形成する手法が効果的であり、格子不整合系における有効な薄膜形成技術となっている。例えばIII族−窒化物半導体を用いたデバイスでは、サファイア基板とIII族−窒化物半導体層の間に、低温成長したGaN層を緩衝層として挿入することにより結晶の高品質化を図っている。Si基板上にSiCを形成する際には、SiC層の結晶成長の前にプロパン(C3H8)等の炭化水素系のガスを用いてSi基板を1300 ℃程度の高温で加熱することにより、SiC緩衝層を形成している。これらの緩衝層は、欠陥を内部に含有することによって歪みの伝播を防ぐ役割を持つため、緩衝層上に形成された薄膜への欠陥の発生は抑制される。高品質な薄膜を得るもう一つの手段として、基板や成長薄膜をパターニングすることにより欠陥の伝播方向を制御する方法がある。本手法を用いた例として、図3に特開平12-164929号公報に記載された従来例を示す。
まず、半導体基板101上に格子定数の異なる半導体膜102を形成し、その後フォトリソグラフィーとエッチングを用いて半導体膜をパターニングする。この時、半導体膜には基板の上面と一定の角度を成すファセット103が形成される。このパターニングされた半導体膜102上に、半導体膜102と同種の材料からなる半導体膜104を成長すると、基板方向よりほぼ垂直方向に伸びた貫通転位105はファセット面103において屈折して基板表面と平行方向に配向し、垂直方向への転位の伝播が抑制させる。この転位は、対向する二つのファセットから伸びた成長膜同士が会合する際に、下地半導体基板と垂直方向に再び曲げられる。これにより、成長膜は低欠陥密度領域106と高欠陥密度領域107に分けられ、低欠陥密度領域106にデバイスを作製することで、高性能な半導体素子の形成が可能となる。パターニングを施すもう一つの従来例として、基板を直接パターニングする手法がある(特開平12-178740号公報)。本従来例を図4に示す。これは(001)に面方位を有するSi基板201に、[-110]方向に配列した複数のファセット202を形成した後、SiC膜203を全面に成長するものである。ファセット202により、SiC膜203中に発生する面欠陥204は、例えば(111)と(-1-11)面に配向が制御され、対向するファセットから伸びた欠陥同士が消滅する。この手法は、SiC層のように、成長膜が硬く、パターニング等の加工が困難な場合に有効である。以上の手法により、成長膜表面まで伸びる貫通転位は107個/cm2程度にまで低減が可能である。
ところが、デバイスの高性能化のためには、更なる欠陥及び貫通転位の低減が必須である。例えばIII族−窒化物半導体やSiCを用いた高出力電子デバイスでは、リーク電流の抑制や耐圧確保の観点から、十分なトランジスタ性能を得るためには貫通転位を103個/cm2程度以下に低減する必要がある。また、III族−窒化物半導体から成る発光デバイスにおいても、更なる発光効率や発光寿命の向上を実現するためにはIII族−窒化物半導体膜中の欠陥密度は105個/cm2程度であることが望ましい。これらの低欠陥密度を実現するためには、目的とする半導体膜に格子定数が等しい若しくは近い基板を用いることが現状での最適手段として考えられる。III族−窒化物半導体層の基板としては、GaNとの格子定数の違いが僅か3%であるSiC基板がある。また、SiC基板は高品質SiC膜の基板としても有効である。しかし、SiC基板はサファイア基板またはSi基板に比べて極めて高価で工業的には向かない。
従って、サファイア基板やSi基板を用いてこのような低欠陥密度を実現する必要が生じる。このためには、上述した緩衝層やパターニングのような単独の効果を用いただけでは不十分である。緩衝層のみでは、抑制可能な貫通転位の数は限られており、成長薄膜表面には常に107個/cm2以上の有限の貫通転位または欠陥が存在する。パターニングによる効果を用いた場合も、欠陥の厳密な制御は困難であり、消滅されない欠陥も数多く存在する。例えば、図3に示した例では表面の一部には常に高欠陥密度領域が存在することに加え、対向するファセットが非対称であると転位は会合後に基板表面に対して斜めに伸び、成長膜表面における転位密度が再び増大する可能性がある。図4に示した例においても、ファセット202上での欠陥の発生位置はランダムであるため、会合されずに表面まで到達する転位・欠陥は数多く存在する。
以上のことから、貫通転位および欠陥を大幅に低減するためには、例えば複数の効果を利用する必要が生じる。緩衝層とパターニングを組み合わせて高品質結晶を得ることを目的とした従来例として、例えば特開平6-216037号公報に記載された従来例がある。本従来例を図5に示す。これは半導体基板301上に格子定数の異なる半導体層302を積層し、その上に (111)面を有する多数の凹凸303を形成し、貫通転位伝播抑制のための緩衝層304を全面に積層した後、半導体層302と同種又は異なる材料からなる半導体層305を積層するものである。半導体層302から伸びた欠陥306は緩衝層によって曲げられ、ファセットに沿って[111]方向に伸び、対向するファセットより伸びた欠陥と会合し、消滅・減少する。この従来例では、図4に示した従来例と異なり、欠陥の経路が規定されるので、欠陥同士が会合する確率は増大する。しかしながら、同一の経路に複数の欠陥が集中するため、欠陥の会合位置での欠陥密度は非常に大きくなり、欠陥が完全に消滅する確率よりも、むしろ基板と垂直方向に向きを変え、貫通転位として表面まで伸びる確率の方が高い。
また、欠陥が曲げられる際は緩衝層内に歪みが発生してエネルギーが増大するため、全ての欠陥が曲げられるということはなく、そのまま上部へ伝播する欠陥も存在する。このため、成長層表面における欠陥密度は5x106個/cm2程度と、依然高い。本発明は、上記の問題を考慮してなされたもので、その目的とするところは、安価な基板を用いつつ、貫通転位と欠陥の発生位置および配向を厳密に制御し、欠陥密度が大幅に低減した高品質な半導体装置及びそれらの製造方法を提供することにある。
上記課題を解決するために、本発明では対となるファセットを基板の面方位に対して鏡面対称にし、且つ緩衝層を半導体基板と半導体層の間に用いることで欠陥を選択的に残して効率的に消滅させることに主眼を置いている。
この目的のため、本発明の半導体装置は対向するファセットの対が複数上部に配列された半導体基板と、該半導体基板上に設けられ、前記半導体基板より欠陥密度が多い半導体緩衝層と、該半導体緩衝層上に設けられ、格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第1の半導体層を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることを特徴としている。
また、互いに垂直な方位に沿って、対向するファセットの対が複数上部に配列された半導体基板と、該半導体基板上に設けられ、前記半導体基板より欠陥密度が多い半導体緩衝層と、該半導体緩衝層上に設けられ、格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第１の半導体層を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることを特徴としている。
前記互いに垂直な方位が、［-110］と［110］、［-1-12］と［-110］であることが望ましい。
前記半導体基板が(001)面の面方位を有し、対向する前記ファセットはそれぞれ(111)面と(-1-11)面、(-111)面と(1-11)面から成り、前記ファセットで囲まれる領域は前記半導体基板表面において矩形のパターンを形成しており、前記半導体緩衝層は半導体基板全面に形成されていれば良い。
前記半導体基板が(111)面の面方位を有し、対向する前記ファセットはそれぞれ(1-10)面と(-110)面、(11-2)面と(-1-12)面から成り、前記ファセットで囲まれる領域は前記半導体基板表面において矩形のパターンを形成しており、前記半導体緩衝層は半導体基板全面に形成されていれば良い。
前記半導体緩衝層と前記第1の半導体層の内部において、前記半導体基板の面方位に対して鏡面対称な欠陥の対が複数存在しており、前記各層内部の欠陥の数は、前記第１の半導体層の表面に向かって数が減少していると好適である。
更に好適な例としては、前記半導体緩衝層の機械的強度または原子間結合エネルギーは、前記第1の半導体層の機械的強度または原子間結合エネルギーに比べて小さいと良い。
前記半導体緩衝層は、複数の元素の組成が異なる層からなり、前記半導体基板から前記第1の半導体層に近づくに従って、前記元素の組成が段階的に前記第1の半導体層の元素の組成に近づく特徴を有していると好適である。
前記半導体緩衝層のもう一つの例として、前記半導体緩衝層は、機械的強度または原子間結合エネルギーが前記第1の半導体層の機械的強度または原子間結合エネルギーより小さい第1の半導体緩衝層と、該第1の半導体緩衝層よりも機械的強度または原子間結合エネルギーが大きい第2の半導体緩衝層が交互に繰り返された多層構造であっても良い。
本発明のより好適な例として、前記第1の半導体層上に電子デバイスもしくは発光素子を設けると良い。
本発明に係わるもう一つの好適例として、前記第1の半導体層上に、窒素を含む複数のIII-V族化合物半導体層からなる第2の半導体層が設けられ、該第2の半導体層上および／または前記第1の半導体層上および／または前記半導体基板上に電子デバイスもしくは発光素子を設けていると良い。
前記半導体基板がシリコンからなり、前記半導体緩衝層がシリコンとゲルマニウムと炭素を含んだ材料からなり、前記第1の半導体層がシリコンと炭素の結合を含む化合物半導体からなると好適である。
本発明に係わる、半導体装置の形成方法としては、半導体基板上に、対向するファセットの対を複数形成する工程と、前記半導体基板の少なくとも一部領域上に上記半導体基板より欠陥密度が多い半導体緩衝層を少なくとも一層以上形成する工程と、該半導体緩衝層の少なくとも一部領域上に格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第1の半導体層を形成する工程を有し、前記ファセットは前記半導体基板の他の部分とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることが望ましい。
また、互いに垂直な方位に沿って、半導体基板上に、対向するファセットの対を複数形成する工程と、前記半導体基板の少なくとも一部領域上に上記半導体基板より欠陥密度が多い半導体緩衝層を一層以上形成する工程と、該半導体緩衝層の少なくとも一部領域上に格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第1の半導体層を形成する工程を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向するそれぞれのファセットは前記半導体基板の面方位に対して鏡面対称な対を形成していることが望ましい。
前記半導体緩衝層及び前記第1の半導体層を気相成長法により形成すると好適である。
本発明に係わる半導体装置及びその製造方法によれば、貫通転位が低減された高品質なSiC薄膜をSi基板上に作成することが出来る。これにより、Si基板上SiC薄膜をSiC電子デバイスとして用いることが可能となり、さらにIII族-窒化物半導体形成用の仮想基板としても用いることが出来る。この結果、既存のSiデバイスの性能を凌駕する高耐圧且つ高出力電子デバイスや、紫外-青色発光素子を、工業的に安価なSi基板上に形成することが可能となる。
本発明に係る半導体装置の好適な実施の形態は、例えばシリコン(Si)基板に、基板の面方位に対して鏡面対称なファセットから成る溝が配列されており、溝を含む前記基板上にはSiを一部含む半導体緩衝層と炭化珪素(SiC)層が順次形成されていることを特徴とする。緩衝層とSiC層の形成初期または形成途中では、基板と等しい面方位を有する成長表面が溝の底部または溝と溝の間に存在し、半導体緩衝層とSiC層それぞれの内部では、これら成長表面と前記ファセットで形成される角部分から欠陥が高確率で発生する。ファセットが基板の面方位に対して鏡面対称であるため、対向する欠陥同士も鏡面対称となり、対を成す欠陥は会合・消滅するという特徴を有している。
また、上記緩衝層には、SiC層に比べて欠陥を生じ易い性質を持たせることで欠陥を緩衝層内部に内包させることが出来る。このように、特定箇所に欠陥を高確率で発生させることで歪緩和を促進し、且つ上記欠陥の進行を制御することで欠陥を消滅させ、無歪み且つ低欠陥密度のSiC層を可能にしている。
尚、本発明に係わる半導体薄膜では、それぞれ単一の欠陥同士を会合させることで欠陥の消滅確率を高めており、従来例3に比べて薄膜表面に貫通する欠陥の密度の低減が可能である。また、SiC層内にも、特定箇所に欠陥を意図的に発生させて歪みを緩和しているため、半導体緩衝層からの欠陥の伝播を大幅に抑制することが出来る。以上の特徴により、本発明によると表面における貫通転位密度が極めて少ない、高品質なSiC層を形成することが可能となる。
次に、本発明に係る半導体装置及びその製造方法の、更に具体的な実施例について、添付図面を参照しながら以下に説明する。
図1は、本発明に係る半導体薄膜の第1の実施例を示す断面図である。単結晶シリコン(Si)基板1上には、一列に配列した一組のファセット2と2'が複数形成されている。なお、このファセットが形成される基板表面での貫通転位密度は１個/cm2未満である。この時、対向するファセット2と2'は基板と垂直な軸、すなわち、基板の面方位に対して鏡面対称な形状を有している。また、本実施例ではファセット同士で形成される溝底部と隣り合う溝の間には、基板の面方位と同じ面を有する平坦部3が存在している。この平坦部はファセット形成時に必ずしも存在している必要は無いが、図1のように予め形成しておいたほうが望ましい。平坦部が無い場合の例に関しては製造法のところで後述する。図1はSi (001)基板を用いた場合の例を示しており、この時、対向するファセットはそれぞれ(111)、(-1-11)面となる。Si基板1上には、Siを材料の一部として含む緩衝層4が形成され、更に炭化珪素(SiC)層5が形成されている。緩衝層4としては、SiC層5に比べて機械的強度が弱いか、もしくは原子間結合エネルギーの小さい材質を用いると良い。ここでは、例えば炭化または低温成長により形成したSiC層、またはSi-C結合より結合エネルギーが小さいGe-C結合を含むシリコン・ゲルマニウム・カーバイド(SiGeC)層を用いることが可能である。
ここで、ファセット2と平坦部3で形成される角の部分には応力が掛かり易く、ここから緩衝層4に向かって欠陥6と6'が発生している。これらの欠陥はすべり面として安定な(-111)面と(1-11)面、或いはファセット2と同じ(111)面と(-1-11)面を有する面欠陥となる。これら対向する欠陥6と6'は基板の面方位に対して鏡面対称である為、緩衝層4またはSiC層5内において会合し、消滅する。SiC層5においても同様に、ファセット2と平坦部3で形成される角の部分から基板の面方位に対して鏡面対称な欠陥8と8'が発生し、互いに会合して消滅する。このように図1の薄膜では、欠陥6と6'、8と8'を特定箇所に意図的に形成することでSiC層5とSi基板1の間に存在する歪みを積極的に緩和させ、さらにこれらの欠陥を確実に消滅させて、無歪み且つ低欠陥密度のSiC層を可能にしている。ここで、欠陥6と6'及び欠陥8と8'の会合は、それぞれ単一の欠陥同士の会合であるため、従来例3に比べて欠陥の消滅が高確率で起こる。また、緩衝層4内には欠陥7がランダムに発生してSiC層5の歪みの緩和に寄与しているが、これらの欠陥がSiC層5まで伝播することは殆ど無い。これは、SiC層5内に欠陥8と8'を意図的に発生させているため、SiC層5内にも歪みを緩和する領域が存在し、緩衝層4から伸びた欠陥をSiC層5との界面で終端することで発生する歪みエネルギーが補償されるからである。以上の特徴により、本発明によると表面における貫通転位密度が103個/cm2以下の極めて少ない、高品質なSiC層を形成することが可能となる。
次に、本実施例における、半導体薄膜の具体的な製造方法について、図2を用いて説明する。まず、図2(a)に示すように、Si基板1に、シリコン酸化膜(SiO2)またはシリコン窒化膜(Si3N4)等の絶縁膜9を堆積する。絶縁膜の厚さは後に形成するパターンサイズの十分の一から五分の一程度であれば良く、ここでは50-100nmに設定している。続いて、[-110]方向に配列したマスクパターンを用いたフォトリソグラフィーと選択エッチングによって絶縁膜をパターニングする(図2(b))。絶縁膜のエッチングには、ドライエッチング或いはウェットエッチングを用いる。ウェットエッチングを用いる場合、SiO2膜のエッチングにはフッ化水素酸(HF)水溶液を、Si3N4膜をエッチングする場合には80 ℃に熱した燐酸を用いると良い。パターン幅とパターン間隔は、半導体緩衝層内に発生する欠陥密度により決定し、欠陥密度が大きいときはパターン幅とパターン間隔を小さく、欠陥密度が小さいときはパターン幅とパターン間隔を大きくすると良い。本実施例のようにSi基板上のSiC層形成の場合には、例えばパターン幅を約0.5μm、パターン間隔を約1.5μm程度にすると良い。
続いて上記の絶縁膜をマスクとして、Siの異方性ウェットエッチングを行う。Siのエッチング液としては、例えば水酸化カリウム(KOH)または水酸化アンモニウム(NH4OH)、或いはヒドラジン一水和物(N2H4・H2O)等のアルカリ溶液を用いる。この異方性エッチングにより、Si基板には、安定な(111)面及び(-1-11)面からなるファセット2と2'が形成される(図2(c))。この時、(111)面と(-1-11)面で形成される溝の底部には、基板の面方位(001)を持つ部分3が残るようにエッチング時間を制御する。ウェットエッチングにより絶縁膜を除去した後、Si基板全面に半導体緩衝層4を形成する(図2(d))。緩衝層4の材料としては、例えば炭化により形成したSiC層や低温で形成したSiC層、或いはSiGeC層を用いると最適である。炭化SiC層は、例えばアセチレン(C2H2)またはプロパン(C3H8)雰囲気中でSi基板を1300-1400 ℃に加熱することで得られる。ここでの処理は、Si基板中のSiとガス中のCの反応を十分に引き起こすため、高温処理となる。低温SiC層とSiGeC層等の薄膜形成手法は、例えば気相成長法を用いると良い。この時の薄膜形成条件は、例えば低温成長SiC層を形成する場合の例としては、原料ガスにモノメチルシラン(CH3SiH3)を用い、成長温度は400-700 ℃で形成すると良い。この程度の成長温度ではSiC層は不完全な結晶となり、欠陥を多く含有した層となる。SiGeC層を形成する場合の例としては、例えばCH3SiH3とゲルマン(GeH4)の混合ガスや、またはCH3SiH3とモノメチルゲルマン(CH3GeH3)の混合ガス、或いはモノシラン(SiH4)とCH3GeH3の混合ガスかジシラン(Si2H6)とCH3GeH3の混合ガスを用いると良い。
この場合は、緩衝層は結合エネルギーがSi-C結合より小さいGe-C結合を含有しており、緩衝層内での欠陥の発生を促進することが出来るので、成長温度をある程度高温にして成長速度を稼ぐことが可能となる。この時の成長速度は800-1100 ℃が良い。半導体緩衝層4の成膜時には、欠陥7がランダムに発生すると同時に、ファセット2、2'と平坦部3で形成される角部分から、Si基板1に垂直な軸、すなわち、基板の面方位に対して鏡面対称な欠陥6と6'が発生する。緩衝層4に続いてSiC層5を形成し、目的のSiC薄膜を得る(図2(e))。SiC層5の形成には、緩衝層と同じく気相成長法を用いることが可能で、例えば原料ガスにはCH3SiH3を用い、成長温度は良好な結晶性を確保するために800-1200 ℃で行うと良い。SiC層5の形成時には、緩衝層内の欠陥7の密度が増大し、歪み緩和に寄与する。また、緩衝層4の形成時と同様に、ファセットと平坦部で形成される角部分から、Si基板1に垂直な軸、すなわち、基板の面方位に対して鏡面対称な欠陥8と8'が同時に発生する。
以上の半導体薄膜の形成過程において、欠陥6と6'及び欠陥8と8'は、それぞれ成長の進行に伴って対称性を保ったまま近づき、緩衝層4内或いはSiC層5内において会合・消滅する。尚、緩衝層4内に発生した多数の欠陥7は、欠陥8と8'を発生させることでSiC層5には伝播せず、緩衝層4内に内包される。これらの効果により、SiC層5は低欠陥・高品質な膜となる。最後にパターン基板上に平坦部3が無い場合について図6を用いて説明する。この場合、[001]方向の成長速度が[111]または[-1-11]方向の成長速度よりも速くなるように成長温度、成長圧力を制御することによって溝の底部及び溝と溝の間に平坦部3'が形成される。平坦部3' が形成された後に成長温度を下げる等、欠陥が生じ易い成長条件に変化させることで平坦部3'とファセットで形成される角部分に欠陥が発生する。この後は上述と同様、欠陥の消滅が起こり、低欠陥密度のSiC層5の形成が可能となる。
実施例1においては、SiC層5の形成時に欠陥が角部分に自発的に生じる場合について述べたが、SiC層5の成長条件や緩衝層4の結晶性によっては、緩衝層4の欠陥をそのままSiC層5内に伝播したほうがエネルギー的に安定である場合もある。この場合、SiC層5では角部分での欠陥の発生は起こらず、緩衝層4内に生じた多数の欠陥がそのままSiC層5内に伝播する。図7はこのような場合を鑑みた、本発明に係わる第2の実施例を示す半導体薄膜の断面図である。ここでは実施例1と同じ符号を用い、実施例1との違いのみを抽出して説明する。本実施例での特徴は、緩衝層4の成長時に(001)面と(111)面の成長速度を調整して、緩衝層4の表面では常に欠陥6と6'が溝底部の角部分に位置するようにしていることである。このような調整を施すことによって、SiC層5の形成時には緩衝層4から伸びた欠陥6と6'が、応力の掛かり易い溝底部の角部分と一致しており、これらの欠陥はSiC層5内に優先的に伝播する。これにより、SiC層5内での欠陥の発生位置を溝底部の角部分に制限することが出来、実施例1の場合と同じ原理により、緩衝層4内にランダムに発生した欠陥のSiC層5内への伝播は抑制される。尚、本実施例では(001)面に面方位を持つSi基板を例に取っているが、この場合は溝の底部における[001]方向の成長速度とファセット上[111]方向の成長速度比が6：7になるように、成長速度または成長時の圧力を調整すると良い。また、欠陥6と6'は常にSiC層5内で会合するように緩衝層4の厚さには上限を設ける必要がある。図7に示した実施例において、溝底部3の幅を0.5μmとすると、緩衝層4の膜厚は0.7μm以下に制限される。
図8は、本発明に係る第3の実施例を示す半導体薄膜の断面図である。ここでも実施例1と同等の符号を用いて説明する。本実施例においては、半導体緩衝層4としてGe組成の異なる二層のSiGeC層4a, 4bを用いている。ここで、Si基板1直上の緩衝層4aのGe組成は、緩衝層4bのGe組成よりも大きいことを特徴とする。また、第一層目のSiGeC層4aと第二層目のSiGeC層4bは、共にファセットと平坦部で形成される角部分から発生した欠陥6aと6a'、及び6bと6b'を有しているものとする。本実施例においては、Ge-C結合をより多く持つ第一層目のSiGeC層4aが第二層目のSiGeC層4bに対する緩衝層の役割を果たし、第二層目のSiGeC層4bがSiC層5の緩衝層となる。このため、欠陥を段階的に減らすことが出来、緩衝層一層では欠陥の低減が不十分な場合において有効である。尚、本実施例においてはSiGeC緩衝層4が二層の場合を例に取ったが、緩衝層4はGe組成が段階的に変化した三層以上の複数層から成っていても良い。また、本実施例の欠陥の制御手法は、実施例1でも、実施例2でも良い。
本発明に係る第4の実施例は、第3の実施例と同様、一層のみの緩衝層では欠陥の低減が不十分な場合の解決策である。本実施例を示す半導体薄膜の断面図を図9に記す。本実施例での半導体緩衝層4は、緩衝層の作用を有する層4cとSiC層4dが交互に繰り返された多層膜から成っている。緩衝層4cとしては、実施例1で述べた炭化SiC層や低温成長したSiC層、或いはSiGeC層を用いると良い。緩衝層4cとSiC層4dは、それぞれの層において、ファセットと平坦部で形成される角部分から欠陥6cと6c'、及び6dと6d'が発生している。本実施例では、緩衝層4cを繰り返し挿入することで、SiC層4dに残存する歪みを徐々に緩和するという作用を有する。緩衝層4cで発生した欠陥がSiC層4dに伝播する大きな原因は、SiC層4dに残存する歪みの影響であり、本実施例に依れば歪緩和を促進する効果と欠陥の伝播を抑える効果を併用することで、一層のみの緩衝層では欠陥の低減が不十分な場合においても、大幅な欠陥の低減が可能となる。尚、本実施例の欠陥の制御手法は、実施例1でも、実施例2でも良い。
図10は本発明に係る第5の実施例を示す半導体薄膜の断面図である。本実施例では、基板に(111)Siを用いており、ファセット2と2'がそれぞれ(1-10)面、(-110)面から成っていることに特徴を有している。本実施例におけるSi基板のパターニングの手法は実施例1と同様で良いが、異方性ウェットエッチングによる(111)面のエッチング速度は(001)基板の場合に比べて極めて遅いため、予め等方性のウェットエッチングを行った後に異方性ウェットエッチングを行うと良い。等方性のウェットエッチングを行う際のエッチング溶液としては、フッ化水素酸(HF)と硝酸(HNO3)の混合液が最適である。上述のパターン基板を用いて緩衝層4とSiC層5を順次成長させると、ファセット2、2'と(111)平坦部からなる角部分からそれぞれ(3-11)面、(-131)面の面欠陥6、6'及び8、8'が生じる。実施例1と同様に、これらの欠陥はそれぞれ対向する欠陥と会合し、消滅する。本実施例は、(111)SiC薄膜を作製することが可能な点に特徴を有する。(111)SiC表面は、六方晶薄膜と整合性があるため、例えば短波長発光デバイスの材料であるIII族-窒化物半導体形成時の仮想基板としての利用が可能となる。また、本実施例での欠陥の制御手法及び緩衝層は、実施例1から実施例4のいずれでも良い。
図11は本発明に係る第6の実施例を示す半導体薄膜の断面図である。本実施例では基板に(111)Siを用いており、構造は実施例5とほぼ同様であるが、ファセット2と2'がそれぞれ(11-2)面、(-1-12)面から成り、面欠陥は、(11-1)面と(-1-15)面を有している。本実施例は実施例5を90度回転させた場合であり、実施の手法と効果は実施例5と同様である。また、本実施例での欠陥の制御手法及び緩衝層は、実施例1から実施例4のいずれでも良い。
図12は本発明に係る第7の実施例を示す、パターニングされた直後のSi (001)基板の鳥瞰図である。本実施例は、Si (001)基板1上でそれぞれ(111)面、(-1-11)面、(1-11)面、(-111)面を有する4つのファセット2が矩形の溝を形成することに特徴を有している。実施例1から実施例6は、ファセット2により形成された溝は一方向に伸びた一次元構造を有しているが、この場合は溝の配列方向に欠陥の位置を制御することが困難になる。本実施例では、矩形の溝を形成することで欠陥の位置を二次元的に制御することが可能となり、SiC層での欠陥密度を更に低減することが可能となる。尚、本実施例での欠陥の制御手法及び緩衝層は、実施例1から実施例4のいずれでも良い。
図13は本発明に係る第8の実施例を示す、パターニングされた直後の(111)Si基板の鳥瞰図である。本実施例は、(111)Si基板1上でそれぞれ(1-10)面、(-110)面、(11-2)面、(-1-12)面を有する4つのファセット2が矩形の溝を形成することに特徴を有している。本実施例は、(111)Si基板を用いて実施例7と同様の効果を実現する例である。欠陥の位置を二次元的に制御可能で、実施例5と実施例6に比べて更に欠陥が低減した、高品質な(111)SiC仮想基板を得ることが出来る。尚、本実施例での欠陥の制御手法及び緩衝層は、実施例1から実施例4のいずれでも良い。
図14は本発明に係る第9の実施例を示す断面図である。本実施例は、実施例1から実施例8までのいずれかの手法により得られた高品質SiC薄膜5上にIII族-窒化物半導体からなる発光素子10を形成することに特徴を有する。図では、実施例1により得られたSiC薄膜上に発光素子を形成した例を示しているが、SiC薄膜5は実施例2から実施例8に示した膜であっても良い。本実施例におけるSiC薄膜5は発光素子10の仮想基板として用いるため、膜厚は2-3μm程度以上であることが望ましい。III族-窒化物半導体からなる発光素子10は、有機金属気層成長(MOVPE)法またはガスソース分子線エピタキシー(GSMBE)法により成長され、それぞれ約3-10nmの膜厚を持つ窒化アルミニウム(AlN)層11aと窒化ガリウム(GaN)層11bから成る多層反射膜11、膜厚約50nmのn型GaN層から成るクラッド層12、それぞれ約3-5nmの膜厚を持つ窒化インジウムガリウム(InGaN)層13aとGaN層13bの多重量子井戸で構成される発光層13、膜厚約20nmのp型窒化アルミニウムガリウム(AlGaN)層から成るクラッド層14、膜厚約200nmのp型GaN層15が積層された構造を形成している。発光素子表面にはニッケル(Ni)と金(Au)の合金から成る透明電極16aが蒸着されており、基板裏面には金とアンチモン(Sb)の合金(AuSb)からなる電極16bが蒸着されている。本発光素子10は、欠陥が低減された高品質SiC層5上に形成されているため、発光効率、発光寿命が共に高く、また、工業的に安価なSi基板を用いているために素子の低価格化が可能となる。
図15は本発明に係わる第10の実施例を示す断面図である。本実施例では、実施例1から実施例8までのいずれかの手法により得られた高品質SiC薄膜5がSi基板１上の一部に設けられ、更にSiC薄膜5上の一部に実施例9で述べた発光素子10が設けられている。更に、Si基板1上にはp型のシリコン・ゲルマニウム(SiGe)層24をベース層に用いたヘテロバイポーラトランジスタ(HBT)17aを有するバイポーラ-相補型金属酸化膜半導体(BiCMOS)から成る高周波電子デバイス17が設けられ、SiC薄膜5上には、少なくともHBT18aまたは高電子移動度トランジスタ(HEMT)18bから成る高出力・高耐圧電子デバイス18が設けられている。HBT18aのベース部分にはp型のSiGeC層25が用いられ、HEMT18bのチャネル部分にはn型のSiGeC層26を用いている。BiCMOS17とHBT18aの形成方法は例えば特開2002-141476に記載されており、HEMT18bの形成方法は例えば特開2001-24192に記載されている。本実施例に依れば、Si基板1上に発光素子10と高周波電子デバイス17と高出力・高耐圧電子デバイス18を混載することが出来、単一の基板上に多様な機能を融合することが可能となる。
図16は本発明に係わる第11の実施例を示す回路構成図である。本実施例は実施例10の応用例の一つを示したものであり、光信号と無線信号の変換を単一のSi基板上で行うことが出来る光ファイバ無線システムである。本システムは、実施例10によってSi基板1上に作製した高出力電子デバイスと発光素子を用いてそれぞれ無線信号出力用の高出力増幅回路27とレーザダイオード28を構成した、光/無線通信システムである。ここで、レーザダイオード28を構成するIII族-窒化物半導体層は1.3〜1.5μm帯に発光波長を有するように材料の選択及び組成制御が成されている。また、フォトダイオード29をIII族-窒化物半導体層から形成しても良い。また、高速性能に優れたSiGe BiCMOSを用いて他の回路30〜34を形成することにより、システムの更なる高性能化が可能である。本実施例によると、従来単独のSiでは達成不可能であった発光機能と高出力での無線発信機能を安価なシリコン基板上に集約することが出来、低コスト且つ高機能、高性能デバイスが単一のチップ上で実現される。
以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。例えば、実施例中では半導体基板1にSiを用い、第1の半導体層としてSiCを例に取っているが、基板にSiまたはサファイアまたはSiCを用いて、第1の半導体層としてGaNを形成することも可能であることは言うまでも無い。
本発明に係る半導体装置の第1の実施例を示す断面図である。 本発明に係る半導体装置の形成方法の第1の実施例を示す断面図である。 格子定数の異なる基板上に形成した半導体装置の第1の従来例を示す断面図である。 格子定数の異なる基板上に形成した半導体装置の第2の従来例を示す断面図である。 格子定数の異なる基板上に形成した半導体装置の第3の従来例を示す断面図である。 本発明に係る半導体装置の第1の実施例で図1と異なる形態の例を示す断面図である。 本発明に係る半導体装置の第2の実施例を示す断面図である。 本発明に係る半導体装置の第3の実施例を示す断面図である。 本発明に係る半導体装置の第4の実施例を示す断面図である。 本発明に係る半導体装置の第5の実施例を示す断面図である。 本発明に係る半導体装置の第6の実施例を示す断面図である。 本発明に係る半導体装置の第7の実施例を示すパターン基板の鳥瞰図である。 本発明に係る半導体装置の第8の実施例を示すパターン基板の鳥瞰図である。 本発明に係る半導体装置の第9の実施例を示す断面図である。 本発明に係る半導体装置の第10の実施例を示す断面図である。 本発明に係る半導体装置の第11の実施例を示す回路構成図である。
符号の説明
1 … シリコン基板、2, 2' … ファセット面、3, 3' … 平坦部、4, 4c … 緩衝層(炭化により形成した炭化珪素または低温成長した炭化珪素またはシリコンゲルマニウムカーバイド)、4a, 4b … シリコンゲルマニウムカーバイド、4d, 5 … 炭化珪素層、6, 6', 6a, 6a', 6b, 6b', 6c, 6c', 6d, 6d', 8, 8' … 位置制御された欠陥、7 … ランダムに発生した欠陥、9, 19 … 絶縁膜(シリコン酸化膜またはシリコン窒化膜)、10 … 半導体発光素子、11 … 多層反射膜、11a … 窒化アルミニウム層、11b … 窒化ゲルマニウム層、12 … n型窒化ゲルマニウム層、13 … 多重量子井戸層、13a … 窒化インジウムゲルマニウム層、13b … 窒化ゲルマニウム層、14 … 窒化アルミニウムゲルマニウム層、15 … p型窒化ゲルマニウム層、16a, 16b … 金属電極、17 … 高周波電子デバイス、17a … ヘテロバイポーラトランジスタ、17b … n型金属酸化膜半導体トランジスタ、17c … p型金属酸化膜半導体トランジスタ、18 … 高出力・高耐圧電子デバイス、18a … ヘテロバイポーラトランジスタ、18b … 高電子移動度トランジスタ、20 …多結晶シリコンゲート電極、21 … n型多結晶シリコンエミッタ電極、22 … p型多結晶シリコンベース電極、23 … 金属電極、24 … シリコン・ゲルマニウムまたはシリコン層、25 … p型シリコン・ゲルマニウム・カーバイドまたは炭化珪素層、26 … n型シリコン・ゲルマニウム・カーバイドまたは炭化珪素層、27 … 高出力増幅回路、28 … レーザダイオード、29 … フォトダイオード、30 … 低雑音増幅回路、31 … フィルタ回路、32, 33 … バッファ回路、34 … ミキサ回路、101 … 基板(サファイアまたは炭化珪素)、102, 104 … III族-窒化物半導体(窒化ゲルマニウム)層、103 … ファセット面、105 … 欠陥、106 … 低密度欠陥領域、107 … 高密度欠陥領域、201 … シリコン基板、202 … ファセット面、203 … 炭化珪素層、204 … 欠陥、301 … 半導体基板(砒化ガリウム)、302, 305 … 半導体層(インジウム燐)、304 … 半導体緩衝層(ガリウムインジウム燐)、306 … 欠陥。

Claims (24)

  1. 対向するファセットの対が複数上部に配列された半導体基板と、該半導体基板上に設けられ、前記半導体基板より欠陥密度が多い半導体緩衝層と、該半導体緩衝層上に設けられ、格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第１の半導体層を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることを特徴とする半導体装置。
  2. 前記半導体緩衝層と前記第１の半導体層の内部において、前記半導体基板の面方位に対して鏡面対称な欠陥の対が複数存在しており、前記各層内部の欠陥の数は、前記第１の半導体層の表面に向かって数が減少していることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体緩衝層の機械的強度または原子間結合エネルギーは、前記第１の半導体層の機械的強度または原子間結合エネルギーに比べて小さいことを特徴とする請求項1に記載の半導体装置。
  4. 前記半導体緩衝層は、複数の元素の組成が異なる層で構成され、前記半導体基板から前記第１の半導体層に近づくに従って、前記元素の組成が段階的に前記第１の半導体層の元素の組成に近づくことを特徴とする請求項1に記載の半導体装置。
  5. 前記半導体緩衝層は、機械的強度または原子間結合エネルギーが前記第１の半導体層の機械的強度または原子間結合エネルギーより小さい第１の半導体緩衝層と、該第１の半導体緩衝層よりも機械的強度または原子間結合エネルギーが大きい第２の半導体緩衝層が交互に繰り返された多層構造であることを特徴とする請求項1に記載の半導体装置。
  6. 前記第１の半導体層上に電子デバイスもしくは発光素子を設けたことを特徴とする請求項1に記載の半導体装置。
  7. 前記第１の半導体層上に、窒素を含む複数のIII-V族化合物半導体層からなる第２の半導体層が設けられ、該第２の半導体層上および／または前記第１の半導体層上および／または前記半導体基板上に電子デバイスもしくは発光素子を設けたことを特徴とする請求項1に記載の半導体装置。
  8. 前記半導体基板がシリコンからなり、前記半導体緩衝層がシリコンとゲルマニウムと炭素を含んだ材料からなり、前記第１の半導体層がシリコンと炭素の結合を含む化合物半導体からなることを特徴とする請求項1に記載の半導体装置。
  9. 互いに垂直な方位に沿って、対向するファセットの対が複数上部に配列された半導体基板と、該半導体基板上に設けられ、前記半導体基板より欠陥密度が多い半導体緩衝層と、該半導体緩衝層上に設けられ、格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第１の半導体層を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることを特徴とする半導体装置。
  10. 前記互いに垂直な方位が、［-110］と［110］、［-1-12］と［-110］であることを特徴とする請求項９に記載の半導体装置。
  11. 前記半導体基板が(001)面の面方位を有し、対向する前記ファセットはそれぞれ(111)面と(-1-11)面、(-111)面と(1-11)面から成り、前記ファセットで囲まれる領域は前記半導体基板表面において矩形のパターンを形成しており、前記半導体緩衝層は半導体基板全面に形成されていることを特徴とする請求項９に記載の半導体装置。
  12. 前記半導体基板が(111)面の面方位を有し、対向する前記ファセットはそれぞれ(1-10)面と(-110)面、(11-2)面と(-1-12)面から成り、前記ファセットで囲まれる領域は前記半導体基板表面において矩形のパターンを形成しており、前記半導体緩衝層は半導体基板全面に形成されていることを特徴とする請求項９に記載の半導体装置。
  13. 前記半導体緩衝層と前記第１の半導体層の内部において、前記半導体基板の面方位に対して鏡面対称な欠陥の対が複数存在しており、前記各層内部の欠陥の数は、前記第１の半導体層の表面に向かって数が減少していることを特徴とする請求項９に記載の半導体装置。
  14. 前記半導体緩衝層の機械的強度または原子間結合エネルギーは、前記第1の半導体層の機械的強度または原子間結合エネルギーに比べて小さいことを特徴とする請求項９に記載の半導体装置。
  15. 前記半導体緩衝層は、複数の元素の組成が異なる層で構成され、前記半導体基板から前記第１の半導体層に近づくに従って前記元素の組成が段階的に前記第１の半導体層の元素の組成に近づくことを特徴とする請求項９に記載の半導体装置。
  16. 前記半導体緩衝層は、機械的強度または原子間結合エネルギーが前記第１の半導体層の機械的強度または原子間結合エネルギーより小さい第１の半導体緩衝層と、該第１の半導体緩衝層よりも機械的強度または原子間結合エネルギーが大きい第２の半導体緩衝層が交互に繰り返された多層構造であることを特徴とする請求項９に記載の半導体装置。
  17. 前記第１の半導体層上に電子デバイスもしくは発光素子を設けたことを特徴とする請求項９に記載の半導体装置。
  18. 前記第1の半導体層上に、窒素を含む複数のIII-V族化合物半導体層からなる第２の半導体層が設けられ、該第２の半導体層上および／または前記第１の半導体層上および／または前記半導体基板上に電子デバイスもしくは発光素子を設けたことを特徴とする請求項９に記載の半導体装置。
  19. 前記半導体基板がシリコンからなり、前記半導体緩衝層がシリコンとゲルマニウムと炭素を含んだ材料からなり、前記第1の半導体層がシリコンと炭素の結合を含む化合物半導体からなることを特徴とする請求項９に記載の半導体装置。
  20. 半導体基板の面方位に対して鏡面対称なファセットの対が複数上部に形成されたSi基板上に、Siを一部含み、且つ前記Si基板より欠陥密度が多い半導体緩衝層を形成し、この上にSiC層を順次形成させた半導体装置。
  21. 半導体基板上に、対向するファセットの対を複数形成する工程と、前記半導体基板の少なくとも一部領域上に前記半導体基板より欠陥密度が多い半導体緩衝層を一層以上形成する工程と、該半導体緩衝層の少なくとも一部領域上に格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第１の半導体層を形成する工程を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることを特徴とする半導体装置の製造方法。
  22. 前記半導体緩衝層及び前記第１の半導体層を気相成長法により形成することを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 互いに垂直な方位に沿って、半導体基板上に、対向するファセットの対を複数形成する工程と、前記半導体基板の少なくとも一部領域上に前記半導体基板より欠陥密度が多い半導体緩衝層を一層以上形成する工程と、該半導体緩衝層の少なくとも一部領域上に格子定数が前記半導体基板と異なり、前記半導体基板の構成元素と異なる元素を含有した第1の半導体層を形成する工程を有し、前記ファセットは前記半導体基板の面方位とは異なる面方位を有し、且つ対向する二つのファセットからなるそれぞれのファセット対は前記半導体基板の面方位に対して鏡面対称であることを特徴とする半導体装置の製造方法。
  24. 前記半導体緩衝層及び前記第1の半導体層を気相成長法により形成することを特徴とする請求項２３に記載の半導体装置の製造方法。
JP2005005841A 2005-01-13 2005-01-13 半導体装置及びその製造方法 Pending JP2006196631A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005005841A JP2006196631A (ja) 2005-01-13 2005-01-13 半導体装置及びその製造方法
US11/072,279 US7368763B2 (en) 2005-01-13 2005-03-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005005841A JP2006196631A (ja) 2005-01-13 2005-01-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006196631A true JP2006196631A (ja) 2006-07-27

Family

ID=36755576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005005841A Pending JP2006196631A (ja) 2005-01-13 2005-01-13 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7368763B2 (ja)
JP (1) JP2006196631A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011225421A (ja) * 2010-03-29 2011-11-10 Air Water Inc 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板
JP2012028494A (ja) * 2010-07-22 2012-02-09 Seiko Epson Corp 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
WO2012105179A1 (ja) * 2011-02-03 2012-08-09 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
KR20160055939A (ko) * 2013-10-31 2016-05-18 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 Iii-v족 화합물 반도체 나노와이어, 전계효과 트랜지스터 및 스위치 소자
WO2019009182A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
WO2019009183A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
WO2019009181A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006027929A (ja) * 2004-07-13 2006-02-02 Toshiba Ceramics Co Ltd 電気光学的単結晶薄膜成長用基板及びその製造方法
KR100664988B1 (ko) 2004-11-04 2007-01-09 삼성전기주식회사 광추출효율이 향상된 반도체 발광소자
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US7888248B2 (en) * 2007-07-13 2011-02-15 Northrop Grumman Systems Corporation Method of producing large area SiC substrates
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8313967B1 (en) 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
KR20100093872A (ko) * 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
SG171987A1 (en) 2009-04-02 2011-07-28 Taiwan Semiconductor Mfg Devices formed from a non-polar plane of a crystalline material and method of making the same
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8350273B2 (en) 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
US8722441B2 (en) * 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
JP2011243848A (ja) * 2010-05-20 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US9184050B2 (en) 2010-07-30 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Inverted trapezoidal recess for epitaxial growth
CN102376835B (zh) * 2010-08-23 2015-06-10 展晶科技(深圳)有限公司 外延基板
US9269776B2 (en) * 2011-01-25 2016-02-23 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US10164082B2 (en) * 2012-05-04 2018-12-25 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US9520472B2 (en) 2012-05-04 2016-12-13 Stc.Unm Growth of cubic crystalline phase strucure on silicon substrates and devices comprising the cubic crystalline phase structure
TWI482276B (zh) * 2012-10-12 2015-04-21 財團法人工業技術研究院 氮化物半導體結構
US9196709B2 (en) * 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9123633B2 (en) * 2013-02-01 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
US9275861B2 (en) * 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
GB2529953B (en) * 2013-06-28 2020-04-01 Intel Corp Nanostructures and nanofeatures with Si (111) planes on Si (100) wafers for III-N epitaxy
JP5997373B2 (ja) * 2013-08-21 2016-09-28 シャープ株式会社 窒化物半導体発光素子
KR102099193B1 (ko) * 2013-09-27 2020-04-09 인텔 코포레이션 실리콘 핀들 상에서의 ｌｅｄ 구조체들의 형성
US9419138B2 (en) 2014-09-29 2016-08-16 International Business Machines Corporation Embedded carbon-doped germanium as stressor for germanium nFET devices
CN106848015B (zh) * 2017-03-08 2019-03-15 王星河 一种氮化物半导体发光二极管及其制作方法
USD837914S1 (en) 2017-09-15 2019-01-08 Karsten Manufacturing Corporation Golf club head
US11088189B2 (en) 2017-11-14 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. High light absorption structure for semiconductor image sensor
US10818778B2 (en) * 2017-11-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous semiconductor device substrates with high quality epitaxy
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
JP7393900B2 (ja) * 2019-09-24 2023-12-07 一般財団法人電力中央研究所 炭化珪素単結晶ウェハ及び炭化珪素単結晶インゴットの製造方法
EP3828918B1 (en) * 2019-11-29 2025-06-11 Imec VZW Low parasitic ccb heterojunction bipolar transistor
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
US12598782B2 (en) 2021-08-26 2026-04-07 IceMos Technology Limited Super-junction MOSFET/IGBT with MEMS layer transfer and WBG drain
US20230061047A1 (en) * 2021-08-26 2023-03-02 IceMos Technology Limited Semiconductor Device and Method of Forming Sacrificial Heteroepitaxy Interface to Provide Substantially Defect-Free Silicon Carbide Substrate
US12506006B2 (en) 2021-08-26 2025-12-23 IceMos Technology Limited Semiconductor device and method of direct wafer bonding between semiconductor layer containing similar WBG materials
CN115995389A (zh) * 2021-10-20 2023-04-21 苏州晶湛半导体有限公司 射频器件、碳化硅同质外延衬底及其制作方法
US20240047207A1 (en) * 2022-08-02 2024-02-08 Infineon Technologies Ag Technique for Forming Cubic Silicon Carbide and Heterojunction Silicon Carbide Device
WO2025012600A1 (en) * 2023-07-11 2025-01-16 The University Of Warwick GROWING EPITAXIAL 3C-SiC ON SINGLE-CRYSTAL SILICON
CN119997693A (zh) * 2023-11-08 2025-05-13 苏州晶湛半导体有限公司 一种led结构及其制作方法
CN117293015B (zh) * 2023-11-23 2024-02-20 希科半导体科技(苏州)有限公司 硅衬底的碳化硅外延层的生长方法以及硅基碳化硅外延片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312821A (ja) * 1988-06-11 1989-12-18 Sony Corp ヘテロエピタキシャル成長方法
JPH06216037A (ja) * 1993-01-13 1994-08-05 Hitachi Ltd ヘテロエピタキシャル成長方法
JP2000164929A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体薄膜と半導体素子と半導体装置とこれらの製造方法
JP2000178740A (ja) * 1998-10-10 2000-06-27 Hoya Corp 炭化珪素膜及びその製造方法
JP2003178983A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 炭化珪素基板及びその製造方法、及び半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032893A (en) * 1988-04-01 1991-07-16 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
US4996704A (en) * 1989-09-29 1991-02-26 At&T Bell Laboratories Electronic messaging systems with additional message storage capability
US5461665A (en) * 1993-03-01 1995-10-24 Executone Information Systems, Inc. Voice processing system
JP2590710B2 (ja) 1993-11-26 1997-03-12 日本電気株式会社 半導体装置およびその製造方法
US6403975B1 (en) * 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US6233318B1 (en) * 1996-11-05 2001-05-15 Comverse Network Systems, Inc. System for accessing multimedia mailboxes and messages over the internet and via telephone
US6886030B1 (en) * 1998-08-18 2005-04-26 United Video Properties, Inc. Electronic mail system employing a low bandwidth link for e-mail notifications
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6416578B1 (en) * 1999-10-08 2002-07-09 Hoya Corporation Silicon carbide film and method for manufacturing the same
US6798868B1 (en) * 1998-11-02 2004-09-28 Verizon Services Corp. Call notification service for use with call waiting
US6411802B1 (en) * 1999-03-15 2002-06-25 Bellsouth Intellectual Property Management Corporation Wireless backup telephone device
US6475456B2 (en) * 2000-02-29 2002-11-05 Hoya Corporation Silicon carbide film and method for manufacturing the same
US20030012249A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Monolithic piezoelectrically-tunable optoelectronic device structures and methods for fabricating same
US6871067B2 (en) * 2001-10-15 2005-03-22 Electronic Data Systems Corporation Method and system for communicating telematics messages
US20030089921A1 (en) * 2001-11-13 2003-05-15 Motorola, Inc Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a niobium concentration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312821A (ja) * 1988-06-11 1989-12-18 Sony Corp ヘテロエピタキシャル成長方法
JPH06216037A (ja) * 1993-01-13 1994-08-05 Hitachi Ltd ヘテロエピタキシャル成長方法
JP2000178740A (ja) * 1998-10-10 2000-06-27 Hoya Corp 炭化珪素膜及びその製造方法
JP2000164929A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体薄膜と半導体素子と半導体装置とこれらの製造方法
JP2003178983A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 炭化珪素基板及びその製造方法、及び半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011225421A (ja) * 2010-03-29 2011-11-10 Air Water Inc 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板
JP2012028494A (ja) * 2010-07-22 2012-02-09 Seiko Epson Corp 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
WO2012105179A1 (ja) * 2011-02-03 2012-08-09 次世代パワーデバイス技術研究組合 半導体基板、半導体装置、および半導体基板の製造方法
JP2012164717A (ja) * 2011-02-03 2012-08-30 Advanced Power Device Research Association 半導体基板、半導体装置、および半導体基板の製造方法
US9099383B2 (en) 2011-02-03 2015-08-04 Furukawa Electric Co., Ltd. Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
KR20160055939A (ko) * 2013-10-31 2016-05-18 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 Iii-v족 화합물 반도체 나노와이어, 전계효과 트랜지스터 및 스위치 소자
WO2019009182A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
WO2019009183A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
WO2019009181A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
JP2019014627A (ja) * 2017-07-07 2019-01-31 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
US11142821B2 (en) 2017-07-07 2021-10-12 Seiko Epson Corporation Method for producing single crystal substrate having a plurality of grooves using a pair of masks
US11404269B2 (en) 2017-07-07 2022-08-02 Seiko Epson Corporation Single crystal substrate with undulating ridges and silicon carbide substrate

Also Published As

Publication number Publication date
US20060169987A1 (en) 2006-08-03
US7368763B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
JP2006196631A (ja) 半導体装置及びその製造方法
US6645295B1 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
JP5167384B2 (ja) 基板の分割方法
US6881651B2 (en) Methods and devices using group III nitride compound semiconductor
TWI838676B (zh) 半導體基板、半導體裝置、電子機器
JP3856750B2 (ja) 半導体装置及びその製造方法
CN100468793C (zh) 使用氮化物半导体的发光器件和其制造方法
US20020074561A1 (en) Semiconductor device and fabrication method thereof, and fabrication method of semiconductor substrate
CN110233190B (zh) 发光设备
JP4204163B2 (ja) 半導体基板の製造方法
JP2004047764A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JPH11243253A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
CN112216739A (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
WO2022145453A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
JP2000183460A (ja) 半導体素子およびその製造方法
JP5460751B2 (ja) 半導体装置
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR20120068394A (ko) 반도체 소자 및 반도체 소자 제조 방법
JP2014103377A (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2005167194A (ja) 半導体素子
JP5367637B2 (ja) 半導体素子
JP4656888B2 (ja) 基板の分割方法
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP4770060B2 (ja) 窒化物系半導体光素子の作製方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018