JP2007201336A - 半導体積層体の形成方法 - Google Patents

半導体積層体の形成方法 Download PDF

Info

Publication number
JP2007201336A
JP2007201336A JP2006020513A JP2006020513A JP2007201336A JP 2007201336 A JP2007201336 A JP 2007201336A JP 2006020513 A JP2006020513 A JP 2006020513A JP 2006020513 A JP2006020513 A JP 2006020513A JP 2007201336 A JP2007201336 A JP 2007201336A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
substrate
semiconductor
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006020513A
Other languages
English (en)
Inventor
Katsuya Oda
克矢 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006020513A priority Critical patent/JP2007201336A/ja
Priority to US11/655,138 priority patent/US20070178676A1/en
Publication of JP2007201336A publication Critical patent/JP2007201336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】本願の目的は、Ｓｉ基板上に結晶性と表面モフォロジーの良い単結晶ＳｉＣ層を形成することにある。
【解決手段】本願の骨子は、Ｓｉ層上にＳｉやＳｉＣよりも融点の低いＳｉＧｅ層と非晶質ＳｉＣを形成し、これら積層構造をＳｉＧｅの融点以上に加熱することにより、ＳｉＣとＳｉ基板の間の歪みを緩和し、同時に非晶質ＳｉＣからの結晶化を行うことで、結晶性と表面諸フォジーが良好な単結晶ＳｉＣ層を形成する。
【選択図】図１

Description

本発明は、格子定数が単結晶基板と異なる単結晶半導体積層体の形成方法に関し、特にＳｉ基板上に単結晶ＳｉＣを形成する方法に関するものである。
低損失パワー素子としてのＳｉＣを用いたＦＥＴやＧａＮを主材料とする白色ＬＥＤに適した材料としてＳｉＣ基板が有望であるが、他の材料と比較してコストが高いという欠点がある。そこで、低コストＳｉ基板上に高品質な単結晶ＳｉＣを形成する技術開発が行われている。ＳｉＣ基板上に単結晶ＳｉＣを形成するホモエピタキシャル成長は通常１５００°Ｃ程度で行われている。しかし、Ｓｉを基板として使用するためには、成長温度をＳｉの融点である１４２０℃以下に低減する必要がある。又、ＳｉとＳｉＣは約２０％もの大きな格子定数差がある。この為、これに起因した欠陥が多数発生することから、結晶性の良好なＳｉＣ層を形成することは非常に困難であった。従来のＳｉ基板上のＳｉＣ単結晶半導体薄膜の形成方法は、例えば、非特許文献１に報告がある。この例のＳｉ基板上に設けられたＳｉＣ層の模式的な断面構造を図１０に示す。この従来例での製造方法では、Ｓｉ基板１０１を約１３００℃に加熱した状態でＣ３Ｈ８などのＣ原子を含むガス状原料を供給することにより、Ｓｉ基板表面を炭化し、ＳｉＣ層１０２を形成する。次いで、例えばＳｉ２Ｃｌ６等のＳｉ原子を含むガス状原料と、例えばＣ８Ｈ６などのＣ原子を含むガス状原料を１３００℃程度に加熱したＳｉ基板に供給することにより炭化したＳｉＣ層１０２上にＳｉＣ層１０３をエピタキシャル成長させている。
Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．４８３−４８５、ｐｐ．１８５−１８８
Ｓｉ基板を高温で炭化処理すると、表面状態の影響を受けて不均一にＳｉＣが形成されたり、Ｓｉ基板のＳｉ原子が消費されて基板中に孔が発生する。このため、この上に単結晶ＳｉＣをエピタキシャル成長してもこれらの不均一性を原因とした転位などの欠陥が多数発生してしまい、結晶性の向上が非常に困難であった。
そこで、本発明の目的は、Ｓｉ基板上に結晶性と表面モフォロジーが良好な単結晶ＳｉＣ層を形成する方法を提供することにある。
本発明に係る半導体装置は次のような特徴を有する。即ち、例えば図１の典型的な例を参酌すれば、単結晶基板１上に、前記単結晶基板１よりも融点の低い第１の半導体薄膜２’と、前記第１の半導体薄膜上に前記単結晶基板と格子定数が異なり、且つ前記第１の半導体薄膜よりも融点が高い半導体材料からなる第２の半導体薄膜３を形成し、前記第１の半導体薄膜２’の融点よりも高い温度で加熱することで第２の半導体薄膜３’と単結晶基板１のひずみを低減することを特徴とするものである。
尚、ここで、第１の半導体薄膜２’及び第２の半導体薄膜３’とは、後述するように、各々前記第１の半導体薄膜２及び第２の半導体薄膜３を加熱処理後の半導体薄膜をさす。
又、前記第２の半導体薄膜３が加熱前は非晶質であり、加熱後は単結晶とすれば好適である。更に、前記第１の半導体薄膜２が加熱前は非晶質であり、加熱後は単結晶とすればよい。又、前記第２の半導体薄膜３上に第２の半導体薄膜３と同じ結晶構造を有する第３の半導体薄膜を設ければよい。更に、前記単結晶基板１と前記第１の半導体薄膜２の間に加熱によって特性の変化しない材料からなる薄層を設ければ好適である。
次に、前記基板及び各層の代表例を述べれば次の通りである。即ち、前記単結晶基板１が単結晶Siであれば好適である。又、前記第１の半導体薄膜２がSiGeであれば好適である。又、前記第１の半導体薄膜に含まれるGe組成比が３０％以上であれば好適である。更に、前記第２の半導体薄膜がSiCであればよい。又、前記第３の半導体薄膜がSiCであれば好適である。更に、前記第３の半導体薄膜が少なくともGaとAlとInの中の一つの元素と窒素を含めば好適である。
本発明の一つの観点では、Ｓｉ基板上に結晶性の良好な単結晶ＳｉＣ層を形成する方法を提供することが出来る。
本発明の別な観点は、Ｓｉ基板上に結晶性の良好な単結晶ＳｉＣ層を有し、その上に高性能で低コストな半導体装置及びその製造方法を提供することが出来る。
本発明に係る半導体装置の好適な実施の形態は、次の通りである。即ち、単結晶Ｓｉ基板１上にＳｉＧｅ層（前記第１の半導体層２）を形成する。更に、ＳｉＧｅ層２上にＳｉＣ層（前記第２の半導体層３）を形成した状態で、ＳｉＧｅ層２の融点以上に加熱を行う。こうすることでＳｉＧｅ層２が溶融し、ＳｉＣ層３とＳｉ基板の間に生じていた歪みがＳｉＧｅ層２で緩和することが可能である。
又、本発明に係る半導体装置の製造方法の好適な実施の形態は、ＳｉＧｅ層２を溶融するための熱処理の前では、ＳｉＣ層３は非晶質となっており、ＳｉＧｅ層２の溶融とほぼ同時にＳｉＣ層３も結晶化することである。
更に、本発明に係る半導体装置の製造方法の好適な実施の形態は、ＳｉＧｅを溶融するための熱処理の前では、ＳｉＧｅ層が非晶質になっており、ＳｉＧｅの溶融とＳｉＧｅの固相成長を連続して行うことを特徴とする。このような形態を取ることにより、ＳｉＧｅ層の均一性が向上し、この上に成長する単結晶ＳｉＣ層の結晶性を向上させることができる。
又、非晶質ＳｉＣ層の結晶化の後、単結晶ＳｉＣ層をエピタキシャル成長により形成することにより、表面のＳｉＣ層の欠陥密度を低減することができる。
更に、本発明に係る半導体装置の製造方法の別な好適なる実施の形態は、Ｓｉ基板とＳｉＧｅ層の間にシリコン酸化膜と単結晶Ｓｉ層を設けることである。このような形態を取ることにより、高温の熱処理を行ってもＳｉＧｅ層中のＧｅ組成比の変動がないことから、ＳｉＧｅの溶融の均一性が向上し、その上に形成するＳｉＣ層の結晶性が向上できる。
又、ＳｉＧｅ層中に含まれるGe組成比が３０％以上であれば好適である。更に、本発明に係る半導体装置の製造方法の好適な実施の形態は、結晶化後のＳｉＣ層上に少なくともGa、Al、Inの中の一つの元素と窒素を含んだ半導体薄膜を形成すれば好適である。
［従来の製造方法との比較検討］
一般に、これまでのSi基板上の単結晶SiCの形成方法は、報告されているものでは、Ｃを含むガス状原料を供給しながら約１３５０℃でアニールしてＳｉ基板表面を炭化処理することによりSiCを形成し、その後Ｓｉを含むガス状原料とＣを含むガス状原料を用いて単結晶ＳｉＣを成長を行っている。この場合、炭化処理で形成されたＳｉＣ層が不均一であるために、ＳｉＣとＳｉの界面に凹凸が発生し、これによってＳｉＣ層中に結晶欠陥が発生し、ＳｉＣその表面モフォロジーも悪化するという難点がある。
本願発明では、上述のように、ＳｉＣとＳｉの間にＳｉＧｅ層を形成し、ＳｉＧｅの融点以上の熱処理を行うことで、ＳｉＣとＳｉ基板の間に生ずる歪みを緩和する。このため、前記諸難点を回避することが可能となった。
次に、本発明に係る半導体装置及びその製造方法の更に具体的な実施例につき、添付図面を参照しながら以下詳細に説明する。
＜実施例１＞
図１は、本発明の半導体薄膜の形成方法の一つの実施例を示す断面図である。Ｓｉ基板１上に、ＳｉＧｅ層２’を形成する。この上に、非晶質ＳｉＣを形成し、高温アニールで結晶化させたＳｉＣ層３’を形成し、更に単結晶ＳｉＣ層をエピタキシャル成長する。図２Ａより図２Ｃに、図１に示した構造を有する半導体装置を実現するための製造方法のフロー図をしめる。先ず、Ｓｉ基板１上に単結晶ＳｉＧｅ層２をエピタキシャル成長し、引き続き非晶質ＳｉＣ層３を形成する。次いで、高温アニールを行うことで、非晶質ＳｉＣ層３の結晶化を行い単結晶３’を形成する。その後、単結晶ＳｉＣ層４をエピタキシャル成長することで図１に示した構造が得られる。この例では、ＳｉＧｅ層２が本願明細書における第１の半導体薄膜、非晶質ＳｉＣ層３が本願明細書における第２の半導体薄膜に相当する。
以下、本例を基に、本発明に関わる半導体単結晶層の成長方法の詳細を説明する。ここに説明した成長方法は、他の実施例は勿論、本発明における半導体単結晶層の成長方法に当然適用されるものである。
［単結晶成長前の処理］
［洗浄］
まず始めに、基板表面の汚染物や自然酸化膜をあらかじめ除去するためにＳｉ基板１の洗浄をおこなう。例えば、アンモニア、過酸化水素、水の混合液を加熱したもので基板を洗浄することにより、表面の重金属や有機物による汚染に加え、基板表面に付着したパーティクルを除去することができる。次いで、アンモニア、過酸化水素、水の混合液による洗浄中に基板表面に形成された酸化膜をフッ酸水溶液によって除去し、その直後に純水で洗浄することにより、Ｓｉ基板１の表面は水素原子で覆われた状態となる。この状態では、Ｓｉ基板１の最表面に存在するＳｉ原子は水素と結合しているため、基板洗浄を行ってから成長を開始するまでの間に表面に自然酸化膜が形成されにくくなる。この洗浄による基板表面の水素終端処理に加え、更に表面に自然酸化膜が形成されるのを防ぐためには、Ｓｉ基板１の洗浄を行った後、基板表面が再び酸化されたり汚染物が付着するのを防ぐ為、Ｓｉ基板１を清浄な窒素中にて搬送すれば好適である。以下の実施例に関しても、エピタキシャル成長前に行う基板の洗浄と搬送方法に関しては同様である。
［クリーニング］
次いで、洗浄を行ったＳｉ基板１をロードロック室内に設置し、ロードロック室の真空排気を開始する。ロードロック室の真空排気が完了した後、Ｓｉ基板１を、搬送室を経由して成長室に搬送する。基板表面に汚染物が付着するのを防ぐ為、搬送室及び成長室は高真空状態もしくは超高真空状態であることが望ましい。この真空状態は、例えば圧力が１×１０-５Ｐａ程度以下であると好適である。後に述べる成長室２に関しても、真空度に関しては同様である。又、これらの成長室内で形成した単結晶層中に酸素やＣが取り込まれることによる結晶欠陥の発生を防ぐ為、搬送室や成長室に酸素や水分、又は有機系の汚染物を含んだガスの混入を防ぐ必要がある。このことから、Ｓｉ基板１の搬送を開始するのはロードロック室の圧力が１×１０−５Ｐａ程度以下になってから行うことが望ましい。
基板表面を水素終端処理しても、搬送中における表面の酸化膜形成や汚染物の付着を完全に防ぐことはできない為、エピタキシャル成長前にＳｉ基板表面のクリーニングを行う。クリーニング方法として、次の方法が代表的なものである。（１）真空中で半導体基板を加熱する方法、（２）水素を基板に供給した状態で加熱する方法、（３）原子状の水素を供給した状態で加熱する方法などである。
（１）真空中で半導体基板を加熱する方法
例えば、真空中でＳｉ基板を加熱することによって、基板表面の自然酸化膜を以下の反応によって除去することが可能となる。Ｓｉ+ＳｉＯ２→２ＳｉＯ↑
（２）水素を基板に供給した状態で加熱する方法
又は、成長室内に清浄な水素を供給した状態でＳｉ基板１を加熱することによっても基板表面のクリーニングを行うことが可能である。前に述べた真空中での加熱によるクリーニングでは、基板温度が５００℃程度以上になると基板表面を終端していた水素は脱離し、基板表面のむき出しになったＳｉ原子と成長室内の雰囲気中に含まれる水分や酸素が反応し、基板表面が再酸化されてしまう。そして、この酸化膜が再び還元されることにより、クリーニングと共に基板表面の凹凸が増大し、その後行うエピタキシャル成長の均一性や結晶性を悪化させるという問題がある。又、同時に成長室内の雰囲気中に含まれる炭酸ガスや有機系のガスが表面に付着することから、Ｃ汚染によるエピタキシャル成長層の結晶性の悪化も発生する。
一方、水素を基板表面に供給した状態でＳｉ基板を加熱した場合、５００℃以上の温度で水素が基板表面から脱離してしまっても、常に清浄な水素ガスが供給されている為、基板表面のＳｉと水素が結合と脱離を繰り返す。その結果、表面のＳｉは再酸化されにくくなり、クリーニング中に表面の凹凸が発生することもなく、清浄な表面状態を得ることが可能となる。
水素雰囲気中でクリーニングを行う為、まず始めに成長室に水素ガスを供給する。この時、水素ガスを供給する前に基板表面から水素が脱離するのを防ぐ為、基板温度を水素の脱離する５００℃より低くすれば好適である。又、水素ガスの流量は制御性良くガスが供給できるように１０ｍｌ／ｍｉｎ以上とし、排気されたガスを安全に処理するためには１００ｌ／ｍｉｎ以下とすれば好適である。この時、成長室内の水素ガスの分圧の下限は、基板表面に均一にガスが供給されるように１０Ｐａとし、上限は装置の安全性を保つために大気圧とすればよい。水素ガスが供給された後、Ｓｉ基板１をクリーニング温度まで加熱する。この時の加熱方法としては、加熱に際してのＳｉ基板への汚染や基板内での極端な温度の違いなどがなければ、どのような機構や構造でも良い。例えば、ワークコイルに高周波を印加して加熱する誘導加熱や、抵抗ヒータによる加熱などが適用できるほか、特に短時間での温度制御が可能な方法として、ランプからの輻射を利用した加熱方法を用いることができる。この加熱方法はクリーニングに限らず、後述する単結晶の成長に際しての加熱に関しても同様である。
クリーニング温度までＳｉ基板１を加熱した後、所定の時間基板を加熱することにより表面の自然酸化膜や汚染物が除去できるが、例えばクリーニング温度は、クリーニングの効果が得られる温度として６００℃以上であれば良く、また、熱処理による基板中のドーパントの拡散が顕著となる１０００℃以下とすれば好適である。更に、エピタキシャル成長の前に形成されている構造へ与える影響を低減するため、クリーニング温度は可能な限り低くする必要がある。
（３）原子状の水素を供給した状態で加熱する方法
又、クリーニング温度の低温化を可能とする方法として、原子状水素を用いたクリーニングを行うこともできる。この方法では、基板表面に活性な水素原子を照射することにより、基板温度を上げなくても酸素の還元反応を生じさせることが可能となり、室温においてもクリーニング効果は得られる。例えば、水素ガスの中で、ある割合の分子を原子状態に解離させて基板表面に照射することにより、低温化が可能となる。例えば、クリーニング時間を１０分以内とするためには、クリーニング温度を６５０℃とすればよい。
以上、水素を用いたクリーニングについて説明を行ったが、その他の方法としてフッ化水素などのシリコン酸化膜に対してエッチング効果を持つガスを供給することも可能である。クリーニング方法に関しては他の実施例に関しても同様である。
［エピタキシャル成長の準備］
クリーニングが終了した後、エピタキシャル成長を行う温度まで基板温度を下げ、エピタキシャル成長を行う温度で基板温度を安定させる時間を設ける。温度の安定化を行うステップでは、クリーニング後のＳｉ基板１の表面を清浄な状態に保つために水素ガスを供給し続けることが望ましいが、水素ガスは基板表面を冷却する効果を持っているため、加熱条件が同じであればガスの流量に応じて基板表面温度が変化してしまう。従って、エピタキシャル成長で用いるガスの総流量と大きく異なる流量の水素ガスを供給した状態で温度が安定していても、エピタキシャル成長を開始した時点でガスの流量が変わることにより基板温度が大きく変動してしまう。この現象を防ぐため、基板温度の安定化を行うステップにおいては、その水素流量をエピタキシャル成長で用いるガスの総流量とほぼ同じ値を用いることが望ましい。又、必ずしも基板温度がエピタキシャル成長温度まで下がってから温度安定化を行うステップを設ける必要はなく、基板温度を下げながら水素ガスの流量を調整し、基板温度がエピタキシャル成長温度になった時点で水素ガスの流量が成長ガスの流量と等しくなっていれば好適であり、この場合、基板温度を下げたと同時にエピタキシャル成長を開始できるため、スループットを大幅に向上することができる。
［ＳｉＧｅ成長］
次いで、温度安定化を行っているときに供給していた水素ガスを停止すると共に、原料ガスを供給することによってＳｉＧｅ層２の成長を開始する。ここで使用する原料ガスとしてはシリコン、ゲルマニウム等の４族元素と水素、塩素などからなる化合物を用いることができる。例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、モノゲルマン（ＧｅＨ４）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、三塩化シリコン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）などが挙げられるが、このほかのガスに関しても使用方法は同様である。
ＳｉＧｅ層２中のＧｅ組成比はジシラン流量とゲルマン流量の比を換えることで制御できる。例えば、エピタキシャル成長温度が５５０℃、成長圧力が１Ｐａ、ジシラン流量２ｍｌ／ｍｉｎとした場合、ゲルマン流量を約３ｍｌ／ｍｉｎとすることによりゲルマニウム組成比を１５％にすることができる。エピタキシャル成長を行う温度範囲はＳｉＧｅ中のＧｅ組成比によって異なる。下限は原料ガスが成長面で分解しＳｉＧｅ成長が進行する温度で、上限はＳｉＧｅの表面モフォロジーが良好となる温度である。ＧｅはＳｉよりも格子定数が１．４％大きいため、成長温度が高くなると歪みエネルギーによって島状の３次元成長してしまう。従って、Ｇｅ組成比が高い場合、平面的に均一な２次元成長を行うためには成長温度を下げる必要がある。例えば、Ｇｅ組成比が１００％であるＧｅ膜を成長する場合の温度範囲は３００℃以上５００℃以下であり、Ｇｅ組成比が１５％のＳｉＧｅ膜を成長する場合は５００℃以上７５０℃以下となる。中間のＧｅ組成比をもつＳｉＧｅ膜の成長に関してはこれらの温度範囲の中で組成比に応じた温度となる。また、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。さらにＳｉＧｅ層２の膜厚は、膜厚制御が可能で歪みを効果的に緩和できる１ｎｍ以上で、上限は表面モフォロジーが悪化しないためには約１００ｎｍ以下とすれば好適である。以下の実施例においても、ＳｉＧｅ層２の成長条件に関しては同様である。
又、ＳｉＧｅ層は単結晶ではなく非晶質でも良い。非晶質ではＳｉ基板１との格子定数の差による歪みが生じないため、均一なＳｉＧｅ層２を形成することが可能となる。その場合の成長温度はガスの分解温度である２５０℃以上で、エピタキシャル成長する温度である３００℃以下とすればよいが、低温では極端に成長速度が低下するため、熱によるガスの分解だけではなく、プラズマや原料ガスの分解を促進するクラッキングヒーターを用いることで成長速度を向上することができる。
更に、ＳｉＧｅの成長と同時にドーピングを行う場合は、ｎ型ドーピングガスとしては、５族元素と水素、塩素、フッ素などからなる化合物を用いることができ、例えば、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）などが挙げられる。ｐ型ドーピングを行う場合は、ドーピングガスとして３族元素と水素、塩素、フッ素などからなる化合物を用いることができ、例えば、ジボラン（Ｂ２Ｈ６）が挙げられる。ドーピング濃度は、ドーピングガスの流量によって制御でき、例えば１×１０１９ｃｍ−３のｎ型ドーピングを行うためには、ホスフィンの流量を０．０１ｍｌ／ｍｉｎとすればよい。同様にｐ型ドーピングに関してもジボラン流量を０．００５ｍｌ／ｍｉｎとすることにより１×１０１９ｃｍ−３のドーピングが可能となる。
ＳｉＧｅ層２の形成を終了するには、成長ガス及びドーピングガスの供給を停止する。この時、基板表面のクリーニング終了時と同様に、ＳｉＧｅ層２の表面に汚染物が付着するのを防ぐために清浄な水素ガスを供給すれば好適である。次いで、ＳｉＣ成長温度まで基板温度を変化させるが、スループット良く成長を行うためには、ウェハ搬送室やＳｉＣ層を成長する別の成長室を設けることもできる。複数の成長室や搬送室の間で基板を移動する場合、基板表面に汚染物を付着させないためには、搬送室にも水素ガスを供給し、基板は常に清浄な水素ガス中にある状態とすれば好適である。
［非晶質ＳｉＣ形成］
次いで、基板温度がＳｉＣ成長温度にて安定した後、供給していた水素ガスを停止すると共に、ＳｉＣの原料ガスを供給することによって非晶質ＳｉＣ層３の成長を開始する。尚、キャリア・ガスとしてはＨ２などを挙げることが出来る。使用する原料ガスとしてはＳｉと水素や塩素からなる化合物と、Ｃと水素や塩素からなる化合物を用いることができる。例えば、Ｓｉと水素や塩素からなる化合物としては、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、三塩化シリコン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）などが挙げられるが、このほかのガスに関しても使用方法は同様である。また、Ｃと水素や塩素からなる化合物としては、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、アセチレン（Ｃ２Ｈ２）などが挙げられるが、このほかのガスに関しても使用方法は同様である。
また、ＳｉとＣの結合を有する化合物を用いることもできる。ＳｉとＣの結合を有するガスの例を挙げれば、次の通りである。例えば、モノメチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（(ＣＨ３)２ＳｉＨ２））、トリメチルシラン（(ＣＨ３) ３ＳｉＨ）、テトラメチルシラン（(ＣＨ３)４Ｓｉ）、ジエチルシラン（(Ｃ２Ｈ５) ２ＳｉＨ２）、トリエチルシラン（(Ｃ２Ｈ５) ３ＳｉＨ）、テトラエチルシラン（(Ｃ２Ｈ４) ４Ｓｉ）、メチルトリクロルシラン（ＣＨ３ＳｉＣl３）、ジメチルジクロルシラン（(ＣＨ３) ２ＳｉＣl２）、トリメチルクロルシラン（(ＣＨ３) ３ＳｉＣl）等である。原料ガスとしてＣＨ３ＳｉＨ３を用い、基板として面方位が(１００)であるＳｉ基板を用いる場合、Ｓｉ基板上ではＣＨ３ＳｉＨ３が分解し、Ｓｉ−Ｃ結合を保ったまま成長する。閃亜鉛鉱型の結晶構造であるＳｉＣでは、Ｓｉ原子とＣ原子の電子の束縛エネルギーの差が大きいため、同じ四族元素でありながら極性が発生し、Ｃからなる原子層とＳｉからなる原子層が交互に積層して成長する。但し、成長条件によっては原料ガスに含まれるＳｉとＣの結合が切れ、ＳｉもしくはＣが過多となることがあるため、その場合には先に述べたＳｉやＣの原料ガスを添加することでＳｉとＣの量を調整すればよい。非晶質ＳｉＣを成長する温度範囲は、原料ガスの分解が生じる５００℃以上で、上限は非晶質ＳｉＣの表面モフォロジーが良好となる９００℃以下の範囲であれば好適である。この温度範囲で、成長圧力は成長速度が表面での反応により律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。
又、非晶質ＳｉＣはＳｉ基板にＣイオンを注入によって形成することもできる。更にＳｉ基板上に形成した結晶ＳｉＣにイオン注入することによって非晶質に改変しても良い。この場合注入するイオン種としては、ＳｉＣの構成元素であるＳｉもしくはＣであればよく、その他にもＧｅ等の電気的に不活性な元素を用いることもできる。又、ドーピングを行う場合、窒素やアルミニウムなどのドーピング元素を注入することで非晶質ＳｉＣを形成することもできる。非晶質ＳｉＣ層３の膜厚は、膜厚制御が可能な１ｎｍ以上で、表面モフォロジーが悪化せず、均一に結晶化が可能な１００ｎｍ以下であれば良い。以下の実施例においても、非晶質ＳｉＣ層の成長条件に関しては同様である。
ドーピングを行う場合、ｎ型ドーピングガスとしては、５族元素と炭素、水素、塩素、フッ素などからなる化合物を用いることができる。その例を挙げれば、例えば、窒素（Ｎ２）、ホスフィン（ＰＨ３）、トリメチルホスフィン（(ＣＨ３) ３Ｐ）、トリエチルホスフィン（(Ｃ２Ｈ５) ３Ｐ）、ホスフォラストリクロライド（ＰＣｌ３）、ホスフォラストリフロライド（ＰＦ３）、アルシン（ＡｓＨ３）、ジエチルアルシン（(Ｃ２Ｈ５) ２ＡｓＨ）ジエチルアルシンクロライド（(Ｃ２Ｈ５) ２ＡｓＣｌ）、トリメチルアルシン（(ＣＨ３) ３Ａｓ）、トリエチルアルシン（(Ｃ２Ｈ５) ３Ａｓ）、アルセニックトリクロライド（ＡｓＣl３）、アンモニア（ＮＨ３）、ジエチルアミン（(Ｃ２Ｈ５)ＮＨ）、トリエチルアミン（(Ｃ２Ｈ５) ３Ｎ）、トリメチルアミン（(ＣＨ３) ３Ｎ）などが挙げられる。ｐ型ドーピングガスとしては、３族元素と炭素、水素、塩素、フッ素などからなる化合物を用いることができる。これらの例を掲げれば、例えば、ジボラン（Ｂ２Ｈ６）、トリメチルボロン（(ＣＨ３) ３Ｂ）、トリエチルボロン（(Ｃ２Ｈ５) ３Ｂ）、メチルボロンジフロライド（ＣＨ３ＢＦ２）、ジメチルボロンフロライド（(ＣＨ３) ２ＢＦ）、ボロントリクロライド（ＢＣｌ３）、ボロントリフライド（ＢＦ３）、ジメチルアルミニウム（(ＣＨ３) ２ＡｌＨ）、トリメチルアルミニウム（(ＣＨ３) ３Ａｌ）、トリエチルアルミニウム（(Ｃ２Ｈ５) ３Ａｌ）、メチルアルミニウムジクロライド（ＣＨ３ＡｌＣｌ２）、ジメチルアルミニウムクロライド（(ＣＨ３) ２ＡｌＣｌ）、エチルアルミニウムジクロライド（Ｃ２Ｈ５ＡｌＣｌ２）、ジエチルアルミニウムクロライド（(Ｃ２Ｈ５) ２ＡｌＣｌ）などが挙げることが出来る。
［結晶化アニール］
次いで、非晶質ＳｉＣ層３の結晶化を行うために高温アニールを行う。アニールを行う雰囲気はドーピングガスとならない水素やアルゴンなどを用いれば良い。アニール温度は、下限がＳｉＧｅ層が溶融し、且つ非晶質ＳｉＣが固相成長により結晶化を始める温度であればよい。Ｇｅ組成比１００％のＧｅ膜の場合、融点は約９６０℃であり、非晶質ＳｉＣの結晶化温度は約８５０℃〜１０５０℃であるので、アニール温度は９６０℃以上であれば好適である。アニール温度の上限は基板として用いているＳｉの融点であり、約１４２０℃となる。
Ｓｉ基板１上のＳｉＧｅ層２が非晶質であった場合、先ず非晶質ＳｉＣ層３の結晶化よりも低い温度でＳｉＧｅ層２の結晶化が生じる。この時、Ｓｉ基板１と接している下面より結晶化が始まり、非晶質ＳｉＣ層３との界面に向かって結晶化が進行する。引き続き、アニール温度を上昇させ、非晶質ＳｉＣの固相成長温度になるとＳｉＣの結晶化が始まる。この時、ＳｉＧｅ層２と接している面では、ＳｉＧｅ層２の結晶配列の周期性を反映して結晶化が生じやすくなるため、下面より上面に向かって結晶化が進行する。前述したように、ＳｉＣとＳｉの格子定数差は約２０％であり、原子半径の大きなＧｅを添加したＳｉＧｅでは、その差は更に大きくなる。その為、ＳｉＣの結晶化の進行と同時にＳｉＣとＳｉＧｅの会面周辺に歪みが増大し、これに伴う転位などの結晶欠陥やＳｉＣの不均一な結晶化が生じてしまう。そこで、ＳｉＣの結晶化が始まるのとほぼ同時にＳｉＧｅ層２が溶融を始めるようにＧｅ組成比を調整しておくことにより、ＳｉＧｅとの間で歪みが無い状態でＳｉＣの結晶化を行い、単結晶ＳｉＣ層３’を形成することが可能となる。例えば、非晶質ＳｉＣの結晶化温度が１０５０℃の場合、ＳｉＧｅ中のＧｅ組成比を８０％としておくことにより、融点が非晶質ＳｉＣの結晶化温度よりも高い約１０５２℃とすることができる。
［ＳｉＣエピ成長］
非晶質ＳｉＣ層３の結晶化が完了すると、表面には単結晶ＳｉＣが形成されているが、均一で結晶性の良い単結晶ＳｉＣ層３’を形成するためには膜厚を大きくできないため、引き続いてＳｉＣエピ成長を行い、単結晶ＳｉＣ層４を形成する。原料ガスは非晶質ＳｉＣ層３の成長と同様であるが、成長温度が異なる。単結晶ＳｉＣを形成するには原料ガスが成長表面で充分にマイグレーションし、且つ、ＳｉとＣの結合を形成しなければならないため、成長温度の下限は１０００℃となる。成長温度の上限は、基板材料のＳｉの融点である１４００℃である。この温度範囲で、成長圧力は成長速度が表面での反応により律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。単結晶ＳｉＣ層４の膜厚は、高精度に膜厚制御可能な１０ｎｍ以上で、上限は反りが生じない範囲であれば良く約１０μｍ以下であれば良い。ドーピングに関しても非晶質ＳｉＣの形成と同様である。
単結晶ＳｉＣ層４のエピタキシャル成長を終了するには、成長ガス及びドーピングガスの供給を停止し、温度を下げればよい。温度を下げていくとＳｉＧｅ層２’が再結晶化し、再び格子定数差に起因した歪みがＳｉＣ層３’とＳｉＧｅ層２’界面に生じるが、ＳｉＧｅはＳｉＣと比較して結合力が弱いため、単結晶ＳｉＣ層３’中に転位は発生せずにＳｉＧｅ層２’側に転位が発生するため、表面の単結晶ＳｉＣ層４の結晶性が劣化することがない。
本実施例に示したように、Ｓｉ基板上に結晶性と表面モフォロジーが良好な単結晶ＳｉＣ層を形成することが可能となり、本構造を仮想基板として用いた発光デバイスやトランジスタなどの半導体装置のコストを大幅に低減することができる。
＜実施例２＞
図３は、本発明の半導体薄膜の形成方法の一つの実施例を示す断面図である。又、図４Ａより図４Ｃは、図３に示した本発明に係る半導体薄膜の形成方法を工程順に示す断面模式図である。実施例１と異なるのは、Ｓｉ基板３１とＳｉＧｅ層３４の間にシリコン酸化膜３２と単結晶Ｓｉ層３３を設けた点であり、それ以外の部分に関しては実施例１と同様である。
Ｓｉ基板３１上にシリコン酸化膜３２と単結晶Ｓｉ層３３を形成する方法は、通常のＳＯＩ基板と同様である。シリコン酸化膜の厚さは高温アニールに対する安定性を考慮して１０ｎｍ以上とすれば良く、上限は加熱中の温度制御可能な１μｍとすればよい。又、単結晶Ｓｉ層３３の厚さは面内均一性が確保できる５ｎｍ以上であればよいが、ＳｉＧｅ層３４のＧｅ組成比と膜厚によって結成される。本実施例の構造では、単結晶Ｓｉ層３３とＳｉＧｅ層３４を積層し、その上に非晶質ＳｉＣ層３５を堆積する。その後、高温アニールによってＳｉＧｅ層３４を溶融するが、高温状態では単結晶Ｓｉ層３３中にＧｅが拡散するため、アニール中に全体がＳｉＧｅ層３４’となる。実施例１と同様にＳｉＧｅ層３４’のＧｅ組成比と膜厚が決定されるため、Ｇｅが拡散する前のＳｉＧｅ層３４のＧｅ組成比と膜厚、単結晶Ｓｉ層３３の膜厚を調整すればよい。
本実施例では、実施例１と異なりＳｉ基板３１の上にシリコン酸化膜３２が形成されているため、高温アニールを行ったときにＧｅ原子がＳｉ基板中に拡散することがなくなり、ＳｉＧｅ層３４’中のＧｅ組成比の制御性が大きく向上する。その結果、ＳｉＧｅ層３４’の溶融温度の変動がなくなり、ＳｉＧｅ層３４’の均一な溶融と、その上に堆積した非晶質ＳｉＣ層３５の均一な結晶化が可能となり、ひいては単結晶ＳｉＣ層３６の高品質化が実現できる。
又、シリコン酸化膜３２の直上を単結晶ＳｉＧｅ層３３とし、その上に形成する単結晶ＳｉＧｅ層３４中のＧｅ組成比を単結晶ＳｉＧｅ層３３よりも低くすることができる。その場合、高温アニールでＳｉＧｅ層３３、ＳｉＧｅ層３４を溶融するとき、溶融はＳｉＧｅ層３３から始まり、非晶質ＳｉＣ層の結晶化はＳｉＧｅ層３４と接している部分から生じる。これにより、歪みの緩和と結晶化を同時に進行させることができ、ＳｉＣ層３５’の均一性や品質が大きく向上する。
＜実施例３＞
図５は、本発明を用いて形成した半導体薄膜を適用した一つの実施例を示す断面図である。本実施例は、実施例１で実現する構造をＳｉＣの接合ＦＥＴに適用した例である。実施例１と同様にして、ｎ＋Ｓｉ基板５０１上にｎ＋ＳｉＧｅ層５０２、ｎ＋ＳｉＣ層５０３、ｎ−ＳｉＣ層５０４を形成する。次いで、ＳｉＣ層５０４上にイオン注入と活性化アニールによってによってｐゲート領域５０５とｎ＋ソース領域５０６をそれぞれ形成し、ゲート電極５０９、ソース電極５０８、基板裏面にドレイン電極５１０を形成することで図５の構造が得られる。
本実施例の結果、大電力向け高性能ＳｉＣ接合ＦＥＴが実現でき、通常のＳｉＣ基板を使用した場合と比較してコストを大幅に低減することができる。
＜実施例４＞
図６は、本発明を用いて形成した半導体薄膜を適用した別の実施例を示す断面図である。本実施例は、実施例１で実現する構造をＳｉＣのＭＯＳＦＥＴに適用した例である。実施例１と同様にして、ｎ＋Ｓｉ基板６０１上にｎ＋ＳｉＧｅ層６０２、ｎ＋ＳｉＣ層６０３、ｎ−ＳｉＣ層６０４を形成する。次いで、ＳｉＣ層６０４上にイオン注入と活性化アニールによって、ｐボディー領域６０５とｎ−ソース領域６０６をそれぞれ形成する。次いで、ゲート絶縁膜６０７を形成し、ゲート電極６０８、ソース電極６０９、基板裏面にドレイン電極６１０を形成することで図６の構造が得られる。
本実施例の結果、中電力および高速制御用途向け高性能ＳｉＣ ＭＯＳＦＥＴが実現でき、通常のＳｉＣ基板を使用した場合と比較してコストを大幅に低減することができる。
＜実施例５＞
図７は、本発明を用いて形成した半導体薄膜を適用した別の実施例を示す断面図である。本実施例は、実施例１および実施例２で実現する構造をＳｉＣのＭＥＳＦＥＴに適用した例である。以下、実施例１の構造を元にして説明を行うが、実施例２の構造も同様に適用できることは言うまでもない。実施例１と同様にして、ｎ＋Ｓｉ基板７０１上にｎ＋ＳｉＧｅ層７０２、ｎ＋ＳｉＣ層７０３、ｎ−ＳｉＣ層７０４を形成する。次いで、ＳｉＣ層７０４上にイオン注入と活性化アニールによってによってｎ＋ソース領域７０５とｎ＋ドレイン領域７０６をそれぞれ形成する。次いで、ゲート電極７０７、ソース電極７０８、基板裏面にドレイン電極７０９を形成することで図７の構造が得られる。
本実施例の結果、高周波用途向け高性能ＳｉＣ ＭＥＳＦＥＴが実現でき、通常のＳｉＣ基板を使用した場合と比較してコストを大幅に低減することができる。
＜実施例６＞
図８は、本発明を用いて形成した半導体薄膜を適用した別の実施例を示す断面図である。本実施例は、実施例１で実現する構造を、ＧａＮを用いたＬＥＤに適用した例である。実施例１と同様にして、ｎ−Ｓｉ基板８０１上にｎ−ＳｉＧｅ層８０２、ｎ−ＳｉＣ層８０３、ｎ−ＳｉＣ層８０４を形成する。次いで、ＧａＮ／ＡｌＮ多層膜８０５を形成し、ｎ−ＧａＮ層８０６とＩｎＧａＮ多重量子井戸８０７、ｐ−ＡｌＧａＮ層８０８、ｐ−ＧａＮ層８０９、及び通例通り表面層８１０を順次エピタキシャル成長する。裏面と表面の発光部以外の部分にそれぞれ電極８１１、８１２を形成することで図８の構造が得られる。
本実施例の結果、各種照明用途向け高性能ＧａＮを用いたＬＥＤが実現でき、通常のＳｉＣ基板を使用した場合と比較してコストを大幅に低減することができる。又、導電性基板なので裏面から電極を取ることが可能となり、サファイア基板を用いたＬＥＤよりもチップ面積が縮小できることからＬＥＤの小型化やコスト低減が可能となる。
＜実施例７＞
図９は、本発明を用いて形成した半導体薄膜を適用した別の実施例を示す断面図である。本実施例は、実施例１や実施例２で実現する構造をＧａＮを用いたＨＥＭＴに適用した例である。以下、実施例１の構造を元にして説明を行うが、実施例２の構造も同様に適用できることは言うまでもない。実施例１と同様にして、高抵抗Ｓｉ基板９０１上にｉ−ＳｉＧｅ層９０２、ｉ−ＳｉＣ層９０３、ｉ−ＳｉＣ層９０４を形成する。次いで、膜厚が１０μｍ以上の厚いＡｌＮ９０５を形成し、ｉ−ＧａＮ層９０６とｎ−ＡｌＧａＮ９０７、ｎ−ＧａＮ層９０８を順次、エピタキシャル成長にて形成する。次いで、ゲート電極９１０、ソース電極９１１、ドレイン電極９１２を形成することで図９の構造が得られる。
本実施例の結果、超高速宇通信用途向け高性能ＧａＮを用いたＨＥＭＴが実現でき、通常のＳｉＣ基板を使用した場合と比較してコストを大幅に低減することができる。
本発明に係わる諸実施の形態を上述したが、それらの特徴をまとめると以下のとおりである。
（１）単結晶基板上に、前記単結晶基板よりも融点の低い第１の半導体薄膜と、前記第１の半導体薄膜上に前記単結晶基板と格子定数が異なり、且つ前記第１の半導体薄膜よりも融点が高い半導体材料からなる第２の半導体薄膜を形成し、前記第１の半導体薄膜の融点よりも高い温度で加熱することで第２の半導体薄膜と単結晶基板のひずみを低減することを特徴とする半導体薄膜の形成方法。
（２）前記第２の半導体薄膜が加熱前は非晶質であり、加熱後は単結晶となることを特徴とする半導体薄膜の形成方法。
（３）前記第１の半導体薄膜が加熱前は非晶質であり、加熱後は単結晶となることを特徴とする半導体薄膜の形成方法。
（４）前記第２の半導体薄膜上に第２の半導体薄膜と同じ結晶構造を有する第３の半導体薄膜を有することを特徴とする半導体薄膜の形成方法。
（５）前記単結晶基板と前記第１の半導体薄膜の間に加熱によって特性の変化しない材料からなる薄層を有することを特徴とする半導体薄膜の形成方法。
（６）前記単結晶基板が単結晶Siからなることを特徴とする半導体薄膜の形成方法。（７）前記第１の半導体薄膜がSiGeからなることを特徴とする半導体薄膜の形成方法。（８）前記第１の半導体薄膜に含まれるGe組成比が３０％以上であることを特徴とする半導体薄膜の形成方法。
（９）前記第２の半導体薄膜がSiCからなることを特徴とする半導体薄膜の形成方法。（１０）前記第３の半導体薄膜がSiCからなることを特徴とする半導体薄膜の形成方法。（１１）前記第３の半導体薄膜が少なくともGaとAlとInの中の一つの元素と窒素とを含むことを特徴とする半導体薄膜の形成方法。
以上、本発明の好適な諸実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。
前述した諸実施例より明らかなように、本発明によればＳｉ基板上に結晶性と表面モフォロジーが共に良好な単結晶ＳｉＣ層を形成することができるため、この構造を用いる半導体装置の性能を維持しつつ、コストを大幅に低減することが可能となる。
図１は本発明の実施例１に係る半導体薄膜の形成方法を示す模式的な断面図である。 図２Ａは図１に示した本発明に係る半導体薄膜の形成方法を工程順に示す模式的な断面図である。 図２Ｂは図１に示した本発明に係る半導体薄膜の形成方法を工程順に示す模式的な断面図である。 図２Ｃは図１に示した本発明に係る半導体薄膜の形成方法を工程順に示す模式的な断面図である。 図３は本発明の実施例２に係る半導体薄膜の形成方法を示す模式的な断面図である。 図４Ａは図３に示した本発明に係る半導体薄膜の形成方法を工程順に示す模式的な断面図である。 図４Ｂは図３に示した本発明に係る半導体薄膜の形成方法を工程順に示す模式的な断面図である。 図４Ｃは図３に示した本発明に係る半導体薄膜の形成方法を工程順に示す模式的な断面図である。 図５は本発明の実施例３に係る半導体装置を示す模式的な断面図である。 図６は本発明の実施例４に係る半導体装置を示す模式的な断面図である。 図７は本発明の実施例５に係る半導体装置を示す模式的な断面図である。 図８は本発明の実施例６に係る半導体装置を示す模式的な断面図である。 図９は本発明の実施例７に係る半導体装置を示す模式的な断面図である。 図１０は従来の半導体薄膜の形成方法を示す模式的な断面図である。
符号の説明
１、３１、５０１、６０１、７０１、８０１、９０１、１０１…Ｓｉ基板、
２、２’、３４、３４’、５０２、６０２、７０２、８０２、９０２…ＳｉＧｅ層、
３、３５…非晶質ＳｉＣ層、１０２…炭化ＳｉＣ層、３’、４、３５’、３６、５０３、５０４、６０３、６０４、７０３、７０４、８０３、８０４、９０３、９０４、１０３…単結晶ＳｉＣ層、３２…シリコン酸化膜、３３…単結晶Ｓｉ層もしくは単結晶ＳｉＧｅ層、５０５…ｐゲート領域、５０６、６０６、７０５…ｎ＋ソース領域、５０７、９０９…絶縁膜、５０８、６０９、７０８、９１１…ソース電極、５０９、６０８、７０７、９１０…ゲート電極、５１０、６１０、７０９、９１２…ドレイン電極、６０５…ｐボディー領域、６０７…ゲート絶縁膜、７０６…ｎ＋ドレイン領域、８０５…ＧａＮ／ＡｌＮ多層膜、８０６…ｎ−ＧａＮ、８０７…ＩｎＧａＮ多重量子井戸、８０８…ｐ−ＡｌＧａＮ、８０９…ｐ−ＧａＮ、８１０…表面層、８１１，８１２…電極、９０５…ＡｌＮ、９０６…ｉ−ＧａＮ、９０７…ｎ−ＡｌＧａＮ、９０８…ｎ−ＧａＮ。

Claims (17)

  1. 単結晶基板上に、前記単結晶基板よりも融点の低く且つ単結晶である第１の半導体薄
    膜を形成する工程
    前記第１の半導体薄膜上に前記単結晶基板と格子定数が異なり且つ前記第１の半導体薄
    膜よりも融点が高い半導体材料からなる第２の半導体薄膜を形成する工程、
    前記第１の半導体薄膜の融点よりも高い温度で加熱し前記第２の半導体薄膜を単結晶となす工程、を有することを特徴とする半導体積層体の形成方法。
  2. 前記第２の半導体薄膜が、前記加熱工程前は非晶質であり、加熱工程後に単結晶となることを特徴とする請求項１記載の半導体積層体の形成方法。
  3. 前記第１の半導体薄膜が加熱前は非晶質であり、加熱後は単結晶となることを特徴とする請求項１に記載の半導体積層体の形成方法。
  4. 前記第１の半導体薄膜が加熱前は非晶質であり、加熱後は単結晶となることを特徴とする請求項２に記載の半導体積層体の形成方法。
  5. 前記第２の半導体薄膜上に、前記第２の半導体薄膜と同じ結晶構造を有する第３の半導体薄膜を形成することを特徴とする請求項１に記載の半導体積層体の形成方法。
  6. 前記第２の半導体薄膜上に、前記第２の半導体薄膜と同じ結晶構造を有する第３の半導体薄膜を形成することを特徴とする請求項２に記載の半導体積層体の形成方法。
  7. 前記第２の半導体薄膜上に、前記第２の半導体薄膜と同じ結晶構造を有する第３の半導体薄膜を形成することを特徴とする請求項３に記載の半導体積層体の形成方法。
  8. 前記単結晶基板と前記第１の半導体薄膜の間に、前記第１の半導体薄膜の融点よりも高い温度で加熱する工程における加熱によって特性の変化しない無機材料からなる薄層を有することを特徴とする請求項１に記載の半導体積層体の形成方法。
  9. 前記単結晶基板と前記第１の半導体薄膜の間に、前記第１の半導体薄膜の融点よりも高い温度で加熱する工程における加熱によって特性の変化しない無機材料からなる薄層を有することを特徴とする請求項２に記載の半導体積層体の形成方法。
  10. 前記単結晶基板と前記第１の半導体薄膜の間に、前記第１の半導体薄膜の融点よりも高い温度で加熱する工程における加熱によって特性の変化しない無機材料からなる薄層を有することを特徴とする請求項３に記載の半導体積層体の形成方法。
  11. 前記単結晶基板と前記第１の半導体薄膜の間に、前記第１の半導体薄膜の融点よりも高い温度で加熱する工程における加熱によって特性の変化しない無機材料からなる薄層を有することを特徴とする請求項４に記載の半導体積層体の形成方法。
  12. 前記単結晶基板が単結晶シリコン（Si）からなることを特徴とする請求項１に記載の半導体積層体の形成方法。
  13. 前記第１の半導体薄膜がSiGeからなることを特徴とする請求項１に記載の半導体積層体の形成方法。
  14. 前記第１の半導体薄膜に含まれるGe組成比が３０％以上からなることを特徴とする請求項１３記載の半導体積層体の形成方法。
  15. 前記第２の半導体薄膜がSiCからなることを特徴とする請求項１に記載の半導体積層体の形成方法。
  16. 前記第３の半導体薄膜がSiCからなることを特徴とする請求項７に記載の半導体積層体の形成方法。
  17. 前記第３の半導体薄膜が少なくともGaとAlとInの中の一つの元素と窒素とを含むことを特徴とする請求項７に記載の半導体積層体の形成方法。
JP2006020513A 2006-01-30 2006-01-30 半導体積層体の形成方法 Pending JP2007201336A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006020513A JP2007201336A (ja) 2006-01-30 2006-01-30 半導体積層体の形成方法
US11/655,138 US20070178676A1 (en) 2006-01-30 2007-01-19 Method of forming semiconductor multi-layered structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020513A JP2007201336A (ja) 2006-01-30 2006-01-30 半導体積層体の形成方法

Publications (1)

Publication Number Publication Date
JP2007201336A true JP2007201336A (ja) 2007-08-09

Family

ID=38322624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020513A Pending JP2007201336A (ja) 2006-01-30 2006-01-30 半導体積層体の形成方法

Country Status (2)

Country Link
US (1) US20070178676A1 (ja)
JP (1) JP2007201336A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147633A (ja) * 2006-12-01 2008-06-26 Applied Materials Inc シリコンと炭素を含有するエピタキシャル層の形成及び処理
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010258352A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP2011108737A (ja) * 2009-11-13 2011-06-02 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法、及び膜の形成方法
JP2014143416A (ja) * 2013-01-10 2014-08-07 Novellus Systems Incorporated 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法
TWI563569B (ja) * 2013-08-08 2016-12-21 Hitachi Int Electric Inc
JP2017069239A (ja) * 2015-09-28 2017-04-06 新日鐵住金株式会社 炭化珪素のエピタキシャル成長方法
JP2018142672A (ja) * 2017-02-28 2018-09-13 国立大学法人 筑波大学 半導体装置とその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425558B (zh) 2008-08-11 2014-02-01 台灣積體電路製造股份有限公司 形成電路結構的方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
EP2275591B1 (en) * 2009-07-10 2014-03-19 Imec Method for manufacturing a mono-crystalline layer of germanium or aluminium on a substrate
US8367531B1 (en) * 2010-03-23 2013-02-05 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Aluminum implant using new compounds
ITMI20111421A1 (it) * 2011-07-28 2013-01-29 Consiglio Nazionale Ricerche Fabbricazione di fette di materiale semiconduttore a larga gap energetica per l?integrazione di dispositivi elettronici e/o ottici e/o optoelettronici
CN102427068B (zh) * 2011-12-02 2014-06-18 中国科学院上海微系统与信息技术研究所 单片集成具有晶格失配的晶体模板及其制作方法
JP6068042B2 (ja) * 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
US6825102B1 (en) * 2003-09-18 2004-11-30 International Business Machines Corporation Method of improving the quality of defective semiconductor material
JP2006196631A (ja) * 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147633A (ja) * 2006-12-01 2008-06-26 Applied Materials Inc シリコンと炭素を含有するエピタキシャル層の形成及び処理
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010258352A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
US8664086B2 (en) 2009-04-28 2014-03-04 Oki Data Corporation Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices
JP2011108737A (ja) * 2009-11-13 2011-06-02 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法、及び膜の形成方法
JP2014143416A (ja) * 2013-01-10 2014-08-07 Novellus Systems Incorporated 有機金属共反応物を用いた交差メタセシス反応によりＳｉＣおよびＳｉＣＮ膜を成膜するための装置及び方法
TWI563569B (ja) * 2013-08-08 2016-12-21 Hitachi Int Electric Inc
JP2017069239A (ja) * 2015-09-28 2017-04-06 新日鐵住金株式会社 炭化珪素のエピタキシャル成長方法
JP2018142672A (ja) * 2017-02-28 2018-09-13 国立大学法人 筑波大学 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20070178676A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
US20070178676A1 (en) Method of forming semiconductor multi-layered structure
US7479443B2 (en) Germanium deposition
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP5115970B2 (ja) 選択エピタキシープロセス制御
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US8722526B2 (en) Growing of gallium-nitrade layer on silicon substrate
CN101442030A (zh) Ⅲ族氮化物半导体晶体基板和半导体器件
US20140295136A1 (en) SINGLE-CRYSTAL 4H-SiC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
CN112466745A (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
WO2019123763A1 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
CN105244255A (zh) 一种碳化硅外延材料及其生产方法
CN117976518A (zh) 一种氧化镓薄膜外延方法
JP2006501664A (ja) エピタキシャル層を形成する方法および装置
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
JP5537890B2 (ja) 酸化亜鉛系半導体発光素子の製造方法
CN113913931A (zh) 一种具有p型缓冲层的外延结构及其制备方法
JP2004193454A (ja) 半導体装置およびその製造方法
CN120637203A (zh) 外延生长方法及外延结构
KR20250081772A (ko) 붕소가 도핑된 실리콘 게르마늄 층을 증착하는 방법 및 관련 조성물
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2008235726A (ja) 半導体多層膜の製造方法
JP2004022581A (ja) エピタキシャル成長による半導体の製造方法
JP2005032766A (ja) ＧａＮ半導体及びその製造方法