JP2006197680A - アクチュエータドライブ回路 - Google Patents

Abstract

【課題】アクチュエータを電流駆動するドライブ回路において、外付けコンデンサが不要となり、高速駆動が可能でＩＣ化に適したアクチュエータドライブ回路を提供する。
【解決手段】入力信号に応じた第１の電流を受ける積分回路と、この積分回路により積分された電圧に応じてＰＷＭパルスを発生するＰＷＭパルス発生回路と、駆動回路の出力電圧に応じて積分コンデンサを充電あるいは放電する第２の電流を送出する電流出力回路とを備え、第１の電流が積分コンデンサを充電する電流であるときには第２の電流は積分コンデンサの電荷を放電する電流であり、第１の電流が積分コンデンサの電荷を放電する電流であるときには第２の電流は積分コンデンサを充電する電流であって、第１の電流の電流値の絶対値に対して第２の電流の電流値の絶対値が大きく出力電圧がゼロになるにつれて第１の電流の電流値と第２の電流の電流値との絶対値が実質的に等しくなっていく。
【選択図】図１

Description

この発明は、アクチュエータドライブ回路に関し、詳しくは、ソレノイドアクチュエータ、ブラッシレスモータ等のインダクタンス成分（コイル）に駆動電流を流すアクチュエータのドライブ回路において、外付けコンデンサが不要となり、高速駆動が可能でＩＣ化に適したアクチュエータドライブ回路に関する。

ソレノイドアクチュエータは、最近では、ＣＤ，ＤＶＤの光ピックアップの進退や、イジェクト、トラッキング、フォーカス制御、チルト、スレッド、ステッパなどに利用されているが、その他に半導体製造装置のステッパの移動制御を始めとして各種の制御機器における機械要素の位置決めや移動、初期位置設定などに利用されている。
ソレノイドアクチュエータは、モータ等と同様にコイルに電流を流すことで駆動されるが、この種のアクチュエータを電流駆動するＩＣ駆動回路として各種のアクチュエータドライバが公知である。
その回路構成は、通常、ＣＭＯＳ構成のＨ型のブリッジ回路（以下Ｈブリッジ回路）を出力段とする単相駆動のブラシレスモータ（ステッピングモータあるいはパルスモータ）とほぼ同様な回路となる。そのためモータドライバとしても利用されることがある。この種のモータドライバとしての公知文献として特許文献１を挙げることができる。
なお、駆動の形態に応じて出力段は、Ｈ型ではなく、プッシュ側トランジスタあるいはプル側のトランジスタあるいはこれら両者がアクチュエータのコイルに直列に入る形態のものもある。
ところで、この明細書および特許請求の範囲におけるアクチュエータドライブ回路には、特許文献１に示すようなブラシレスモータ（ステッピングモータあるいはパルスモータ）も含むものである。
特開平７−６７３９１号公報

図５は、従来のＩＣ化されたアクチュエータドライブ回路の一例である。
１０は、アクチュエータドライブ回路であって、１１はその誤差増幅器（Ｅｒｒ）、１２は反転バッファ回路、１３ａ，１３ｂはそれぞれコンパレータ（ＣＯＭ）、１４は三角波発生回路、１５はプリドライブ回路、１６はＣＭＯＳ構成のＨブリッジ回路、１７は出力電圧を電流に変換して帰還する電流帰還回路（Ｖ−Ｉアンプ）、そして１８は電圧減算抵抗回路である。
また、１９は、Ｈブリッジ回路１６の出力端子１６ａ（ＶOF端子），１６ｂ（ＶOR端子）間に接続されたソレノイドアクチュエータ（負荷ＲＬ）であって、Ｌ（コイル）とＲ（抵抗）の等価回路として示してある。

電圧減算抵抗回路１８は、出力電圧Ｖoに応じた帰還電圧ＶF（＝Ｖo×−Ｐ％）を発生して入力電圧（指令電圧）Ｖinから減算するものであって、入力端子１０ａ（その入力電圧Ｖin）に接続された抵抗Ｒaと抵抗Ｒb、そして外付け積分コンデンサＣFとの直列回路からなり、抵抗Ｒaと抵抗Ｒbの接続点Ｎに電圧Ｖs＝Ｒb・（Ｖin−ＶF）／（Ｒａ＋Ｒb）＋ＶFを発生する。
なお、Ｒcは、誤差増幅器１１の帰還抵抗である。Ｒoは、反転バッファ回路１２の帰還抵抗と基準抵抗である。また、積分コンデンサＣFとＶ−Ｉアンプ１７とにより積分回路が構成され、帰還電圧ＶFは、積分コンデンサＣFの充電電圧として発生する。

Ｖ−Ｉアンプ１７と電圧減算抵抗回路１８とにより減算された電圧Ｖｓが誤差増幅器１１にフィードバックされて、検出電圧Ｖｓが誤差増幅器１１において基準電圧Ｖref（＝＋Ｖcc／２）と比較される。
この比較結果に応じて発生する誤差電圧ＶE（誤差検出信号）が誤差増幅器１１からコンパレータ１３ａの（＋）入力端子と、反転バッファ回路１２を介してコンパレータ１３ｂの（＋）入力端子に加えられる。
コンパレータ１３ａは、非反転側の誤差に対するコンパレータであり、コンパレータ１３ｂは、反転側の誤差に対するコンパレータである。これらコンパレータ１３ａ，１３ｂの基準電圧側となる（−）入力端子には、三角波発生回路１４から三角波信号Ｓが加えられる。
コンパレータ１３ａの（＋）入力端子には、誤差電圧ＶEの電圧が加えられ、コンパレータ１３ｂの（＋）入力端子には反転バッファ回路１２により誤差電圧＊ＶEの電圧が加えられる。誤差電圧＊ＶEは、基準電圧Ｖref（＝＋Ｖcc／２）を基準として反転した電圧である。
その結果、デューティ比５０％を基準として＋、−されたデューティ比のＰＷＭパルスがそれぞれのコンパレータ１３ａ，１３ｂの非反転側の出力端子Ａと反転側の出力端子Ｂとにそれぞれ発生する。
なお、三角波信号Ｓの振幅基準は＋Ｖcc／２である。

プリドライブ回路１５は、非反転側の出力端子Ａと反転側の出力端子ＢのＰＷＭパルスのパルス幅の差を持ったＰＷＭパルスを生成する回路であって、例えば、ＥＸＯＲ回路で構成されている。
そこで、例えば、ソレノイドアクチュエータでは、その作動子（ピストンロッド）を前進駆動するときには、非反転側の出力端子Ａのデューティ比が５０％を超えた値となり、反転側の出力端子Ｂのデューティ比が５０％を以下の値となる。後退駆動するときにはその逆になる。そこで、プリドライブ回路１５からＨブリッジ回路１６にこれらの差のＰＷＭパルスが出力され、このＰＷＭパルスに応じて前進駆動、後退駆動の駆動電流がソレノイドアクチュエータ（負荷ＲＬ）に出力される。
そして、ここでは、非反転側の出力端子Ａのデューティ比と反転側の出力端子Ｂのデューティ比とが５０％となったときにプリドライブ回路１５のパルス幅の差のＰＷＭパルスが停止してＨブリッジ回路１６の駆動が停止される。
Ｈブリッジ回路１６は、ＰチャネルトランジスタＴＰ1，ＴＰ2とＮチャネルトランジスタＴＮ1，ＴＮ2とからなり、ブリッジ部分が出力端子１６ａ，１６ｂに接続されている。そして、ＰチャネルトランジスタＴＰ1のゲートとＮチャネルトランジスタＴＮ2のゲート（前進駆動）あるいはＰチャネルトランジスタＴＰ2のゲートとＮチャネルトランジスタＴＮ1のゲート（後退駆動）に先のパルス幅の差のＰＷＭパルスに対応した駆動パルスを受ける。

基準電圧Ｖref（＝＋Ｖcc／２）より高い入力電圧（指令電圧）Ｖinが入力端子１０ａに入力されたときには、最初に大きな差の電圧Ｖs（Ｖs＞＋Ｖcc／２）が誤差増幅器１１に入力され、誤差増幅器１１に大きな誤差電圧ＶE（ＶE＞＋Ｖcc／２）が発生して、５０％より大きいデューティ比のＰＷＭパルスがコンパレータ１３ａの出力端子Ａに発生し、５０％より小さいデューティ比のＰＷＭパルスがコンパレータ１３ｂの出力端子Ｂに発生する。そこで、これらのデューティ比の差に応じたＰＷＭパルスによりＨブリッジ回路１６がプリドライブ回路１５により駆動されて三角波信号Ｓの周波数に対応するチョッパ制御により出力端子１６ａ（ＶOF端子）から出力端子１６ｂ（ＶOR端子）へと大きな駆動電流が流れる。それに応じて出力電圧Ｖoが発生する。これにより、例えば、ソレノイドの作動子（ピストンロッド）が前進駆動される。Ｖ−Ｉアンプ１７からの電流によって出力電圧Ｖoに応じた帰還電圧ＶFが発生して帰還電圧ＶFが入力電圧（指令電圧）Ｖinを減算していき、電圧Ｖsを低下させていく。
ソレノイドの作動子（ピストンロッド）が入力電圧（指令電圧）Ｖinに対応する目標位置に向かって前進するにつれて誤差電圧ＶEが＋Ｖcc／２に近づき同時に出力端子１６ａ（ＶOF端子）と出力端子１６ｂとの出力電圧Ｖoが小さくなる。やがて、誤差電圧ＶEがＶE＝＋Ｖcc／２となって出力電圧Ｖo＝０となって駆動が終了する。これにより入力電圧（指令電圧）Ｖinに対応して発生した誤差電圧ＶEを基準電圧＋Ｖcc／２にすようなフィードバック制御で駆動電流が生成される。
なお、後退駆動の場合には、基準電圧Ｖref（＝＋Ｖcc／２）より低い指令電圧が入力電圧Ｖinとして発生して前記とは逆の動作となる。

図５に示すようなアクチュエータをＰＷＭパルスでチョッパ駆動するドライブ回路にあっては、チョッパ周波数が１００ｋＨｚ〜３００ｋＨｚ程度であるが、帰還電圧ＶFを発生する積分コンデンサＣFの容量は、数千ｐＦ以上でないと動作が安定しない問題がある。そのため、図４に示すように、積分コンデンサＣFは、ＩＣに外付けしなければならなくなる。特に、ＣＤの書込／再生装置のように４〜６チャンネルの駆動系があって、そのチャネル対応にアクチュエータを設けて多チャンネル駆動する場合には、外付けコンデンサが４〜６個程度も必要になる。この外付けコンデンサによりＩＣの端子が占有され、ＩＣの小型パッケージ化の障害になっている。

また、このような積分コンデンサＣFは、周波数対ゲイン特性（ボード線図）上でこれがポールを作り、このポールが０ｄＢより上の位置に大きく下側に折れる第２ポールとなる（第１ポールはＯＰアンプをＲＣ等価回路として表した場合にｆp＝１／２πＲＣの点である）。また、積分コンデンサＣFの存在は、１０ｋＨｚ以上のところにピークを発生させる。これと第２ポールがあることによりＰＷＭパルスの周波数の１／２より高くすると発振の問題が生じる。そのためオープンゲインを大きく採れず、カットオフ周波数が低くなって、あまり高速な駆動動作を期待できないのが現状である。しかも、駆動特性のリニアリティについても第２ポールがある分、悪くなる。
一方、ＣＤやＤＶＤの目標位置へのトラッキングなどは、これら媒体が高密度化されるにつれて、より高速な動作が要求される。そのため、周波数対ゲイン特性におけるカットオフ周波数はより高い周波数にあることが望まれている。
この発明の目的は、前記ような従来技術の問題点を解決し、このような要請に応えるものであって、アクチュエータを電流駆動するドライブ回路において、外付けコンデンサが不要となり、高速駆動が可能でＩＣ化に適したアクチュエータドライブ回路を提供することにある。

このような目的を達成するための第１の発明のアクチュエータドライブ回路の特徴は、ＰＷＭパルスに応じてアクチュエータを電流駆動するアクチュエータドライブ回路において、
コンデンサを有するアクティブフィルタで構成され、入力端子に入力された入力信号に応じて発生する第１の電流を受けてコンデンサに積分電圧を発生する積分回路を備えていて、積分電圧に応じてＰＷＭパルスを発生し、アクチュエータを電流駆動するときの出力電圧あるいは駆動電流に対応して第２の電流を生成してこの第２の電流をコンデンサに対する充電電流あるいは放電電流とすることで出力電圧あるいは駆動電流に対応して積分電圧の制御するものである。
また、第２の発明は、第１のコンデンサを有するアクティブフィルタで構成され、入力端子に入力された入力信号に応じて発生する第１の電流を受けて第１のコンデンサに積分電圧を発生する積分回路と、この積分電圧に応じてＰＷＭパルスを発生するＰＷＭパルス発生回路と、ＰＷＭパルスを受けて所定の出力端子に駆動電流を発生する駆動回路と、所定の出力端子に発生する出力電圧あるいはこれに対応する電圧に応じて第２の電流を生成しこの第２の電流に応じて第１のコンデンサを充電あるいはその電荷を放電する電流生成回路とを備えていて、
電流生成回路が、第１の電流が第１のコンデンサを充電する電流であるときには第１のコンデンサの電荷を放電する電流として第２の電流を生成し、第１の電流が第１のコンデンサの電荷を放電する電流であるときには第１のコンデンサを充電する電流として第２の電流を生成しかつ第２の電流の電流値の絶対値が第１の電流の電流値の絶対値に対して大きく出力電圧あるいはこれに対応する電圧が実質的にゼロになったときに第１の電流の電流値の絶対値と実質的に等しくなるものである。

このように第１および第２の発明にあっては、入力端子に入力された電圧（指令電圧）に対応して第１の電流を発生し、この第１の電流が積分コンデンサ（あるいは第１のコンデンサ）の電荷を放電する電流であるときには積分コンデンサを充電する第２の電流を生成し、第１の電流が積分コンデンサを充電する電流であるときには逆に積分コンデンサの電荷を放電する第２の電流を生成して積分電圧の制御するものである。
これにより、誤差増幅器を用いることなくフィードバック制御をして指令電圧値に応じて発生した積分コンデンサの電圧値を基準電圧に戻す制御をする。このフィードバック制御を積分回路の定数に応じて行うことで、指令電圧値に応じたアクチュエータに対する駆動電流を生成することができる。
特に、第２の発明における第２の電流は、第１の電流の電流値の絶対値に対して第２の電流の電流値の絶対値が大きく出力電圧がゼロになるにつれて第１の電流の電流値と第２の電流の電流値との絶対値が実質的に等しくなるようにする。
第１および第２の発明では、誤差増幅器を用いないので、電圧を減算することが不要となり、アクチュエータドライブ回路をＩＣ化した場合に外付けコンデンサが不要になる。
さらに、積分回路の積分電圧がＰＷＭパルスの制御電圧となるので、アクティブフィルタのオープンゲインを高い値にすることができ、誤差増幅器を使用する場合よりも周波数対ゲイン特性（ボード線図）上におけるカットオフ周波数までの帯域幅が大きく採れる。しかも外付けコンデンサがないので、第２ポールが大きく下側に折れることはなく、ＰＷＭパルスの周波数を高く設定して高速動作をさせてもこの発明のアクチュエータドライブ回路は発振が防止される。

図１は、この発明のアクチュエータドライブ回路を適用した一実施例のブロック図、図２は、他の一実施例のブロック図、図３（ａ）は、図２の実施例におけるボード線図、図３（ｂ）は、入力電圧対ゲイン特性の説明図、図４は、さらに他の一実施例のブロック図である。なお、図５と同一の構成要素は同一の符号で示し、それらの説明を割愛する。

図１のアクチュエータドライブ回路１においては、図５の誤差増幅器１１と電圧減算抵抗回路１８と積分コンデンサＣFとが削除されている。これらに換えてアクティブフィルタ（オペアンプＯＰ／演算増幅器）で構成される積分回路２とこの積分回路２に対する充放電回路３とが設けられている。
これによりＩＣに外付けされる積分コンデンサＣFと誤差増幅器１１とをなくすことができる。なお、図１の回路図において枠で示す部分がＩＣである。
積分回路２は、反転動作のＯＰアンプ２ａで構成され、充放電回路３は、反転、非反転動作のＯＰアンプ３ａで構成されている。
ＯＰアンプ２ａの（＋）入力端子は、基準電圧＋Ｖcc／２に接続され、これの出力が積分コンデンサＣｐを介して（−）入力端子に帰還されている。（−）入力端子と入力端子４との間には入力抵抗Ｒ1が設けられている。これにより、ＯＰアンプ２ａは積分回路となり、出力端子２ｂに積分電圧Ｖaを発生する。その積分定数は、コンデンサＣｐの容量と入力抵抗Ｒ1、抵抗Ｒ2等により決定される。なお、入力端子４には、指令電圧として入力電圧Ｖinが加えられる。

充放電回路３は、出力電圧Ｖoに応じた電流を生成する電流生成回路であって、反転、非反転動作のＯＰアンプ３ａを有し、ＯＰアンプ３ａは、反転動作側の帰還抵抗Ｒf1と基準抵抗Ｒs1と、非反転動作側の帰還抵抗Ｒf2と基準抵抗Ｒs2とからなり、帰還抵抗Ｒf1に並列に位相補償用コンデンサＣnf1が設けられ、帰還抵抗Ｒf2に並列に位相補償用コンデンサＣnf2が設けられている。
これにより、ＯＰアンプ３ａの出力電流は、出力電圧Ｖoの極性とその大きさに応じて吐き出し電流あるいはシンク電流Ｉを発生する。この出力電流が抵抗Ｒ2を介してＯＰアンプ２ａ（積分回路２）の（−）入力端子に加えられる。
充放電回路３の動作は、積分回路２の出力端子２ｂの積分電圧Ｖａを出力電圧Ｖoが“０”のときに基準電圧＋Ｖcc／２にするように出力電圧Ｖoに応じて充電電流あるいは放電電流を生成してフィードバック制御をする回路である。

これは、出力電圧Ｖoが＋極性電圧のとき、言い換えれば、出力端子１６ａ（ＶOF端子）が＋側となり、出力端子１６ｂ（ＶOR端子）が−側となって、駆動電流が出力端子１６ａ（ＶOF端子）から出力端子１６ｂ（ＶOR端子）に流れるときには、充電回路となり、積分回路としての積分コンデンサＣｐの電荷をオペアンプ３ａの出力電流に応じて充電して積分電圧Ｖａを基準電圧＋Ｖcc／２以下から基準電圧＋Ｖcc／２以上に向かわせる制御をする。逆の場合には放電回路となって、積分コンデンサＣｐの電荷をオペアンプ２ａの出力電流に応じて放電して積分電圧Ｖａを基準電圧＋Ｖcc／２以上から基準電圧＋Ｖcc／２以下に向かわせる制御を行う。
これにより基準電圧＋Ｖcc／２に向かわせ、積分電圧Ｖａが＋Ｖcc／２になったときに停止するフィードバック制御をする。そのためにために充放電回路３の出力電流の絶対値は、入力電圧（指令電圧）Ｖinにより発生する電流の絶対値以上の値を持っている。
ＯＰアンプ３ａの出力電圧は、入力端子４の入力電圧（指令電圧）Ｖinが＋Ｖcc／２の初期状態では＋Ｖcc／２になるように設定され、このときには、積分電圧Ｖａも＋Ｖcc／２であり、駆動電流は発生せずに、そのときの出力電圧も“０”である。

入力抵抗Ｒ1は、入力電圧Ｖinを入力電流に変換する抵抗である。充放電回路３は、ここでは、積分回路２対しては変換電流ｉ（入力電流）の電流方向とは逆方向の電流Ｉを発生する。これにより、これらの電流差でコンデンサＣｐが充放電されることになる。その結果としてそのきに生成されるべきＰＷＭパルスに必要な所定の制御電圧を積分回路２が積分電圧Ｖａとして発生する。
充放電回路３のフィードバック制御により積分回路２の出力電圧が＋Ｖcc／２以上あるいは＋Ｖcc／２以下に向かうような充放電が積分定数により行われるように入力抵抗Ｒ1と抵抗Ｒ2の抵抗値、そしてコンデンサＣｐの容量とが適宜選択されている。なお、コンデンサＣｐの容量は、ＩＣ化可能な容量であって、例えば、数十ｐＦ〜百ｐＦ程度である。

出力電圧Ｖoが＋極性電圧のときには、入力抵抗Ｒ1による変換電流ｉ（入力された充電電流）に対してＯＰアンプ３ａ（充放電回路３）の出力電流は、シンク電流となり、これがコンデンサＣｐに対する放電電流Ｉとなって変換電流ｉに加わる。このとき、ＯＰアンプ３ａの放電電流Ｉの電流値は、変換電流ｉの絶対値よりも大きく、変換電流ｉとの差電流がオペアンプ２ａの（−）入力側からコンデンサＣｐの電荷を放電する電流となる。それにより積分コンデンサＣｐは、反転動作のオペアンプ２ａの出力電流に応じて充電されていき、＋Ｖcc／２以下の電圧から＋Ｖcc／２に向かい、出力電圧Ｖoが実質的にゼロになって変換電流ｉの絶対値と実質的に等しくなるように出力電圧Ｖoに応じて積分定数に従って変化していく。
逆に、出力電圧Ｖoが−極性電圧のときには、入力抵抗Ｒ1による変換電流ｉ（入力された放電電流）に対してＯＰアンプ３ａ（充放電回路３）の出力電流は、吐き出し電流となり、これがコンデンサＣｐに対する充電電流Ｉとなって変換電流ｉに加わる。このとき、ＯＰアンプ３ａの充電電流Ｉの電流値は、変換電流ｉの絶対値よりも大きく、変換電流ｉとの差電流がオペアンプ２ａの（−）入力側からコンデンサＣｐに電荷を充電する電流となる。それにより積分コンデンサＣｐは、反転動作のオペアンプ２ａの出力電流に応じて放電されていき、＋Ｖcc／２以上の電圧から＋Ｖcc／２に向かい、出力電圧Ｖoが実質的にゼロになって変換電流ｉの絶対値と実質的に等しくなり、そこで、コンデンサＣｐの電荷のオペアンプ３ａの出力電流による放電が停止する。

その動作を具体的に説明すると、基準電圧Ｖref（＝＋Ｖcc／２）より高い指令電圧が入力端子４に入力されたときには、まず、入力電圧Ｖinが抵抗Ｒ1により電流値に変換されて電流iでコンデンサＣｐが瞬間的に充電される。これにより反転動作のオペアンプ２ａの出力電流により積分電圧Ｖａが＋Ｖcc／２以下となって、それが出力端子２ｂに発生する。このときには、まだ、出力電圧Ｖoが発生していないので充放電回路３の放電電流Ｉは発生していない。出力端子２ｂに積分電圧Ｖａが発生すると、５０％より大きいデューティ比のＰＷＭパルスがコンパレータ１３ａの出力端子Ａに発生し、５０％より小さいデューティ比のＰＷＭパルスがコンパレータ１３ｂの出力端子Ｂに発生してそれらのデューティ比の差に応じたＰＷＭパルスによりＨブリッジ回路１６が三角波信号Ｓの周波数に対応するチョッパ制御により駆動され、出力端子１６ａ（ＶOF端子）から出力端子１６ｂ（ＶOR端子）へと大きな駆動電流が流れる。このとき流れる駆動電流に応じて、例えば、ソレノイドの作動子（ピストンロッド）が前進駆動される。

このときの発生した出力電圧Ｖo（ＶOF＞ＶOR）に応じてＯＰアンプ３ａが反転動作をしてシンクする電流（放電電流）Ｉを発生してコンデンサＣｐに対する積分電流値が（i−Ｉ）、ただし、｜Ｉ｜＞｜ｉ｜が発生して、コンデンサＣｐの電荷が積分定数と放電電流値とに従ってオペアンプ２ａの（−）入力側からコンデンサＣｐの電荷が放電され、これにより反転動作のオペアンプ２ａの出力電流でコンデンサＣｐに電荷が充電されて積分電圧Ｖａが次第に上昇して＋Ｖcc／２に向かっていく。
そして、目標位置に向かって前進するにつれて積分電圧Ｖａも＋Ｖcc／２に近づいていく。それとともに出力端子１６ａ（ＶOF端子）と出力端子１６ｂとの出力電圧Ｖoが小さくなって、シンクする電流（放電電流）Ｉの電流値が変換電流ｉの電流値に近づきいていく。やがて、積分電圧Ｖａが＋Ｖcc／２になり、出力電圧Ｖoが“０”になると｜i｜＝｜Ｉ｜のところでコンデンサＣｐの電荷の充電が停止され、アクチュエータドライブ回路１の駆動動作が停止する。

後退駆動の場合には、基準電圧Ｖref（＝＋Ｖcc／２）より低い指令電圧入力端子４に入力されて前記とは逆の動作となり、入力電圧Ｖinが抵抗Ｒ1により電流値に変換されて電流iでコンデンサＣｐの電荷が瞬間的に放電される。反転動作のオペアンプ２ａの出力電流により積分電圧Ｖａが＋Ｖcc／２以上となって、それが出力端子２ｂに発生する。このときには、まだ、出力電圧−Ｖoが発生していないので充放電回路３の充電電流Ｉは発生しない。出力端子２ｂに積分電圧Ｖａが発生すると、５０％より小さいデューティ比のＰＷＭパルスがコンパレータ１３ａの出力端子Ａに発生し、５０％より大きいデューティ比のＰＷＭパルスがコンパレータ１３ｂの出力端子Ｂに発生してそれらのデューティ比の差に応じたＰＷＭパルスによりＨブリッジ回路１６が三角波信号Ｓの周波数に対応するチョッパ制御により駆動され、出力端子１６ｂ（ＶOR端子）から出力端子１６ａ（ＶOF端子）へと大きな駆動電流が前記とは逆方向に流れる。これによりソレノイドの作動子（ピストンロッド）が後退駆動される。

このときの発生した出力電圧−Ｖo（ＶOF＜ＶOR）に応じてＯＰアンプ３ａの出力電流が吐き出す電流Ｉとなり、コンデンサＣｐに対する積分電流値が（Ｉ−ｉ）となって、コンデンサＣｐに電荷が積分定数と充電電流値とに従ってオペアンプ２ａの（−）入力側からコンデンサＣｐの電荷が充電され、これにより反転動作のオペアンプ２ａの出力電流でコンデンサＣｐの電荷が放電されて積分電圧Ｖａが次第に降下して＋Ｖcc／２に向かっていく。
ただし、｜Ｉ｜＞｜ｉ｜である。
そして、目標位置に向かって後退するにつれて出力端子１６ｂと出力端子１６ａ（ＶOF端子）との出力電圧−Ｖoが小さくなって、吐き出す電流Ｉの値が変換電流ｉの値に近づき、やがて、積分電圧Ｖａが＋Ｖcc／２になり、出力電圧Ｖoが“０”になると｜i｜＝｜Ｉ｜のところでコンデンサＣｐの電荷の放電が停止され、出力端子２ｂの積分電圧Ｖａが＋Ｖcc／２で停止する。
その結果、積分コンデンサＣFをＩＣに外付けしなくても、入力電圧（指令電圧）Ｖinに応じた駆動制御が可能になる。

ここで、積分電圧Ｖａが図５の誤差増幅器１１の誤差電圧ＶEに対応するものとしてアクチュエータドライブ回路１のゲインを考えてみる。
誤差電圧ＶEは、入力電圧（Ｖs−Ｖcc／２）を誤差増幅器１１の基準抵抗と帰還抵抗で決定される増幅率で増幅することで得られる。電圧Ｖsは、Ｖs＝Ｒa・（Ｖin−ＶF）／（Ｒａ＋Ｒb）＋ＶFである。一方、積分電圧Ｖａは、誤差増幅器１１の帰還抵抗Ｒcが積分コンデンサＣFが帰還抵抗に置き換わっている。
そこで、このアクチュエータドライブ回路１のゲインは、誤差増幅器１１を用いる従来の回路よりも大きくなる。
オペアンプ３ａの各抵抗の抵抗値をＲf1＝Ｒf2＝Ｒfとし、Ｒs1＝Ｒs2＝Ｒsとし、コンデンサの容量をＣnf1＝Ｃnf2＝Ｃnfとし、Ｒ1＜＜Ｒ2として、このアクチュエータドライブ回路１のゲインＡについて式で説明すると次のようになる。
Ｒf／Ｒs×Ｖo＝Ｖin …(1)
−１／Ｓ×Ｃ(Ｖin／Ｒ1＋Ｖ1／Ｒ2)＝Ｖａ…(2)
Ｖo＝Ｖa×Ｋ …(3)
ただし、Ｓ＝１／ｊω，Ｋは変換率，Ｖ1は充放電回路３の出力電圧とする。
(1)〜(3)より、ゲインＡは、
Ａ＝Ｖo／Ｖin＝
(Ｋ／Ｒ1・Ｃｐ)／[Ｓ＋(Ｋ・Ｒf／Ｒ2・Ｒs・Ｃｐ)×{１／(１＋Ｓ・Ｃnf・Ｒf)}]
となる。
ＤＣゲインＡDCは、Ｓ＝０より、
ＡDC＝(Ｒ2×Ｒs)／(Ｒ1×Ｒf)となる。

図２は、他の一実施例のブロック図である。
通常、フィードバック制御系に積分回路が入ると、積分電圧Ｖａに位相遅れが生じて高域周波数で制御電流に乱れを生じて振動や騒音の原因になる場合がある。
そこで、この実施例のアクチュエータドライブ回路１ａにおいては、入力抵抗Ｒ1に並列に位相進みコンデンサＣfを設けて、充放電電流の位相遅れを補償している。このコンデンサＣfの容量としては、ここでは数十ｐＦ程度であり、ＩＣに内蔵可能である。
前記と同様に、アクチュエータドライブ回路１ａのゲインＡについて式で説明すると次のようになる。
図１の実施例に対して入力抵抗Ｒ1は、図２ではインピーダンスＲinとなり、Ｒin＝Ｒ1／(１＋Ｓ・Ｃf・Ｒ1)となる。そこで、前記の式のＲ1にＲ1／(１＋Ｓ・Ｃf・Ｒ1)を代入すると、ゲインＡは、
Ａ＝Ｖo／Ｖin＝
(Ｋ(１＋Ｓ・Ｃf・Ｒ1)／Ｒ1・Ｃｐ)／[Ｓ＋(Ｋ・Ｒf／Ｒ2・Ｒs・Ｃｐ)
×{１／(１＋Ｓ・Ｃnf・Ｒf)}]
となる。
ＤＣゲインＡDCは、Ｓ＝０より、
ＡDC＝(Ｒ2×Ｒs)／(Ｒ1×Ｒf)となる。

図３（ａ）は、図２の実施例におけるボード線図、すなわち、周波数対ゲイン特性と周波数対位相特性である。
５Ｇが図２の実施例のゲイン特性であり、６Ｇが誤差増幅器を使用した場合のゲイン特性である。また、５Ｈが図２の実施例のゲイン特性であり、６Ｈが誤差増幅器を使用した場合の位相特性である。
図示するように、第１ポールを１０ｋＨｚとすると、これを超える周波数帯域においてゲイン特性５Ｇにはピークがほとんどなく、位相特性５Ｈもなだらかに変化していることが理解できる。この点、誤差増幅器を使用した場合のゲイン特性６Ｇではピークがあり、６Ｈでは、位相が急激に変化している。
図３（ｂ）は、入力電圧対ゲイン特性であり、周波数を上げた場合の不感帯についての説明図である。縦軸はゲインであり、横軸は、入力電圧（Ｖin−Ｖref）である。
５が図２の実施例の入力電圧対ゲイン特性であり、６が誤差増幅器を使用した場合の入力電圧対ゲイン特性である。
グラフ６では、−１Ｖ〜−１．５Ｖの所で不感帯があるが、グラフ５では不感帯がほとんんど生じていない。
その理由は、前記したゲインＡで示すように、アクチュエータドライブ回路１０では、誤差増幅器１１の入力と出力との間に基準抵抗Ｒbと帰還抵抗Ｒcが挿入されているが、図１，図２のアクチュエータドライブ回路１，１ａでは、積分回路２となり、入力と出力との間にコンデンサＣpが挿入されている関係から、この発明のアクチュエータドライブ回路のオープンゲインが従来の回路よりも向上していることによるものである。

図４は、さらに他の一実施例のブロック図であり、この実施例のアクチュエータドライブ回路１ｂにおいては、充放電回路３をｇｍアンプ３ｃで構成したものである。
ｇｍアンプ３ｂの出力電流は、抵抗Ｒ3を介してＯＰアンプ２ａの（−）入力端子に加えられている。
その動作については図１と同様であるので割愛する。

ところで、各実施例では、充放電回路（電流生成回路）３は、積分回路２に対して充放電する電流を発生している。しかし、この充放電回路３は、積分回路２に対して充電だけあるは放電だけする回路でであってもよい。
実施例では、コンパレータ１３ａとコンパレータ１３ｂとによりデューティ比５０％を基準として＋、−されたデューティ比のＰＷＭパルスを非反転側の誤差に対する出力端子Ａ、反転側の誤差に対する出力端子Ｂにそれぞれ発生している。しかし、この発明は、基準電圧Ｖrefを＋Ｖcc／２でなく、グランド電位としてコンパレータ１３ｂと反転バッファ回路１２とを削除してコンパレータ１３ａをだけを動作させるドライブ回路であってもよい。
この場合には、入力端子４に加える指令電圧（入力電圧Ｖin）を＋側の電圧だけとし、プリドライブ回路１５は単なるレベル調整回路とし、コンパレータ１３ａで発生するＰＷＭパルスは、指令電圧（入力電圧）に応じて０％〜１００％の範囲あるいは選択された範囲でデューティ比が変化するようにすればよい。このときには、充放電回路３は放電回路となる。

また、この発明は、基準電圧Ｖrefを＋Ｖcc／２でなく、グランド電位としてコンパレータ１３ａを削除して反転バッファ回路１２とコンパレータ１３ｂをだけを動作させるドライブ回路としてもよい。
この場合には、入力端子４に加える指令電圧（入力電圧Ｖin）を−側の電圧だけとし、プリドライブ回路１５は単なるレベル調整回路とし、コンパレータ１３ｂで発生するＰＷＭパルスは、指令電圧（入力電圧）に応じて０％〜１００％の範囲あるいは選択された範囲でデューティ比が変化するようにする。このときには、充放電回路３は、充電回路となる。
このように、ここでの充放電回路３は、充電回路であっても放電回路であってもよい。
また、指令電圧（入力電圧Ｖin）に対する基準電圧は、任意の電圧を選択することができる。

以上説明してきたが、実施例では、出力電圧Ｖoに応じて積分回路２の積分電圧Ｖaを制御しているが、積分回路２の積分電圧Ｖaは、出力電圧Ｖoに対応する電圧で制御されても、さらにはコイルに流す駆動電流値に応じて制御されてもよい。
また、実施例のアクチュエータは、モータ駆動等の場合であれば一方向駆動のものであってもよい。
さらに、実施例では、充放電回路３で生成する電流を出力電圧Ｖoに対応して生成しているが、これは、出力電圧Ｖoそのものではなく、これに対応する電圧を発生させて、この電圧に応じて生成するようにしてもよい。
さらに、実施例では、出力段回路としてＨブリッジ回路を例としているが、この発明の出力段回路は、単なるスイッチ回路であってもよく、このような回路に限定されるものではない。

図１は、この発明のアクチュエータドライブ回路を適用した一実施例のブロック図である。なお、図５と同一の構成要素は同一の符号で示し、それらの説明を割愛する。図１は、この発明の一実施例の欠陥検査装置の構成図である。 図２は、他の一実施例のブロック図である。 図３（ａ）は、図２の実施例におけるボード線図、図３（ｂ）は、入力電圧対ゲイン特性の説明図である。 図４は、さらに他の一実施例のブロック図である。 図５は、従来のＩＣ化されたアクチュエータドライブ回路である。

符号の説明

１，１ａ，１０…アクチュエータドライブ回路、
２…積分回路、２ａ，３ａ…ＯＰアンプ、
３…充放電回路、４…入力端子、
１１…誤差増幅器（Ｅｒｒ）、１２…反転バッファ回路、
１３ａ，１３ｂ…コンパレータ、１４…三角波発生回路、
１５…プリドライブ回路、１６…Ｈブリッジ回路、
１７…電流帰還回路（Ｖ−Ｉアンプ）、１８…電圧減算抵抗回路、
１６ａ，１６ｂ…Ｈブリッジ回路１６の出力端子、
１９…ソレノイドアクチュエータ、
Ｌ…ソレノイドアクチュエータのコイル、Ｒ…ソレノイドアクチュエータの等価抵抗。

Claims (10)

1. ＰＷＭパルスに応じてアクチュエータを電流駆動するアクチュエータドライブ回路において、
   コンデンサを有するアクティブフィルタで構成され、入力端子に入力された入力信号に応じて発生する第１の電流を受けて前記コンデンサに積分電圧を発生する積分回路を備え、前記積分電圧に応じて前記ＰＷＭパルスを発生し、前記アクチュエータを電流駆動するときの出力電圧あるいは駆動電流に対応する第２の電流を生成してこの第２の電流を前記コンデンサに対する充電電流あるいは放電電流とすることで前記出力電圧あるいは前記駆動電流に対応して前記積分電圧の制御するアクチュエータドライブ回路。
2. 前記積分回路は、前記コンデンサとともにＩＣ化され、前記コンデンサは、前記第１の電流と前記第２の電流に応じて所定の基準電圧の方向に向かって充電あるいは放電され、前記積分電圧が前記所定の基準電圧になったときに前記出力電圧あるいは駆動電流がゼロになるとともに前記コンデンサの充電あるいは放電が停止する請求項１記載のアクチュエータドライブ回路。
3. ＰＷＭパルスに応じてアクチュエータを電流駆動するアクチュエータドライブ回路において、
   第１のコンデンサを有するアクティブフィルタで構成され、入力端子に入力された入力信号に応じて発生する第１の電流を受けて前記第１のコンデンサに積分電圧を発生する積分回路と、
   この積分電圧に応じて前記ＰＷＭパルスを発生するＰＷＭパルス発生回路と、
   前記ＰＷＭパルスを受けて所定の出力端子に前記駆動電流を発生する駆動回路と、
   前記所定の出力端子に発生する出力電圧あるいはこれに対応する電圧に応じて第２の電流を生成しこの第２の電流に応じて前記第１のコンデンサを充電あるいはその電荷を放電する電流生成回路とを備え、
   前記電流生成回路は、前記第１の電流が前記第１のコンデンサを充電する電流であるときには前記第１のコンデンサの電荷を放電する電流として前記第２の電流を生成し、前記第１の電流が前記第１のコンデンサの電荷を放電する電流であるときには前記第１のコンデンサを充電する電流として前記第２の電流を生成しかつ前記第２の電流の電流値の絶対値が前記第１の電流の電流値の絶対値に対して大きく前記出力電圧あるいはこれに対応する電圧が実質的にゼロになったときに前記第１の電流の電流値の絶対値と実質的に等しくなるアクチュエータドライブ回路。
4. 前記積分回路と前記ＰＷＭパルス発生回路と前記駆動回路と前記電流生成回路と前記第１のコンデンサとはＩＣ化され、前記第１のコンデンサは、前記第１の電流と前記第２の電流に応じて所定の基準電圧の方向に向かって充電あるいは放電され、前記積分電圧が前記所定の基準電圧になったときに前記出力電圧あるいはこれに対応する電圧が実質的にゼロになる請求項３記載のアクチュエータドライブ回路。
5. 前記入力信号は電圧信号であり、前記基準電圧は実質的に電源電圧の１／２の電圧であり、前記アクチュエータは前記駆動電流が流されるコイルを有する請求項４記載のアクチュエータドライブ回路。
6. 前記積分回路は、前記第１のコンデンサを帰還コンデンサとして有する演算増幅器で構成され、前記第１の電流は、前記演算増幅器の第１の入力と前記入力端子との間に接続された第１の抵抗により生成され、前記第２の電流は、第２の抵抗を介して前記演算増幅器の前記第１の入力端子に入力され、前記演算増幅器の第２の入力に前記基準電圧が入力される請求項５記載のアクチュエータドライブ回路。
7. 前記第１の抵抗に並列に第２のコンデンサが設けられている請求項６記載のアクチュエータドライブ回路。
8. 前記演算増幅器は、ｇｍアンプである請求項６記載のアクチュエータドライブ回路。
9. さらに、第１および第２のコンパレータと反転バッファ回路と三角波発生回路とを有し、前記電流生成回路は、充放電回路であり、前記積分回路により積分された電圧が前記第１のコンパレータの一方に入力され、あらに前記反転バッファ回路を介して前記第２のコンパレータの一方に入力され、前記第１、第２のコンパレータの他方の入力に前記三角波発生回路から三角波信号が入力され、前記第１および第２のコンパレータのそれぞれに前記ＰＷＭパルスを発生する請求項６記載のアクチュエータドライブ回路。
10. 前記アクチュエータは、ソレノイドアクチュエータである請求項９記載のアクチュエータドライブ回路。

Images