JPH08256030A

JPH08256030A - 自動制御回路

Info

Publication number: JPH08256030A
Application number: JP7057026A
Authority: JP
Inventors: Takeshi Yamamoto; 剛山本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-03-16
Filing date: 1995-03-16
Publication date: 1996-10-01

Abstract

(57)【要約】【目的】ループフィルタを内蔵のコンデンサで構成す
るＩＣの自動制御回路のリークを防ぎ、ノイズの影響を
抑え、温度依存性の小さい回路を提供する。【構成】入力される色信号を制御電圧ＶＧＣＡでゲイ
ン制御するゲイン制御アンプ１４１の出力信号を整流ア
ンプ１４２で振幅検出する。その出力電圧と基準電圧Ｖ
ＤＥＴを電流出力型のレベル比較回路１４３で比較し電
流出力ＩＤＥＴを出力する。この出力に抵抗Ｒ１、Ｒ２
とオペアンプ１１を挿入し、抵抗Ｒ１を介して平滑コン
デンサＣに充放電電流を供給するとともに、オペアンプ
１１の出力を制御電圧としてゲイン制御アンプ１４１に
供給している。電流出力ＩＤＥＴは抵抗Ｒ１とＲ２の経
路に分流され、抵抗Ｒ１を流れる{R2/(R1+R2)}・IDETだ
けがコンデンサＣの充放電に関与する。検波電流はR2/
(R1+R2)に縮小されて充放電電流となり、(R1+R2)/R2倍
のコンデンサを付けたのと同じ効果を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体アナログ集積
回路の自動調整全般に係り、ループフィルタを内蔵コン
デンサで実現する自動調整回路に関する。

【０００２】

【従来の技術】近年、アナログ集積回路においても外付
け素子のＩＣ内への取り込みが進み、従来は難しいとさ
れていたコンデンサ類のＩＣへの内蔵が試みられるよう
になってきた。特にＰＬＬのループフィルタ、ＡＧＣ回
路やＡＣＣ回路のループフィルタ、さらに集積化フィル
タの自動調整用の平滑フィルタなど、集積回路内で自動
制御ループを構成する回路のループフィルタとして使用
されるケミコンクラスの大容量コンデンサまでもが内蔵
化の対象になってきている。アナログ集積回路の場合、
チップ上に形成できる現実的なコンデンサの容量は、１
００ｐＦ以下である。それ以上は、チップ上での占有面
積が増大し著しく不経済だからである。従って、ケミコ
ンクラスの大容量コンデンサを内蔵化する場合には、何
らかの工夫が必要になってくる。

【０００３】この場合、容易に考えられる方法は検波回
路のバイアス電流を極端に絞ってコンデンサへの充放電
電流を減らし、等価的に大時定数を実現するものであ
る。この具体例として、図１４のＡＣＣ回路を例に取っ
て説明する。図１４の回路は、入力される色信号を制御
電圧ＶＧＣＡでゲイン制御するゲイン制御アンプ１４１
と、出力信号を振幅検出するための整流アンプ１４２と
電流出力型のレベル比較回路１４３からなる振幅検波回
路と、その出力電流を平滑するコンデンサ（Ｃ０）と、
その端子電圧をゲイン制御アンプ１４１に供給するバッ
ファ回路１４４からなるフィードバック制御回路であ
る。出力信号は整流アンプ１４２で検出感度をアップさ
せるため増幅し整流して、図中に示したような整流波形
をレベル比較回路１４３の一方へ入力する。この波形は
信号振幅に応じて平均レベルが変化する。たとえば整流
アンプ１４２のゲインをＡＤＥＴとし、整流が全波整流
であるとすると、出力信号が振幅ＶＯＵＴの正弦波の場
合、整流アンプ１４２の基準電位に対する検出ＤＣレベ
ルは、ＡＤＥＴ・ＶＯＵＴ／２となる。レベル比較回路
１４３のもう一方の入力には、目標振幅に対応した基準
電圧ＶＤＥＴを与えておく。この回路は出力振幅が目標
振幅に比べて小さい場合コンデンサＣｏ端に充電電流を
流して端子電圧を上昇させる。出力振幅が目標振幅に比
べて大きい場合コンデンサ端から放電電流を引き抜き端
子電圧を下降させる。コンデンサＣｏの端子電圧は、バ
ッファ１４４を介してゲイン制御アンプ１４１に供給し
てこれをゲイン制御する。

【０００４】従って、ゲイン制御アンプ１４１のゲイン
が制御電圧ＶＧＣＡに対して正の制御特性を持つとする
と、出力振幅が目標に比べて小さい場合はゲインを上げ
て出力振幅を増大させ、出力振幅が目標に比べて大きい
場合はゲインを下げて出力振幅を減少させる。このよう
なフィードバック制御により入力信号がＡＧＣの制御範
囲にある限り、ループとしては出力振幅が、次式を満た
す振幅になるように動作する。

【０００５】ＡＤＥＴ・ＶＯＵＴ／２＝ＶＤＥＴすなわち、出力振幅は理想的には入力振幅に依存せず２
・ＶＤＥＴ／ＡＤＥＴで一定になる。実際の色信号では
基準となる振幅はバースト信号として同期信号の直後に
正弦波として挿入してあり、この振幅制御ループはバー
スト期間だけ動作させる。すなわちバースト期間だけコ
ンデンサＣｏをレベル比較回路１４３で充放電し、それ
以外はレベル比較回路１４３の動作を止めてコンデンサ
Ｃｏの保持電圧でゲイン制御アンプ１４１のゲインを一
定に保っておく。これを実現するために、レベル比較回
路１４３のバイアス電流ＩｏをＢＧ（バーストゲート）
パルスにてバーストゲート期間だけＯＮし、それ以外は
ＯＦＦして動作を止めている。

【０００６】以上のＡＣＣ回路において、内蔵コンデン
サＣｏの充放電を行うレベル比較回路１４３の具体的回
路例を図１５に示す。この回路は入力電圧を比較するト
ランジスタＱ１とＱ２の差動回路と、その差動出力電流
をそれぞれ折り返すトランジスタＱ３，Ｑ５と抵抗Ｒ
３，Ｒ５から成るカレントミラーＣＭ１およびトランジ
スタＱ４，Ｑ６と抵抗Ｒ４，Ｒ６から成るカレントミラ
ーＣＭ２と、そのうちカレントミラーＣＭ２をさらに折
り返してシングル変換するトランジスタＱ７，Ｑ８と抵
抗Ｒ７，Ｒ８から成るカレントミラーＣＭ３と、トラン
ジスタＱ１１と抵抗Ｒ９のバイアス電流とで構成してい
る。

【０００７】トランジスタＱ１側の入力ｇｍ＋がトラン
ジスタＱ２側の入力ｇｍ−より大きい時、入力の差動は
トランジスタＱ１がＯＮ、トランジスタＱ２がＯＦＦと
なり、バイアス電流はトランジスタＱ１→Ｑ３→Ｑ５と
いう経路で流れて出力端のコンデンサＣｏを充電する。
トランジスタＱ２側の入力ｇｍ−がトランジスタＱ１側
の入力ｇｍ＋より大きい時、入力の差動はトランジスタ
Ｑ２がＯＮ、トランジスタＱ１がＯＦＦとなり、バイア
ス電流はＱ２→Ｑ４→Ｑ６→Ｑ８→Ｑ７という経路で流
れて、出力端のコンデンサＣｏを放電する。

【０００８】トランジスタＱ１２は、バーストゲート期
間以外はベース電圧がＨになりトランジスタＱ１１を強
制ＯＦＦさせて回路動作を止めている。この時はコンデ
ンサＣｏへの充放電は全く行われず、コンデンサＣｏは
電圧を保持したままトランジスタＱ９とＱ１０と抵抗Ｒ
１０のエミッタホロワを介してゲイン制御アンプ１４１
に制御電圧ＶＧＣＡを供給し続ける。

【０００９】このような動作において、コンデンサＣｏ
として内蔵コンデンサを使う場合、充放電リップルを小
さくしなければならないため、充放電電流を極端に小さ
くしする必要がある。このためにバイアス電流を数百ｎ
Ａ程度まで絞り込む。たとえば、バイアス電流を２６０
ｎＡまで絞り、コンデンサＣｏを１００ｐＦ、熱電圧を
２６ｍＶ（２７℃）とするとコンデンサＣｏ端の充放電
時定数は、１００ｐＦ×２６ｍＶ／２６０ｎＡ＝１０μｓとなり、色副搬送波の周期２８０ｎｓの３６倍となっ
て、充放電リップルは問題ない程度に小さくなる。この
ように、２６０μＡのバイアス電流で動作させ、０．１
μＦの外付けコンデンサで平滑していたのと同じ動作
を、１／１０００のバイアス電流にすることにより１／
１０００の内蔵コンデンサで実現することができる。

【００１０】しかし、この方法は現実には困難な信頼性
問題を含んでいる。最も大きな問題はこの回路がリーク
に極端に弱いことである。図１５の回路の場合、トラン
ジスタＱ５あるいはＱ７のトランジスタのコレクタ端子
にわずかでもリーク電流が存在すると、この電流でコン
デンサＣｏにて予定外の充電あるいは放電が起こりＡＣ
Ｃループが正常に機能しなくなってしまう。この例の回
路では１水平周期（６３．５μｓ）あたり３μｓのバー
スト期間で検波動作しているとすると、１水平周期あた
りの充電能力の最大値は、２６０ｎＡ×３μｓ／６３．５μｓ＝１２．３ｎＡであり、リーク電流が１２．３ｎＡを越えると、振幅の
自動制御そのものが全く機能しない。そこまでいかない
までも、リーク電流がこの値より十分小さくなければ、
この回路が大きなオフセットを持つことになり、調整振
幅値が目標値に対し大きな誤差を持ってしまうことにな
る。元来原理的に発生する集積トランジスタのリークは
極めて小さい。ｎＡオーダーのリーク電流を持つ素子に
ついては、素材に含まれる欠陥や製造過程での何らかの
不純要因により引き起こされるもので、厳密には不良素
子に該当する。

【００１１】しかし、このような不良素子を含むＩＣを
全て選別で除去するのは極めて困難である。それはリー
ク電流が２５℃で約１０倍という極めて大きな正の温度
依存性を持つからである。通常の選別テストは常温で行
うので高温リークは除去できない。

【００１２】従って、選別テストで漏れて、市場に出て
高温時の誤動作となるケースが多発する恐れがある。集
積トランジスタにおいてリークが発生するのは、素子同
士のコレクタ間、コレクタとサブストレート間、コレク
タとエミッタ間などコレクタ端子からのものが多い。こ
のような観点からも、図１５の従来回路でトランジスタ
Ｑ１１のバイアス電流を絞りこむ方法は、コンデンサＣ
ｏ端に２つのコレクタ端子がつながっているのでリーク
が原因で信頼性問題を起こし易いといえる。また、不良
素子の発生は確率的なものなので、図１５の回路はリー
ク電流が回路動作に影響を与える素子が多いという点も
不利な要素である。

【００１３】他の問題点としては、図１５のレベル比較
回路１４３回路全体を微小電流源で動作させるので、全
体が極めてハイインピーダンスになり、素子自身が発生
するノイズ、外部からのノイズや誘導に対し極めて敏感
なため、このノイズがコンデンサＣｏを経由して制御端
子から信号に乗り、信号の品位を劣化させやすいことが
あげられる。さらに、バイアス電流を極めて小さくする
ため、図１５のように他の回路と共通のバイアスライン
を用いて作ると、抵抗Ｒ９として極めて大きな抵抗が必
要で電流が大きな温度依存性を持ってしまうこと、専用
の温度依存性の小さい微小電流源を作るには、新たに多
くの素子を必要とすることなどの問題もある。

【００１４】

【発明が解決しようとする課題】以上述べてきたよう
に、従来の自動制御回路のループフィルタを内蔵コンデ
ンサで実現するため、検波回路のバイアス電流を極端に
絞った場合の問題点としては、１．リークに極端に弱く、しかも高温リークは選別で除
去することが困難なので市場問題となり易い。２．内部ノイズにも外来ノイズにも極めて弱く、信号に
混入してその品位を劣化させ易い。３．微小電流を作るのが難しく、大きな温度依存性を持
つかまたは多くの素子を必要とする。などがあり改善の必要があった。

【００１５】この発明は、ループフィルタを内蔵のコン
デンサで構成するＩＣの自動制御回路の構成素子のリー
クを防ぐとともに、ノイズの影響を受けにくくし、特別
な温度補償することなく温度依存性の小さい回路を提供
する。

【００１６】

【課題を解決するための手段】この発明は上記目的を達
成するため、制御端子に加える電圧で入力信号を制御し
て出力する制御回路と、前記制御回路の出力信号を基準
信号と比較してその結果を電流出力する検波回路と、前
記検波回路の出力電流を一定の比率で縮小する電流縮小
手段と、前記縮小電流を平滑する集積化コンデンサと、
前記集積化コンデンサの端子電圧を前記制御回路の制御
端子に供給する手段とからなることを特徴とする。ま
た、制御端子に加える電圧で入力信号を制御して出力す
る制御回路と、前記入力信号を基準信号と比較してその
結果を電流出力する検波回路と、前記検波回路の出力電
流を一定の比率で縮小する電流縮小手段と、前記縮小電
流を平滑する集積化コンデンサと、前記集積化コンデン
サの端子電圧を前記制御回路の制御端子に供給する手段
からなることを特徴とする。具体的な電流縮小手段の一
つは、電流の入力端子に接続した第１および第２の抵抗
と出力電圧を反転入力端子へ帰還する手段を有するオペ
アンプとから成り、前記第２の抵抗のもう一方の端子を
前記オペアンプの反転入力端子に接続し、前記第１の抵
抗のもう一方の端子を前記オペアンプの非反転入力端子
に接続するとともに平滑コンデンサを接続し、オペアン
プの出力を制御回路の制御端子に接続した回路を用いる
かまたは、電流の入力端子に接続した第１および第２の
抵抗と出力端子と反転入力端子間に平滑コンデンサを接
続したオペアンプとから成り、前記第１の抵抗のもう一
方の端子を前記オペアンプの反転入力端子に接続し、前
記第２の抵抗のもう一方の端子を前記オペアンプの非反
転入力端子に接続するとともにこの接続点を基準電位に
接続し、前記オペアンプの出力を制御回路の制御端子に
接続した回路を用いる。別の具体的な電流縮小手段とし
ては、１個のトランジスタを用い、コレクタ端子を基準
電位に接続し、エミッタ端子を電流の入力端子とし、ベ
ース端子を電流の出力端子としたものを用いるか、１対
のＮＰＮトランジスタとＰＮＰトランジスタを用い、そ
れぞれのコレクタ端子は異なる基準電位に接続し、両方
のエミッタ端子を互いに接続して電流入力端子とし、両
方のベース端子を互いに接続して電流の出力端子とした
ものを用いるか、または検波回路が１対の差動電流出力
端子を持つ場合において、前記検波回路の１対の出力端
子にエミッタ端子を接続し基準電位にコレクタ端子を接
続した第１および第２の第１導伝型トランジスタと、前
記第２の第１導伝型トランジスタのベース端子にベース
端子を接続しエミッタ端子を基準電位に接続した第２の
第２導伝型トランジスタと、前記第２の第２導伝型トラ
ンジスタのコレクタ端子にエミッタ端子を接続しコレク
タ端子を前記基準電位とは異なる基準電位に接続した第
１の第２導伝型トランジスタとから成り、前記第１の第
１導伝型トランジスタと第１の第２導伝型トランジスタ
の両方のベース端子をともに平滑コンデンサに接続した
回路またはその変形回路を用いる方法がある。このよう
な電流縮小手段を用いた自動制御ループの応用例として
は、制御回路として電圧制御発振回路を用い、検波回路
として位相検波回路またはパルス幅検出回路を用いるＰ
ＬＬ（フェーズロックループ）やＡＦＣ（自動周波数制
御）などの自動位相制御回路、あるいは制御回路として
振幅制御回路を用い、検波回路として振幅検出回路を用
いるＡＧＣ（自動ゲイン制御）などの自動振幅制御回
路、あるいは制御回路としてレベルシフト回路を用い、
検波回路として直流レベル検出回路を用いたことを特徴
とするクランプ回路やＤＣフィードバック回路などの自
動レベル制御回路、あるいは制御回路として調整可能な
フィルタ回路を用い、入力信号として周波数一定の基準
信号を供給する手段を備え、検波回路として振幅または
位相検出動作を行う機能を有し、平滑コンデンサから得
る制御電圧で前記フィルタ回路とともに他の調整機能付
きフィルタ回路を制御するオフループでのフィルタの自
動調整回路がある。さらには検波回路として水平同期期
間などの指定した一部あるの区間だけ検出動作を行う場
合にも応用でき、自動振幅制御の例で言えばＡＣＣ（自
動クロマ振幅制御）、自動レベル制御の例で言えばキー
ドクランプ回路などがこれにあたる。また特定期間の検
波動作でフィルタ調整を行う場合は、制御回路として調
整可能なフィルタ回路を用い、入力信号を指定した区間
だけ周波数一定の基準信号に切り替える手段を備え、検
波回路として前記指定区間だけ振幅または位相検出動作
を行う機能を有し、平滑コンデンサから得る制御電圧で
前記フィルタ回路を制御するようなオンループでのフィ
ルタの自動調整回路がある。

【００１７】

【作用】上記した手段を用いることにより、ＩＣに内蔵
できる範囲の小さなコンデンサでも制御ループの帰還回
路が必要とする大きな時定数を実現できるのはもとよ
り、仮に検波回路や電流縮小回路自身を構成するトラン
ジスタにリーク電流が発生したとしてもコンデンサへは
その縮小比率で低減されて影響するだけなので、縮小比
率を十分小さくとっていれば影響は極めて小さくでき
る。電流縮小手段の具体的構成では、コンデンサに直接
つながる端子を抵抗かトランジスタのベースで実現して
おり、リークが起こりやすいコレクタ端子は使用してい
ないので、コンデンサに直接つながる端子でのリークも
起こりにくくなっている。また、素子自身が発生する電
流ノイズも電流縮小回路で低減されるほか、回路上での
ハイインピーダンスの箇所がコンデンサ端の１点だけに
なり、外部からのノイズや誘導に対し敏感な箇所が減っ
て対策も取りやすくなる。このように全体的にノイズに
強くなり、ノイズがコンデンサを経由して制御端子から
信号に乗って信号の品位を劣化させることが少なくな
る。さらに電流縮小回路での縮小比率は温度依存性をも
たないか、または温度依存性をもたないように容易に対
策できる回路構成にしている。

【００１８】

【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明の一実施例を説明
するための回路構成図である。この実施例は、図１４に
示した従来のＡＣＣ回路の検波回路の出力に、２本の抵
抗とオペアンプで構成する電流縮小回路を適用したもの
である。

【００１９】すなわち、入力ＩＮに入力された色信号
を、制御電圧ＶＧＣＡでゲイン制御するゲイン制御アン
プ１４１と、出力信号を振幅検出するための整流アンプ
１４２と電流出力型のレベル比較回路１４３からなる振
幅検波回路と、検波電流を平滑するコンデンサＣからな
るフィードバック制御回路である点は同じであるが、レ
ベル比較回路１４３の出力に、抵抗Ｒ１、Ｒ２とオペア
ンプ１１を挿入し、抵抗Ｒ１を介して平滑コンデンサＣ
に充放電電流を供給している点と、オペアンプ１１の出
力を制御電圧としてゲイン制御アンプ１４１に供給して
いる点に特徴がある。

【００２０】オペアンプ１１は、出力をそのまま反転入
力端へ戻す１００％帰還のボルベージホロワの構成にな
っているので、「仮想接地（イマジナリショート）の原
理」によりオペアンプ１１は反転入力端と非反転入力端
が同じ電位になるように動作する。抵抗Ｒ１、Ｒ２の両
端には同じ電圧がかかることになり、抵抗Ｒ１を流れる
電流に対する抵抗Ｒ２を流れる電流の比は、抵抗Ｒ２の
抵抗値に対する抵抗Ｒ１の抵抗値に等しくなる。

【００２１】従って、レベル比較回路１４３の電流出力
ＩＤＥＴは、抵抗Ｒ１とＲ２の経路に分流され、このう
ち抵抗Ｒ１を流れる｛Ｒ２／（Ｒ１＋Ｒ２）｝・ＩＤＥ
ＴだけがコンデンサＣの充放電に関与することになる。
つまり、検波電流はＲ２／（Ｒ１＋Ｒ２）に縮小されて
充放電電流となり、（Ｒ１＋Ｒ２）／Ｒ２倍のコンデン
サを付けたのと同じ効果を得ることになる。これは図１
４の従来回路においてレベル比較回路１４３のバイアス
電流をＲ２／（Ｒ１＋Ｒ２）倍に絞った場合と時定数的
には同じ効果である。

【００２２】この実施例では、オペアンプ１１はコンデ
ンサＣｏの電圧をボルテージホロワで出力していること
になるので、この出力をそのままゲイン制御アンプ１４
１の制御端子に供給することにより、オペアンプ１１に
バッファの役目も兼ねさせている。もちろんコンデンサ
Ｃｏの端子電圧を他のバッファで受けてゲイン制御アン
プの制御端子に供給することもでき動作上は全く変わり
ない。この回路で抵抗Ｒ１を抵抗Ｒ２に対して大きく取
ればとるほど大きな時定数が得られ、見掛け上その倍率
だけ大きな容量値のコンデンサを付けたのと等価な効果
になる。

【００２３】この電流縮小回路を含むレベル比較回路
を、図１５に示した従来のレベル比較回路と対比させて
示した具体的回路を図２に示す。この図の右側は図１５
のレベル比較回路と全く同じ回路であり、ｇｍ−に加え
る出力信号を整流増幅した被検出信号とｇｍ＋に加える
目標振幅に対応した基準電圧とを比較して、その大小関
係に応じた方向に電流ｉｏを出力する。トランジスタＱ
１３とＱ１４の差動回路から成る回路が、オペアンプで
トランジスタＱ１５とＱ１６のアクティブロードとトラ
ンジスタＱ９のエミッタホロワで、トランジスタＱ１４
のベースに帰還をかけてボルテージホロワの構成にして
いる。オペアンプの反転入力端子（＝出力端子）である
トランジスタＱ１４のベースに抵抗Ｒ２を、オペアンプ
の非反転入力端子であるトランジスタＱ１３のベースに
抵抗Ｒ１をつないでレベル比較回路の出力電流ｉｏを分
流して、抵抗Ｒ１側の分流電流だけを対ＧＮＤに接続し
たコンデンサＣに流す構成にしている。ゲイン制御アン
プの制御電圧ＶＧＣＡはオペアンプの出力より取り出
す。

【００２４】このような回路構成で図１の電流縮小回路
を構成している。この回路でコンデンサＣの充放電端子
に接続されているのは、抵抗Ｒ１とトランジスタＱ１３
のベースだけであり、直接接続されているトランジスタ
のコレクタはないので、コンデンサＣが直接リーク電流
の影響を受けることはほとんどない。仮に、トランジス
タＱ５あるいはＱ７のコレクタにリークがあっても、電
流縮小回路の動作でリーク電流も縮小されるため、抵抗
Ｒ１を抵抗Ｒ２に対して十分大きくとっていれば、コン
デンサ電圧への影響は小さくなる。これは他のどのトラ
ンジスタのリークに対しても同様である。

【００２５】従って、図２の構成の回路は素子リークの
影響を受けにくい回路であるといえる。レベル比較回路
１４３のバイアス電流であるトランジスタＱ１１の電流
は、それほど小さくする必要はなく、回路全体のインピ
ーダンスとしてもそれほど高くしなくてすむのでノイズ
の影響を受けにくい。さらに素子の発生する電流ノイズ
についても電流縮小の効果でコンデンサ端では低減され
る。

【００２６】また、電流縮小率は抵抗Ｒ１とＲ２の抵抗
比だけで決まるので、どんなに縮小率をとっても、原理
上は温度依存性が全くないという点でも従来回路より優
れている。実際には電流縮小回路はオペアンプ分を中心
として２０〜３０素子程度余分に必要なので、この分の
占有面積をコンデンサに割り振って容量値を大きくする
以上の経済性がないと電流縮小回路を使う意味がない。
現実的には、この選択基準は抵抗比で１０程度であり、
特に自動制御回路のループフィルタのように容量値をな
るべく大きくしたい用途においては、電流縮小率を１０
分の１以下に設定する。

【００２７】図３はこの発明の他の実施例を説明するた
めの回路構成図であり、この実施例も図１４に示した従
来のＡＣＣ回路の検波回路の出力に２本の抵抗とオペア
ンプで構成する電流縮小回路を適用したものであるが、
電流縮小回路の構成が図１の実施例とは異なる。

【００２８】レベル比較回路１４３の出力に抵抗Ｒ１、
Ｒ２とオペアンプ１１を挿入し、抵抗Ｒ１を介して平滑
コンデンサＣに充放電電流を供給している点とオペアン
プ１１の出力を制御電圧としてゲイン制御アンプ１４１
に供給している点は図１の実施例と同じであるが、オペ
アンプ１１は出力と反転入力間に平滑コンデンサＣを接
続した積分器の構成になっており、抵抗Ｒ１はオペアン
プの反転入力端に、抵抗Ｒ２はオペアンプの非反転入力
端とともに基準電位に接続してある点が異なっている。

【００２９】ＡＣＣループの帰還動作によりオペアンプ
の入力端子間は「仮想接地（イマジナリショート）」に
なっており、反転入力端と非反転入力端が同じ電位にな
るように動作する。抵抗Ｒ１と抵抗Ｒ２の両端には同じ
電圧がかかることになり、抵抗Ｒ１を流れる電流に対す
る抵抗Ｒ２を流れる電流の比は、抵抗Ｒ２の抵抗値に対
する抵抗Ｒ１の抵抗値に等しくなる。

【００３０】従って、レベル比較回路１４３の電流出力
ＩＤＥＴは抵抗Ｒ１とＲ２の経路に分流され、このうち
抵抗Ｒ１を流れる｛Ｒ２／（Ｒ１＋Ｒ２）｝・ＩＤＥＴ
だけがコンデンサＣの充放電に関与することになる。つ
まり、検波電流はＲ２／（Ｒ１＋Ｒ２）に縮小されて充
放電電流となり、（Ｒ１＋Ｒ２）／Ｒ２倍のコンデンサ
を付けたのと同じ効果を得ることになる。これは図１に
おける時定数増倍効果と全く同じである。リークに強い
点、ノイズに強い点、温度依存性が小さい点などは図１
の第１の実施例と全く同様である。

【００３１】図４はこの発明の第２の他の実施例を説明
するための回路構成図であり、電流縮小手段としてトラ
ンジスタのエミッタ電流からベース電流への変換を利用
したものの最も簡単な例である。この実施例では自動制
御回路の用途は限定せず一般化して説明する。従って、
図４の検波回路４１としては、振幅検波や位相検波やパ
ルス幅検波などなんであってもよい。図２のＡＣＣ回路
の振幅検波であればトランジスタＱ１１のバイアス電流
が図４のＩｏに相当し、図２のトランジスタＱ５とＱ６
が図４のトランジスタＱ５とＱ６にそれぞれ対応する。
検波回路４１の出力はかならずしも、図２のような差動
出力による電流プッシュプルである必要はなく、充電あ
るいは放電のどちらか一方による制御であることも多
い。

【００３２】この実施例は、充電による制御を行う例で
あり、差動出力のもう一方のトランジスタＱ５の電流は
ＧＮＤへ捨てている。トランジスタＱ６のコレクタでの
検波電流は、変換トランジスタＱ２１でベース電流に縮
小してコンデンサＣを充電する。放電はバッファ回路Ｂ
１の入力電流による微小な定電流放電を利用している。
トランジスタのエミッタ電流とベース電流の比は、電流
増幅率βで関係付けられ、エミッタ電流＝（β＋１）×ベース電流という関係がある。従って、エミッタ電流からベース電
流への変換は１／（β＋１）の縮小となる。βの値は温
度依存性はあるものの電流に対してほぼ一定で５０〜２
００程度の値をとる。つまり、図４の回路では検波電流
の１／５０〜１／２００程度がコンデンサの充電に関与
するだけとなり、５０〜２００倍のコンデンサを付けた
のと同じ効果を得ることになる。

【００３３】これは図１および図３の各実施例における
時定数増倍効果と全く同じである。この回路もコンデン
サＣ端への接続は、トランジスタＱ２１のベース端子だ
けで、コレクタは接続していないのでリークに対し強
い。また検波回路４１のインピーダンスをそれほど高く
する必要がないので、ノイズに強い点などは上記２つの
実施例と全く同様である。

【００３４】図５はこの発明の第３の他の実施例を説明
するための回路構成図である。図４の実施例での検波回
路４１は、その出力が一方向であったが、この実施例で
は差動出力による電流プッシュプルの場合の例である。
図４の場合と違いトランジスタＱ６の検波電流は捨てな
いでトランジスタＱ８とＱ７で構成するカレントミラー
で折り返してトランジスタＱ６の電流に加算し電流プッ
シュプル出力（双方向出力）としている。

【００３５】従って、今度は充電のＰＮＰトランジスタ
に加えて並列に放電のためのＮＰＮトランジスタを配置
している。コレクタ電圧はエミッタ電圧に対しＰＮＰで
は低く、ＮＰＮでは高くしておく必要があるため、ＰＮ
ＰではＧＮＤに接続するのに対しＮＰＮではＶｃｃに接
続している。この回路がリークに対して強く、ノイズに
対して強い点も前の図４の実施例と同じである。

【００３６】図５の回路は、ＮＰＮとＰＮＰという種類
の異なるトランジスタで電流縮小しているため、それら
の電流増幅率の差によって検波特性が正負（充電−放
電）でアンバランスになる。これを補正したのが図６に
示すこの発明の第４の他の実施例である。

【００３７】図５におけるトランジスタＱ８とＱ７のＮ
ＰＮトランジスタによる単純カレントミラーを、図６で
はＰＮＰトランジスタＱ８とＮＰＮトランジスタＱ７で
構成している。この回路はＮＰＮとＰＮＰではβの値に
相関はないが、特に同一チップ上の集積回路の場合、同
種のトランジスタ間ではβの値はほぼ等しい、という特
徴を用いている。ＰＮＰトランジスタのβをβＰＮＰ、
ＮＰＮトランジスタのβをβＮＰＮとし、トランジスタ
Ｑ６のコレクタ電流をＩＤＥＴ＋、トランジスタＱ５の
コレクタ電流をＩＤＥＴ−とすると、ＩＤＥＴ−はトラ
ンジスタＱ８でエミッタ電流からベース電流に変換して
１／（βＰＮＰ）倍になり、トランジスタＱ７でベース
電流からコレクタ電流に変換してβＮＰＮ倍になり、さ
らにトランジスタＱ２２でエミッタ電流からベース電流
に変換して１／（βＮＰＮ＋１）になってコンデンサＣ
を放電する。トータルで｛βＮＰＮ／（βＮＰＮ＋
１）｝／βＰＮＰ倍となり、βＮＰＮは１より十分大き
いのでほぼ１／（βＰＮＰ）倍に等しくなる。

【００３８】一方、ＩＤＥＴ＋はトランジスタＱ２１で
エミッタ電流からベース電流に変換して１／（βＰＮＰ
＋１）倍になってコンデンサＣを充電する。βＰＮＰは
１より十分大きいので、ＩＤＥＴ＋（充電）とＩＤＥＴ
−（放電）の縮小率は両者ともほぼ等しくなる。このよ
うにして、ＮＰＮとＰＮＰでの電流増幅率の差によって
生ずる検波特性の正負（充電−放電）間でのアンバラン
スを補正し、充電放電とも約１／βＰＮＰの電流縮小率
を得る。

【００３９】この実施例も、コンデンサＣ端にはトラン
ジスタＱ２２のベース端子しかつながらないためリーク
に対して強く、さらにノイズに対しても強い点も、上記
した各実施例と同様である。

【００４０】しかし、βの値は一般に温度依存性を持つ
ため、これだけでは平滑の時定数が温度により変化する
ことになる。これを補正するのがトランジスタＱ１１と
基準電流Ｉｏから成るバイアス電流源である。トランジ
スタＱ１１のコレクタで得られるバイアス電流は、基準
電流ＩｏのβＰＮＰ倍となる。つまり、検波回路４１の
出力電流であるＩＤＥＴ＋とＩＤＥＴ−は、βＰＮＰ・
Ｉｏに比例して得られ、電流縮小回路で１／βＰＮＰに
なってコンデンサＣに供給されるので、結局βＰＮＰは
打ち消されて、コンデンサＣの充放電時定数は、容量値
Ｃと基準電流Ｉｏだけで決まることになる。基準電流に
は微小電流源が必要だがバンドギャップ回路などで温度
依存性のない電流をつくることは可能で、時定数変動の
ない回路が実現できる。

【００４１】図６に示した実施例を、位相検波回路に適
用した回路例を図７に示す。図中の点線で囲んだ部分が
位相検波を行う位相検波部７１で、トランジスタＱ１と
Ｑ２およびトランジスタＱ３１〜Ｑ３４のトランジスタ
で一般的なダブルバランスを構成して検波信号と基準信
号を位相比較し、９０度の位相差に対し進み位相か遅れ
位相かを判定する。この電流出力をトランジスタＱ３〜
Ｑ６のトランジスタで構成する２組のカレントミラーで
折り返してトランジスタＱ５とＱ６のコレクタから差動
の検波電流を出力する。トランジスタＱ６側の電流はト
ランジスタＱ２１で縮小してベース端より充電電流をコ
ンデンサに与え、トランジスタＱ５側の電流をトランジ
スタＱ８とＱ７のカレントミラーで折り返してトランジ
スタＱ２２で縮小してベース端より放電電流をコンデン
サより取り込む動作は図６の実施例と全く同じである。
バイアスについても図６の実施例と同様に、トランジス
タＱ１１のベースを基準微小電流Ｉｏで駆動してコレク
タ電流をトランジスタＱ３６とＱ３５のカレントミラー
で折り返してバイアス電流として前述のダブルバランス
回路に供給している。

【００４２】図６に示した実施例ではＱ８のＰＮＰトラ
ンジスタとＱ７のＮＰＮトランジスタを組み合わせた電
流折り返し回路を使って、Ｑ２１のＰＮＰトランジスタ
とＱ２２のＮＰＮトランジスタという種類の異なるトラ
ンジスタでの電流縮小に起因する検波特性のアンバラン
スを補正したが、このアンバランスを許容するならトラ
ンジスタＱ８とＱ７の電流折り返し回路を、単なるカレ
ントミラーで置き換えてもよい。

【００４３】これを、この発明の第５の他の実施例とし
て図８に示す。この実施例では制御回路への制御電圧を
放電電流の縮小トランジスタであるトランジスタＱ２２
のエミッタ端より供給している。検波回路４１としては
充電か放電かで完全にスイッチングして出力するタイプ
と、充放電電流をバイアス電流に乗せてその増減で出力
するタイプとがある。後者の場合、トランジスタＱ５の
ＩＤＥＴ−とトランジスタＱ６のＩＤＥＴ−は時間的に
増減はあるもののゼロになることはないので、トランジ
スタＱ２２にも電流は流れ続ける。従って、トランジス
タＱ５のコレクタ電流をカレントミラーＣＭで折り返
し、トランジスタＱ２２をエミッタホロワとしてそのエ
ミッタ端からコンデンサＣで平滑された電圧を取り出し
制御電圧として供給することができる。

【００４４】図６の実施例において、コンデンサＣの充
放電端につながっているのはトランジスタのベース端子
だけであるが、Ｑ２１のＰＮＰトランジスタがラテラル
タイプのものであった場合、ベースとサブストレート間
にリーク電流が発生するという不良が起こるケースがあ
る。普通バイポーラ型の半導体集積回路ではＰ型半導体
基板の上にＮ型のエピタキシャル層を形成し、その中に
Ｐ型の領域を形成してできたＮの島に素子を作りこむ。
このＮがＮＰＮトランジスタのコレクタになるが、ラテ
ラルＰＮＰではこのＮの島をベースとして使う。Ｎの島
とＰの基板間は接合分離の大部分を占めるためリークが
起こりやすい部分である。

【００４５】そこで電流縮小回路の充電トランジスタに
ラテラルＰＮＰを使った場合でもリークの影響を受けに
くい対策を施したものが、図９に示すこの発明の第６の
他の実施例である。この実施例は図６の実施例に対し、
Ｑ２１の充電トランジスタの出力であるベース端子とコ
ンデンサＣの間にダイオード接続のＮＰＮトランジスタ
Ｑ２３を、コンデンサＣへの流入が順方向になるような
向きに挿入したものである。

【００４６】ラテラルＰＮＰのベース・サブストレート
間でのリークは抵抗性のものなのでトランジスタＱ２３
のベース端子からＧＮＤへ向かって電流が流出する。従
って、図のようにトランジスタＱ２３が入っていれば、
このリーク電流が発生したとしてもその電流はトランジ
スタＱ２３のダイオードにとっては逆方向になるためコ
ンデンサＣを放電させることはない。トランジスタＱ２
３のコレクタ・エミッタ間にリークがあれば効果はない
が、違う種類のトランジスタが同時にリークを起こすよ
うな確率は極めて低いので完全に対策できると考えて良
い。

【００４７】このようにしてラテラルＰＮＰトランジス
タを使って充電する場合でもリークの影響を受けにくい
回路にすることができる。

【００４８】以上説明したような電流縮小手段を用いた
自動制御ループは、図１と図３に示したＡＣＣ回路など
の自動振幅制御回路のほかに、図１０〜図１３に示すよ
うな応用例がある。

【００４９】図１０は制御回路として電圧制御発振回路
１０１を用い、検波回路として位相検波回路１０２（ま
たはパルス幅検出回路）を用いるＰＬＬ（フェーズロッ
クループ）やＡＦＣ（自動周波数制御）などの自動位相
制御回路である。

【００５０】図１１は制御回路としてレベルシフト回路
１１１を用い、検波回路として直流レベル検出回路１１
２を用いたことを特徴とするクランプ回路やＤＣフィー
ドバック回路などの自動レベル制御回路の例である。

【００５１】図１２は制御回路として調整可能なフィル
タ回路１２１ａ〜１２１ｃを用い、入力信号として周波
数一定の基準信号を供給する基準フィルタ回路１２２を
備え、振幅または位相検出動作を行う機能を有する検波
回路１２３、平滑コンデンサＣから得る制御電圧で基準
フィルタ回路１２２とともに他の調整機能付きフィルタ
回路１２１ａ〜１２１ｃを制御するオフループでのフィ
ルタの自動調整回路である。

【００５２】図１３は特定期間の検波動作でフィルタ調
整を行う場合の例であり、制御回路として調整可能なフ
ィルタ回路１３１を用い、入力信号を指定した区間だけ
周波数一定の基準信号に切り替えるスイッチ１３２を備
え、指定区間だけ振幅または位相検出動作を行う検波回
路１３３を有し、平滑コンデンサＣから得る制御電圧で
フィルタ回路１３１を制御するようなオンループでのフ
ィルタの自動調整回路である。

【００５３】この発明の自動制御回路の用途は、ＡＧ
Ｃ、ＡＣＣなどの自動振幅制御回路、ＰＬＬ（フェーズ
ロックループ）やＡＦＣ（自動周波数制御）、クランプ
回路やＤＣフィードバック回路、フィルタの自動調整回
路、など多岐にわたっており自動制御ループを持つアナ
ログＩＣ全般に広く利用できるので、極めて利用価値が
高い。

【００５４】

【発明の効果】以上説明したように、この発明の自動制
御回路によれば、自動制御回路のループフィルタをＩＣ
に内蔵できる程度の小さな容量で等価的に大きな容量の
効果を持たせて実現できる。しかも、リークやノイズに
極端に弱いという問題や、大きな温度依存性を持つとい
う問題も克服できる。

【図面の簡単な説明】

【図１】この発明の自動制御回路の一実施例を説明する
ための回路構成図。

【図２】図１の自動制御回路の検波電流出力と電流縮小
の具体例を説明するための回路図。

【図３】この発明の他の実施例を説明するための回路構
成図。

【図４】この発明の第２の他の実施例を説明するための
回路構成図。

【図５】この発明の第３の他の実施例を説明するための
回路構成図。

【図６】この発明の第４の他の実施例を説明するための
回路構成図。

【図７】図６の実施例を位相検波回路に適用した例を説
明するための回路図。

【図８】この発明の第５の他の実施例を説明するための
回路構成図。

【図９】この発明の第６の他の実施例を説明するための
回路構成図。

【図１０】この発明を自動位相制御回路へ適用した例を
説明するための説明図。

【図１１】この発明を自動レベル制御回路へ適用した例
を説明するための説明図。

【図１２】この発明をオンループでのフィルタの自動調
整回路へ適用した例を説明するための説明図。

【図１３】この発明をオフループでのフィルタの自動調
整回路へ適用した例を説明するための説明図。

【図１４】従来の自動制御回路を説明するための回路構
成図。

【図１５】従来の自動制御回路のループフィルタを内蔵
コンデンサで実現する具体的な回路図。

【符号の説明】

１１…オペアンプ、１４１…ゲイン制御アンプ、１４２
…整流アンプ、１４３…レベル比較回路、１４４…バッ
ファ回路、ＶＤＥＴ…基準電圧、ＢＧ…バーストゲート
パルス、Ｃ…コンデンサ、Ｒ１，Ｒ２…抵抗。

Claims

【特許請求の範囲】

【請求項１】制御端子に加える電圧に基づき、入力信
号を制御して出力する制御回路と、前記制御回路の出力信号を基準信号と比較し、その結果
を電流出力する検波回路と、前記検波回路の出力電流を一定の比率で縮小する電流縮
小手段と、前記縮小電流を平滑する集積化コンデンサと、前記集積化コンデンサの端子電圧を、前記制御回路の制
御端子に供給する手段とからなることを特徴とする自動
制御回路。
【請求項２】制御端子に加える電圧に基づき、入力信
号を制御して出力する制御回路と、前記入力信号を基準信号と比較し、その結果を電流出力
する検波回路と、前記検波回路の出力電流を一定の比率で縮小する電流縮
小手段と、前記縮小電流を平滑する集積化コンデンサと、前記集積化コンデンサの端子電圧を、前記制御回路の制
御端子に供給する手段とからなることを特徴とする自動
制御回路。
【請求項３】電流縮小手段は、電流の出力端子に接続
した第１および第２の抵抗と出力電圧を反転入力端子へ
帰還する手段を有するオペアンプとからなり、前記第２
の抵抗のもう一方の端子を前記オペアンプの反転入力端
子に接続し、前記第１の抵抗のもう一方の端子を前記オ
ペアンプの非反転入力端子に接続するとともに平滑コン
デンサを接続し、オペアンプの出力を制御回路の制御端
子に接続してなることを特徴とする請求項１または２記
載の自動制御回路。
【請求項４】電流縮小手段は、電流の出力端子に接続
した第１および第２の抵抗と出力電圧を反転入力端子へ
帰還する手段を有するオペアンプとからなり、前記第２
の抵抗のもう一方の端子を前記オペアンプの反転入力端
子に接続し、前記第１の抵抗のもう一方の端子を前記オ
ペアンプの非反転入力端子に接続するとともに平滑コン
デンサを接続し、前記平滑コンデンサの端子電圧を直接
あるいはバッファ回路を介して制御回路の制御端子に接
続してなることを特徴とする請求項１または２記載の自
動制御回路。
【請求項５】電流縮小手段は、電流の出力端子に接続
した第１および第２の抵抗と出力端子と反転入力端子間
に平滑コンデンサを接続したオペアンプとからなり、前
記第１の抵抗のもう一方の端子を前記オペアンプの反転
入力端子に接続し、前記第２の抵抗のもう一方の端子を
前記オペアンプの非反転入力端子に接続するとともに、
この接続点を基準電位に接続し、前記オペアンプの出力
を制御回路の制御端子に接続したことを特徴とする請求
項１または２記載の自動制御回路。
【請求項６】第１の抵抗は、第２の抵抗に対して１０
倍以上の抵抗値に設定したことを特徴とする請求項３乃
至５のいずれかに記載の自動制御回路。
【請求項７】電流縮小手段は、１個のトランジスタを
用い、コレクタ端子を基準電位に接続し、エミッタ端子
を電流の入力端子とし、ベース端子を電流の出力端子と
したことを特徴とする請求項１または２記載の自動制御
回路。
【請求項８】電流縮小手段は、１対のＮＰＮトランジ
スタとＰＮＰトランジスタを用い、それぞれのコレクタ
端子は異なる基準電位に接続し、両方のエミッタ端子を
互いに接続して電流入力端子とし、両方のベース端子を
互いに接続して電流の出力端子としたことを特徴とする
請求項１または２記載の自動制御回路。
【請求項９】検波回路が１対の差動電流出力端子を持
ち、電流縮小手段は、前記検波回路の１対の出力端子に
エミッタ端子を接続し基準電位にコレクタ端子を接続し
た第１および第２の第１導伝型トランジスタと、前記第
２の第１導伝型トランジスタのベース端子にベース端子
を接続しエミッタ端子を基準電位に接続した第２の第２
導伝型トランジスタと、前記第２の第２導伝型トランジ
スタのコレクタ端子にエミッタ端子を接続しコレクタ端
子を前記基準電位とは異なる基準電位に接続した第１の
第２導伝型トランジスタとから成り、前記第１の第１導
伝型トランジスタと第１の第２導伝型トランジスタの両
方のベース端子をともに平滑コンデンサに接続したこと
を特徴とする請求項１または２記載の自動制御回路。
【請求項１０】検波回路のバイアス電流として、ベー
ス端子を基準微小電流で駆動する第１導伝型トランジス
タのコレクタ電流を用いたこと特徴とする請求項９記載
の自動制御回路。
【請求項１１】検波回路が１対の差動電流出力端子を
持ち、電流縮小手段として、前記検波回路の１対の出力
端子のうちの一方にエミッタ端子を接続し基準電位にコ
レクタ端子を接続した第１の第１導伝型トランジスタ
と、前記検波回路の１対の出力のうちのもう一方の出力
電流を折り返すカレントミラー回路と、前記カレントミ
ラー回路の出力端子にエミッタ端子を接続しコレクタ端
子を前記基準電位とは異なる基準電位に接続した第１の
第２導伝型トランジスタとから成り、前記第１の第１導
伝型トランジスタと第１の第２導伝型トランジスタの両
方のベース端子をともに平滑コンデンサに接続したこと
を特徴とする請求項１または２記載の自動制御回路。
【請求項１２】電流縮小手段において、ベース端子を
平滑コンデンサにつないでいるトランジスタのうちのど
れか一つのトランジスタのエミッタ端子電圧を制御回路
の制御端子に供給することを特徴とする請求項７，９，
１１のいずれかに記載の自動制御回路。
【請求項１３】電流縮小手段において、平滑コンデン
サとトランジスタのベース端子との接続のうち、その少
なくとも一つの接続においてダイオードまたはダイオー
ド接続のトランジスタをベース電流の順方向で導通する
向きに挿入したことを特徴とする請求項７，８，９，１
１のいずれかに記載の自動制御回路。
【請求項１４】制御回路として電圧制御発振回路を用
い、検波回路として位相検波回路を用いたことを特徴と
する請求項１または２記載の自動制御回路。
【請求項１５】制御回路として電圧制御発振回路を用
い、検波回路としてパルス幅検出回路を用いたことを特
徴とする請求項１まはたは２記載の自動制御回路。
【請求項１６】制御回路として振幅制御回路を用い、
検波回路として振幅検出回路を用いたことを特徴とする
請求項１または２記載の自動制御回路。
【請求項１７】制御回路としてレベルシフト回路を用
い、検波回路として直流レベル検出回路を用いたことを
特徴とする請求項１または２記載の自動制御回路。
【請求項１８】検波回路として水平同期期間などの指
定した一部あるの区間だけ検出動作を行うことを特徴と
する請求項１４乃至１７のいずれかに記載の自動制御回
路。
【請求項１９】制御回路として調整可能なフィルタ回
路を用い、入力信号として周波数一定の基準信号を供給
する手段を備え、検波回路として振幅または位相検出動
作を行う機能を有し、平滑コンデンサから得る制御電圧
で前記フィルタ回路とともに他の調整機能付きフィルタ
回路を制御することを特徴とする請求項第１または２記
載の自動制御回路。
【請求項２０】制御回路として調整可能なフィルタ回
路を用い、入力信号を指定した区間だけ周波数一定の基
準信号に切り替える手段を備え、検波回路として前記指
定区間だけ振幅または位相検出動作を行う機能を有し、
平滑コンデンサから得る制御電圧に基づいて、前記フィ
ルタ回路を制御することを特徴とする請求項１または２
記載の自動制御回路。