JP2006201327A - 信号生成回路、電気光学装置及びその駆動方法 - Google Patents

Abstract

【課題】 所定のルールに基づきパルスの基点を前方または後方に容易に切換える。
【解決手段】 電気光学素子を階調値に基づき駆動するためのパルス幅変調信号を生成する信号生成回路において、パルス幅変調信号の基点位置を電気光学素子毎に前方または後方に制御する基点制御信号と階調値から、カウント値を生成する引き算回路６１０と、カウント開始時点から基準クロック信号がカウント値の数発生した時点でカウント終了信号を生成するカウント回路６３０と、基点制御信号に基づき、カウント終了信号と、カウント開始時点であるパルス始点と、カウント開始時点から基準クロック信号が階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換回路６５０と、パルス前方エッジ信号とパルス後方エッジ信号から、パルス幅変調信号を生成するパルス化回路６６０とを備える。
【選択図】 図３

Description

本発明は、入力されるパルス信号に応じてパルス幅を生成する信号生成回路、電気光学装置及びその駆動方法に関する。

複数の電気光学素子である有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子を備えた電気光学装置は、多階調化によって、より色調豊富な画像表示が可能となっている。このような画像表示を可能とする階調表示方式としては、パルス幅変調方式（Pulse Width Modulation：以下、ＰＷＭと略す。）が知られている。ＰＷＭは、フレームごとに、所望の階調値に応じたパルス幅でＯＬＥＤ素子を発光させることにより階調表示を行うことができる。

しかしながら、ＰＷＭで多階調化を図る場合、パルス幅変調信号のパルス幅を定めるに当たり、パルスの基点をパルスの立ち上がりに同期させると、リンギング（駆動信号内に混入する雑音）が発生し、素子の破壊や特性の変化が生じるという問題があった。

従来、このような不具合を解消するために、次のような処理方法が考案されている（８ｂｉｔ階調の場合）。画像信号が入力されると、その信号は８ビットＡ／Ｄコンバータでデジタル化され、ｍ×ｎ画素のパネル１行分の信号がラインメモリに格納される。その各画素の値は変調信号発生器内の８ビットカウンタに入力される。そのカウンタは、水平同期信号をｍ分周した信号ｓ１に同期して、ラインメモリから入力された値を初期値として２５５までカウントし、そこで出力信号ｓ７のパルスをたちあげて、次の信号ｓ１までハイレベルに保つ。このようにして得られる変調信号は、画素の値に応じたタイミングで立ち上がり、行ごとに同期して立ち下がるパルスとなる。この結果、リンギングが立ち上がりで発生することを防止でき、その悪影響を防げる（例えば、特許文献１参照）。

特開平９−１３４１４４号公報

また、画素毎にパルスの基点を前方または後方に制御すると、寄生容量の充放電動作が分散されるためノイズの少ないきれいな画像を描けるようになることが実験結果などによりわかっている。

しかし、特許文献１のような構成では、パルス幅の基点を後方にすることはできるが、画素毎にパルスの基点を前方にしたり、後方にしたり変更することは不可能である。もし、パルス幅の基点を前方にする機能も併せ持つとすると、前方用と後方用の２つの回路が必要となり、制御も複雑となる。
そこで、本発明は、所定のルールに基づきパルスの基点を前方または後方に容易に切換えることが可能な信号生成回路、電気光学装置及びその駆動方法を提供することを目的とする。

上記課題を解決するために、本発明の信号生成回路では、階調値に応じたパルス信号を生成する信号生成回路であって、前記パルス信号の基点位置を前方または後方に制御する基点制御信号と前記階調値から、カウント値を生成する引き算回路と、カウント開始時点以降、基準クロック信号が前記カウント値の数発生した時点でカウント終了信号を生成するカウント回路と、前記基点制御信号に基づき、前記カウント終了信号と、前記カウント開始時点であるパルス始点と、前記カウント開始時点から前記基準クロック信号が前記階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換回路と、前記パルス前方エッジ信号と前記パルス後方エッジ信号から、前記パルス信号を生成するパルス化回路と、を備える、ことを要旨とする。

この構成によれば、信号生成回路は、基点制御信号を外部から与えることにより、パルス幅変調信号の基点位置を前方または後方に制御することが可能になり、前方用と後方用の信号生成回路を備える必要がなく、回路規模を小さくすることができ、前方または後方に制御することが容易になる。これにより電気光学素子毎にパルスの基点を前方または後方に制御できるので、ノイズの少ないきれいな画像を描くことができる。

上記課題を解決するために、本発明の信号生成回路では、複数の電気光学素子を備えた電気光学装置において、前記電気光学素子を階調値に基づき駆動するためのパルス幅変調信号を生成する信号生成回路であって、前記パルス幅変調信号の基点位置を前記電気光学素子毎に前方または後方に制御する基点制御信号と前記階調値から、カウント値を生成する引き算回路と、カウント開始時点以降、基準クロック信号が前記カウント値の数発生した時点でカウント終了信号を生成するカウント回路と、前記基点制御信号に基づき、前記カウント終了信号と、前記カウント開始時点であるパルス始点と、前記カウント開始時点から前記基準クロック信号が前記階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換回路と、前記パルス前方エッジ信号と前記パルス後方エッジ信号から、前記パルス幅変調信号を生成するパルス化回路と、を備える、ことを要旨とする。

この構成によれば、信号生成回路は、基点制御信号を外部から与えることにより、パルス幅変調信号の基点位置を電気光学素子毎に前方または後方に制御することが可能になり、前方用と後方用の信号生成回路を備える必要がなく、回路規模を小さくすることができ、前方または後方に制御することが容易になる。これにより電気光学素子毎にパルスの基点を前方または後方に制御できるので、ノイズの少ないきれいな画像を描くことができる。

また、本発明の信号生成回路では、前記引き算回路は、前記基点制御信号が前方に設定されている場合、前記カウント値は前記階調値に設定され、前記基点制御信号が後方に設定されている場合、前記カウント値は前記階調値の各ビット値を反転した値に設定される。

この構成によれば、信号生成回路は、引き算回路により、基点制御信号が前方に設定されている場合は、カウント値は階調値に設定され、基点制御信号が後方に設定されている場合は、カウント値は階調値の各ビット値を反転した値、つまり階調値の最大値から階調値を引き算した値に設定される。パルス幅変調信号の基点を後方にする場合は、カウント値は階調値の最大値から階調値を引き算した値になる。これによりパルス始点からカウント値分の基準クロック信号が発生した時点をパルス幅変調信号の開始点とし、パルス終点をパルス幅変調信号の終了点とすることができる。つまりパルス終点から前方に向かって階調値の幅を持つパルス幅変調信号が生成されたことになる。

また、本発明の信号生成回路では、前記切換回路は、前記基点制御信号が前方に設定されている場合、前記パルス始点を前記パルス前方エッジ信号に、前記カウント終了信号を前記パルス後方エッジ信号にそれぞれ設定され、前記基点制御信号が後方に設定されている場合、前記カウント終了信号を前記パルス前方エッジ信号に、前記パルス終点を前記パルス後方エッジ信号にそれぞれ設定される。

この構成によれば、信号生成回路は、切換回路により、基点制御信号が前方に設定されている場合、パルス始点をパルス前方エッジ信号に、カウント終了信号をパルス後方エッジ信号にそれぞれ設定され、基点制御信号が後方に設定されている場合、カウント終了信号をパルス前方エッジ信号に、パルス終点をパルス後方エッジ信号にそれぞれ設定される。これにより、パルス幅変調信号の基点を前方にする場合は、パルス始点から後方に向かって階調値の幅を持つパルス幅変調信号が生成され、パルス幅変調信号の基点を後方にする場合は、パルス終点から前方に向かって階調値の幅を持つパルス幅変調信号が生成される。

さらに上記課題を解決するために、本発明の電気光学装置では、前記信号生成回路と、前記電気光学素子を備える。

この構成によれば、電気光学装置は、信号生成回路により、基点制御信号を外部から与えることにより、パルス幅変調信号の基点位置を電気光学素子毎に前方または後方に制御することが可能になり、前方用と後方用の信号生成回路を備える必要がなく、回路規模を小さくすることができ、前方または後方に制御することが容易になる。これにより電気光学素子毎にパルスの基点を前方または後方に制御できるので、ノイズの少ないきれいな画像を描くことができる。

また、本発明の電気光学装置では、前記カウント回路と前記切換回路と前記パルス化回路から構成される複数のパルス生成回路に対し、前記引き算回路を共通に使用する。

この構成によれば、電気光学装置は、画素毎に複数の信号生成回路を設置する場合に比べ、カウント回路と切換回路とパルス化回路から構成される複数のパルス生成回路に対し、前記引き算回路を共通に使用するので、回路規模が大幅に増加することがなくなる。

また、本発明の電気光学装置では、前記電気光学素子は有機発光ダイオード素子である。

さらに上記課題を解決するために、本発明の電気光学装置の駆動方法では、複数の電気光学素子を備えた電気光学装置において、前記電気光学素子を階調値に基づき駆動するためのパルス幅変調信号を生成する電気光学装置の駆動方法であって、前記パルス幅変調信号の基点位置を前記電気光学素子毎に前方または後方に制御する基点制御信号と前記階調値から、カウント値を生成する引き算工程と、カウント開始時点から基準クロック信号が前記カウント値の数発生した時点でカウント終了信号を生成するカウント工程と、前記基点制御信号に基づき、前記カウント終了信号と、前記カウント開始時点であるパルス始点と、前記カウント開始時点から前記基準クロック信号が前記階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換工程と、前記パルス前方エッジ信号と前記パルス後方エッジ信号から、前記パルス幅変調信号を生成するパルス化工程と、を備える。

この構成によれば、電気光学装置は、信号生成回路により、基点制御信号を外部から与えることにより、パルス幅変調信号の基点位置を電気光学素子毎に前方または後方に制御することが可能になり、前方用と後方用の信号生成回路を備える必要がなく、回路規模を小さくすることができ、前方または後方に制御することが容易になる。これにより電気光学素子毎にパルスの基点を前方または後方に制御できるので、ノイズの少ないきれいな画像を描くことができる。

また、本発明の電気光学装置の駆動方法では、前記駆動方法を前記電気光学素子毎に行う。

この構成によれば、電気光学装置は、信号生成回路により、基点制御信号を外部から与えることにより、パルス幅変調信号の基点位置を電気光学素子毎に前方または後方に制御することが可能になり、前方用と後方用の信号生成回路を備える必要がなく、回路規模を小さくすることができ、前方または後方に制御することが容易になる。これにより電気光学素子毎にパルスの基点を前方または後方に制御できるので、ノイズの少ないきれいな画像を描くことができる。

以下、本発明を具体化した実施例について図面に従って説明する。なお、説明の簡略化のために本実施例では階調値を０から３までの４値、２ビットの場合について説明する。

＜電気光学装置の構成＞
図１は、本発明の第１実施例としての電気光学装置の構成を概略的に示すブロック図である。この電気光学装置１００は、画素領域２００と、走査線駆動回路３００と、データ線駆動回路４００と、制御回路５００とを備えている。電気光学装置１００は、画素領域２００に画像を表示させる画像表示装置である。なお、以下の説明では、図１に示すＸ方向を行方向とも呼び、Ｙ方向を列方向とも呼ぶものとする。

画素領域２００には、Ｘ方向（行方向）に伸びるｍ本の走査線３１０が、互いに平行に配設されている。また、画素領域２００には、Ｘ方向と直交するＹ方向（列方向）に伸びるｎ本のデータ線４０２が、互いに平行に配設されている。そして、任意の１本の走査線３１０と、任意の１本のデータ線４０２とが交差する位置に、１つの画素回路２１０が設けられている。すなわち、画素領域２００には、ｍ行ｎ列の画素回路２１０が設けられている。

走査線駆動回路３００は、１行目〜ｍ行目の各走査線３１０に対応した走査信号Ｙ１〜Ｙｍを生成し、これらの走査信号Ｙ１〜Ｙｍをそれぞれに対応する走査線３１０に出力する。データ線駆動回路４００は、画素回路２１０が表示する階調を制御するためのパルス幅変調信号であるパルス信号Ｘ１〜Ｘｎを生成し、データ線４０２を介して各画素回路２１０に供給する。

＜画素回路の構成＞
図２は、ｉ行目ｊ列目の画素回路の一例を示す説明図である。画素回路２１０は、電気光学素子であるＯＬＥＤ素子２１２を備えている。この画素回路２１０は、パルス信号Ｘｊのパルス幅によって発光階調を設定する画素回路である。

ＯＬＥＤ素子２１２は、陽極と陰極との間に発光層が狭持されており、順方向電流に応じた輝度で発光する。発光層としては、各画素回路２１０のＯＬＥＤ素子２１２の発光色（例えばＲ、Ｇ、Ｂの３色の内のいずれか１色）に応じた有機ＥＬ材料が用いられている。ＯＬＥＤ素子２１２の陽極はパルス信号Ｘｊに接続され、ＯＬＥＤ素子２１２の陰極は走査信号Ｙｉに接続されている。

＜信号生成回路の構成＞
次に、データ線駆動回路４００を構成する信号生成回路６００について説明する。図３に、信号生成回路６００の概略構成を示すブロック図を示す。信号生成回路６００は、図３に示すように、引き算回路６１０とパルス生成回路６２０から構成される。さらにパルス生成回路６２０は、カウント回路６３０と、切換回路６５０と、パルス化回路６６０から構成される。

引き算回路６１０は、４値の階調値を２進数で表現した上位ビットの階調信号Ｄ１と、下位ビットの階調信号Ｄ０と、Ｈレベルで前方基点としＬレベルで後方基点とする基点制御信号ＢＳＳに基づき、カウント値を２進数で表現した上位ビットのカウント数設定信号Ｃ１と下位ビットのカウント数設定信号Ｃ０を生成する。

カウント回路６３０は、基準クロック信号ＣＬＫと、カウント開始時点を設定するカウント開始信号ＣＳＳと、引き算回路６１０が生成したカウント数設定信号Ｃ１とカウント数設定信号Ｃ０に基づき、カウント終了信号ＣＥＳを生成する。

切換回路６５０は、カウント回路６３０が生成したカウント終了信号ＣＥＳと、基点制御信号ＢＳＳと、パルス始点ＰＳと、パルス終点ＰＥに基づき、パルス前方エッジ信号ＰＦＥと、パルス後方エッジ信号ＰＢＥを生成する。

パルス化回路６６０は、切換回路６５０が生成したパルス前方エッジ信号ＰＦＥと、パルス後方エッジ信号ＰＢＥに基づき、パルス信号Ｘｊを生成する。

＜引き算回路の構成＞
次に、引き算回路６１０について説明する。図４に、引き算回路６１０の回路図を示す。引き算回路６１０は図４に示すように、インバータ６１１、６１２、６１３と、トランスミッションゲート６１４、６１５、６１６、６１７と、から構成される。

インバータ６１１は、基点制御信号ＢＳＳを入力し、インバータ６１２は、階調信号Ｄ０を入力し、インバータ６１３は、階調信号Ｄ１を入力する。

トランスミッションゲート６１４は、ソース電極がインバータ６１２の出力信号を入力し、ｐチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、ｎチャネル型トランジスタのゲート電極がインバータ６１１の出力信号を入力し、カウント数設定信号Ｃ０を出力する。

トランスミッションゲート６１５は、ソース電極が階調信号Ｄ０を入力し、ｐチャネル型トランジスタのゲート電極がインバータ６１１の出力信号を入力し、ｎチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、カウント数設定信号Ｃ０を出力する。

トランスミッションゲート６１６は、ソース電極がインバータ６１３の出力信号を入力し、ｐチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、ｎチャネル型トランジスタのゲート電極がインバータ６１１の出力信号を入力し、カウント数設定信号Ｃ１を出力する。

トランスミッションゲート６１７は、ソース電極が階調信号Ｄ１を入力し、ｐチャネル型トランジスタのゲート電極がインバータ６１１の出力信号を入力し、ｎチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、カウント数設定信号Ｃ１を出力する。

＜カウント回路の構成＞
次に、カウント回路６３０について説明する。図５に、カウント回路６３０の回路図を示す。カウント回路６３０は図５に示すように、ＡＮＤ６３１、６４０と、リセット付Ｄ−フリップフロップ（以下、Ｄ−ＦＦＲ）６３２、６３３と、インバータ６３４、６３５、６３８、６３９と、ＥＸ−ＯＲ６３６、６３７と、から構成される。

ＡＮＤ６３１は、基準クロック信号ＣＬＫとカウント開始信号ＣＳＳを入力する。Ｄ−ＦＦＲ６３２は、クロックＣにＡＮＤ６３１の出力信号を入力し、リセットＲにカウント開始信号ＣＳＳを入力し、データＤにＤ−ＦＦＲ６３２の反転出力信号ＸＱを入力する。Ｄ−ＦＦＲ６３３は、クロックＣにＤ−ＦＦＲ６３２の出力信号Ｑ０を入力し、リセットＲにカウント開始信号ＣＳＳを入力し、データＤにＤ−ＦＦＲ６３３の反転出力信号ＸＱを入力する。

インバータ６３４は、カウント数設定信号Ｃ０を入力し、インバータ６３５は、カウント数設定信号Ｃ１を入力する。ＥＸ−ＯＲ６３６は、インバータ６３４の出力信号とＤ−ＦＦＲ６３２の出力信号Ｑ０を入力する。ＥＸ−ＯＲ６３７は、インバータ６３５の出力信号とＤ−ＦＦＲ６３３の出力信号Ｑ１を入力する。インバータ６３８は、ＥＸ−ＯＲ６３６の出力信号を入力し、インバータ６３９は、ＥＸ−ＯＲ６３７の出力信号を入力する。ＡＮＤ６４０は、インバータ６３８の出力信号とインバータ６３９の出力信号を入力し、カウント終了信号ＣＥＳを出力する。

＜切換回路の構成＞
次に、切換回路６５０について説明する。図６に、切換回路６５０の回路図を示す。切換回路６５０は図６に示すように、インバータ６５１と、トランスミッションゲート６５２、６５３、６５４、６５５と、から構成される。

インバータ６５１は、基点制御信号ＢＳＳを入力する。

トランスミッションゲート６５２は、ソース電極がパルス始点ＰＳを入力し、ｐチャネル型トランジスタのゲート電極がインバータ６５１の出力信号を入力し、ｎチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、パルス前方エッジ信号ＰＦＥを出力する。

トランスミッションゲート６５３は、ソース電極がカウント終了信号ＣＥＳを入力し、ｐチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、ｎチャネル型トランジスタのゲート電極がインバータ６５１の出力信号を入力し、パルス前方エッジ信号ＰＦＥを出力する。

トランスミッションゲート６５４は、ソース電極がカウント終了信号ＣＥＳを入力し、ｐチャネル型トランジスタのゲート電極がインバータ６５１の出力信号を入力し、ｎチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、パルス後方エッジ信号ＰＢＥを出力する。

トランスミッションゲート６５５は、ソース電極がパルス終点ＰＥを入力し、ｐチャネル型トランジスタのゲート電極が基点制御信号ＢＳＳを入力し、ｎチャネル型トランジスタのゲート電極がインバータ６５１の出力信号を入力し、パルス後方エッジ信号ＰＢＥを出力する。

＜パルス化回路の構成＞
次に、パルス化回路６６０について説明する。図７に、パルス化回路６６０の回路図を示す。パルス化回路６６０は図７に示すように、ＮＯＲ６６１、６６２と、インバータ６６３、６６４、６６５と、から構成される。

ＮＯＲ６６１は、パルス前方エッジ信号ＰＦＥと、ＮＯＲ６６２の出力信号を入力する。ＮＯＲ６６２は、パルス後方エッジ信号ＰＢＥと、ＮＯＲ６６１の出力信号を入力する。

インバータ６６３は、ＮＯＲ６６１の出力信号を入力する。インバータ６６４は、ＮＯＲ６６２の出力信号を入力する。インバータ６６５は、インバータ６６４の出力信号を入力し、パルス信号Ｘｊを出力する。
なお、インバータ６６３は図７に示す回路例においては削除できる。

＜信号生成回路のタイミングチャート＞
次に、信号生成回路６００の動作について説明する。図８に、信号生成回路６００のタイミングチャートを示す。なお、本実施例では図１の制御回路５００から信号生成回路６００に対し、図８のタイミングチャートに示すようなタイミングで、階調信号Ｄ０、階調信号Ｄ１、基点制御信号ＢＳＳ、カウント開始信号ＣＳＳ、基準クロック信号ＣＬＫ、パルス始点ＰＳ、パルス終点ＰＥが与えられた場合について説明する。

＜引き算回路のタイミングチャート＞
まず、図４と図８により、基点制御信号ＢＳＳがＨレベル、つまり前方基点に設定されている場合の引き算回路６１０の動作について説明する。
図８の時点ｔ０において、階調信号Ｄ１がＬレベル、階調信号Ｄ０がＨレベルに設定されている。このことは階調値が２×０＋１×１＝１に設定されていることを意味する。図４において、基点制御信号ＢＳＳはＨレベルなので、トランスミッションゲート６１５とトランスミッションゲート６１７がオン状態となり、トランスミッションゲート６１４とトランスミッションゲート６１６がオフ状態である。したがってカウント数設定信号Ｃ０＝Ｄ０、Ｃ１＝Ｄ１なので、図８に示すように、Ｃ１がＬレベル、Ｃ０がＨレベルとなっている。このことはカウント値が２×０＋１×１＝１に設定されたことを意味する。

図８の時点ｔ３において、階調信号Ｄ１がＬレベルからＨレベルに遷移し、階調信号Ｄ０がＨレベルを保持している。このことは階調値が２×１＋１×１＝３に設定されていることを意味する。図４において、基点制御信号ＢＳＳはＨレベルなので、トランスミッションゲート６１５とトランスミッションゲート６１７がオン状態となり、トランスミッションゲート６１４とトランスミッションゲート６１６がオフ状態である。したがってカウント数設定信号Ｃ０＝Ｄ０、Ｃ１＝Ｄ１なので、図８に示すように、Ｃ１がＨレベル、Ｃ０がＨレベルとなっている。このことはカウント値が２×１＋１×１＝３に設定されたことを意味する。

次に、図４と図８により、基点制御信号ＢＳＳがＬレベル、つまり後方基点に設定されている場合の引き算回路６１０の動作について説明する。
図８の時点ｔ７において、階調信号Ｄ１がＨレベルからＬレベルに遷移し、階調信号Ｄ０がＨレベルを保ち、階調値は再び１となる。基点制御信号ＢＳＳはこの時点ではＨレベルなので、カウント数設定信号Ｃ１がＬレベル、Ｃ０がＨレベルとなり、カウント値が再び１に設定される。次に、時点ｔ８で基点制御信号ＢＳＳがＨレベルからＬレベルに遷移すると、トランスミッションゲート６１５とトランスミッションゲート６１７がオフ状態となり、トランスミッションゲート６１４とトランスミッションゲート６１６がオン状態となる。これにより、カウント数設定信号Ｃ０には階調信号Ｄ０がインバータ６１２によって反転された信号が出力され、カウント数設定信号Ｃ１には階調信号Ｄ１がインバータ６１３によって反転された信号が出力される。したがってカウント数設定信号Ｃ０＝（Ｄ０の反転値）、Ｃ１＝（Ｄ１の反転値）なので、図８に示すように、Ｃ１がＨレベル、Ｃ０がＬレベルとなる。このことはカウント値が２×１＋１×０＝２に設定されたことを意味する。

図８の時点ｔ１２において、階調信号Ｄ１がＬレベルからＨレベルに遷移し、階調信号Ｄ０がＨレベルを保ち、階調値は再び３となる。基点制御信号ＢＳＳはＬレベルを保持しているので、カウント数設定信号Ｃ０＝（Ｄ０の反転値）、Ｃ１＝（Ｄ１の反転値）なので、図８に示すように、Ｃ１がＬレベル、Ｃ０がＬレベルとなる。このことはカウント値が２×０＋１×０＝０に設定されたことを意味する。

以上の説明のように、引き算回路６１０は、基点制御信号ＢＳＳがＨレベル（前方基点）に設定されている場合、カウント値は階調値に設定され、基点制御信号ＢＳＳがＬレベル（後方基点）に設定されている場合、カウント値は階調値の各ビット値を反転した値に設定される。

＜カウント回路のタイミングチャート＞
次に、図５と図８により、カウント回路６３０の動作について説明する。
図８の時点ｔ０において、カウント開始信号ＣＳＳがＬレベルからＨレベルに遷移すると、ＡＮＤ６３１の出力から基準クロック信号ＣＬＫがＤ−ＦＦＲ６３２のクロックＣに入力される。Ｄ−ＦＦＲ６３２の出力信号Ｑ０は、時点ｔ０でＬレベルからＨレベルに遷移し、時点ｔ１でＨレベルからＬレベルに遷移する。Ｄ−ＦＦＲ６３２の出力信号Ｑ０がＤ−ＦＦＲ６３３のクロックＣに入力されるので、Ｄ−ＦＦＲ６３３の出力信号Ｑ１は、時点ｔ０でＬレベルからＨレベルに遷移し、時点ｔ２でＨレベルからＬレベルに遷移する。

時点ｔ０から時点ｔ３までの期間、カウント数設定信号Ｃ０はＨレベル、カウント数設定信号Ｃ１はＬレベルを保持するので、インバータ６３４の出力信号はＬレベル、インバータ６３５の出力信号はＨレベルを保持する。

Ｄ−ＦＦＲ６３２の出力信号Ｑ０とインバータ６３４の出力信号により、ＥＸ−ＯＲ６３６の出力信号は時点ｔ０でＬレベルからＨレベルに遷移し、時点ｔ１でＨレベルからＬレベルに遷移し、時点ｔ２でＬレベルからＨレベルに遷移する。また、Ｄ−ＦＦＲ６３３の出力信号Ｑ１とインバータ６３５の出力信号により、ＥＸ−ＯＲ６３７の出力信号は時点ｔ０でＨレベルからＬレベルに遷移し、時点ｔ２でＬレベルからＨレベルに遷移する。

ＡＮＤ６４０の出力信号であるカウント終了信号ＣＥＳは、ＥＸ−ＯＲ６３６の出力信号をインバータ６３８で反転した出力信号と、ＥＸ−ＯＲ６３７の出力信号をインバータ６３９で反転した出力信号により、時点ｔ１でＬレベルからＨレベルに遷移し、時点ｔ２でＨレベルからＬレベルに遷移する。カウント終了信号ＣＥＳが立ち上がった時点ｔ１は、時点ｔ０以降、カウント値＝１の数だけ基準クロック信号ＣＬＫが立ち上がった時点である。

以上説明したように、カウント回路６３０は、カウント開始信号ＣＳＳが時点ｔ０で立ち上がった以降（つまりカウント開始時点以降）、カウント数設定信号Ｃ０、Ｃ１で設定されたカウント値の数だけ基準クロック信号ＣＬＫが立ち上がった時点で、カウント終了信号ＣＥＳを立ち上げている（生成している）。

同様に、時点ｔ４から時点ｔ７までの期間、カウント数設定信号Ｃ０はＨレベル、カウント数設定信号Ｃ１はＨレベルを保持するので、カウント値＝３となり、カウント開始信号ＣＳＳが時点ｔ４で立ち上がった以降、基準クロック信号ＣＬＫが３回立ち上がった時点ｔ５で、カウント終了信号ＣＥＳが立ち上がる。

また、時点ｔ９から時点ｔ１２までの期間、カウント数設定信号Ｃ０はＬレベル、カウント数設定信号Ｃ１はＨレベルを保持するので、カウント値＝２となり、カウント開始信号ＣＳＳが時点ｔ９で立ち上がった以降、基準クロック信号ＣＬＫが２回立ち上がった時点ｔ１０で、カウント終了信号ＣＥＳが立ち上がる。

また、時点ｔ１３から時点ｔ１６までの期間、カウント数設定信号Ｃ０はＬレベル、カウント数設定信号Ｃ１はＬレベルを保持するので、カウント値＝０となり、カウント開始信号ＣＳＳが時点ｔ１３で立ち上がった以降、基準クロック信号ＣＬＫが０回立ち上がった時点ｔ１３で、カウント終了信号ＣＥＳが立ち上がる。

＜切換回路のタイミングチャート＞
次に、図６と図８により、切換回路６５０の動作について説明する。
図８の時点ｔ０から時点ｔ８までの期間、基点制御信号ＢＳＳはＨレベルを保持しているので、トランスミッションゲート６５２とトランスミッションゲート６５４がオン状態、トランスミッションゲート６５３とトランスミッションゲート６５５がオフ状態となる。このため、パルス前方エッジ信号ＰＦＥにはパルス始点ＰＳ、パルス後方エッジ信号ＰＢＥにはカウント終了信号ＣＥＳが出力される。時点ｔ０でパルス前方エッジ信号ＰＦＥが立ち上がり、時点ｔ１でパルス後方エッジ信号ＰＢＥが立ち上がる。また、時点ｔ４でパルス前方エッジ信号ＰＦＥが立ち上がり、時点ｔ５でパルス後方エッジ信号ＰＢＥが立ち上がる。

次に、図８の時点ｔ８から時点ｔ１６までの期間、基点制御信号ＢＳＳはＬレベルを保持しているので、トランスミッションゲート６５２とトランスミッションゲート６５４がオフ状態、トランスミッションゲート６５３とトランスミッションゲート６５５がオン状態となる。このため、パルス前方エッジ信号ＰＦＥにはカウント終了信号ＣＥＳ、パルス後方エッジ信号ＰＢＥにはパルス終点ＰＥが出力される。時点ｔ１０でパルス前方エッジ信号ＰＦＥが立ち上がり、時点ｔ１１でパルス後方エッジ信号ＰＢＥが立ち上がる。また、時点ｔ１３でパルス前方エッジ信号ＰＦＥが立ち上がり、時点ｔ１５でパルス後方エッジ信号ＰＢＥが立ち上がる。

＜パルス化回路のタイミングチャート＞
次に、図７と図８により、パルス化回路６６０の動作について説明する。
図８に示すように、まず、パルス信号Ｘｊは、パルス前方エッジ信号ＰＦＥの立ち上がる時点ｔ０でＬレベルからＨレベルに遷移し、パルス後方エッジ信号ＰＢＥの立ち上がる時点ｔ１でＨレベルからＬレベルに遷移する。つまり、基点制御信号ＢＳＳはＨレベルを保持しているので前方基点に設定されており、前方基点であるパルス始点（時点ｔ０）から後方に向かって階調値＝１のパルス幅のパルス信号Ｘｊが生成されたことになる。

次に、パルス信号Ｘｊは、パルス前方エッジ信号ＰＦＥの立ち上がる時点ｔ４でＬレベルからＨレベルに遷移し、パルス後方エッジ信号ＰＢＥの立ち上がる時点ｔ５でＨレベルからＬレベルに遷移する。つまり、基点制御信号ＢＳＳはＨレベルを保持しているので前方基点に設定されており、前方基点であるパルス始点（時点ｔ４）から後方に向かって階調値＝３のパルス幅のパルス信号Ｘｊが生成されたことになる。

次に、パルス信号Ｘｊは、パルス前方エッジ信号ＰＦＥの立ち上がる時点ｔ１０でＬレベルからＨレベルに遷移し、パルス後方エッジ信号ＰＢＥの立ち上がる時点ｔ１１でＨレベルからＬレベルに遷移する。つまり、基点制御信号ＢＳＳはＬレベルを保持しているので後方基点に設定されており、後方基点であるパルス終点（時点ｔ１１）から後方に向かって階調値＝１のパルス幅のパルス信号Ｘｊが生成されたことになる。

次に、パルス信号Ｘｊは、パルス前方エッジ信号ＰＦＥの立ち上がる時点ｔ１３でＬレベルからＨレベルに遷移し、パルス後方エッジ信号ＰＢＥの立ち上がる時点ｔ１５でＨレベルからＬレベルに遷移する。つまり、基点制御信号ＢＳＳはＬレベルを保持しているので後方基点に設定されており、後方基点であるパルス終点（時点ｔ１５）から後方に向かって階調値＝３のパルス幅のパルス信号Ｘｊが生成されたことになる。

以上の説明のように、信号生成回路６００は、画素回路２１０毎に基点制御信号ＢＳＳにより、パルス信号Ｘｊを前方基点または後方基点に切り換えることができる。

以上に述べた前記実施例によれば、以下の効果が得られる。

本発明では、画素回路２１０毎に基点制御信号ＢＳＳにより、パルス信号Ｘｊを前方基点または後方基点に切り換えることができるので、回路規模を大きくすることなく、ノイズの少ないきれいな画像を描くことが可能となる。

以上、本発明の実施例を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。

（変形例１）
本発明の第１変形例について説明する。前記実施例では、信号生成回路６００は引き算回路６１０とパルス生成回路６２０から構成される場合を説明したが、例えば図９に示すように、複数のパルス生成回路６２０に対し、共通の引き算回路６１０を有するように構成することも可能である。図９では、画素回路２１０に対するパルス信号Ｘｊを選択するためのシフトレジスタ７００と、シフトレジスタ７００によって選択され、引き算回路６１０のカウント数設定信号Ｃ０、Ｃ１を記憶する複数のラッチ７１０と、複数のパルス生成回路６２０と、複数の画素回路２１０で構成されている。このような構成にすれば、引き算回路６１０を複数持つ必要がなく、回路規模を抑えることが可能となる。
また、カウント回路６３０内のＡＮＤ６３１、Ｄ−ＦＦＲ６３２、Ｄ−ＦＦＲ６３３のみを分離して、複数のパルス生成回路６２０で共通使用する構成も可能である。このような構成にすれば、ＡＮＤ６３１、Ｄ−ＦＦＲ６３２、Ｄ−ＦＦＲ６３３を複数持つ必要がなく、回路規模をさらに抑えることができる。

（変形例２）
本発明の第２変形例について説明する。前記実施例では、信号生成回路６００として図３の回路構成、引き算回路６１０として図４の回路構成、カウント回路６３０として図５の回路構成、切換回路６５０として図６の回路構成、パルス化回路６６０として図７の回路構成で説明したが、図８のタイミングチャートと同様の動作をするものであれば、どんな回路構成でもよく、特に限定するものではない。

（変形例３）
本発明の第３変形例について説明する。前記実施例では、制御回路５００から信号生成回路６００への制御信号として、パルス始点ＰＳを使って説明したが、パルス始点ＰＳはカウント開始信号ＣＳＳで代用することも可能である。また、パルス終点ＰＥもカウント開始信号ＣＳＳと基準クロック信号ＣＬＫと最大階調値から生成することも可能である。

（変形例４）
本発明の第４変形例について説明する。前記実施例では、階調値を０から３までの４値、２ビットの場合について説明したが、ビット数が増える場合、ビット数に応じて図５のカウント回路６３０のＤ−ＦＦＲ６３２の段数と、インバータ６３４とＥＸ−ＯＲ６３６とインバータ６３８の数と、ＡＮＤ６４０の入力数を増やせばよい。

（変形例５）
本発明の第５変形例について説明する。図１０に基点制御信号ＢＳＳの設定方法の一例を示す。説明の簡略化のために、図１０（Ａ）は画素領域としてＸ方向に４画素、Ｙ方向に４画素の場合を示す。Ｆはパルスの基点を前方、Ｂはパルスの基点を後方と設定することを意味する。図１０（Ｂ）は、データ線単位でパルスの基点を切り換えるパターンを示す。図１０（Ｃ）は、走査線単位でパルスの基点を切り換えるパターンを示す。図１０（Ｄ）は、データ線と走査線単位（市松模様）でパルスの基点を切り換えるパターンを示す。図１０（Ｅ）は、ドット単位でパルスの基点を切り換えるパターンを示す。

＜電子機器＞
次に、上述した実施例及び応用例に係る電気光学装置１００を適用した電子機器について説明する。図１１に、電気光学装置１００を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。この電気光学装置１００はＯＬＥＤ素子２１２を用いるので、視野角が広く見易い画面を表示できる。

図１２に、電気光学装置１００を適用した携帯電話機の構成を示す。携帯電話機３０００、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。

図１３に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。

なお、電気光学装置１００が適用される電子機器としては、図１１〜図１３に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源として適用してもよい。

本発明の第１実施例としての電気光学装置の構成を概略的に示すブロック図。 画素回路の一例を示す説明図。 信号生成回路の構成を示す構成図。 引き算回路の構成を示す回路図。 カウント回路の構成を示す回路図。 切換回路の構成を示す回路図。 パルス化回路の構成を示す回路図。 信号生成回路のタイミングチャート。 信号生成回路の変形例１の構成を示す構成図。 基点制御信号の設定方法を示す説明図。 同電気光学装置を用いたパーソナルコンピュータを示す図。 同電気光学装置を用いた携帯電話を示す図。 同電気光学装置を用いた携帯情報端末を示す図。

符号の説明

１００…電気光学装置、２００…画素領域、２１０…画素回路、２１２…ＯＬＥＤ素子（発光素子）、３００…走査線駆動回路、３１０…走査線、４００…データ線駆動回路、４０２…データ線、５００…制御回路、６００…信号生成回路、６１０…引き算回路、６２０…パルス生成回路、６３０…カウント回路、６５０…切換回路、６６０…パルス化回路。

Claims (9)

1. 階調値に応じたパルス信号を生成する信号生成回路であって、
   前記パルス信号の基点位置を前方または後方に制御する基点制御信号と前記階調値から、カウント値を生成する引き算回路と、
   カウント開始時点以降、基準クロック信号が前記カウント値の数発生した時点でカウント終了信号を生成するカウント回路と、
   前記基点制御信号に基づき、前記カウント終了信号と、前記カウント開始時点であるパルス始点と、前記カウント開始時点から前記基準クロック信号が前記階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換回路と、
   前記パルス前方エッジ信号と前記パルス後方エッジ信号から、前記パルス信号を生成するパルス化回路と、
   を備える、
   ことを特徴とする信号生成回路。
2. 複数の電気光学素子を備えた電気光学装置において、前記電気光学素子を階調値に基づき駆動するためのパルス幅変調信号を生成する信号生成回路であって、
   前記パルス幅変調信号の基点位置を前記電気光学素子毎に前方または後方に制御する基点制御信号と前記階調値から、カウント値を生成する引き算回路と、
   カウント開始時点以降、基準クロック信号が前記カウント値の数発生した時点でカウント終了信号を生成するカウント回路と、
   前記基点制御信号に基づき、前記カウント終了信号と、前記カウント開始時点であるパルス始点と、前記カウント開始時点から前記基準クロック信号が前記階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換回路と、
   前記パルス前方エッジ信号と前記パルス後方エッジ信号から、前記パルス幅変調信号を生成するパルス化回路と、
   を備える、
   ことを特徴とする信号生成回路。
3. 請求項２に記載の信号生成回路において、
   前記引き算回路は、
   前記基点制御信号が前方に設定されている場合、前記カウント値は前記階調値に設定され、
   前記基点制御信号が後方に設定されている場合、前記カウント値は前記階調値の各ビット値を反転した値に設定される、
   ことを特徴とする信号生成回路。
4. 請求項２または３に記載の信号生成回路において、
   前記切換回路は、
   前記基点制御信号が前方に設定されている場合、前記パルス始点を前記パルス前方エッジ信号に、前記カウント終了信号を前記パルス後方エッジ信号にそれぞれ設定され、
   前記基点制御信号が後方に設定されている場合、前記カウント終了信号を前記パルス前方エッジ信号に、前記パルス終点を前記パルス後方エッジ信号にそれぞれ設定される、
   ことを特徴とする信号生成回路。
5. 請求項２から４のいずれか一項に記載の前記信号生成回路と、前記電気光学素子を備えた電気光学装置。
6. 請求項５に記載の電気光学装置において、前記カウント回路と前記切換回路と前記パルス化回路から構成される複数のパルス生成回路に対し、前記引き算回路を共通に使用することを特徴とする電気光学装置。
7. 請求項５に記載の電気光学装置において、前記電気光学素子は有機発光ダイオード素子であることを特徴とする電気光学装置。
8. 複数の電気光学素子を備えた電気光学装置において、前記電気光学素子を階調値に基づき駆動するためのパルス幅変調信号を生成する電気光学装置の駆動方法であって、
   前記パルス幅変調信号の基点位置を前記電気光学素子毎に前方または後方に制御する基点制御信号と前記階調値から、カウント値を生成する引き算工程と、
   カウント開始時点から基準クロック信号が前記カウント値の数発生した時点でカウント終了信号を生成するカウント工程と、
   前記基点制御信号に基づき、前記カウント終了信号と、前記カウント開始時点であるパルス始点と、前記カウント開始時点から前記基準クロック信号が前記階調値の最大階調値の数発生した時点であるパルス終点とから、パルス前方エッジ信号とパルス後方エッジ信号を生成する切換工程と、
   前記パルス前方エッジ信号と前記パルス後方エッジ信号から、前記パルス幅変調信号を生成するパルス化工程と、
   を備える、
   ことを特徴とする電気光学装置の駆動方法。
9. 請求項８に記載の電気光学装置の駆動方法において、前記駆動方法を前記電気光学素子毎に行うことを特徴とする電気光学装置の駆動方法。
   

Images