JP2006287196A

JP2006287196A - 高ｑプレーナインダクタおよびｉｐｄ応用例

Info

Publication number: JP2006287196A
Application number: JP2006012578A
Authority: JP
Inventors: Gheorghe Korony; コロニーゲオルゲ; Robert Ii Heistand; ヘイスタンドザセカンドロバート
Original assignee: AVX Corp
Current assignee: Kyocera AVX Components Corp
Priority date: 2005-01-20
Filing date: 2006-01-20
Publication date: 2006-10-19
Also published as: US7714688B2; US20060158300A1

Abstract

【課題】高いクオリティ（Ｑ）ファクターを有するプレーナインダクタを生産するための方法および装置を提供すること。
【解決手段】このインダクタは、第１の比較的広いコイルターンと、第１のコイルターンによって占有されたものと異なる平面内で変位された少なくとも１対の比較的狭い方の第２のコイルターンとを準備することによって形成される。そのようなコイルターンの構成により、コイルターンの間で高い値の相互結合が生じ、高いクオリティ（Ｑ）ファクターを有するインダクタが得られる。
【選択図】図１

Description

本開示技術は、高Ｑプレーナインダクタの提供、および集積受動デバイス（ＩＰＤｓ）におけるそれらの応用例に関する。本技術は、薄膜集積受動デバイスまたはプリント回路配線板集積受動デバイスの設計に対して、また小型の集積無線周波数（ＲＦ）デバイスの設計に対して特定の適用可能性を有する。

多数の現代の電子構成部品は、モノリシックデバイスとしてパッケージされ、単一のチップパッケージ内に単一の構成部品または複数の構成部品を備えることができる。そのようなモノリシックデバイスの１つの特定の例は、多層コンデンサまたはコンデンサアレイである。他のモノリシック電子構成部品は、複数の受動構成部品を単一のチップ構造内に一体化するデバイスに対応する。そのような集積受動構成部品は、抵抗、コンデンサ、インダクタ、および／または、多層構成で形成されモノリシック電子デバイスとしてパッケージされる他の受動構成部品の選択された組合せを提供することができる。

集積受動デバイスまたは集積受動構成部品（ＩＰＤｓまたはＩＰＣｓ）の継続的な開発が、最近、縮小サイズ電子デバイスの設計において、より重要なものになっている。ＩＰＤｓの領域における最近の開発は、２つの主な開発ブランチの後に続いている。第１の開発ブランチは、一意に定義された機能を有することなしにチップ内で一体化された複数の受動構成部品を含むことに対処している。この開発ブランチに沿った開発の非限定の例には、４重コンデンサアレイ、複数の抵抗ネットワーク、複数のバリスタアレイが含まれる。第２の開発ブランチは、明確な機能を実施するためにチップ内に一体化された複数の受動構成部品を含むことに対処している。この開発ブランチに沿った開発の非限定の例には、抵抗性分圧器、Ｄ／Ａ変換用Ｒ−２Ｒ回路、ならびに、フィルタ、整合ネットワーク、および特定用途向け集積回路（ＡＳＩＣｓ）に関連付けられた複雑な電力処理／フィードバック回路を含む、より複雑なデバイスが含まれる。

２つの前述の開発経路のどちらかに関連する構成部品として使用することができる縮小サイズ誘導構成部品の設計に伴う１つの設計挑戦課題は、高いクオリティファクターを達成することである。当業者には理解されるように、この文脈におけるクオリティファクターは、概して、ある要素またはデバイスを使用して経験される損失の度合いに関する。誘導構成部品に関連する高いクオリティファクター、すなわち高Ｑは、一部には、インダクタを形成するターンすべての間の強い結合に依存する。そのような強い結合を達成することは、特にインダクタがプレーナデバイスとして構成され得るとき、または構成されなければならないとき、集積受動デバイスを実装する際に問題となる可能性がある。

様々な構成部品の構成と、対応する方法が、Stengelの米国特許（特許文献１参照）、Grzegorekらの米国特許（特許文献２参照）、Liouの米国特許（特許文献３参照）、Liouの米国特許（特許文献４参照）、Mizoguchiらの米国特許（特許文献５参照）、Chaudhryらの米国特許（特許文献６参照）、Andohらの米国特許（特許文献７参照）、Bengらの米国特許（特許文献８参照）、Kyriazidouの米国特許（特許文献９参照）、Gillespieらの米国特許（特許文献１０参照）、Kyriazidouらの米国特許（特許文献１１参照）、Linらの米国特許（特許文献１２参照）を含めて発行済み米国特許から、また非特許文献１、非特許文献２、非特許文献３、非特許文献４、非特許文献５、非特許文献６、非特許文献７を含めて諸出版物から既知である。これによって、前述の米国特許すべての開示を参照により本明細書に完全に組み込む。

誘導デバイスを実施する様々なものが、集積受動デバイスに関連して使用するために開発されているが、本技術による、以下で提示される所望の特性のすべてを全体的に包含する設計は出現していない。

米国特許第5,451,914号明細書米国特許第5,760,456号明細書米国特許第6,420,773 B1号明細書米国特許第6,559,751 B2号明細書米国特許第6,593,841 B1号明細書米国特許第6,639,298 B2号明細書米国特許第6,664,882 B2号明細書米国特許第6,714,112 B2号明細書米国特許第6,759,937 B2号明細書米国特許第6,798,039 B1号明細書米国特許第6,809,623 B2号明細書米国特許第6,825,749 B1号明細書 "Fully-Integrated Low Phase Noise Bipolar Differential VCOs at 2.9 and 4.4 GHz" by Ali M. Niknejad and Robert G. Meyer of University of California, Berkeley and Joo Leong Tham of Conexant Systems "Comparative Investigation on Various On-Chip Center-Tapped Interleaved Transformers" by Shu-Jun Pan, Wen-Yan Yin, and Le-Wei Li, Dec. 27, 2003 Published Abstract entitled: "Spiral Inductors Integrated in MCM-D using the Design Space Concept" by Pieters et al., 1998 "Processing and Microwave Characterization of Multilevel Interconnects Using Benzocyclobutene Dielectric" by Chinoy et al., IEEE Transactions on Components, Hybrids, and Manufacturing Technology, Vol. 16, No. 7, Nov. 1993 "Processing and Electrical Characterization of Multilayer Metallization for Microwave Applications" by Chinoy, ICEMCM 1995 "Integrated Microwave Filters in MCM-D" by Pieters et al., IEEE Multi-Chip Module Conference, Santa Cruz, CA, Feb. 6-7, 1996 "Integration of Passive Components for Microwave Filters in MCM-D" by Pieters et al., 6th International Conference and Exhibition on Multichip Modules, Denver, CO, April 2-4, 1997

本発明対象は、前述の問題の諸態様、および集積受動デバイス（ＩＰＤｓ）と関連技術に関連して使用可能な誘導構成部品の様々な特徴に関する他の諸態様を理解し対処する。したがって、大まかに言えば、本開示技術のいくつかの実施形態の一目的は、集積受動デバイスの実装に関連する可能性があるいくつかの構成部品について、構成部品設計を改善することである。

より具体的には、本開示技術のいくつかの実施形態の一目的は、いくつかの構成部品についてサイズを縮小し、同時に、そのような構成部品について動作特性を改善することである。より具体的には、本開示技術のいくつかの実施形態の一目的は、誘導デバイスの物理サイズを縮小することである。本技術のさらにより具体的な目的は、高いクオリティ（Ｑ）ファクターならびに縮小されたサイズを有する誘導デバイスを提供することに関する。

集積受動デバイス（ＩＰＤｓ）は、以前、表面実装技術（ＳＭＴ）形態で供給されていたが、本開示技術による開発は、薄膜、ボールグリッドアレイ（ＢＧＡ）終端型ＩＰＤｓ、ならびに表面実装技術（ＳＭＴ）ＩＰＤｓの生産に向かっている。同様に、本技術は、プリント回路配線板実装に適用可能である。そのような本開示技術に従って、共振回路、フィルタ、整合ネットワークを含めて諸機能を提供する、無線周波数（ＲＦ）ＩＰＤｓが開発されている。そのような開発に照らして、本技術のいくつかの実施形態の他の目的は、集中素子ＲＦ／マイクロ波回路のための実施可能技術として使用することができる薄膜高Ｑプレーナインダクタを提供することである。

様々な例示的な本実施形態では、本発明対象は、基板と第１および第２のコイルとを備えるプレーナインダクタを含むことができる。そのような本構成では、そのような基板は、好ましくは上部表面と下部表面とを有し、プレーナインダクタはさらに、そのような基板の１つの表面に対して第１の平面内で構成された、第１の所定の数のターンを有する第１のコイルと、そのような基板の１つの表面に対して第２の平面内で構成された、第２の所定の数のターンを有する第２のコイルとを有し、そのような第２のコイルが、そのような基板の１つの表面に直角方向に第１のコイルと縦に位置合わせされる。そのような例示的な本実施形態では、第１の所定の数のターンは、前記第２の所定の数のターンによって占有された平坦エリアに実質的に等しい平坦エリアを占有する。

前述の例示的な実施形態のいくつかの追加の実施形態では、第２の所定の数のターンの数は、第１の所定の数のターンの数の２倍とすることができる。さらに、そのような例示的な構成のいくつかの実施形態では、第１のコイルは、有利には、第１の所定の幅を有する導電要素に対応する少なくとも１つのターンを備え、第２のコイルは複数のターンを有することができ、そのような複数のターンのそれぞれは、第１の所定の幅の個々の部分に対応する個々の幅を有する個々の平坦導体に対応する。

前述の例示的な実施形態のいくつかにおいて、基板は、プリント回路板を含むことができる。

他の例示的な本実施形態では、上部表面と下部表面とを有する基板と、そのような基板によって支持された、コンデンサおよび抵抗のうち１つを含む少なくとも１つの受動デバイスと、少なくとも１つのプレーナインダクタであって、そのような基板の１つの表面に対して第１の平面内で支持された、第１の所定の数のターンを有する第１のコイルと、そのような基板の１つの表面に対して第２の平面内で支持された、第２の所定の数のターンを有する第２のコイルとを備え、第２のコイルが、そのような基板の１つの表面に直角方向に第１のコイルと縦に位置合わせされるプレーナインダクタとを含めて、本発明対象に従って集積受動デバイスを提供することができる。そのような例示的な本実施形態では、第１の所定の数のターンは、第２の平面内で第２の所定の数のターンによって占有されたエリアに実質的に等しい第１の平面内でのエリアを占有することが好ましい。

本主題によるそのような例示的な集積受動デバイスでは、終端部を、第１のコイルと第２のコイル双方の開始部分および終了部分に関連付けることができ、少なくとも１つの接続点が、そのような第２のコイルの中間部分に関連付けられ、第１のコイルと第２のコイルは、そのような終端部により直列で電気的に接続され、インダクタ中央タップが、そのような接続点により提供される。

さらに、本発明対象によるそのような例示的な集積受動デバイスでは、そのような例示的なデバイスは、少なくとも１つの受動デバイスを少なくとも１つのプレーナインダクタに結合し、共振回路、フィルタ、整合ネットワークのうち１つを含む電気回路を選択的に形成するように構成された、そのような基板によって支持された少なくとも１つの導電要素を備えることができる。

さらに他の本例示的な実施形態は、上部表面と下部表面とを有する基板と、そのような基板によって支持された複数のコンデンサと、前記基板によって支持された複数のインダクタとを備える楕円帯域通過フィルタを包含することができる。そのような構成では、好ましくは、複数のインダクタの少なくとも１つがプレーナインダクタであり、そのプレーナインダクタは、基板の１つの表面に対して第１の平面内で支持された、第１の所定の数のターンを有する第１のコイルと、そのような基板の１つの表面に対して第２の平面内で支持された、第２の所定の数のターンを有する第２のコイルとを備え、そのような第２のコイルが、そのような基板の１つの表面に直角方向に第１のコイルと縦に位置合わせされ、第１の所定の数のターンが、第２の平面内でそのような第２の所定の数のターンによって占有されたエリアに実質的に等しいそのような第１の平面内でのエリアを占有する。

さらに、本技術は、これと共に開示され、かつ／または論じられる、得られるデバイスおよび構造、ならびに対応する必要とされる方法に等しく適用されることを理解されたい。

たとえば、本方法は、高Ｑを有するプレーナインダクタを生産するための方法であって、上部表面と下部表面とを有する基板を準備するステップと、基板の１つの表面に対して第１の平面内で構成された、第１の所定の数のターンを有する第１のコイルを形成するステップと、基板の１つの表面に対して第２の平面内で構成された、第２の所定の数のターンを有する第２のコイルを形成するステップであって、そのような第２のコイルが、基板の１つのそのような表面に直角方向に第１のコイルと縦に位置合わせされるステップとを含む方法を含む。前述の例示的な方法によれば、好ましくは、第１の所定の数のターンは、位置するそのような第２の所定の数のターンによって占有された平坦エリアに実質的に等しい平坦エリアを占有するように位置する。

追加の例示的な本方法は、集積受動デバイスを形成するための方法において、上部表面と下部表面とを有する基板を準備するステップと、コンデンサおよび抵抗のうち１つを備える、そのような基板によって支持された少なくとも１つの受動デバイスを準備するステップと、高Ｑを有する少なくとも１つのプレーナインダクタを形成するステップとを含む方法を含む。そのような方法では、そのようなプレーナインダクタは、好ましくは、そのような基板の１つの表面に対して第１の平面内で支持された、第１の所定の数のターンを有する第１のコイルと、基板の１つの表面に対して第２の平面内で支持された、第２の所定の数のターンを有する第２のコイルとを備え、第２のコイルが、そのような基板の１つの表面に直角方向に第１のコイルと縦に位置合わせされ、第１の所定の数のターンが、第２の平面内で位置するそのような第２の所定の数のターンによって占有されたエリアに実質的に等しい第１の平面内でのエリアを占有するように位置する。

本発明対象の追加の目的および利点は、本明細書における詳細な説明で述べられ、当業者には、そこから明らかになろう。また、特に例示された、また参照された、また論じられている本明細書の特徴および／またはステップに対する修正および変形は、それに対する本参照により、その精神および範囲から逸脱することなしに、開示技術の様々な実施形態および使用において実施することができることを、当業者ならさらに理解されたい。そのような変形は、それだけには限らないが、示されている、または参照されている、または論じられているものについての均等な手段、ステップ、特徴、または材料の置換と、様々な部分、特徴、またはステップなどの機能的、動作的、または位置的逆転とを含むことができる。

さらに、本技術の異なる実施形態、ならびに異なる現在好ましい実施形態は、（明示的に図に示されていない、または詳細な説明に述べられていないそのステップ、特徴、または構成の組合せを含めて）本開示ステップ、特徴、もしくは要素、またはそれらの均等物の様々な組合せ、または構成を含むことができる。

当業者を対象とする本発明対象の完全な、また実施可能な説明は、その最良の形態を含めて、添付の図を参照する本明細書に述べられている。

本明細書および添付の図面全体にわたって繰り返し使用される符号は、本発明対象の同じ、または類似の特徴、要素、またはステップを表すことが意図されている。

「発明の開示」セクションで論じたように、本発明対象は、特に集積受動デバイス（ＩＰＤｓ）と関連技術および方法に関連して使用可能な誘導構成部品のいくつかの態様に関する。より具体的には、本発明対象は、高Ｑを提供するように設計された改良型プレーナインダクタ構成部品、および対応する方法に関する。同様に、本発明対象は、単独で使用可能な構成部品を提供するように設計されたそのような改良型プレーナ高Ｑインダクタ構成部品技術に、または集積受動デバイスの実装に関連する他の構成部品に関する。

開示技術の諸態様の、選択された諸組合せは、本発明対象の複数の異なる実施形態に対応する。本明細書で提示されている、また論じされている例示的な実施形態のそれぞれが本発明対象の限定を暗示すべきでないことに留意されたい。一実施形態の一部として例示されている、または述べられている特徴またはステップは、別の実施形態の諸態様と組み合わせて使用し、さらに他の実施形態を生み出すことができる。さらに、いくつかの特徴は、同じまたは同様の機能を実行する、明示的に述べられていない同様のデバイスまたは特徴と交換することができる。

次に、本プレーナインダクタを含む例示的な現在好ましい実施形態を詳細に参照する。次に図面を参照すると、図１は、本技術に従って構築されたプレーナインダクタ１００の例示的な実施形態の概して上部の、ある程度傾斜した図を概略的に示す。本技術によれば、プレーナインダクタ１００は、基板１１０上に支持された２段コイルとして形成することができる。そのような２段コイルの第１段１２０は、単一の、比較的広いコイルターン１２２に対応する。２段コイルの第２段１３０は、この実施形態において、第１のターン１２２の頂部上に物理的に配置された、また（図１に示されていない）絶縁材料の層によってそこから分離された１対のターン１３２、１３４に対応する２巻き螺旋に対応する。本発明対象の広い態様として必要とはされないが、２巻き螺旋に対応するそのような１対のターン１３２、１３４の内部ターンは、インダクタ内に集まる電流を収容するために、本開示に従って外部ターンより広いものとすることができる。また、本発明対象のいくつかの実施形態では、１対より多いターンが、そのような第２段１３０上で使用され得る。さらに、第１段１２０はまた、第２段１３０に対応する、複数の対応する狭いターンを有する１つより多くの広いターンに対応することができる。また、第１段と第２段の相対的な関係は交換することができる、すなわち、第２段を実際に第１段より下にすることができ、逆も同様であることを銘記されたい。

さらに図１に示されているように、代表的な終端パッド１４０は、単一の比較的広いコイルターン１２２の第１の端部１２４に結合することができる。当業者には理解されるように、コイルターン１２２の第２の端部１２６は、（図１に示されていない）導電バイアによって、概して第１段コイルと同じ経路に従う例示的な、より狭い導体の第２段螺旋コイルの第１の端部１３６に結合され得る。第２段螺旋コイルは、第１段コイルの経路を横切るため、いくつかの特徴が指摘され得る。ある特徴は、（以下でさらに述べる）タップ接続１６０に対応し、別の特徴は、交差エリア１６２に対応する。２層コイルの第２の層について比較的狭い方の導体を使用することにより、また例示されている交差エリア１６２を使用することにより、２つの完全なターンは、第１のコイル層１２０の単一のターン１２２によって占有されたものと実質的に同じサイズのエリアに提供され得る。

第２段螺旋コイルは交差エリア１６２を越えて続くため、ターン１３２、１３４を有する第２段コイルは、第２の端部１３８に到達し、次いで第２の端部１３８は、当業者には理解されるように、（図１に示されていない）バイアによって、例示的な端子パッド１４２に接続された導電トレースに結合され得る。例示的な構成では、そのようなコイルターンは、厚さ２０μｍの銅（Ｃｕ）層に対応することができ、一方、図１に示されていない絶縁材料の層は、厚さ５μｍのベンゾシクロブテン（ＢＣＢ）の層に対応することができる。

そのような具体的な諸例は例示にすぎず、コイルターン材料も絶縁材料も、他の容易に入手可能な、好適な材料に対応することができること、また、上記の例示的な寸法は、本発明対象による所与の実施形態の状況により変えられる可能性があることを、はっきりと銘記されたい。銅（Ｃｕ）の代わりに、またはそれに加えて使用することができる導電材料の具体的な非限定の諸例には、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）が含まれる。同様に、ＢＣＢ絶縁材料の代わりに、またはそれに加えて、絶縁材料の他の非限定の例には、ポリイミド（ＰＩ）、エポキシ樹脂（ＦＲ−３、ＦＲ−４、ＦＲ−５）、ビストリアジン（ｂｉｓ−ｔｒｉａｚｉｎｅ）樹脂（ＢＴ）、シアン酸エステル樹脂、パリレン（Ｐａｒｙｌｅｎｅ）、ＳｉＯ₂、Ｓｉ₃Ｎ₄、テフロン（登録商標）（Ｔｅｆｌｏｎ）、フロロポリマー、アルミナ、ケイ酸アルミナマグネシウム（ｍａｇｎｅｓｉｕｍａｌｕｍｉｎａｓｉｌｉｃａｔｅｓ）が含まれる。

前述のように、例示的な２段コイルの第２段１３０に対応する２つの螺旋ターン１３２、１３４は、本発明対象によれば、例示的な本２段コイルの第１のコイル層１２０に対応する単一のターン１２２より物理的、相対的に狭いものである。単一の、より広いターン１２２と縦に位置合わせされた、そのような少なくとも２つのらせん状の比較的狭い方のターン１３２、１３４の配置は、例示的な複合プレーナインダクタの例示的なターン（１２２、１３２、１３４）のすべての強力な相互の結合を生じさせ、その結果、従来の構成から得られるものよりプレーナインダクタについてのクオリティ（Ｑ）ファクターが増大することになる。

図１をさらに参照すると、例示的なプレーナインダクタ１００を付加的な構成部品に結合するために、例示的な終端パッド１４０、１４２、１４４は設けられ得る。そのような結合は、それぞれインダクタデバイスのボールグリッドアレイ（ＢＧＡ）終端として使用される、はんだボール１５０、１５２、１５４によってなどで行われ得る。別法として、表面実装技術を使用する諸実施形態が、ＢＧＡをベースとする手法の代わりに実施され得る。例示的なプレーナインダクタ１００は、中央タップ接続１６０および前述の例示的な終端パッド１４４による中央タップ型デバイスとして提供され得る。

次に図２を参照すると、図１の例示的なプレーナインダクタの一部分の例示的な横断面図が示されている。本技術によるプレーナインダクタは、ガラスまたはガラス−セラミック材料の基板２１０上に構築され得る。最終デバイスが使用される環境の厳密な要件に応じて、他の材料が基板材料として使用されることが可能であることは、当業者には明らかとなるはずである。たとえば、セラミックまたは非セラミック材料が使用され得る。いくつかの追加の具体的な諸例には、石英および高抵抗Ｓｉ、ならびに、本明細書の残りの部分で述べられるさらに追加の具体的な諸例が含まれることになる。

また、開示されている本高Ｑプレーナインダクタ技術は、プリント配線板の積層または多層セラミックパッケージにおける組み込み原理として使用されることが可能であることは、当業者には明らかとなるはずである。

例示的な実施形態では、基板２１０は、厚さ０．５ｍｍのガラスまたはガラス−セラミック層に対応することができ、そのような本プレーナインダクタの構築は、２０μｍの銅（Ｃｕ）２２０を、ＴｉＷ（６００Å）／Ｃｕ（０．５μｍ）のシード層を覆うフォトレジストマスク内に電気メッキすることによって開始され得る。このシード層は、メッキ後にエッチング除去される。銅（Ｃｕ）の第２の層２３０は、２つの銅層間の絶縁層として設けられた感光性ＢＣＢの層２４０を覆ってめっきすることができる。ＢＣＢ層２４０は、典型的には、厚さ約１０μｍとすることができる。代替の絶縁層材料、たとえばＳｉ₃Ｎ₄は、例示的なＢＣＢ材料の代わりに使用され得る。当業者には理解されるように、２つの銅層２２０と２３０とを接続するために、（図２に示されていない）バイアがＢＣＢ層２４０内にパターン形成され得る。ＢＣＢの付加的な層が、その構造の平坦化と最終不動態化のための層２４２として適用され得る。この構造は、必要に応じて、はんだボール２５０などを提供するボール配置技術を使用して、ボールグリッドアレイ（ＢＧＡ）で終端され得る。はんだボール２５０は、共晶のすず−鉛（ＳｎＰｂ）を含むことができるが、望むなら、無鉛（Ｐｂ）とされ得る。

次に図３を参照すると、本発明対象による例示的なフィルタ３００が、その概して上部の、ある程度傾斜した概略図で示されていて、それは図１を参照して前述したような、複数の代表的なプレーナインダクタ３３０、３３２、３３４を採用している。帯域通過フィルタおよび帯域消去フィルタ、ならびに他のフィルタタイプやそれらの組合せを含めて、様々なフィルタが、本プレーナインダクタ技術を使用して設計され得るため、図３に示されている例示的なフィルタ３００は代表的なものにすぎず、どの特定のタイプのフィルタをも具体的に示すことは意図されていないことを銘記されたい。

図３に示されているように、例示的なフィルタ３００は、（それだけには限らないが）絶縁基板３１０上に例示的なコンデンサ要素３４０、３４２、３４４に沿って載置された複数の例示的なプレーナインダクタ３３０、３３２、３３４を含めて、無線周波数（ＲＦ）フィルタに対応することができる。一例示的な構成では、そのような絶縁基板３１０は、ガラス基板に対応することができるが、特定の設計の考慮すべき点を満たすための必要に応じて、当然ながら、非限定の諸例として、Ｓｉ、Ａｌ₂Ｏ₃、ガラス−セラミックウェハ、石英、高抵抗Ｓｉ、酸化マグネシウム、サファイア、カプトン（Ｋａｐｔｏｎ）、ポリイミド膜、テフロン（登録商標）シート、フロロポリマーラミネート、ＦＲ−４ラミネート、ＢＴラミネート、またはシアン酸エステルラミネートを含めて、任意の数の他の材料が、基板３１０ならびに図１に示されている基板１１０用に使用され得る。

この時点で、本開示の原理考察は、上述したものなど、表面材料上にプレーナインダクタを設けることに関するが、本技術は、そのように限定されず、したがって、等価な機能を有するプリント回路配線板に適用され得ることに留意されたい。フィルタ３００に対する入力／出力接続は、図１を参照して前述したように、ボールグリッドアレイ（ＢＧＡ）の一部分など、はんだボール３５０、３５２により実施され得る。図３の例示的なはんだボール３５０、３５２、ならびに図１の１５０、１５２、１５４で表されているものは、任意の具体的に生産されるデバイスの意図される用途に適切である場合、無鉛となるように選択され得る。当然ながら、非限定の諸例として、はんだペーストスクリーン印刷、はんだめっき、はんだジェット、金ボールバンプ、そして銅スタブバンプを含めて、代替の方法がはんだボールプロセスの代わりに使用され得る。さらに、本技術は、ボールグリッドアレイ（ＢＧＡ）形式に限定されず、表面実装（ＳＭＴ）形式で適用され、その結果、単一の受動構成部品、すなわち発明者らの本文脈においてはプレーナインダクタがＢＧＡまたはＳＭＴとして設けられ、終端され得ることに留意されたい。

小型の集積無線周波数（ＲＦ）デバイスの設計では、本開示による構成部品間の寄生結合が重要な役割を果たす。当業者には理解されるように、そのような様々な構成部品の値および配置は、所望のフィルタ伝達関数に合うように調整され得る。さらに、共振回路間の接地トレース３６０は、所望のフィルタパラメータを達成する上で重要な役割を有する。

本技術の一般的な例として、プレーナインダクタは、本明細書で開示されている設計原理を使用して構築されている。２．４ｍｍ×２．１ｍｍチップ上に作製されたプレーナインダクタは、６０を超える測定Ｑと共に１８ｎＨのインダクタンス値を生み出すことが判明している。

図４ａおよび図４ｂに関して、本技術に従って設けられたプレーナインダクタを使用して構築され得る集積プレーナデバイス（ＩＰＤ）の例示的な構成が示されている。図４ａおよび図４ｂは、それぞれ、本技術による１つ以上の構成部品の組込みに従って構築され得る例示的な楕円帯域通過フィルタ実施例に対応する例示的な集積プレーナデバイス（ＩＰＤ）の、おおまかなレイアウト概略図４００、および代表的な回路図４１０を示す。図４ａの中央上部に位置して顕著にわかるように、インダクタＬ３は、そのようなフィルタの一部分として示されている。インダクタＬ３は、図１および図２に関連して前述した本技術に従って構築され得る。そのような例示的な構成では、インダクタＬ３は、７ｎＨインダクタに対応する。本技術に従ってインダクタＬ３を構築することは、「Ｑ」を著しく増大し、したがって、従来のプレーナインダクタ構築方法を使用して得ることが可能なものよりも回路動作パラメータを改善する機会を提供する。

さらに、図４ａおよび図４ｂによって表されたそのような例示的な構成では、付加的な例示的なインダクタＬ１およびＬ２が、そのような例示的な特定の構成に含まれ、それぞれ１．１３ｎＨに対応するインダクタ値が備えられることが可能になる。同様に、例示的なコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５のそれぞれは、そのような例示的な実施形態に従って設けられ、それらは例示的な指定されたキャパシタンス値を有することが可能になる。たとえば、図４ｂによって示されているように、Ｃ１およびＣ４は、それぞれ９．９ｐＦの値を備えることができ、一方、Ｃ２およびＣ５は、それぞれ３．１ｐＦの値を備えることができ、また一方、コンデンサＣ３は、０．４ｐＦ値を備える。

本発明対象について、その具体的な諸実施形態を参照して詳しく述べたが、当業者なら、前述を理解したとき、そのような諸実施形態に対する変更もしくは追加、その変形、および／またはその均等物のために本技術を容易に適合させることができることは理解されよう。たとえば、第１および第２のコイル段の位置は、逆転させることができる。さらに、いくつかの、またはすべての端子パッドは、コイルターンによって画定されたエリア内で位置決めされるように構成することができる。さらに、本発明対象は、本プレーナインダクタに関して個々の構成部品として生産されようと、より複雑な集積デバイスまたは組合せの一部として一体化されようと、当業者に周知の特定の実施形態設計技法の実施および（市販のソフトウェアなど）設計支援と共に使用可能であるものとする。たとえば、ＲＦ帯域通過フィルタのための等価の、または代表的な回路解析や、整合ネットワークのモデル化を利用する設計手順を、本発明対象と共に実施することができる。したがって、本開示の範囲は、限定するためのものではなく、例示のためのものであり、本開示は、当業者には容易に明らかとなるように、本発明対象に対するそのような修正、変形、および／または追加を含むことを排除しない。

本技術による例示的なプレーナインダクタの概して上部の、ある程度傾斜した概略図である。図１の一部の例示的なプレーナインダクタ実施形態の横断面図である。本技術に従って構築された複数のプレーナインダクタを用いる例示的なフィルタの概して上部の、ある程度傾斜した概略図である。本技術に従って構築された１つ以上のプレーナインダクタを用いることができる例示的な楕円帯域通過フィルタのレイアウト概略図である。本技術に従って構築された１つ以上のプレーナインダクタを用いることができる例示的な楕円帯域通過フィルタの代表的な回路図である。

符号の説明

１００プレーナインダクタ
１１０基板
１２０第１段
１２２第１のターン
１３０第２段
１３２、１３４ターン

Claims

上部表面と下部表面とを有する基板と、
前記基板の１つの前記表面に対して第１の平面内で構成された、第１の所定の数のターンを有する第１のコイルと、
前記基板の１つの前記表面に対して第２の平面内で構成された、第２の所定の数のターンを有する第２のコイルであって、前記基板の１つの前記表面に直角方向に前記第１のコイルと縦に位置合わせされる第２のコイルとを備えるプレーナインダクタであって、
前記第１の所定の数のターンが、前記第２の所定の数のターンによって占有された平坦エリアに実質的に等しい平坦エリアを占有することを特徴とするプレーナインダクタ。
前記第２の所定の数のターンの数は、前記第１の所定の数のターンの数の２倍であることを特徴とする請求項１に記載のプレーナインダクタ。
前記第１のコイルは、第１の所定の幅を有する導電要素に対応する少なくとも１つのターンを有し、
前記第２のコイルは複数のターンを有し、前記複数のターンのそれぞれは、前記第１の所定の幅の個々の部分に対応する個々の幅を有する個々の平坦導体に対応することを特徴とする請求項１に記載のプレーナインダクタ。
前記個々の部分が等しいことを特徴とする請求項３に記載のプレーナインダクタ。
前記複数のターンは、少なくとも１つのその中央ターンが、前記第１の所定の幅の所定の部分に対応する幅を有して、また前記複数のターンの残りの部分が、前記第１の所定の幅の、徐々に小さくなる所定の部分に対応する幅を有して、構成されることを特徴とする請求項３に記載のプレーナインダクタ。
前記第２のコイルが、前記第１のコイルの上方で、前記第１のコイルとの共通表面に直角方向に縦に位置合わせされることを特徴とする請求項１に記載のプレーナインダクタ。
前記基板は、セラミック材料を含むことを特徴とする請求項１に記載のプレーナインダクタ。
前記基板は、ガラス、ガラス−セラミック、石英、高抵抗Ｓｉ材料のうち１つを含むことを特徴とする請求項１に記載のプレーナインダクタ。
前記基板は、プリント回路板を含むことを特徴とする請求項１に記載のプレーナインダクタ。
前記第１および第２のコイル双方の開始部分および終了部分に関連付けられた終端部と、
前記第２のコイルの中間部分に関連付けられた少なくとも１つの接続点とをさらに備え、
前記第１のコイルと前記第２のコイルが、前記終端部により直列で電気的に接続され、インダクタ中央タップが、前記接続点により提供されることを特徴とする請求項１に記載のプレーナインダクタ。
上部表面と下部表面とを有する基板と、
前記基板によって支持されたコンデンサおよび抵抗のうち１つを含む少なくとも１つの受動デバイスと、
少なくとも１つのプレーナインダクタであって、前記基板の１つの前記表面に対して第１の平面内で支持された、第１の所定の数のターンを有する第１のコイルと、前記基板の１つの前記表面に対して第２の平面内で支持された、第２の所定の数のターンを有する第２のコイルとを備え、前記第２のコイルが、前記基板の１つの前記表面に直角方向に前記第１のコイルと縦に位置合わせされるプレーナインダクタとを備える集積受動デバイスであって、
前記第１の所定の数のターンが、前記第２の平面内で前記第２の所定の数のターンによって占有されたエリアに実質的に等しい前記第１の平面内でのエリアを占有することを特徴とする集積受動デバイス。
前記第１のコイルは、第１の所定の幅を有する導電要素に対応する少なくとも１つのターンを有し、
前記第２のコイルは複数のターンを有し、前記複数のターンのそれぞれは、前記第１の所定の幅の個々の部分に対応する個々の幅を有する個々の平坦導体に対応することを特徴とする請求項１１に記載の集積受動デバイス。
前記複数のターンは、少なくとも１つのその中央ターンが、前記第１の所定の幅の所定の部分に対応する幅を有して、また前記複数のターンの残りの部分が、前記第１の所定の幅の、徐々に小さくなる所定の部分に対応する幅を有して、構成されることを特徴とする請求項１２に記載の集積受動デバイス。
前記第２のコイルが、前記第１のコイルの上方で、前記第１のコイルとの共通表面に直角方向に縦に位置合わせされることを特徴とする請求項１２に記載の集積受動デバイス。
前記第２の所定の数のターンの数は、前記第１の所定の数のターンの数の２倍であることを特徴とする請求項１１に記載の集積受動デバイス。
前記第１および第２のコイル双方の開始部分および終了部分に関連付けられた終端部と、
前記第２のコイルの中間部分に関連付けられた少なくとも１つの接続点とをさらに備え、
前記第１のコイルと前記第２のコイルが、前記終端部により直列で電気的に接続され、インダクタ中央タップが、前記接続点により提供されることを特徴とする請求項１１に記載の集積受動デバイス。
前記少なくとも１つの受動デバイスを前記少なくとも１つのプレーナインダクタに結合し、共振回路、フィルタ、整合ネットワークのうちの１つを含む電気回路を選択的に形成するように構成された、前記基板によって支持された少なくとも１つの導電要素をさらに備えることを特徴とする請求項１１に記載の集積受動デバイス。
前記基板は、セラミック材料を含むことを特徴とする請求項１１に記載の集積受動デバイス。
前記基板は、プリント回路板を含むことを特徴とする請求項１１に記載の集積受動デバイス。
上部表面と下部表面とを有する基板と、
前記基板によって支持された複数のコンデンサと、
前記基板によって支持された複数のインダクタとを備える楕円帯域通過フィルタであって、
前記複数のインダクタの少なくとも１つがプレーナインダクタであり、前記プレーナインダクタが、前記基板の１つの前記表面に対して第１の平面内で支持された、第１の所定の数のターンを有する第１のコイルと、前記基板の１つの前記表面に対して第２の平面内で支持された、第２の所定の数のターンを有する第２のコイルとを備え、前記第２のコイルが、前記基板の１つの前記表面に直角方向に前記第１のコイルと縦に位置合わせされ、前記第１の所定の数のターンが、前記第２の平面内で前記第２の所定の数のターンによって占有されたエリアに実質的に等しい前記第１の平面内でのエリアを占有することを特徴とする楕円帯域通過フィルタ。
前記第１のコイルは、第１の所定の幅を有する導電要素に対応する少なくとも１つのターンを有し、
前記第２のコイルは複数のターンを有し、前記複数のターンのそれぞれは、前記第１の所定の幅の個々の部分に対応する個々の幅を有する個々の平坦導体に対応することを特徴とする請求項２０に記載の楕円帯域通過フィルタ。
前記複数のターンは、少なくとも１つのその中央ターンが、前記第１の所定の幅の所定の部分に対応する幅を有して、また前記複数のターンの残りの部分が、前記第１の所定の幅の、徐々に小さくなる所定の部分に対応する幅を有して、構成されることを特徴とする請求項２０に記載の楕円帯域通過フィルタ。
上部表面と下部表面とを有する基板を準備するステップと、
前記基板の１つの前記表面に対して第１の平面内で構成された、第１の所定の数のターンを有する第１のコイルを形成するステップと、
前記基板の１つの前記表面に対して第２の平面内で構成された、第２の所定の数のターンを有する第２のコイルを形成するステップであって、前記第２のコイルが、前記基板の１つの前記表面に直角方向に前記第１のコイルと縦に位置合わせされるステップと、を含み、
前記第１の所定の数のターンは、位置する前記第２の所定の数のターンによって占有された平坦エリアに実質的に等しい平坦エリアを占有するように位置することを特徴とする高Ｑを有するプレーナインダクタを生産するための方法。
前記第２の所定の数のターンの数は、前記第１の所定の数のターンの数の２倍であることを特徴とする請求項２３に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記第１のコイルは、第１の所定の幅を有する導電要素に対応する少なくとも１つのターンを有し、
前記第２のコイルは複数のターンを有し、前記複数のターンのそれぞれは、前記第１の所定の幅の個々の部分に対応する個々の幅を有する個々の平坦導体に対応することを特徴とする請求項２３に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記個々の部分が等しいことを特徴とする請求項２５に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記複数のターンは、少なくとも１つのその中央ターンが、前記第１の所定の幅の所定の部分に対応する幅を有して、また前記複数のターンの残りの部分が、前記第１の所定の幅の、徐々に小さくなる所定の部分に対応する幅を有して、構成されることを特徴とする請求項２５に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記第２のコイルが、前記第１のコイルの上方で、前記第１のコイルとの共通表面に直角方向に縦に位置合わせされることを特徴とする請求項２３に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記基板は、セラミック材料を含むことを特徴とする請求項２３に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記基板は、プリント回路板を含むことを特徴とする請求項２３に記載の高Ｑを有するプレーナインダクタを生産するための方法。
前記第１および第２のコイル双方の開始部分および終了部分に関連付けられた終端部を準備するステップであって、前記終端部が、前記第１のコイルと前記第２のコイルを直列で電気的に接続するステップと、
前記接続点でインダクタ中央タップを提供するために、前記第２のコイルの中間部分に関連付けられた少なくとも１つの接続点を準備するステップとをさらに含むことを特徴とする請求項２３に記載の高Ｑを有するプレーナインダクタを生産するための方法。
上部表面と下部表面とを有する基板を準備するステップと、
コンデンサおよび抵抗のうち１つを備える、前記基板によって支持された少なくとも１つの受動デバイスを準備するステップと、
高Ｑを有する少なくとも１つのプレーナインダクタを形成するステップであって、前記プレーナインダクタが、前記基板の１つの前記表面に対して第１の平面内で支持された、第１の所定の数のターンを有する第１のコイルと、前記基板の１つの前記表面に対して第２の平面内で支持された、第２の所定の数のターンを有する第２のコイルとを備え、前記第２のコイルが、前記基板の１つの前記表面に直角方向に前記第１のコイルと縦に位置合わせされるステップと、を含み、
前記第１の所定の数のターンが、前記第２の平面内で位置する前記第２の所定の数のターンによって占有されたエリアに実質的に等しい前記第１の平面内でのエリアを占有するように位置することを特徴とする集積受動デバイスを形成するための方法。
前記第１のコイルは、第１の所定の幅を有する導電要素に対応する少なくとも１つのターンを有し、
前記第２のコイルは複数のターンを有し、前記複数のターンのそれぞれは、前記第１の所定の幅の個々の部分に対応する個々の幅を有する個々の平坦導体に対応することを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。
前記複数のターンは、少なくとも１つのその中央ターンが、前記第１の所定の幅の所定の部分に対応する幅を有して、また前記複数のターンの残りの部分が、前記第１の所定の幅の、徐々に小さくなる所定の部分に対応する幅を有して、構成されることを特徴とする請求項３３に記載の集積受動デバイスを形成するための方法。
前記第２のコイルが、前記第１のコイルの上方で、前記第１のコイルとの共通表面に直角方向に縦に位置合わせされるように位置することを特徴とする請求項３３に記載の集積受動デバイスを形成するための方法。
前記第２の所定の数のターンの数は、前記第１の所定の数のターンの数の２倍であることを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。
前記第１および第２のコイル双方の開始部分および終了部分に関連付けられた終端部を準備するステップであって、前記終端部が、前記第１のコイルと前記第２のコイルを直列で電気的に接続するステップと、
前記接続点でインダクタ中央タップを提供するために、前記第２のコイルの中間部分に関連付けられた少なくとも１つの接続点を準備するステップとをさらに含むことを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。
前記少なくとも１つの受動デバイスを前記少なくとも１つのプレーナインダクタに結合し、共振回路、フィルタ、整合ネットワークのうちの１つを含む電気回路を選択的に形成するように構成された、前記基板によって支持された少なくとも１つの導電要素を準備するステップをさらに含むことを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。
前記基板は、セラミック材料を含むことを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。
前記基板は、プリント回路板を含むことを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。
前記基板によって支持された複数のコンデンサを準備するステップと、前記少なくとも１つのプレーナインダクタに加えて、前記基板によって支持された複数のインダクタを準備するステップとをさらに含み、前記コンデンサと前記インダクタのすべてが楕円帯域通過フィルタを形成するように選択的に構成されることによって楕円帯域通過フィルタを提供することをさらに含むことを特徴とする請求項３２に記載の集積受動デバイスを形成するための方法。