JP2006332385A - 半導体装置の実装方法および実装装置 - Google Patents

半導体装置の実装方法および実装装置 Download PDF

Info

Publication number
JP2006332385A
JP2006332385A JP2005154763A JP2005154763A JP2006332385A JP 2006332385 A JP2006332385 A JP 2006332385A JP 2005154763 A JP2005154763 A JP 2005154763A JP 2005154763 A JP2005154763 A JP 2005154763A JP 2006332385 A JP2006332385 A JP 2006332385A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
printed circuit
electrode pad
solder paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005154763A
Other languages
English (en)
Inventor
Shigeji Oida
成志 老田
Takahiro Nakano
高宏 中野
Toshiyuki Nakazawa
利行 仲澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005154763A priority Critical patent/JP2006332385A/ja
Publication of JP2006332385A publication Critical patent/JP2006332385A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 半導体装置の変形やプリント基板の変形が大きな量であった場合でも、半導体装置の外部リードとプリント基板の電極パッドとを良好に接続することができる半導体装置の実装方法を提供する。
【解決手段】 プリント基板4に設けられた外部リード接続用の複数の電極パッド3を、その実装面の面積が少なくとも一部の電極パッド3が異なるように形成し、プリント基板4の各電極パッド3に対して、略同じ量のはんだペースト5を供給することで、はんだペースト5が溶融した際に、実装面の面積が小さい電極パッド3ほど、はんだペースト5が高くなるようにした。これにより、リフロー工程時で熱的変形によってプリント基板4の電極パッド3と外部リード2の実装面2aとが大きく離間するおそれがある場所でも、半導体装置1の外部リード2の実装面2aをはんだペースト5に確実に接触させることができる。
【選択図】 図1

Description

本発明は、外部リード付きの半導体装置の実装方法および実装装置に関するものである。
小型機器の軽薄短小化に伴い、半導体装置自身の薄型化が進むと同時に、その半導体装置を実装するためのプリント基板も薄型化、多層化が望まれている。半導体装置をプリント基板に実装する場合、一般的にはリフロー工法が用いられることが多い。
以下、リフロー工程中の従来の半導体装置の実装工程での課題点について、図面を参照しながら説明する。
図7(a)〜(c)は従来の半導体装置の実装方法の各工程の流れを概略的に示す図である。図7(a)に示すように、まずプリント基板11上に設けられた電極パッド(図示せず)にはんだペースト12を塗布し(はんだ印刷工程)、次に、図7(b)に示すように、半導体素子(図示せず)が樹脂封止されて内蔵された半導体装置13を準備してプリント基板11に載置し(マウント工程)、この後、図7(c)に示すように、プリント基板11や半導体装置13を含む全体を高温加熱してはんだペースト12を溶融し、その後冷却することではんだペースト12を固形化させる(リフロー工程)。これら一連の工程を順次行うことにより、半導体装置13内に設けられている半導体素子の電極パッドと電気的に導通している外部リード14は、はんだペースト12によりプリント基板11と電気的に接続されることになる。なお、15は半導体装置13の熱硬化性樹脂部である。
この半導体装置13の外部リード14の最下面は一般的に実装面14aと呼ばれ、図8に示すように、この実装面14aの平坦性を示すコプラナリティ(平坦度)17は、通常、数十〜百μm前後の範囲となるように、外部リード14が形成されている。
前記リフロー工程においては、25℃前後の常温から250℃の高温に至るまでの過程において、半導体装置13およびプリント基板11ともに様々な負荷がかかっており、すなわち鉄や銅をベースにした外部リード14と熱硬化性樹脂部15との熱膨張係数の違いによる半導体装置13の変形があり、一方で薄型化多層化されたプリント基板11の変形があるため、その相乗作用により外部リード14の実装面14aとはんだペースト12とが接触できずにお互いに離反して、所謂はんだオープン不良の発生を招くことがある。つまり常温環境にある状態において、半導体装置13のコプラナリティ17およびプリント基板11の平坦性のいずれを厳密に管理できたとしても、高温環境に曝されれば全く意味の無いものになり、実装オープン不良が発生してしまうことになる。
これに対処するものとして、図9に示すように、半導体装置20の外部リード21に柔軟性を持たせる構造(図9に示す外部リード21では湾曲部22を形成して柔軟性を持たせている)が例えば特許文献1等で述べられている。
特開平9−246452号公報
しかしながら、半導体装置20の外部リード21に湾曲部22を形成するなどして柔軟性を持たせる従来の方法では、半導体装置20の変形やプリント基板の変形が小さな量である場合には対応できるが、変形量が過大である場合には、これらの半導体装置20の変形やプリント基板の変形には対応できないおそれがあった。
本発明は、上記課題を解決するもので、半導体装置の変形やプリント基板の変形が大きな量であった場合でも、半導体装置の外部リードとプリント基板の電極パッドとを良好に接続することができる半導体装置の実装方法および実装装置を提供することを目的とする。
前記従来の課題を解決するために、本発明は、半導体素子と電気的に導通した外部リードを有する半導体装置をプリント基板に実装させ、外部リードの実装面とプリント基板の電極パッドとをはんだペーストにより接続させる半導体装置の実装方法であって、プリント基板に設けられた外部リード接続用の複数の電極パッドを、その実装面の面積が少なくとも一部の電極パッドが異なるように形成し、プリント基板の各電極パッドに対して、略同じ量のはんだペーストを供給することで、はんだペーストが溶融した際に、実装面の面積が小さい電極パッドほど、はんだペーストが高くなるようにすることを特徴とする。
より具体的には、リフロー工程での半導体装置およびプリント基板の熱的変形を予測し、リフロー工程において、プリント基板の電極パッドと外部リードの実装面とが大きく離間する場所の電極パッドについてはその実装面の面積が小さくなるように形成し、プリント基板の電極パッドと外部リードの実装面との離間距離が小さい場所の電極パッドについてはその実装面の面積が大きくなるように形成する。
また、本発明の半導体装置の実装装置は、半導体素子と電気的に導通した外部リードを有する半導体装置がプリント基板に実装され、外部リードの実装面とプリント基板の電極パッドとがはんだペーストにより接続された半導体装置の実装装置であって、リフロー工程時において接続対象の外部リードの実装面との離間距離が大きくなる電極パッドの実装面の面積が、接続対象の外部リードの実装面との離間距離が小さい電極パッドの実装面の面積よりも大きく形成されていることを特徴とする。
この方法ならびに構成により、リフロー工程時での半導体装置およびプリント基板の熱的変形によってプリント基板の電極パッドと外部リードの実装面とが大きく離間する場所では、はんだペーストが溶融した際に、前記場所のはんだペーストが高くなるので、半導体装置の外部リードの実装面をはんだペーストに確実に接触させることができて、はんだペーストを介して半導体装置の外部リードとプリント基板の電極パッドとを良好に接続することができる。
また、本発明は、半導体素子と電気的に導通した外部リードを有する半導体装置をプリント基板に実装させ、外部リードの実装面とプリント基板の電極パッドとをはんだペーストにより接続させる半導体装置の実装方法であって、プリント基板に設けられた外部リード接続用の複数の電極パッドをその実装面の面積が略同じとなるように形成し、プリント基板の各電極パッドに対して、はんだペーストを少なくとも一部が異なる量となるように供給することで、はんだペーストが溶融した際に、はんだペーストの供給量が多い電極パッドほど、はんだペーストが高くなるようにすることを特徴とする。
より具体的には、リフロー工程での半導体装置およびプリント基板の熱的変形を予測し、リフロー工程において、プリント基板の電極パッドと外部リードの実装面とが大きな離間寸法を生じると推測される場所のマスクの開口部についてはその開口面積が大きくなる、またはその厚みが大きくなるように形成し、プリント基板の電極パッドと外部リードの実装面との離間寸法が小さいと推測される場所のマスクの開口部についてはその開口面積が小さくなる、またはその厚みが小さくなるように形成する。
この方法により、リフロー工程時での半導体装置およびプリント基板の熱的変形によってプリント基板の電極パッドと外部リードの実装面とが大きく離間すると推測される場所では、マスクの開口部の開口面積が大きい、またはその厚みが大きいマスクを用いることにより、この場所のはんだペーストの供給量が多くなるので、はんだペーストが溶融した際に、前記場所のはんだペーストが高くなり、半導体装置の外部リードの実装面をはんだペーストに確実に接触させることができて、はんだペーストを介して半導体装置の外部リードとプリント基板の電極パッドとを良好に接続することができる。
以上のように本発明を用いることで、半導体装置の外部リードを確実にはんだペーストと接触させることができて、はんだペーストを介して半導体装置の外部リードとプリント基板の電極パッドとを良好に接続することができるので、この結果、いわゆるオープン不良が発生することを防止することができ、実装工程での信頼性を向上させることができる。
以下、本発明の実施の形態に係る半導体装置の実装方法および実装装置について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の第1の実施の形態に係る半導体装置の実装装置を側面から見た側面図である。図1に示すように、半導体装置1の側面から外部リード2が突出しており、前記外部リード2と対向した位置に、複数の電極パッド3を有するプリント基板4が配設されている。プリント基板4の電極パッド3上にははんだペースト5が塗布されており、このあとのリフロー工程で外部リード2と電極パッド3ははんだペースト5を介して金属間結合により電気的に接続されることになる。なお、図1における6は半導体装置1の熱硬化性樹脂部、2aは外部リード2の実装面、7はプリント基板4のレジストである。
図2は図1における点線部の拡大図であり、図2(a)ははんだペースト5が溶融する前の状態、図2(b)はリフロー工程における高温過熱によりはんだペースト5が溶融した後の状態をそれぞれ示している。図2(a)に示すように、プリント基板4の各電極パッド3に対して、はんだペースト5はいずれも同じ量が塗布される。一方、電極パッド3は、その実装面の面積が互いに異なるように形成されており、例えば一部のみ面積が小さく形成されている。
ここで、電極パッド3の実装面の面積が異なるように形成されている理由ならびに具体的構成を以下に述べる。
図3はリフロー工程での高温加熱時の半導体装置の実装装置を側面から見た側面図である。リフロー工程においては高温に加熱するため、この高温加熱時には半導体装置1の本体(熱硬化性樹脂部6)自身が反ったり、プリント基板4が反ることがある。これは外部リード2を構成する金属フレームと半導体装置1の本体を包む熱硬化性樹脂部6との熱膨張係数の違いから起こる現象であったり、プリント基板4の厚みやプリント基板4を構成する各層の物性の違いから起こる現象であったりする。この現象に対応すべく、このような現象に影響される、図3に示すような高温加熱時での半導体装置1およびプリント基板4の熱的変形の状態(図3においては、半導体装置1が中央側が盛り上がるように変形している場合を示しているが、これに限るものでないことはもちろんである)を、同様な材質ならびに構造の半導体装置1およびプリント基板4のサンプルを用いて予め調べておく。そして、図1〜図3に示すように、半導体装置1の外部リード2が実装されるプリント基板4の各電極パッド3を、リフロー工程時において接続対象の外部リード2の実装面2aとの離間距離が大きくなると推測される電極パッド3の実装面の面積が、接続対象の外部リード2の実装面2aとの離間距離が小さい電極パッド3の実装面の面積よりも大きくなるように形成されている。
このように、プリント基板4の各電極パッド3に対して、はんだペースト5はいずれも同じ量が塗布されている一方、電極パッド3が、その実装面の面積が互いに異なるように形成されている状態で、高温に加熱されてリフロー工程が行われると、図2(b)に示すように、はんだペースト5が溶融するとはんだ高さに違いが現れる。はんだペースト5は電極パッド3上では濡れ拡がるがそれ以外の部分であるプリント基板4のレジスト7上では離反する特性があるためであり、電極パッド3の面積が広ければ(大きければ)はんだペースト5の高さは低くなり、逆に電極パッド3の面積が狭ければ(小さければ)はんだペースト5の高さは高くなる傾向になる。
図3に示すように、リフロー工程での高温加熱時においては、半導体装置1の本体自身が反ったり、プリント基板4が反ることがある。しかしながら本発明の半導体装置の実装方法を用いれば、半導体装置1やプリント基板4の変形があった場合でも、プリント基板4の上の電極パッド3の面積を操作することにより、外部リード2との接続が容易になる。すなわち、リフロー工程時での半導体装置1およびプリント基板4の熱的変形によってプリント基板4の電極パッド3と外部リード2の実装面2aとが大きく離間すると推測される場所では、はんだペースト5が溶融した際にこのはんだペースト5の高さが高くなり、半導体装置1の外部リード2の実装面2aとはんだペースト5とが確実に接触する。また、プリント基板4の電極パッド3と外部リード2の実装面2aとがあまり離間しないと推測される場所では、はんだペースト5が溶融した際にこのはんだペースト5の高さが低いが、上記したように、この場所では外部リード2の実装面2aとはんだペースト5との離間距離が小さい(または接触して全くない)ため、この場所においても半導体装置1の外部リード2の実装面2aとはんだペースト5とは接触する。したがって、はんだペースト5を介して半導体装置1の外部リード2とプリント基板の電極パッドとが良好に接続され、いわゆるオープン不良が発生することを防止することができて、実装歩留まりや実装工程での信頼性を向上させることができる。
(実施の形態2)
図4は本発明の第2の実施の形態に係る半導体装置の実装装置を側面から見た側面図である。図4に示すように、半導体装置1の側面から外部リード2が突出しており、前記外部リード2と対向した位置に、複数の電極パッド3を有するプリント基板4が配設されている。プリント基板4の電極パッド3上にははんだペースト5が塗布されており、このあとのリフロー工程で外部リード2と電極パッド3ははんだペースト5を介して金属間結合により電気的に接続されることになる。なお、図1における6は半導体装置1の熱硬化性樹脂部、2aは外部リード2の実装面、7はプリント基板4のレジストである。
図5は図4における点線部の拡大図であり、図5(a)ははんだペースト5が溶融する前の状態、図5(b)はリフロー工程における高温過熱によりはんだペースト5が溶融した後の状態をそれぞれ示している。図5(a)に示すように、この半導体装置の実装装置では、プリント基板4に設けられた外部リード接続用の複数の電極パッド3がその実装面の面積が略同じとなるように形成されている一方、はんだペースト5の供給工程において、各電極パッド3に供給されるはんだペースト5が少なくとも一部が異なる量となるように塗布される。
ここで、各電極パッド3に供給されるはんだペースト5の量が異なる理由、ならびに量を異ならせて供給する方法について以下に具体的に述べる。
図6はリフロー工程での高温加熱時の半導体装置の実装装置を側面から見た側面図である。リフロー工程においては高温に加熱するため、この高温加熱時には半導体装置1の本体(熱硬化性樹脂部6)自身が反ったり、プリント基板4が反ることがある。これは外部リード2を構成する金属フレームと半導体装置1の本体を包む熱硬化性樹脂部6との熱膨張係数の違いから起こる現象であったり、プリント基板4の厚みやプリント基板4を構成する各層の物性の違いから起こる現象であったりする。この現象に対応すべく、このような現象に影響される、図6に示すような高温加熱時での半導体装置1およびプリント基板4の熱的変形の状態(図6においては、半導体装置1が中央側が盛り上がるように変形している場合を示しているが、これに限るものでないことはもちろんである)を、同様な材質ならびに構造の半導体装置1およびプリント基板4のサンプルを用いて予め調べておく。そして、図4〜図6に示すように、リフロー工程時において接続対象の外部リード2の実装面2aとの離間距離が大きくなる電極パッド3に対応するはんだペースト5の量が、接続対象の外部リード2の実装面2aとの離間距離が小さい電極パッド3に対応するはんだペースト5の量よりも多くなるように、はんだペースト5を供給する。
さらに具体的には、はんだペースト5の供給動作は、プリント基板4上に、開口部が形成されたマスク(図示せず)を載せてはんだペースト5が塗布されることで行われ、各電極パッド3に対応するマスクの開口部が、プリント基板4の電極パッド3と外部リード2の実装面2aとが大きな隙間寸法を生じると推測される場所については、その開口面積が大きくなるように形成され、プリント基板4の電極パッド3と外部リード2の実装面2aとの隙間寸法が小さいと推測される場所のマスクの開口部についてはその開口面積が小さくなるように形成されている。なお、このマスクの厚みは均一である。したがって、このマスクを用いてプリント基板4の電極パッド3上にはんだペースト5を塗布すると、図5(a)に示すように、プリント基板4の電極パッド3と外部リード2の実装面2aとが大きな隙間寸法を生じると推測される場所については、広い面積の、すなわち多くの量のはんだペースト5が塗布され、また、プリント基板4の電極パッド3と外部リード2の実装面2aとの隙間寸法が小さいと推測される場所については、狭い面積の、すなわち少ない量のはんだペースト5が塗布される。
このように、プリント基板4の各電極パッド3の実装面の面積が同じである一方、各電極パッド3に供給されたはんだペースト5の量が互いに異なっている状態で、高温に加熱されてリフロー工程が行われると、図5(b)に示すように、はんだペースト5が溶融するとはんだ高さに違いが現れる。はんだペースト5は電極パッド3上では濡れ拡がるがそれ以外の部分であるプリント基板4のレジスト7上では離反する特性があるため、はんだペースト5の量が多ければ、はんだペースト5の高さは高くなり、逆にはんだペースト5の量が少なければ、はんだペースト5の高さは低くなる傾向になる。
図6に示すように、リフロー工程での高温加熱時においては、半導体装置1の本体自身が反ったり、プリント基板4が反ることがある。しかしながら本発明の半導体装置の実装方法を用いれば、半導体装置1やプリント基板4の変形があった場合でも、プリント基板4の電極パッド3上のはんだペースト5の量を操作することにより、外部リード2との接続が容易になる。すなわち、リフロー工程時での半導体装置1およびプリント基板4の熱的変形によってプリント基板4の電極パッド3と外部リード2の実装面2aとが大きく離間すると推測される場所では、図5(b)に示すように、はんだペースト5が溶融した際にこのはんだペースト5の高さが高くなり、半導体装置1の外部リード2の実装面2aとはんだペースト5とが確実に接触する。また、プリント基板4の電極パッド3と外部リード2の実装面2aとがあまり離間しないと推測される場所では、はんだペースト5が溶融した際にこのはんだペースト5の高さが低いが、上記したように、この場所では外部リード2の実装面2aとはんだペースト5との離間距離が小さい(または接触して全くない)ため、この場所においても半導体装置1の外部リード2の実装面2aとはんだペースト5とは接触する。したがって、はんだペースト5を介して半導体装置1の外部リード2とプリント基板の電極パッドとが良好に接続され、いわゆるオープン不良が発生することを防止することができて、実装歩留まりや実装工程での信頼性を向上させることができる。
なお、上記のように開口部の開口面積が異なるマスクに代えて、以下のように各開口部における厚みが異なるマスクを用いてもよい。すなわち、このマスクにおいては、各開口部の開口面積は略同一であるが、各開口部箇所での厚みが異なるように形成されており、、リフロー工程において、プリント基板4の電極パッド3と外部リード2の実装面2aとが大きく離間すると推測される場所のマスクの厚みが大きくなるように形成され、プリント基板4の電極パッド3と外部リード2の実装面2aとの離間寸法が小さいと予測される場所のマスクの開口部についてはその開口部箇所の厚みが小さくなるように形成されている。
このマスクを用いても、リフロー工程時において接続対象の外部リード2の実装面2aとの離間距離が大きくなると推測される電極パッド3に対応するはんだペースト5の量が、接続対象の外部リード2の実装面2aとの離間距離が小さいと推測される電極パッド3に対応するはんだペースト5の量よりも多くなり、上記のように開口部の開口面積が異なるマスクを用いた場合と同様な作用効果を得ることができる。
なお、上記したように、はんだペースト5の塗布量を操作する方法としては、はんだ印刷工程で使用する金属マスクの開口寸法を操作する方法のほかに、所望する箇所のみ金属マスクの厚みを厚くする方法などがあるが、この開口寸法や厚みについては、配線ルールや使用するはんだペースト5の粒径などの物性などを鑑みながら検討することが望ましい。
以上のように、本発明の半導体装置の実装方法は、加熱時に変形し易い半導体装置やプリント基板が設けられている実装装置に対して、実装歩留まりを向上させる手段として有用である。
本発明の第1の実施の形態に係る半導体装置の実装装置の側面図 図1における点線部の拡大図であり、(a)ははんだペーストが溶融する前の状態、(b)はリフロー工程における高温過熱によりはんだペーストが溶融した後の状態 リフロー工程での高温加熱時の半導体装置の実装装置の側面図 本発明の第2の実施の形態に係る半導体装置の実装装置の側面図 図4における点線部の拡大図であり、(a)ははんだペーストが溶融する前の状態、(b)はリフロー工程における高温過熱によりはんだペーストが溶融した後の状態 リフロー工程での高温加熱時の半導体装置の実装装置の側面図 (a)〜(c)はそれぞれ従来の基板実装方法の各工程の流れを概略的に示す側面図 従来の半導体装置の側面図 その他の従来の半導体装置の簡略的な断面図
符号の説明
1 半導体装置
2 外部リード
2a 実装面
3 電極パッド
4 プリント基板
5 はんだペースト
6 熱硬化性樹脂部
7 レジスト

Claims (8)

  1. 半導体素子と電気的に導通した外部リードを有する半導体装置をプリント基板に実装させ、外部リードの実装面とプリント基板の電極パッドとをはんだペーストにより接続させる半導体装置の実装方法であって、プリント基板に設けられた外部リード接続用の複数の電極パッドを、その実装面の面積が少なくとも一部の電極パッドが異なるように形成し、プリント基板の各電極パッドに対して、略同じ量のはんだペーストを供給することで、はんだペーストが溶融した際に、実装面の面積が小さい電極パッドほど、はんだペーストが高くなるようにすることを特徴とする半導体装置の実装方法。
  2. リフロー工程での半導体装置およびプリント基板の熱的変形を予測し、リフロー工程において、プリント基板の電極パッドと外部リードの実装面とが大きく離間すると推測される場所の電極パッドについてはその実装面の面積が小さくなるように形成し、プリント基板の電極パッドと外部リードの実装面との離間距離が小さいと推測される場所の電極パッドについてはその実装面の面積が大きくなるように形成することを特徴とする請求項1記載の半導体装置の実装方法。
  3. 半導体素子と電気的に導通した外部リードを有する半導体装置がプリント基板に実装され、外部リードの実装面とプリント基板の電極パッドとがはんだペーストにより接続された半導体装置の実装装置であって、リフロー工程時において接続対象の外部リードの実装面との離間距離が大きくなる電極パッドの実装面の面積が、接続対象の外部リードの実装面との離間距離が小さい電極パッドの実装面の面積よりも大きく形成されていることを特徴とする半導体装置の実装装置。
  4. 半導体素子と電気的に導通した外部リードを有する半導体装置をプリント基板に実装させ、外部リードの実装面とプリント基板の電極パッドとをはんだペーストにより接続させる半導体装置の実装方法であって、プリント基板に設けられた外部リード接続用の複数の電極パッドをその実装面の面積が略同じとなるように形成し、プリント基板の各電極パッドに対して、はんだペーストを少なくとも一部が異なる量となるように供給することで、はんだペーストが溶融した際に、はんだペーストの供給量が多い電極パッドほど、はんだペーストが高くなるようにすることを特徴とする半導体装置の実装方法。
  5. はんだペーストを塗布するためのマスクの開口面積を異ならせることにより、各電極パッドに対するはんだペーストの供給量を調整することを特徴とする請求項4に記載の半導体装置の実装方法。
  6. リフロー工程での半導体装置およびプリント基板の熱的変形を予測し、リフロー工程において、プリント基板の電極パッドと外部リードの実装面とが大きな離間寸法を生じると推測される場所のマスクの開口部についてはその開口面積が大きくなるように形成し、プリント基板の電極パッドと外部リードの実装面との離間寸法が小さいと推測される場所のマスクの開口部についてはその開口面積が小さくなるように形成することを特徴とする請求項5記載の半導体装置の実装方法。
  7. はんだペーストを塗布するためのマスクの厚みを異ならせることにより、各電極パッドに対するはんだペーストの供給量を調整することを特徴とする請求項4に記載の半導体装置の実装方法。
  8. リフロー工程での半導体装置およびプリント基板の熱的変形を予測し、リフロー工程において、プリント基板の電極パッドと外部リードの実装面とが大きな離間寸法を生じると推測される場所のマスクの開口部についてはその開口部箇所の厚みが大きくなるようにマスクを形成し、プリント基板の電極パッドと外部リードの実装面との離間寸法が小さいと推測される場所のマスクの開口部についてはその開口部箇所の厚みが小さくなるようにマスクを形成することを特徴とする請求項7記載の半導体装置の実装方法。
JP2005154763A 2005-05-27 2005-05-27 半導体装置の実装方法および実装装置 Pending JP2006332385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005154763A JP2006332385A (ja) 2005-05-27 2005-05-27 半導体装置の実装方法および実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005154763A JP2006332385A (ja) 2005-05-27 2005-05-27 半導体装置の実装方法および実装装置

Publications (1)

Publication Number Publication Date
JP2006332385A true JP2006332385A (ja) 2006-12-07

Family

ID=37553750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154763A Pending JP2006332385A (ja) 2005-05-27 2005-05-27 半導体装置の実装方法および実装装置

Country Status (1)

Country Link
JP (1) JP2006332385A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129193A1 (en) * 2012-02-28 2013-09-06 Canon Kabushiki Kaisha Printed circuit board and method of mounting components on the printed circuit board
JP2014216615A (ja) * 2013-04-30 2014-11-17 キヤノン株式会社 電子部品の実装方法、回路基板及び画像形成装置
JP2018101806A (ja) * 2018-03-09 2018-06-28 キヤノン株式会社 回路基板、光学センサ、画像形成装置及び実装方法
CN110300494A (zh) * 2018-02-03 2019-10-01 李湛明 半导体器件及其封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129193A1 (en) * 2012-02-28 2013-09-06 Canon Kabushiki Kaisha Printed circuit board and method of mounting components on the printed circuit board
US9345133B2 (en) 2012-02-28 2016-05-17 Canon Kabushiki Kaisha Printed circuit board and method of mounting components on the printed circuit board
JP2014216615A (ja) * 2013-04-30 2014-11-17 キヤノン株式会社 電子部品の実装方法、回路基板及び画像形成装置
CN110300494A (zh) * 2018-02-03 2019-10-01 李湛明 半导体器件及其封装方法
CN110300494B (zh) * 2018-02-03 2022-05-24 苏州量芯微半导体有限公司 半导体器件及其封装方法
JP2018101806A (ja) * 2018-03-09 2018-06-28 キヤノン株式会社 回路基板、光学センサ、画像形成装置及び実装方法

Similar Documents

Publication Publication Date Title
JP5093235B2 (ja) 電子部品装置およびその製造方法
CN1937887B (zh) 用于减小基板翘曲的结构及方法
JP2001196496A (ja) 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US8163643B1 (en) Enhanced pad design for solder attach devices
KR20080030897A (ko) 반도체 장치, 반도체 패키지 및 이들의 제조 방법
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2007281134A (ja) チップ型電子部品、その実装基板及びその実装方法
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
JP2006332385A (ja) 半導体装置の実装方法および実装装置
US7789285B2 (en) Solder printing process to reduce void formation in a microvia
US9815133B2 (en) Method for producing a module
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3913531B2 (ja) スペーサー、及びこれを用いた実装方法
JP4712449B2 (ja) メタルコア回路基板
JP2008098328A (ja) 電子部品の表面実装構造
JP2006319145A (ja) メタルコア回路基板
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2006012943A (ja) 電子装置、及び電子装置の製造方法
JP2017220574A (ja) 電子部品実装基板の製造方法、基板およびメタルマスク
JP4840273B2 (ja) Icチップ実装基板、およびicチップ実装方法
JP2008047825A (ja) 回路基板及びその製造方法、並びに半導体装置及びその製造方法
KR101133126B1 (ko) 반도체 패키지 및 그 제조 방법
JP2023058975A (ja) プリント配線基板
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法