JP2007013116A5 - - Google Patents

Claims (6)

1. 同一基板上に、メモリ部と、周辺回路部とを有し、
   前記メモリ部は、ビット線を構成する第１の導電層と、有機化合物を含む層と、ワード線を構成する第２の導電層との積層構造を有する記憶素子を複数有し、
   前記周辺回路部は、前記有機化合物を含む層と同じ材料を誘電体とする容量素子を有していることを特徴とする半導体装置。
2. 同一基板上に、メモリ部と、周辺回路部とを有し、
   前記メモリ部は、ビット線を構成する第１の導電層と、有機化合物を含む層と、ワード線を構成する第２の導電層との積層構造を有する記憶素子を複数有し、
   前記周辺回路部は、前記有機化合物を含む層と同じ材料を誘電体とする容量素子と、トランジスタと、配線とを有し、
   前記容量素子は、前記トランジスタまたは前記配線の上方に形成されていることを特徴とする半導体装置。
3. 同一基板上に、メモリ部と、周辺回路部とを有し、
   前記メモリ部は、トランジスタと記憶素子と有するメモリセルを複数有し、
   前記記憶素子は、前記トランジスタのソースまたはドレインと電気的に接続された第１の導電層と、有機化合物を含む層と、第２の導電層の積層構造を有し、
   前記周辺回路部は、前記有機化合物を含む層と同じ材料を誘電体とする容量素子を有していることを特徴とする半導体装置。
4. 同一基板上に、メモリ部と、周辺回路部とを有し、
   前記メモリ部は、第１のトランジスタと記憶素子と有するメモリセルを複数有し、
   前記記憶素子は、前記第１のトランジスタのソースまたはドレインと電気的に接続された第１の導電層と、有機化合物を含む層と、第２の導電層との積層構造を有し、
   前記周辺回路部は、前記有機化合物を含む層と同じ材料を誘電体とする容量素子と、第２のトランジスタと、配線とを有し、
   前記容量素子は、前記第２のトランジスタまたは前記配線の上方に形成されていることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１の導電層と前記第２の導電層との間に電圧を印加することで、前記第１の導電層と前記第２の導電層とが短絡することを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記周辺回路部は、共振回路、電源回路、昇圧回路、ＤＡコンバータ、または保護回路を有することを特徴とする半導体装置。