JP2007123330A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007123330A
JP2007123330A JP2005309769A JP2005309769A JP2007123330A JP 2007123330 A JP2007123330 A JP 2007123330A JP 2005309769 A JP2005309769 A JP 2005309769A JP 2005309769 A JP2005309769 A JP 2005309769A JP 2007123330 A JP2007123330 A JP 2007123330A
Authority
JP
Japan
Prior art keywords
solution
sulfuric acid
semiconductor substrate
hydrogen peroxide
spm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005309769A
Other languages
English (en)
Inventor
Junshi O
純志 王
Yuka Hayami
由香 早見
Masatoshi Kousu
雅利 小薄
Masaomi Yamano
雅臣 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005309769A priority Critical patent/JP2007123330A/ja
Priority to US11/446,304 priority patent/US20070093068A1/en
Publication of JP2007123330A publication Critical patent/JP2007123330A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体基板の表面に形成される窒化膜に対するＳＰＭ溶液のエッチングを抑制する。
【解決手段】半導体装置の製造方法は、硫酸および過酸化水素水を含む溶液を加熱し、溶液に所定量の硫酸および所定量の過酸化水素水を所定間隔で補充し、溶液の硫酸を所定の濃度以上に維持し、半導体基板を溶液に浸漬し、半導体基板を洗浄する。また、半導体装置の製造方法は、半導体基板上にレジスト膜を形成し、レジスト膜にレジストパターンを形成し、レジストパターンをマスクとして半導体基板を加工し、硫酸および過酸化水素水を含む溶液を加熱し、溶液に所定量の硫酸および所定量の過酸化水素水を所定間隔で補充し、溶液の硫酸を所定の濃度以上に維持し、半導体基板を溶液に浸漬し、レジストパターンを除去する。
【選択図】図１０

Description

本発明は、半導体装置の製造方法に関する。
近年、ＬＳＩ（Large Scale Integration）の微細化に伴いＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲート長が短くなっている。そのため、短チャネル効果が顕著となり、トランジスタの正常な動作が得られなくなる。そこで、トランジスタを正常に動作させるため、ソース／ドレイン拡散領域をより精度良く形成させる手法が用いられる。まず、ゲート電極の側面にサイドウォールスペーサを形成する。サイドウォールスペーサはＣＶＤ（chemical vapor deposition）−酸化膜（以下、酸化膜とも称する）やＣＶＤ
−窒化膜（以下、窒化膜とも称する）などの膜種が用いられる。そして、ゲート電極の側面にサイドウォールスペーサを形成した後、不純物をイオン注入することによりソース／ドレイン拡散領域を形成する。
ここで、ＭＯＳトランジスタのエクステンション領域にイオン注入する場合、フォトレジスト膜（以下、レジストとも称する）を用いる。そして、濃硫酸と過酸化水素水との混合液であるＳＰＭ（sulfuric acid hydrogen peroxidemixture）溶液を用いてレジストを剥離する。また、サイドウォールを形成する際のドライエッチング処理後に、金属除去処理としてＳＰＭ溶液が用いられる。このように、サイドウォールスペーサを形成する窒化膜が半導体基板の表面にある状態でＳＰＭ溶液を用いた処理が数回行われる。 また、フォトリソグラフィ工程では、窒化膜をパターニングする。このフォトリソグラフィ工程において、現像が終わった段階でパターンに不具合が発生した場合、レジストをＳＰＭ溶液で除去し、もう一度レジスト塗布からやり直すことがある。この場合も、シリコン窒化膜が半導体基板の表面にある状態でＳＰＭ溶液を用いた処理が行われる。なお、下記の特許文献１は、キャパシタに窒化膜を使用した場合のレジスト剥離に関する技術を開示している。また、下記の特許文献２は、硫酸と過酸化水素水の混合液の洗浄方法に関する技術を開示している。
特開２００２−７６２７２号公報 特開２００１−１１８８２１号公報
しかし、上記従来の技術では、半導体基板の表面に形成される窒化膜のＳＰＭ溶液によるエッチングを抑制することができない。本発明の目的は、半導体基板の表面に形成される窒化膜のＳＰＭ溶液によるエッチングを抑制することである。
本発明は前記課題を解決するために、以下の手段を採用した。すなわち、本発明による半導体装置の製造方法は、硫酸および過酸化水素水を含む溶液を加熱するステップと、前記溶液に所定量の硫酸および所定量の過酸化水素水を所定間隔で補充するステップと、前記溶液の硫酸を所定の濃度以上に維持するステップと、半導体基板を前記溶液に浸漬し、前記半導体基板を洗浄するステップとを有する。
本発明によれば、半導体基板の表面に形成される窒化膜に対するＳＰＭ溶液のエッチングを抑制することができる。
以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態という）に係る検出方法について説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
＜発明の骨子＞
以下に、ＳＰＭ溶液を用いたレジスト剥離方法を説明する。まず、硫酸と過酸化水素水を混合する。次に、以下の式（１）で示すように、発熱反応により活性酸素が生成する。Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ＋Ｏ・・・（１）
そして、以下の式（２）で示すように、ペルオキソ一硫酸（Ｈ2 ＳＯ5 ）が生成する。
Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 Ｈ2 ＳＯ5 ＋Ｈ2 Ｏ ・・・（２）
ペルオキソ一硫酸は、以下の式（３）で示すように、Ｈ2 Ｏと反応することにより活性酸素を生成する。
Ｈ2 ＳＯ5 ＋Ｈ2 Ｏ Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ＋Ｏ・・・（３）
また、以下の式（４）で示すように、硫酸と過酸化水素水との混合によりペルオキソ二硫酸（Ｈ2 Ｓ2 Ｏ8 ）が生成される。ペルオキソ二硫酸は酸化剤として作用する。
２Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 →Ｈ2 Ｓ2 Ｏ8 ＋２Ｈ2 Ｏ ・・・・（４）
ペルオキソ二硫酸は、以下の式（５）で示すように、Ｈ2 Ｏと反応することにより活性酸素を生成する。
Ｈ2 Ｓ2 Ｏ8 ＋Ｈ2 Ｏ ２Ｈ2 ＳＯ4 ＋Ｏ・・・（５）
上記に示す反応により活性酸素が生成され、活性酸素等によって有機物であるレジストが分解される。また、ＳＰＭ溶液を用いた洗浄により、半導体基板に付着した有機系のパーティクルと称される微粒子や金属不純物の除去も行われる。
ＳＰＭ溶液中の過酸化水素水は、レジストを分解する際に消費され水となる。またＳＰＭ溶液は高温であり、ＳＰＭ溶液中の過酸化水素水は水と酸素に分解する。そのため、ＳＰＭ溶液中の過酸化水素濃度の低下により、レジスト剥離能力が低下する。レジスト剥離能力の低下を防止するため、過酸化水素水を一定時間間隔でＳＰＭ溶液中に補充することでレジスト剥離能力を維持することができる。
そこで、ＳＰＭ溶液中に過酸化水素水を補充する。しかし、ＳＰＭ溶液中に過酸化水素水を補充した場合、硫酸濃度が時間とともに低下する。窒化膜で形成されたサイドウォールスペーサが半導体基板の表面に存在する場合、ＳＰＭ溶液を用いた処理を行うことによりサイドウォールスペーサの窒化膜がエッチングされる。
図１は、ＳＰＭ溶液中の硫酸濃度と窒化膜エッチング量との関係を示した図である。図１に示すように、ＳＰＭ溶液中の硫酸濃度が上昇した場合、窒化膜に対するエッチング量が低下する。一方、ＳＰＭ溶液中の硫酸濃度が低下した場合、窒化膜に対するエッチング量が上昇する。このようにＳＰＭ溶液中の硫酸濃度により、ＳＰＭ溶液の窒化膜に対するエッチング量が変化する。すなわち、ＳＰＭ溶液中の硫酸濃度が上昇した状態でＳＰＭ溶液を用いた処理を行った場合、サイドウォールスペーサの窒化膜のエッチングは抑制される。一方、ＳＰＭ溶液中の硫酸濃度が低下した状態でＳＰＭ溶液を用いた処理を行った場合、サイドウォールスペーサの窒化膜のエッチングは促進される。
したがって、ＳＰＭ溶液中の硫酸濃度が上昇した場合と低下した場合で、サイドウォールスペーサの膜厚にバラツキが生じる。サイドウォールスペーサの膜厚のバラツキは、半導体基板におけるソース／ドレイン拡散領域の形成に影響を与える。すなわち、半導体基板のソース／ドレインにおける横方向への拡散領域にバラツキが生じ、ゲート（電極）幅に対する空乏層幅がばらつき、トランジスタ性能のバラツキを発生させる原因となる。また、窒化膜のパターニングのやり直しをする際、レジスト剥離にＳＰＭ溶液を使用する。
この窒化膜のパターニングを数回繰り返した場合、窒化膜厚が減少する。窒化膜厚の減少は、窒化膜のパターニングの形成ができなくなる原因となる。
本実施形態では、ＳＰＭ溶液を用いて半導体基板のレジスト剥離処理または洗浄処理を行う工程において、ＳＰＭ溶液に硫酸および過酸化水素水を所定の間隔で補充する。ＳＰＭ溶液に硫酸および過酸化水素水を補充することでＳＰＭ溶液中の硫酸濃度を所定濃度に維持する。ＳＰＭ溶液中の硫酸濃度を所定濃度に維持することにより、ＳＰＭ溶液による半導体基板に形成された窒化膜のエッチングを抑制することができる。ただし、ＳＰＭ溶液による本来の、有機物やパーティクル除去能力を維持するためには、硫酸濃度の上限を９７．４％程度に定めればよい。
以下に、本実施形態の半導体装置の製造方法について、図面を参照して説明する。図２は、本実施形態の半導体装置の製造方法におけるエクステンション領域１３およびポケット領域１２を形成する工程の断面図である。図２（ａ）に示すように、半導体基板１にはｎＭＯＳ領域２およびｐＭＯＳ領域３が形成されている。また、半導体基板１には素子分離領域４が形成されている。さらに、半導体基板１の表面上にゲート絶縁膜５が形成されている。そして、ゲート絶縁膜５上にゲート電極６が形成されている。
次に、図２（ｂ）に示すように、半導体基板１に形成されたゲート電極６の側面にノット型サイドウォールスペーサ７を形成する。以下、図３から図６を用いて、半導体基板１にノッチ型サイドウォールスペーサ７を形成する工程を説明する。図３は、サイドウォール酸化膜８を形成した半導体基板１の断面図である。図４は、サイドウォール窒化膜９を形成した半導体基板１の断面図である。図５は、サイドウォールスペーサ１０を形成した半導体基板１の断面図である。図６は、ノッチ型サイドウォールスペーサ７を形成した半導体基板１の断面図である。
まず、図３に示すように、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）をソースとして用いる減圧ＣＶＤ法により、厚さ１５ｎｍのサイドウォール酸化膜８をゲート電極６上及び半導体基板１上に形成する。そして、図４に示すように、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）を用いてＣＶＤ法により、例えば厚さ５ｎｍのサイドウォール窒化膜９をサイドウォール酸化膜８上に形成する。次に、半導体基板１の上面に対して略垂直方向に異方性エッチングする。図５に示すように、異方性エッチングによりサイドウォール窒化膜９をゲート電極６の側壁に残すことができる。
このようにして、ゲート電極６の側面にサイドウォールスペーサ１０が形成される。そして、異方性エッチング後、半導体基板１の表面に付着しているＮａ、Ａｌなどの金属不純物を除去するためにＳＰＭ溶液を用いた処理を行う。ＳＰＭ溶液を用いた処理は、ＳＰＭ溶液に半導体基板１を浸漬させることにより行う。さらに、サイドウォール窒化膜９をマスクとしてサイドウォール酸化膜８をＷＥＴエッチングする。ＷＥＴエッチングは、ＨＦ、ＢＨＦなどの酸化膜エッチング溶液を用いて行う。図６に示すように、ＷＥＴエッチングによりノッチ型サイドウォールスペーサ７が形成される。なお、サイドウォール窒化膜は、成膜条件や、反応に用いるガス種によって膜密度、ストレス等の性状が異なる。また、各膜質に依存してＳＰＭ溶液の適正濃度も決定される。
次に、ｎＭＯＳ領域２にポケット領域１２およびエクステンション領域１３を形成する工程を説明する。図２（ｃ）に示すように、ノッチ型サイドウォールスペーサ７が形成されたゲート電極６とｐＭＯＳ領域３を覆うレジストパターン１１とをマスクとして、ｎＭＯＳ領域２にポケット領域１２を形成する。ｎＭＯＳ領域２にポケット領域１２を形成する場合、例えばインジウムまたはボロンを用いてイオン注入を行う。
そして、図２（ｃ）に示すように、ノッチ型サイドウォールスペーサ７が形成されたゲート電極６とｐＭＯＳ領域３を覆うレジストパターン１１をマスクとして、ｎＭＯＳ領域２にエクステンション領域１３を形成する。ｎＭＯＳ領域２にエクステンション領域１３を形成する場合、例えば砒素を用いてイオン注入を行う。
さらに、ｎＭＯＳ領域２にポケット領域１２およびエクステンション領域１３を形成した後、ｐＭＯＳ領域３を覆っているレジストパターン１１を剥離する。レジストパターン１１の剥離は、Ｏ２ガスとＣＦ４ガスとフォーミングガスを用いてレジストパターン１１の灰化処理を行う。あるいはレジストパターン１１の剥離は、Ｏ２ガスのみを用いてレジストパターン１１の灰化処理を行う。この灰化処理は、最適化された灰化処理条件で行う。そして、灰化されたレジストパターン１１を除去するためにＷＥＴ処理を行う。ＷＥＴ処理は、ＳＰＭ溶液を用いてレジストパターン１１の剥離を行う。
次に、ｐＭＯＳ領域３にポケット領域１２およびエクステンション領域１３を形成する処理を説明する。図２（ｄ）に示すように、ノッチ型サイドウォールスペーサ７が形成されたゲート電極６とｎＭＯＳ領域２を覆うレジストパターン１１をマスクとして、ｐＭＯＳ領域３にポケット領域１２を形成する。ｐＭＯＳ領域３にポケット領域１２を形成する場合、例えばアンチモンを用いてイオン注入を行う。
そして、図２（ｄ）に示すように、ノッチ型サイドウォールスペーサ７が形成されたゲート電極６とｎＭＯＳ領域２を覆うレジストパターン１１をマスクとして、ｐＭＯＳ領域３にエクステンション領域１３を形成する。ｐＭＯＳ領域３にエクステンション領域１３を形成する場合、例えばボロンを用いてイオン注入を行う。
さらに、ｐＭＯＳ領域３にポケット領域１２およびエクステンション領域１３を形成した後、ｎＭＯＳ領域２を覆っているレジストパターン１１を剥離する。レジストパターン１１の剥離は、図２（ｃ）で説明したｐＭＯＳ領域３を覆っているレジストパターン１１を剥離した処理と同様である。
次に、図７を用いて、半導体基板１にｎＭＯＳトランジスタ１７およびｐＭＯＳトランジスタ１８を形成する工程を説明する。図７（ａ）は、ノッチ型サイドウォールスペーサ７を形成した半導体基板１の断面図である。図７（ｂ）は、ｎＭＯＳ領域２にソース／ドレイン拡散領域１５を形成した半導体基板１の断面図である。図７（ｃ）は、ｐＭＯＳ領域３にソース／ドレイン拡散領域１５を形成した半導体基板１の断面図である。図７（ｄ）は、ｎＭＯＳトランジスタ１７およびｐＭＯＳトランジスタ１８を形成した半導体基板１の断面図である。
まず、図７（ａ）に示すように、ノッチ型サイドウォールスペーサ７の側面にサイドウォール１４を形成する。例えば、半導体基板１の表面およびゲート電極６の側面に形成されたノッチ型サイドウォールスペーサ７の表面に酸化膜を堆積させ、異方性エッチングを行うことによりサイドウォール１４を形成する。
そして、図７（ｂ）に示すように、サイドウォール１４を形成した後のゲート電極６とｐＭＯＳ領域３を覆うレジストパターン１１をマスクとして、ｎＭＯＳ領域２にソース／ドレイン拡散領域１５を形成する。ｎＭＯＳ領域２にソース／ドレイン拡散領域１５を形成する場合、例えばリンを用いてイオン注入を行う。
次に、図７（ｃ）に示すように、サイドウォール１４を形成した後のゲート電極６とｎＭＯＳ領域２を覆うレジストパターン１１をマスクとして、ｐＭＯＳ領域３にソース／ドレイン拡散領域１５を形成する。ｐＭＯＳ領域３にソース／ドレイン拡散領域１５を形成
する場合、例えばボロンを用いてイオン注入を行う。
さらに、図７（ｄ）に示すように、ゲート電極６上およびソース／ドレイン拡散領域１５上にシリサイド１６を形成する。例えば、シリサイド１６の形成は、スパッタリングによりコバルトを成膜した後にアニール（熱処理）を行う。このように、ｎＭＯＳトランジスタ１７およびｐＭＯＳトランジスタ１８が半導体基板１に形成される。
本実施形態の半導体製造方法によれば、ＳＰＭ溶液の窒化膜に対するエッチングを抑制し、ノッチ型サイドウォールスペーサ７の膜厚を均一化させることができる。ノッチ型サイドウォールスペーサ７の膜厚の均一化は、半導体基板１のソース／ドレイン拡散領域１５を所定の位置に形成することができる。すなわち、半導体基板のソース／ドレインにおける横方向への拡散領域のバラツキを抑制することで、トランジスタ性能のバラツキを抑制することができる。例えば、ソースとドレインの間を流れる電流のバラツキを抑制させたトランジスタの製造が可能となる。
上記実施形態では、半導体基板１に形成されたノッチ型サイドウォールスペーサ７の窒化膜のＳＰＭ溶液によるエッチングを抑制することができる。上記実施形態では、ノッチ型サイドウォールスペーサ７にノッチ２２を形成している。しかし、ノッチ型サイドウォールスペーサ７にノッチ２２を形成しない場合にも、本実施形態の半導体製造方法を適用できる。すなわち、ノッチ２２の形成を伴わないサイドウォールスペーサ１０が形成された半導体基板１をＳＰＭ溶液で洗浄した場合でも、サイドウォールスペーサ１０の窒化膜のＳＰＭ溶液によるエッチングを抑制することができる。
以下に、本実施形態の半導体装置の製造方法におけるフォトリソグラフィ工程でのレジスト除去について説明する。図８は、本実施形態の半導体装置の製造方法におけるフォトリソグラフィ工程の断面図である。
まず、図８（ａ）に示すように、半導体基板１に熱酸化膜１９を成膜する。そして、熱酸化膜１９上にＣＶＤ−窒化膜２０を成膜する。例えば、熱酸化膜１９は熱酸化により成膜する。また、例えば、ＣＶＤ−窒化膜２０はＣＶＤにより成膜する。そして、図８（ｂ）に示すように、ＣＶＤ−窒化膜２０上にレジスト膜２１を塗布する。次に、図８（ｃ）に示すように、フォトリソグラフィ工程によりレジスト膜２１を開口し、レジストパターン１１を形成する。このレジストパターン１１の形成時に、レジストパターン１１が所望の寸法とならない場合がある。この場合、パターニングをやり直す必要がある。図８（ｄ）に示すように、パターニングのやり直しは、ＳＰＭ溶液を用いたレジスト剥離処理を行い、レジストパターン１１を除去する。そして、図８（ｅ）に示すように、再度、ＣＶＤ−窒化膜２０の上にレジスト膜２１を塗布する。レジストパターン１１が所望の寸法とならない場合、パターニングのやり直しは何回も繰り返される。パターニングのやり直しが何回も繰り返されることにより、半導体基板１に成膜されたＣＶＤ−窒化膜２０がＳＰＭ溶液によりエッチングされる。
本実施形態によれば、フォトリソグラフィ工程におけるレジスト除去の際のＳＰＭ溶液による窒化膜のエッチングを抑制できる。パターニングのやり直しが発生した場合、すなわちレジスト除去の繰り返しが発生した場合でも、ＳＰＭ溶液による窒化膜のエッチングを抑制できる。そのため、パターニング形成時に影響を与えることのない半導体装置の製造方法を提供することができる。
図９は、本実施形態の半導体装置の製造方法に用いる装置（以下、本実施形態の装置という。）の構成図である。図９において、処理槽１２０は硫酸と過酸化水素の混合液からなるＳＰＭ溶液の入った液槽である。処理槽１２０は、内槽１２１と外槽１２２を有して
いる。内槽１２１に半導体基板１を浸漬させ、半導体基板１を洗浄する。内槽１２１に半導体基板１を浸漬させた場合、内槽１２１から溢れたＳＰＭ溶液を外槽１２２に貯める。
ＳＰＭ予備槽１２３は、内槽１２１に投入する硫酸を温めるための液槽である。バルブ１２４は、ＳＰＭ予備槽１２３に硫酸を投入する硫酸投入管１３１に設けられたバルブである。バルブ１２４を開くことにより、ＳＰＭ予備槽１２３に硫酸が投入される。バルブ１２５は、ＳＰＭ予備槽１２３から内槽１２１に硫酸を投入する硫酸投入管１３１に設けられたバルブである。バルブ１２５を開くことにより、内槽１２１に硫酸が投入される。バルブ１２６は、内槽１２１に過酸化水素水を投入する過酸化水素水投入管１３２に設けられたバルブである。バルブ１２７は、内槽１２１に硫酸を補充する硫酸補充管１３３に設けられたバルブである。バルブ１２８は、内槽１２１に過酸化水素水を補充する過酸化水素水補充管１３４に設けられたバルブである。バルブ１２７およびバルブ１２８にはタイマー１３５、１３６が設けられている。タイマー１３５は、所定の間隔で硫酸を内槽１２１に補充するため、バルブ１２７の開閉を制御する。タイマー１３６は、所定の間隔で過酸化水素水を内槽１２１に補充するため、バルブ１２８の開閉を制御する。バルブ１２７およびバルブ１２８が開かれると、内槽１２１に硫酸および過酸化水素水が投入される。
循環パイプ１３７はＳＰＭ溶液を循環させるためのパイプである。循環パイプ１３７は、外槽１２２に貯まっているＳＰＭ溶液を内槽１２１に戻す。循環パイプ１３７には、ポンプ１３８およびフィルター１３９が設けられている。ポンプ１３８は、ＳＰＭ溶液を外槽１２２から内槽１２１に循環させている。フィルター１３９は、循環パイプ１３７を通るＳＰＭ溶液中のゴミを取る。内槽１２１の底部には循環パイプ１３７と繋がるパイプ１４０が設けられている。また、パイプ１４０には、バルブ１２９が設けられている。バルブ１２９は通常閉じられており、内槽１２１のＳＰＭ溶液を廃棄する際にバルブ１２９は開かれる。バルブ１２９が開かれると、内槽１２１のＳＰＭ溶液は循環パイプ１３７に流れる。さらに、ＳＰＭ溶液を廃棄するため、循環パイプ１３７には廃棄パイプ１４１が設けられている。また、廃棄パイプ１４１には廃棄バルブ１３０が設けられている。バルブ１２９と廃棄バルブ１３０を開くことにより、内槽１２１のＳＰＭ溶液および外槽１２２のＳＰＭ溶液は、廃棄パイプ１４１を通り廃棄される。
図９に従って、本実施形態の装置の動作を説明する。初期状態では、内槽１２１は空の状態である。まず、本実施形態の装置が起動すると、内槽１２１に硫酸および過酸化水素水が投入される。硫酸および過酸化水素水の内槽１２１への投入は、バルブ１２４、１２５および１２６を開くことにより行う。バルブ１２４が開かれると、硫酸がＳＰＭ予備槽１２３に投入される。ＳＰＭ予備槽１２３に投入された硫酸は、ＳＰＭ予備槽１２３で温められる。そして、バルブ１２５が開かれると、ＳＰＭ予備槽１２３で温められた硫酸が内槽１２１に投入される。さらに、バルブ１２６が開かれると、過酸化水素水が内槽１２１に投入される。内槽１２１で濃硫酸と過酸化水素水は混合されＳＰＭ溶液となる。本実施形態では、ＳＰＭ溶液は濃硫酸と過酸化水素水とを９：１の比率で混合している。
そして、このＳＰＭ溶液で満たされた内槽１２１に半導体基板１を浸漬してレジスト剥離などを行う。また、ＳＰＭ溶液は、例えば１３５℃に加熱する。さらに、ＳＰＭ溶液は７２０〜２８８０分の間で循環しながら使用される。一般的にＳＰＭ溶液の循環使用が７２０〜２８８０分間を超えた時点で、ＳＰＭ溶液の交換を行う。ここで、ＳＰＭ溶液を交換する時間をライフタイムという。本実施形態では、ＳＰＭ溶液の循環使用が２０００分を超えた時点でＳＰＭ溶液の交換を行っている。本実施形態の半導体装置の製造方法によれば、所定の時間間隔で所定量の濃硫酸及び過酸化水素水を内槽１２１に補充する。所定の時間間隔は、例えば１０分に１回とする。そして、必要があれば半導体基板１を内槽１２１に投入する前に、所定量の濃硫酸及び過酸化水素水を内槽１２１に補充する。
初期状態では、例えば２７Ｌの９８％濃硫酸、３Ｌの３１％過酸化水素水を内槽１２１に投入する。内槽１２１で濃硫酸と過酸化水素水は混合されてＳＰＭ溶液となる。そして、ＳＰＭ溶液を加熱する。次に、ＳＰＭ溶液の加熱を開始してから１０分後に、２７０ｍＬの９８％濃硫酸、３０ｍＬの３１％過酸化水素水を内槽１２１に補充する。内槽１２１への濃硫酸と過酸化水素の補充は、バルブ１２７とバルブ１２８を開くことにより行う。
また、必要ならば、例えば半導体基板１を内槽１２１に投入する前に、１３５ｍＬの９８％濃硫酸、１５ｍＬの３１％過酸化水素水を内槽１２１に補充する。半導体基板１を内槽１２１に投入する前の濃硫酸と過酸化水素の補充も、バルブ１２７とバルブ１２８を開くことにより行う。
図１０は、本実施形態の装置の処理フロー図である。まず、本実施形態の装置を起動する（Ｓ１００１）。そして、硫酸および過酸化水素水を内槽１２１に投入する（Ｓ１００２）。次に、タイマー１３５、１３６を設定する。例えば、タイマー１３５、１３６の設定時間は１０分とする。このタイマー１３５、１３６の設定時間は自由に設定することができる。そして、内槽１２１に半導体基板１を投入し、ＳＰＭ溶液による半導体基板１のレジスト剥離処理または洗浄処理が行われる。次に、タイマー１３５、１３６を設定してから１０分が経過したか否かを判定する（Ｓ１００３）。タイマー１３５、１３６を設定してから１０分が経過している場合は、硫酸および過酸化水素水を内槽１２１に補充する（Ｓ１００４）。一方、タイマー１３５、１３６を設定してから１０分が経過していない場合は、Ｓ１００３の処理を行う。Ｓ１００４の処理を行った場合は、Ｓ１００２の処理を再び行う。
半導体基板１のレジスト剥離処理または洗浄処理は、硫酸および過酸化水素水を内槽１２１に投入し、タイマー１３５、１３６を設定した後に行われる。硫酸および過酸化水素水を内槽１２１に補充する状態の下、半導体基板１のレジスト剥離処理または洗浄処理が行われる。半導体基板１のレジスト剥離処理が行われた場合、アンモニア水と過酸化水素水と純水を混合した溶液を用いて半導体基板１に残存するレジストの除去を行う。
このように、本実施形態の装置は、タイマー１３５、１３６を設定してから１０分を経過した後、内槽１２１に硫酸および過酸化水素水を補充する処理を行う。内槽１２１に硫酸および過酸化水素水を補充することにより、ＳＰＭ溶液の濃度をレジスト剥離処理に適した濃度に保つことができる。また、ＳＰＭ溶液が窒化膜を過度にエッチングすることを抑制できる。すなわち、ＳＰＭ溶液のレジスト剥離能力を維持しながら、窒化膜のエッチングを抑制することができる。また、内槽１２１に硫酸および過酸化水素水を補充することにより、ＳＰＭ溶液の濃度を半導体基板１の洗浄処理に適した濃度に保つことができる。すなわち、ＳＰＭ溶液の洗浄能力を維持しながら、窒化膜のエッチングを抑制することができる。
図１１は、本実施形態の装置における内槽１２１のＳＰＭ溶液を交換する処理のフロー図である。まず、本実施形態の装置を起動する（Ｓ１１０１）。そして、硫酸および過酸化水素水を内槽１２１に投入する（Ｓ１１０２）。次に、タイマー１３５、１３６を設定する。例えば、タイマー１３５、１３６の設定時間を２０００分とする。このタイマー１３５、１３６の設定時間は自由に設定することができる。
そして、内槽１２１に半導体基板１を投入し、ＳＰＭ溶液による半導体基板１の洗浄処理を行う。次に、タイマー１３５、１３６を設定してから２０００分が経過したか否かを判定する（Ｓ１１０３）。タイマー１３５、１３６を設定してから２０００分が経過している場合は、内槽１２１への半導体基板１の投入を停止する。そして、内槽１２１および
外槽１２２に貯まっているＳＰＭ溶液を排出する（Ｓ１１０４）。一方、タイマー１３５、１３６を設定してから２０００分が経過していない場合は、Ｓ１１０３の処理を行う。Ｓ１１０４の処理を行った場合は、Ｓ１１０２の処理を再び行う。
本実施形態の装置の内槽１２１に半導体基板１を浸漬する時間は２０分としている。例えば、１槽の内槽１２１に半導体基板１を２０分間浸漬させてもよいし、２槽の内槽１２１に半導体基板１を１０分ずつ浸漬させてもよい。図１に示すように、ＳＰＭ溶液中の硫酸濃度が７５．８質量（ｗｔ）％以上ならば、窒化膜エッチング量は１ｎｍ以下になる。したがって、内槽１２１におけるＳＰＭ溶液中の硫酸濃度を７５．８ｗｔ％以上に維持すれば、半導体基板１の特性の変動を抑えることができる。また、半導体基板１の特性の変動を抑えることにより、性能が安定したトランジスタを形成することができる。
図１２は、ＳＰＭ溶液のライフタイムと窒化膜のエッチング量との関係を示した図である。従来の技術は、６５ｍＬの３１％過酸化水素水を４分に１回、内槽１２１に補充する。本実施形態の半導体装置の製造方法では、２７０ｍＬの９８％濃硫酸および３０ｍＬの３１％過酸化水素水を１０分に１回、内槽１２１に補充する。本実施形態の半導体装置の製造方法では、ライフタイムが２０００分を経過しても、窒化膜のエッチング量が１ｎｍ以下である。一方、従来の技術では、ライフタイムが２０００分を経過した時点では、窒化膜のエッチング量が５ｎｍ付近まで上昇している。このように、本実施形態の半導体装置の製造方法では、ライフタイムが２０００分を経過しても、窒化膜のエッチング量が１ｎｍ以下に抑えられていることがわかる。
＜変形例＞
上記のように、本実施形態の装置は、内槽１２１に硫酸を投入する前にＳＰＭ予備槽１２３で硫酸を温めている。しかし、ＳＰＭ予備槽１２３で硫酸を温めずに内槽１２１に直接硫酸を投入してもよい。この場合、ＳＰＭ予備槽１２３を設けない装置により、半導体基板１のレジスト剥離処理および洗浄処理を行う。
ＳＰＭ溶液中の硫酸濃度と窒化膜エッチング量との関係を示した図である。 本実施形態の半導体装置の製造方法におけるエクステンション領域１３およびポケット領域１２を形成する工程の断面図である。 サイドウォール酸化膜８を形成した半導体基板１の断面図である。 サイドウォール窒化膜９を形成した半導体基板１の断面図である。 サイドウォールスペーサ１０を形成した半導体基板１の断面図である。 ノッチ型サイドウォール７を形成した半導体基板１の断面図である。 半導体基板１にｎＭＯＳトランジスタ１７およびｐＭＯＳトランジスタ１８を形成する工程の断面図である。 本実施形態の半導体装置の製造方法におけるフォトリソグラフィ工程の断面図である。 本実施形態の装置の構成図である。 本実施形態の装置の処理フロー図である。 本実施形態の装置における内槽１２１のＳＰＭ溶液を交換する処理のフロー図である。 ＳＰＭ溶液のライフタイムと窒化膜のエッチング量との関係を示した図である。
符号の説明
１ 半導体基板
２ ｎＭＯＳ領域
３ ｐＭＯＳ領域
４ 素子分離領域
５ ゲート絶縁膜
６ ゲート電極
７ ノッチ型サイドウォール
８ サイドウォール酸化膜
９ サイドウォール窒化膜
１０ サイドウォールスペーサ
１１ レジストパターン
１２ ポケット領域
１３ エクステンション領域
１４ サイドウォール
１５ ソース／ドレイン拡散領域
１６ シリサイド
１７ ｎＭＯＳトランジスタ
１８ ｐＭＯＳトランジスタ
１９ 熱酸化膜
２０ ＣＶＤ−窒化膜
２１ レジスト膜
２２ ノッチ
１２０ 処理槽
１２１ 内槽
１２２ 外槽
１２３ ＳＰＭ予備槽
１２４、１２５、１２６、１２７、１２８、１２９ バルブ
１３０ 廃棄バルブ
１３１ 硫酸投入管
１３２ 過酸化水素水投入管
１３３ 硫酸補充管
１３４ 過酸化水素水補充管
１３５、１３６ タイマー
１３７ 循環パイプ
１３８ ポンプ
１３９ フィルター
１４０ パイプ
１４１ 廃棄パイプ

Claims (9)

  1. 硫酸および過酸化水素水を含む溶液を加熱するステップと、
    前記溶液に所定量の硫酸および所定量の過酸化水素水を所定間隔で補充するステップと、
    前記溶液の硫酸を所定の濃度以上に維持するステップと、
    半導体基板を前記溶液に浸漬し、前記半導体基板を洗浄するステップと、を有する半導体装置の製造方法。
  2. 前記洗浄は前記半導体基板の表面に付着している不純物を除去する請求項１に記載の半導体装置の製造方法。
  3. 半導体基板上にレジスト膜を形成するステップと、
    前記レジスト膜にレジストパターンを形成するステップと、
    前記レジストパターンをマスクとして前記半導体基板を加工するステップと、
    硫酸および過酸化水素水を含む溶液を加熱するステップと、
    前記溶液に所定量の硫酸および所定量の過酸化水素水を所定間隔で補充するステップと、
    前記溶液の硫酸を所定の濃度以上に維持するステップと、
    前記半導体基板を前記溶液に浸漬し、前記レジストパターンを除去するステップと、を有する半導体装置の製造方法。
  4. 前記加工は前記半導体基板にイオン注入を行う請求項３に記載の半導体装置の製造方法。
  5. 前記所定の濃度は７５．８質量％である請求項１又は３に記載の半導体装置の製造方法。
  6. 前記溶液中の硫酸と過酸化水素は所定の体積比とする請求項１又は３に記載の半導体装置の製造方法。
  7. 前記加熱は所定の温度で行う請求項１又は３に記載の半導体装置の製造方法。
  8. 前記所定の体積比は４：１〜１００：１である請求項６に記載の半導体装置の製造方法。
  9. 前記所定の温度は１００℃〜１４０℃である請求項７に記載の半導体装置の製造方法。
JP2005309769A 2005-10-25 2005-10-25 半導体装置の製造方法 Pending JP2007123330A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005309769A JP2007123330A (ja) 2005-10-25 2005-10-25 半導体装置の製造方法
US11/446,304 US20070093068A1 (en) 2005-10-25 2006-06-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005309769A JP2007123330A (ja) 2005-10-25 2005-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007123330A true JP2007123330A (ja) 2007-05-17

Family

ID=37985925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005309769A Pending JP2007123330A (ja) 2005-10-25 2005-10-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20070093068A1 (ja)
JP (1) JP2007123330A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134899A (ja) * 2009-12-24 2011-07-07 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2012049391A (ja) * 2010-08-27 2012-03-08 Kurita Water Ind Ltd 洗浄方法および洗浄システム
JP2013187548A (ja) * 2012-03-07 2013-09-19 Tokyo Electron Ltd レジストバッチ剥離プロセスのための順次段階的混合法
JP2017028101A (ja) * 2015-07-22 2017-02-02 東京エレクトロン株式会社 基板液処理装置、基板液処理方法及び記憶媒体
WO2021220527A1 (ja) 2020-04-28 2021-11-04 栗田工業株式会社 樹脂成形体のエッチング方法及び樹脂成形体用エッチング処理システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058591A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 基板処理方法および電子デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060582B2 (en) * 2001-06-05 2006-06-13 Sony Corporation Adjusting the germanium concentration of a semiconductor layer for equal thermal expansion for a hetero-junction bipolar transistor device
EP1270504B1 (de) * 2001-06-22 2004-05-26 Nanoworld AG Halbleiterbauelemente in einem Waferverbund
JP4040425B2 (ja) * 2002-10-17 2008-01-30 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4085384B2 (ja) * 2003-06-09 2008-05-14 ミネベア株式会社 薄膜パターンの形成方法
JP4494840B2 (ja) * 2003-06-27 2010-06-30 大日本スクリーン製造株式会社 異物除去装置、基板処理装置および基板処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134899A (ja) * 2009-12-24 2011-07-07 Tokyo Electron Ltd 基板処理装置、基板処理方法及び記憶媒体
JP2012049391A (ja) * 2010-08-27 2012-03-08 Kurita Water Ind Ltd 洗浄方法および洗浄システム
JP2013187548A (ja) * 2012-03-07 2013-09-19 Tokyo Electron Ltd レジストバッチ剥離プロセスのための順次段階的混合法
JP2017028101A (ja) * 2015-07-22 2017-02-02 東京エレクトロン株式会社 基板液処理装置、基板液処理方法及び記憶媒体
WO2021220527A1 (ja) 2020-04-28 2021-11-04 栗田工業株式会社 樹脂成形体のエッチング方法及び樹脂成形体用エッチング処理システム

Also Published As

Publication number Publication date
US20070093068A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
TWI359453B (ja)
JP4393260B2 (ja) エッチング液管理方法
US20080093343A1 (en) Method for treating the etching solution
JP2005236280A (ja) 半導体基板用洗浄液組成物、半導体基板の洗浄方法、及び導電性構造物の製造方法
JP2001077118A (ja) 半導体装置およびその製造方法
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
JP5622512B2 (ja) 半導体装置の製造方法
JP2007123330A (ja) 半導体装置の製造方法
JP3415549B2 (ja) 電子デバイスの洗浄方法及びその製造方法
JP5233277B2 (ja) 半導体基板の処理方法及び半導体装置の製造方法
US6927111B2 (en) Method for fabricating semiconductor device
JP2010205782A (ja) 半導体装置の製造方法
US7985297B2 (en) Method of cleaning a quartz part
KR100829597B1 (ko) 반도체 장치의 세정 방법 및 제조 방법
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
JP2006093242A (ja) 半導体装置の製造方法
JPH1050682A (ja) 半導体装置の製造方法及び製造装置及び半導体装置
JP4108445B2 (ja) 半導体装置の製造方法
JP2005136437A (ja) 半導体製造システム及びクリーンルーム
KR100464858B1 (ko) 유기 스트리핑 조성물 및 이를 사용한 산화물 식각 방법
JP2002076272A (ja) 半導体装置の製造方法
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
JP2008060383A (ja) 半導体装置の製造方法
TWI267914B (en) Method of manufacturing semiconductor device
KR100570203B1 (ko) 게이트전극 형성방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222