JP2007124582A - 遅延検波回路、同期検波回路、無線受信装置および無線送信装置 - Google Patents

Abstract

【課題】
検波などに用いる遅延線を、簡易で小型が要求される通信機内に備えることは困難で
あり、さらには、遅延検波を提供する通信機全体を１チップICに集積するような小型化も
対応出来ない問題がある。
【解決手段】
入力信号を第１の分岐入力信号及び第２の分岐入力信号に分配する分配手段と、前記第
１の分岐入力信号の位相を遅延させる、トランジスタを用いた遅延回路と、前記第２の分
岐入力信号に、位相を遅延した前記第１の分岐入力信号を乗算する乗算手段と、を備える
。
【選択図】図１

Description

本発明は、遅延検波あるいは同期検波を用いた、無線受信装置および無線送信装置に関
する。

ＴＶ、ＰＣ、携帯電話などのモバイル機器等に搭載される無線通信システムにおいて、
従来の音声データから、インターネットや動画像等に代表される大容量データの通信需要
が高まっている。例えば、動画像のような大容量データをリアルタイムに伝送するために
は、1 Gbpsを超えるような高速伝送であることが要求され、1 GHzを超える広い信号帯
域が必要となる。そのようなGHzクラスの広い信号帯域を提供するために、近年、60 GHz
などのミリ波帯を用いた無線通信システムが注目されている。伝送速度が1 Gbpsを超える
ような無線通信システムをエンドユーザ向けに提供するためには、送信機や受信機を１チ
ップのICに集積化することが可能な無線機構成が重要となる。そのためには、無線機のア
ーキテクチャや構成などは、簡易で小型化に適しており、外付け部品が少なく、実装が容
易であることが必須である。ミリ波を用いた無線通信では、無線機におけるアーキテクチ
ャの簡易性、小型化の容易性から、ASK (amplitude shift keying)の適用例が多い。変調
方式にASKを用いる理由は、受信機側において、二乗検波等の包絡線検波を適用すると、
ローカル信号が不要となり、無線機構成が簡易となるからである。但し、伝送距離の拡大
、大容量化などのユーザからの要望を考慮すると、受信感度特性が優れ、多値化が可能で
あるPSK (Phase shift keying)及びQPSK (Quadrature phase shift keying)等の位相変調
方式が、今後、有力になっていく。

通常、60 GHzのような高周波帯においては、マイクロ波帯に比べて、RF回路の特性出し
が困難であり、雑音特性や歪特性が劣化する傾向にある。従って、無線機として簡易な構
成が要求されることは勿論であるが、アーキテクチャとしても、回路特性の劣化による影
響を緩和するような構成が望まれる。前述の背景から、位相変調方式において、ASKと同
じように受信機側でローカル信号を不要とした簡易な構成を維持するためには、差動符号
化を施したDPSK (differential phase-shift keying)を用いた遅延検波方法が有力である
。遅延検波は、受信機側でローカル信号が不要であるため、受信機構成が簡易であること
、データ速度が高速になるとシンボル間隔が短くなり、VCO（Voltage Controlled Oscill
ator）の位相雑音に起因する位相誤差の影響を減少させることが可能、等の利点がある。

特に、60 GHz のようなミリ波帯で、1 Gbps超の高速データ伝送においては、高周波化し
たことにより増大したVCOの位相雑音の影響を、遅延検波方法により緩和する効果が期待
できる。

遅延検波は、受信信号を２つに分岐し、分岐された一方の受信信号に、遅延量τとして
、シンボル時間Tを与えてから、もう一方の分岐した受信信号と乗算することで実現され
る。この遅延量τを与える方法としては、伝送線路による遅延線を設ける方法や、インダ
クタ（Ｌ）とキャパシタ（Ｃ）とで遅延回路を構成する方法、さらに特許文献１や特許文
献２に記載された方法などがある。
特開平6-303261号公報 特開平6-104946号公報

従来の遅延検波回路は、６０ GHz帯ミリ波伝送のような1 Gbps超の高速伝送においては
、以下のような種々の問題を有している。

物理的な伝搬線路による遅延線は、遅延線の長さを確保する必要性から、受信機構成の
規模が大きくなる問題がある。伝搬路長を短くするために、λ/4の線路として、バラクタ
ーダイオードと組み合わせる方法や、FETスイッチ等で物理的に伝送路を切り替える工夫
があるが、1 Gbps超の伝送レートにおいても、遅延線として数cm 以上の長さが必要であ
り、数mm角であるワンチップICで受信機を構成することは困難である。

LC回路による遅延線は、60 GHzのようなミリ波帯に対しては、LとCがもつ自己共振周波
数が所望帯域よりも低く、LやCとしての特性を広帯域にわたって提供することが出来ない
。そのため、データ変調された広帯域信号に対しての遅延線としての適用は困難である。

特許文献１記載の、弾性表面波を用いた遅延線は、無線機の回路とのワンチップ化は困
難であり、無線機モジュールとしての構成を取らざるを得ず、構成規模が大きくなる問題
がある。また、ミリ波のような高周波信号の場合、モジュール内における信号インターフ
ェースの受け渡しにおいても伝搬損失が現れ、受信特性が劣化する。

特許文献２記載の、AD変換してのデジタル信号処理による遅延回路は、サンプリング定
理からビットレートの少なくとも２倍以上の高速処理が必要となり、データ伝送が高速に
なるにつれて信号処理に要求される高速特性が著しく厳しくなる問題がある。また、1シ
ンボル時間内の受信信号波形をスタックする必要があるため、メモリーを搭載する必要が
あり、受信機規模が大きくなる傾向にある。

また、遅延検波では、受信信号を分岐して一方を、シンボル時間の遅延を与えて、さら
に、搬送波レベルでの位相同期が必要となる。上記の方法においては、いずれも固定遅延
量を与えて、遅延検波に適した位相関係に制御する場合、位相制御手段を他に用意する必
要があり、受信機の構成が大規模になる問題がある。

つまり、これらのような遅延線を、簡易で小型が要求される受信機内に備えることは困
難であり、さらには、遅延検波を提供する受信機全体を１チップICに集積するような小型
化も対応出来ない問題がある。

上記課題を鑑みて本発明は、入力信号を第１の分岐入力信号及び第２の分岐入力信号に
分配する分配手段と、前記第１の分岐入力信号の位相を遅延させるトランジスタと、前記
第２の分岐入力信号に、位相を遅延した前記第１の分岐入力信号を乗算する乗算手段と、
を備えることを特徴とする遅延検波回路および無線通信装置を提供する。

また本発明は、入力信号に周波数同期されたローカル信号を発振するローカル信号発信
器と、前記ローカル信号の位相を遅延させるトランジスタと、前記入力信号に、位相を遅
延した前記ローカル信号を乗算する乗算手段と、を備えることを特徴とする同期検波回路
および無線通信装置を提供する。

また本発明は、BPSK（binary phase-shift keying）の変調方式を用いた無線信号を送
信する無線送信装置において、ベースバンド信号をローカル信号と乗算して周波数アップ
コンバートする乗算器と、前記ローカル信号の位相を遅延させるトランジスタと、周波数
アップコンバートされた前記ベースバンド信号に、位相を遅延した前記ローカル信号を加
算する加算器と、を備えることを特徴とする無線通信装置を提供する。

本発明によれば、例えば1 Gbpsを超えるような高速伝送を扱うアーキテクチャであって
も、１チップ化することができ、遅延検波に適した遅延量と位相の調整を可能とする回路
及びその回路を用いた無線通信装置を得ることができる。

以下、本発明の実施の形態を、図面を参照して説明する。

（第１の実施の形態）
図1は、本実施の形態の無線受信機100のブロック図である。

受信機100は、アンテナ１、バンドパスフィルタ２、低雑音増幅器３、段間増幅器４、分
岐器５、遅延器６、乗算器７、ローパスフィルタ８、コンパレータ９、受信データ処理部
６０を備える。

元の情報が差動符号化された無線信号50をアンテナ１で受信する。

バンドパスフィルタ２は無線信号50の干渉波を抑圧して信号帯域を抽出する。

バンドパスフィルタ２で抽出した信号を低雑増幅器３と段間増幅器４で増幅して受信信
号51を得る。段間増幅器４は、図１のように１つの増幅器で構成してもよいが、必要に応
じて複数の増幅器を直列接続して構成してもよい。受信信号51の大きさは、以下の（１）
式のように示すことが出来る。

ここで、ｔは時間、R₅₁(t)は受信信号51の大きさ、Ａ（ｔ）はフェージング成分を含ん
だ振幅成分、ωは角振動周波数、θ(t)は、差動符号化された位相変調項を示す。受信信
号５１は、差動符号化されていれば、位相変調でも周波数変調であっても構わないが、こ
こでは、位相変調の差動符号を用いたDPSK (Differential phase-shift keying)であるも
のとして説明する。

受信信号51は、分岐器５において、受信信号52及び受信信号５３に分岐される。受信信
号５３は、遅延器６により、1シンボル時間Ｔの遅延を与えられ、遅延受信信号54となる
。受信信号52の大きさは（２）式のように表すことができる。また、遅延受信信号54の大
きさは（３）式のように表すことが出来る。

ここで、R₁₀₂(t)が受信信号52の大きさ、R₁₀₄(t)が遅延受信信号54の大きさ、αは受信
チェーンの利得（分岐前の受信信号51に対する、分岐された受信信号52の利得）を示して
いる。

乗算器７は、受信信号52と１シンボル時間Ｔの遅延を与えられた遅延受信信号54とを乗
算して出力する。

乗算器７の出力から、高調波を除く所望帯域のみがローパスフィルタ８で抽出されて
、遅延検波信号５５が得られる。遅延検波信号５５は（４）式で表される。

ここで、R_５５(t)が遅延検波信号５５の大きさ、ｋは受信チェーンの利得と受信信号52
のA(t)、A(t-T)の電力に依存する係数である。また、ωTは2nπ（ｎは整数値）をとるよ
うに、角振動周波数ωとシンボル時間Tは設定され、(4)式では省略することが出来る。フ
ェージング変動がシンボル時間と比べて緩やかであり、段間増幅器４における増幅が飽和
レベルに近い領域まで受信信号52を増幅していると考えると、ｋは定数をみなすことが出
来る。

遅延検波信号５５は、cos[θ(t)-θ(t-T)]に応じて+kから-kまでの値をとるが、コンパ
レータ９において、デジタル情報の“０”か“１”に判定される。コンパレータ９では、
必要に応じて、等価増幅 (Reamplifying)、波形整形 (Reshaping)、時間ジッタ抑圧 (Ret
iming)の処理をも施すようにしてもよい。受信データ処理部６０は、コンバレータ９によ
って“０”か“１”に判定されて得られるデジタル信号を元の情報に変換し、例えば音声
に変換したり、種々のアプリケーション処理を行う。

図２は、トランジスタを用いた遅延回路６のブロック図である。

受信信号５３は、AC結合のためのコンデンサ１０を介して、トランジスタ１１のベース端
子に入力される。

トランジスタ１１は、エミッタ端子が抵抗１８を介して接地されている。また、ベース
端子は、コンデンサ１０、抵抗１３および１４と接続されている。ベース端子には抵抗１
３を介してバイアス電源１２が接続される。また、ベース端子は抵抗１４を介して接地さ
れる。このように接続されることにより、ベース端子のバイアス条件が決定される。ここ
では、このようにバイアス電源１２の電圧を変化させて、バイアス条件を調整する構成と
したが、バイアス条件が可変できる構成であれば、他の回路構成でも構わない。

また、トランジスタ１１のコレクタ端子は、V_CC電源１５に抵抗１７を介して接続され
ている。また、受信信号５３コレクタ端子に接続されたコンデンサ１６を介して、遅延受
信信号54が出力される。

なお、図２においては、入力側負荷及び出力側負荷は、説明の簡単化のため省略してい
るが、例えば入力側負荷を介して受信信号５３をコンデンサ１０へ入力するよう構成して
もよい。また、コンデンサ１６から出力側負荷を介して遅延受信信号54を出力するように
構成してもよい。

ここで、遅延受信信号54は、トランジスタ１１によって受信信号５３に対して群遅延τ
を被ることになる。また、遅延受信信号54の位相は、トランジスタ１１に与えられるバイ
アス電源１２によって決定されるバイアス条件に応じて回転する特徴がある。従って、遅
延受信信号54は、（５）式のように表すことが出来る。

ここで、R₅₄'(t)が遅延受信信号54の大きさ、τはトランジスタ１１による群遅延量、
φ_Vbiasはトランジスタ１１のバイアス条件Vbiasに依存して回転する位相量を示す。遅延
検波の理想条件としては、τ = Tであり、φ_Vbiasが、2mπ（mは整数）である。但し、ト
ランジスタ１１の群遅延τは、理想条件から外れている場合が考えられ、遅延検波信号５
５は、（６）式のように表すことができる。

ここで、R_５５'(t)が遅延検波信号５５の大きさである。受信信号52は、段間増幅器４
により飽和レベル近くまで増幅されたこと、フェージングの影響による変動がシンボル時
間に比較して緩やかであることを考慮すると、ｋは（４）式と同様の数値をとると考えら
れる。群遅延τはバイアス電源１２に応じて変化することが考えられるが、絶対遅延時間
としては変化が微小とみなすことができるので、一定であるとして考えられる。（６）式
中のωτは（７）式のように表すことができる。

ここで、γはτ/Tであり、τ≒Tであれば、ωτ≒ 2πとして無視できる。また、位相
変調項であるθ(t)-θ(t-τ)もτ≒Tであれば、差動符号として、0 あるいは πの値をと
ることになる。従って、位相項であるφ_Vbiasの設定を考えて、バイアス電源１２を調整
すれば良い。バイアス電源１２は、遅延受信信号54がトランジスタ１１から被った位相回
転量が2・n・π(nは整数)、あるいは、2・（n+1）・π(nは整数)となるように設定する。

位相項φ_Vbias = 2・（n+1）・πの場合は、変調項θ(t)-θ(t-T)に対して、遅延検波信
号５５の出力の正負が反転することになる。

遅延検波信号５５の反転は、以下の方法で簡易に補完することが可能である。例えば、
通信接続の開始時に、受信機１００にとって既知信号を、送信機側から受信機１００側に
送信する。受信機１００はその既知信号を受信して遅延処理した遅延検波信号５５と既知
信号とを比較することで符号が反転しているか否かを判断することが可能となる。符号が
反転している場合には、受信機１００側において、コンパレータ９の後段において、イン
バータを挿入して、元に戻すことが可能であり、無線通信システムにおいては、符号の反
転が発生しても、補完することが可能であり、問題とはならない。

図３に、トランジスタ１１における、バイアス電源１２に対する位相回転量の特性を示
す。図３のグラフは、図２のトランジスタ１１を使った回路において、横軸にバイアス電
源１２の電圧をとり、縦軸は、遅延受信信号54における受信信号５３に対する相対位相差
φ_Vbias [degree] (S21特性のphase) を示している。但し、トランジスタ１１で発生する
群遅延量はここでは既知として除いている。図３は、図２の回路構成において、トランジ
スタに２SCタイプを用いて、Vcc = 5 Vとして、Vbiasを0〜5.0 Vまで可変させた際の所定
の周波数帯における位相特性である。トランジスタ１１は、ベース側の電流条件が、バイ
アス電圧V_Vbiasに依存して変化し、トランジスタ１１の入出力間（エミッタ‐ベース、ベ
ース‐コレクタ、コレクタ‐エミッタ）で容量結合している値が変動して位相回転量が変
化することになる。図２の回路は反転増幅器の構成であり、バイアス電源１２がV_CCに比
べて十分抑えられて、トランジスタがOn状態となっている場合は、位相回転量はπ（１８
０度）で安定するが、バイアス電源１２がトランジスタ１１のしきい値付近の（バイアス
電源１２がV_CCに比べてさほど小さくなくなる）エリアにおいては、指数的に位相回転量
が変動することになる。このような位相変化は、使用するトランジスタと透過させる信号
の周波数の関係に依存する。一般的には、トランジスタの動作状態が、ベースに流れる電
流あるいは印加される電圧に依存して切り替わる際に位相が大きく回る。このようなトラ
ンジスタ１１の位相変化の原理特性を、遅延回路６の位相調整に活用する。図２の回路構
成では、コレクタ側から遅延受信信号54を出力しているため反転増幅タイプとなるが、エ
ミッタ側から遅延受信信号54を出力して、非反転増幅タイプとしても構わない。また、ト
ランジスタは、バイポーラあるいはFETのどちらのタイプでもよく、NPN、PNP、NMOS、PMO
Sの極性も回路構成やプロセスにあわせて選択してよい。

図２に示す回路構成を用いて、バイアス電源１２が出力する電圧としてバイアス電圧V_Vbi
asを設定して位相量φ_Vbiasを調整する場合、バイアス電圧V_Vbiasの設定ターゲットが必
要となる。図４において、位相量φ_Vbiasを調整するための回路構成を示し、回路動作を
説明する。

図４は、分岐器４３、レベル検出器４０、微分器４１、ループフィルタ４２から構成さ
れるバイアス電圧V_Vbiasの制御回路を、図１のブロック図に追加した構成を示す図である
。分岐器43において、図１における遅延検波信号５５の一部を制御回路側に分岐する。

遅延検波信号５５は、レベル検出器４０で、信号振幅レベルを検出される。レベル検出器
４０は例えば図９や図１０に示すような、ダイオード４４とコンデンサ４５との組み合わ
せによって実現することができる。

図９では、遅延検波信号５５はダイオード４４へ順方向に入力されて負の成分がカット
される。ダイオード４４の出力端は抵抗４６を介して、一端が接地されたコンデンサ４５
の他端に接続されている。コンデンサ４５の他端から振幅レベル出力５６が取り出される
。

また、図１０では、ダイオード１４４が抵抗１４６の一端から逆方向に接地されている
。コンデンサ１４５は一端が抵抗１４６の他端に接続し、他端が接地されている。抵抗１
４６の一端から遅延検波信号５５が入力され、他端から振幅レベル出力５６が取り出され
る。

信号振幅レベル出力5６は、図４中の(a)に示されているように、位相項φ_Vbiasに依存
した周期関数となる。位相項φ_Vbiasが０ あるいは πであれば、遅延検波出力である遅
延受信信号５４は、最大振幅をとることとなる。また、逆に、位相項φ_Vbiasが±π/2 で
あると、受信信号５２と受信信号５３が直交の関係となり、出力レベルは原理上、ゼロと
なる。遅延回路６におけるバイアス電源１２は、（ａ）のグラフにおいて出力レベルが最
大となるように調整すれば良い。図４においては、信号振幅レベル出力５６を微分回路２
０で一回微分し、ループフィルタ４２を通して、図４中（ｂ）に示す位相項φ_Vbiasとル
ープフィルタ出力５７の関係を得る。ここで、図４中（ｂ）の丸印のゼロクロスポイント
を用いて、バイアス電圧V_Vbiasを制御することが可能となる。ループフィルタ出力５７が
プラスの数値を出力していれば、バイアス電圧V_Vbiasを大きくして位相項φ_Vbiasをすす
める方向とし、逆にループフィルタ出力５７がマイナスの数値を出力していれば、バイア
ス電圧V_Vbiasを小さくして位相項φ_Vbiasを遅らせる方向とすれば良い。なお、図２にお
いてトランジスタ１１をNPN型として表記したためここではバイアス電圧V_Vbiasと位相項
φ_Vbiasとの増加および減少の関係を上記のように説明したが、トランジスタ１１をＰＮ
Ｐ型の極性のものにすれば逆の関係となることは言うまでもない。

ループフィルタ出力５７は直接、バイアス電源１２が供給するバイアス電圧として印加
する設計としてもよい。あるいはループフィルタ出力５７に所定のリファレンス電圧を加
算、あるいは減算して、バイアス電源１２として遅延回路６へ供給する設計とするなど、
ループフィルタ出力５７に依存したバイアス電圧をバイアス電源１２が供給することにし
てもよい。

遅延受信信号54は、位相項φ_Vbiasに依存して符号の正負が反転する場合があるが、無線
通信の接続開始時の既知情報を用いて、デジタル信号処理により反転を戻すことは可能で
ある。図４においては、分岐された遅延検波信号５５を、レベル検出器４０を通さずに微
分回路４１に入力するようにしてもよい。その際には、同様に、既知信号として、符号が
どちらか一方に１連続などのように固定されている情報を送信機から出力し、これを無線
信号５０として受信して遅延検波信号５５を生成するとよい。

図２に示す回路構成において、トランジスタの群遅延のみを利用して安定した遅延検波
が可能であれば（すなわち位相項φ_Vbiasの動的な調整が不要であれば）、バイアス電圧V
_Vbiasは固定して、位相制御は施さなくても構わない。また、バイアス電圧V_Vbiasによる
位相項φ_Vbiasの制御においては、トランジスタ１１による利得の特性も変化することに
なる。利得の変動に対しては、図２の回路の前段、あるいは後段に、利得補償用の増幅器
を挿入して利得補完する構成や、飽和レベルまで増幅するようなリミッタを挿入する構成
等により、遅延させた遅延受信信号５４の強度を安定させる手段との組み合わせも考えら
れる。

図４の制御回路においては、いくつかの動作方式が考えられる。

ループフィルタ４２の通過帯域をデータ速度に比べて十分に広くした構成であれば、通信
接続を開始する際に送信機側から送られてくる既知信号（例えばプリアンブル等）を受信
している間にバイアス電圧V_Vbiasを設定し、既知信号の受信を終えてデータ信号を受信す
る際にはバイアス電圧V_Vbiasを既知信号により設定した値に固定して位相項φ_Vbiasが動
かないようにすればよい。

ループフィルタ４２の帯域をデータ速度に比べて十分に狭くし、遅延検波信号５５のう
ちビット単位のデータ系列で表された部分がバイアス電圧V_Vbiasの調整に供されない構成
であれば、レベル検出回路１９をバイパスさせて以下のような方法でバイアス電圧V_Vbias
を設定する。

遅延検波信号５５はレベル検出回路１９を通らずにループフィルタ４２に入力する。こ
の場合、ループフィルタ４２に入力される信号は電圧値として正負両方値をとることとな
る。その場合、遅延検波信号５５のうちビット単位のデータ系列で表された部分の−１デ
ータの数と＋１データの数とが同じずつであると、その部分のデータの平均は０となって
しまう。すなわち、−１データや＋１データに相当する遅延検波信号５５の電圧値の絶対
値がいくら大きくても、ループフィルタ４２を通過する値はあまり大きくならない。

それを避けるために、無線受信機１００が受信する無線信号５０を送信する送信機にお
いて、遅延検波信号５５のうちビット単位のデータ系列で表された部分の差動符号化θ(t
)-θ(t-τ)において、データ0 （θ(t)-θ(t-τ) = -π）と１ （θ(t)-θ(t-τ) = π）
の発生確率を、“１”のマーク率が高いように設定する。このようなデータ系列とするこ
とで、データ系列中の平均値が０からより外れた値となるので、帯域が狭いループフィル
タ４２の出力も０から外れる。その結果、ループフィルタ出力５７の大小が判定できるの
で、上述のように図４（a）中における位相項φ_Vbiasと出力レベルの関係から、位相項φ
_Vbias = πとなる条件に、バイアス電源１２を設定することができるようになる。

伝送情報が画像情報のようなストリーミングであれば、データ情報をフレーム化し、そ
のフレームヘッダ部分において“１”のマーク率を高めたデータ系列としてもよい。ある
いはマーク率が高いダミーブロックをフレームに挿入してもよい。

勿論、上記以外の制御回路の動作方法でも、バイアス電圧V_Vbiasを制御して、位相項φ
_Vbias調整し、遅延受信信号５４が最大振幅レベルとなるような構成であれば、構わない
。

（変形例）
バイアス電圧V_Vbiasによる位相項φ_Vbiasの調整条件は、トランジスタ１１への入力信号
である受信信号５３の周波数に依存する。すなわち、高周波においては、トランジスタ１
１の入力および出力における容量結合にも依存して、位相が回転しきらず、位相回転量と
してπを得られないこともある。受信信号５３が高周波であっても十分な位相回転量を得
るためには、トランジスタ１１を多段接続して遅延回路６を構成してもよい。

図５は、トランジスタ１１を３段接続して実現した遅延回路６の一実施形態としての回
路図である。

受信信号５３は、ＡＣ結合のためのコンデンサ１０を介して、１段目のトランジスタ１
１のベース端子に入力される。

１段目のトランジスタ１１は、エミッタ端子が抵抗１８を介して接地されている。また
、ベース端子は、コンデンサ１０、抵抗１３および１４と接続されている。ベース端子に
は抵抗１３を介してバイアス電源１２が接続される。また、ベース端子は抵抗１４を介し
て接地される。トランジスタ１１のコレクタ端子は、インダクタ１９を介してV_CC電源１
５に接続された抵抗１７から、V_CC電圧が供給される。また、コレクタ端子はコンデンサ
１６を介して２段目のトランジスタ２１のベース端子に接続されている。

２段目のトランジスタ２１は、エミッタ端子が抵抗２８を介して接地されている。また
、ベース端子は、コンデンサ１６、抵抗２３および２４と接続されている。ベース端子に
は、インダクタ２９を介してバイアス電源１２に接続された抵抗２３から、バイアス電圧
が供給される。また、ベース端子は抵抗２４を介して接地される。トランジスタ２１のコ
レクタ端子は、V_CC電源１５に抵抗２７を介して接続されている。また、コレクタ端子は
コンデンサ２６を介して３段目のトランジスタ３１のベース端子に接続されている。

３段目のトランジスタ３１は、エミッタ端子が抵抗３８を介して接地されている。また
、ベース端子は、コンデンサ２６、抵抗３３および３４と接続されている。ベース端子に
は、インダクタ２９とインダクタ３９とを介してバイアス電源１２に接続された抵抗３３
から、バイアス電圧が供給される。また、ベース端子は抵抗３４を介して接地される。ト
ランジスタ３１のコレクタ端子は、V_CC電源１５にインダクタ４９を介して接続された抵
抗３７からV_CC電圧を供給されている。また、コレクタ端子に接続されたコンデンサ４６
を介して遅延受信信号54が出力される。

V_CC及びVbiasは各段で共通としているが、各段のアイソレーションを高めるために、段
間にはインダクタ１９、２９、３９及び４９を挿入している。

各段において、位相変化量がβ [radian]であれば、3段接続することで、3×β [radia
n] の位相変化量が得られることになる。多段とすることで、受信信号５３に対して遅延
受信信号54は増幅されることになるが、たとえ、飽和状態に近い領域まで増幅されても、
２値 あるいは ４値の位相変調、あるいは周波数変調であれば、振幅成分が平坦となって
も、位相あるいは周波数成分に情報が残っているので、復調機能においては問題にならな
い。また逆に、飽和レベルに近い領域で、受信信号５３を遅延受信信号54として伝達する
ことで、出力レベルが安定した遅延検波信号５５遅延検波信号５５を得られることになる
。通常、トランジスタを1段とした図２の場合、反転増幅が理想的な状態であり位相回転
量としてはπ [radian]までである。遅延検波のためには、位相回転量として、2×π [ra
dian]の自由度が必要であり、2段あるいは3段の多段接続とすることが望ましい。トラン
ジスタ１１を用いた回路の段数としては、位相調整という機能を考慮すると、2個以上で
あれば、2×π [radian]を提供することが可能である。

以上、第１の実施例について述べてきたが、図１から図５に示した回路は、全て半導体
素子で実装することが可能である。遅延回路としても、従来のように物理的な伝搬路長が
必要なく、トランジスタの群遅延を利用しており、また、遅延受信信号5４の位相調整も
トランジスタのバイアス電源の条件を変更することで可能である。したがって、本発明の
第１の実施例である図１から図５の回路は、集積回路としてワンチップ内に全て実装して
、遅延検波の機能を提供することが可能となる。

（第２の実施の形態）
図６を用いて、第２の実施形態について説明する。第１の実施の形態においては、トラ
ンジスタを用いた遅延器６の出力を用いた遅延検波を行う構成について述べたが、同期検
波にも適用することが可能である。

図６は、同期検波用のローカル信号に本発明を用いた、本実施の形態の無線受信機２０
０のブロック図である。

受信機２００は、アンテナ２０１、バンドパスフィルタ２０２、低雑音増幅器２０３、段
間増幅器２０４、分岐器２０５、遅延器２０６、乗算器２０７、ローパスフィルタ２０８
、コンパレータ２０９、レベル検出器２４０、微分器２４１、ループフィルタ２４２、分
岐器２４３、ローカル信号発生器２２２およびシンセサイザ２２３を備える。

２値のBinary phase-shift keying （BPSK）の変調方式で変調されている無線信号２５
０をアンテナ２０１で受信する。無線信号２５０を、バンドパスフィルタ２０２、低雑音
増幅器２０３、段間増幅器２０４を通して受信信号２５１を得る。

分岐器２０５において分岐させた受信信号２５１の一部を、ローカル信号発生器２２２が
発生するローカル信号の周波数をロック（同期）するためのシンセサイザ２２３に入力す
る。受信信号２５１と周波数同期されたローカル信号258は、遅延器２０６で群遅延を与
えられて、乗算器２０７に入力される。乗算器２０７では、分岐器２０５からの受信信号
２５１とローカル信号258をミキシングして、同期検波を行う。同期検波を施された受信
信号を、所望帯域を抽出するローパスフィルタ２０８を通して、復調信号２５９を得る。

復調信号２５９は、コンパレータ２０９において“０” あるいは “1”に判定される。

ここで、復調信号２５９は、（８）式のように表すことができる。

ここで、R₁₀₉(t)は復調信号２５９の大きさ、LPF₈[・・・]は、所望帯域を抽出するロ
ーパスフィルタ機能、つまり[ ]内の式で得られる解のうち所望帯域以上の値を制限する
ことを示している。また、αは受信チェーンの利得、Aは無線信号２５０の振幅、ωは無
線信号２５０の角振動周波数、θ(t)は無線信号２５０の位相変調項（0 あるいは π）、
φ_Vbiasはローカル信号258の位相項を示している。

無線信号２５０はBPSK変調であるため、ローカル信号258の位相項であるφ_Vbiasが受信
信号２５１に対する相対位相としてnπ（nは整数）であれば、受信感度を劣化させずに復
調することが可能となる。

定数nが奇数の場合は符号が反転することになるが、それは既知情報を使ってコンパレ
ータ２０９よりも後段のデジタル信号処理部において反転することが可能である。

従って、ローカル信号258の位相を遅延させる遅延器２０６は、復調信号２５９のレベ
ルが最大となるように機能させればよい。遅延器２０６の位相を調整する制御回路は、図
４に示した構成と同様であり、レベル検出器２40、微分器２４１、ローパスフィルタ２42
で構成することができる。すなわち、ローパスフィルタ２０８の後段に設ける分岐器２43
から、復調信号２５９の一部を分岐して取り出し、レベル検出器２４０に入力させる。そ
して、レベル検出器２４０の出力が最大となるように、遅延器２０６の位相を調整する。

この調整の仕方については、図４の説明と同様であるため省略する。

本実施の形態においては、DPSK方式の位相変調に対し１シンボル時間の遅延を与える構
成について説明した。トランジスタが与える群遅延の大きさ次第で、１シンボル時間のみ
の遅延ではなく、mシンボル（mは２以上の実数）の遅延を与える構成も可能である。その
際には、送信機側で、mシンボル遅延の符号化を行うことで、１シンボル遅延の復調と同
じ受信感度が得られることになる。通常、mシンボル遅延のmが大きくなるとフェージング
の影響が強く出てきて、シンボル間の相関が弱まる可能性がある。しかしながら、60 GHz
帯ミリ波を用いた無線通信システムにおいては、近距離での通信でもあり、またLOS（Lin
e of Sight）が基本となることが多いので、mが大きくなっても受信感度には大きな影響
はないと考えられる。遅延させるシンボル長の設定は、使用するトランジスタ、RF周波数
帯、ビットレートの兼ね合いから決定すればよい。

（第３の実施の形態）
図７を用いて、本発明の第３の実施形態について説明する。

上記実施の形態では受信機に本発明を適用した構成を示したが、本実施の形態では送信機
に適用した構成について説明する。

本実施の形態の送信機３００は、変調方式にBPSKを用いた変調信号に、位相制御を施し
たローカル信号を重畳した送信信号を送信する。受信機側ではローカル信号などは用いず
、二乗検波などの簡易な構成で復調する構成である。本構成であれば、第２の実施の形態
で用いたシンセサイザが不必要となるため、送信機及び受信機を含めた無線通信システム
として、簡易な構成になる利点がある。特にシンセサイザは、ミリ波などの60GHz付近の
高周波においては実装が困難であるため、削除できる利点は大きい。

図７は、重畳するローカル信号の位相調整に本発明を用いた、本実施の形態の無線送信
機３00のブロック図である。

送信機３００は、アンテナ３０１、バンドパスフィルタ３０２、パワーアンプ３０３、段
間増幅器３０４、分岐器３０５、遅延器３０６、乗算器３０７、バンドパスフィルタ３０
８、加算器３０９、レベル検出器３４０、微分器３４１、ループフィルタ３４２、分岐器
３４３、ローカル信号発生器３２２および送信データ生成部３２０を備える。

送信データ生成部３２０はデータ“０” あるいは “1”を、BPSKの送信データ用に“
−１” あるいは “+1”に符号化した送信データ信号（ベースバンド信号）３５０を出力
する。

送信データ信号３５０は、ローカル信号発生器３２２から出力され分岐器３４３にて分
岐されたローカル信号358の一部と、乗算器３０７においてミキシングされ、所望のRF帯
域に周波数アップコンバートされたRF信号３６１となる。

RF信号３６１は両側波帯にデータ情報が存在しているが、バンドパスフィルタ３０８で
片側の側波帯だけを抽出する。但し、このバンドパスフィルタ３０８では、両側波帯とも
通過させても復調は可能である。ここでは片側波帯を通過させて伝送するものとして説明
する。RF信号３６１は、加算器３０９において、遅延器３０６で位相制御された遅延ロー
カル信号３５４と加算されて、送信信号３５２となる。送信信号３５２は、（９）式のよ
うに表すことができる。

ここで、T_３５2(t)は送信信号３５２の大きさ、Aは送信信号３５２の振幅、θ(t)は位
相変調項 （0 あるいは πの値をとる）であり、ωはRF帯の角振動周波数、φ_Vbiasはロ
ーカル信号３５８に遅延器３０６が与えた位相の変化量を表す項すなわち変調信号A・cos
｛θ(t)｝・cos(ωt)に対する相対位相を示している。

送信信号３５２は、段間増幅器３０４、パワーアンプ３０３において増幅され、バンド
パスフィルタ３０２を通過してアンテナ３０１から無線信号３５１として送信される。こ
こで、加算器３０９の後段に分配器３０５を挿入し、送信信号３５２の一部を位相制御回
路に入力して、遅延器３０６でローカル信号３５８に与える位相量（つまり（９）式にお
ける位相項φ_Vbiasの値）を調整する。この位相制御回路は、図４に示した構成と同様で
あり、レベル検出器３４０、微分器３４１、ローパスフィルタ３４２で構成することがで
きる。制御回路は、送信信号３５２の一部をレベル検出器３４０に入力し、そのレベル検
出器３４０の出力が最大となるように、遅延回路３０６の位相を制御することになる。制
御機能については、図４の説明において述べているため省略する。レベル検出器３４０が
例えば図９や図１０のような包絡線検波を行う構成であれば、レベル検出器３４０の出力
である振幅レベル出力３５６は（１０）式のように表すことができる。

ここで、T₃₅₆’（ｔ）は振幅レベル出力３５６である。振幅レベル出力３５６が最大と
なるためには、位相項φ_Vbiasは、nπ（nは整数）であることが望ましい。

以上説明した送信機３００からの無線信号３５１を受信する受信機４００の構成の一例
を図８を用いて説明する。 受信機４００は、アンテナ４０１、バンドパスフィルタ４０
２、低雑音増幅器４０３、段間増幅器４０４、レベル検出器４４０、ローパスフィルタ４
０８及びコンパレータ４０９を備える。

送信機３００から送信されアンテナ４０１で受信した無線信号３５１は、パンドパスフ
ィルタ４０２、低雑音増幅器４０３、段間増幅器４０４を介して、レベル検出器４４０に
受信信号４５１として入力される。レベル検出器４４０は、図７のレベル検出器３４０と
同様の構成のものを用いることができる。レベル検出器４４０の出力である振幅レベル出
力4５６の所望帯域のみをローパスフィルタ８で抽出して検波信号４５５は、式（１０）
で記載されたレベル検出器３４０の出力と等価（すなわちほぼ相似）となる。従って、検
波信号４５５のレベルが最大となるように、位相項φ_Vbiasを調整することが望ましく、
位相項φ_Vbias ＝ nπ（nは整数）の関係が確保できれば、受信感度の劣化をおこすこと
なく復調することが可能となる。

検波信号４５５は、コンパレータ４０９で、第１の実施形態の同様に、データ“0” あ
るいは “1”のデジタル信号に復調されることになる。定数nが奇数の場合は符号が反転
することになるが、それは既知情報を使ってコンパレータ４０９後段のデジタル信号処理
部において簡便に反転することが可能である。

ローカル信号発生器３２２は、受信信号４５１に対して周波数をロックしてもよいが、
ロックしていなくても、通信機能としては問題なく、シンセサイザを省くことが可能であ
る。つまり、本実施の形態では、送信機側及び受信機側において、デジタル信号による位
相変調であるBPSK方式を用いていながら、シンセサイザは必要なく、また受信機側ではロ
ーカル信号が不要となる利点がある。また、これらの送信機及び受信機は、全て半導体素
子で構成することが可能であるため、ワンチップICへの集積化が容易となる利点がある。

なお、本発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその
要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば既に触れたように、極
性の異なるトランジスタを用いることは可能であることは言うまでもない。また、上記実
施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成
できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよ
い。さらに、異なる実施の形態にわたる構成要素を適宜組み合わせてもよい。

第１の実施の形態における受信機のブロック図。 第１の実施の形態における遅延回路のブロック図。 第１の実施の形態におけるトランジスタの、バイアス電源に対する位相回転量の特性を示す線図。 第１の実施の形態におけるバイアス電源の制御回路のブロック図。 第１の実施の形態における遅延回路の変形例のブロック図。 第２の実施の形態における受信機のブロック図。 第３の実施の形態における送信機のブロック図。 第３の実施の形態における受信機のブロック図。 第１の実施の形態におけるレベル検出器の一例の回路図。 第１の実施の形態における検出器の一例の回路図。

符号の説明

1,201,301,401・・・アンテナ、2,202,302,402・・・バンドパスフィルタ、3,203・・・
低雑音増幅器、4,204,304,404・・・段間増幅器、5,205,305・・・分岐器、6,206,306・
・・遅延器、7,207,307・・・乗算器、8,208,408・・・ローパスフィルタ、9,209,409・
・・コンパレータ、10,210,310・・・コンデンサ、11,211,311・・・トランジスタ、12,2
12,312・・・バイアス電源、13,213,313・・・抵抗、14,214,314・・・抵抗、15,215,315
・・・VCC電源、16,216,316・・・コンデンサ、17,217,317・・・抵抗、18,218,318・・
・抵抗、19,219,319・・・インダクタ、20・・・コンデンサ、21・・・トランジスタ、23
・・・抵抗、24・・・抵抗、26・・・コンデンサ、27・・・抵抗、28・・・抵抗、29・・
・インダクタ、30・・・コンデンサ、31・・・トランジスタ、33・・・抵抗、34・・・抵
抗、36・・・コンデンサ、37・・・抵抗、38・・・抵抗、39・・・インダクタ、40,240,3
40,440・・・レベル検出器、41,241,341・・・微分器、42,242・・・ループフィルタ、43
,243,343・・・分岐器、44,144・・・ダイオード、45,145・・・コンデンサ、46,146・・
・抵抗、50,250,351・・・無線信号、51,251,451・・・受信信号、52・・・受信信号、53
・・・受信信号、54・・・遅延受信信号、５５・・・遅延検波信号、56,256,356,456・・
・振幅レベル出力、57,257・・・ループフィルタ出力、58,258,358・・・ローカル信号、
59,259・・・復調信号、60,460・・・受信データ処理部、100,200,300,400・・・受信機
、222322・・・ローカル信号発生器、223・・・シンセサイザ、303・・・パワーアンプ、
308・・・バンドパスフィルタ、309・・・加算器、320・・・送信データ生成部、350・・
・送信データ、352・・・送信信号、354・・・遅延ローカル信号、361・・・RF信号、4５
５・・・検波信号。

Claims (16)

1. 入力信号を第１の分岐入力信号及び第２の分岐入力信号に分配する分配手段と、
   前記第１の分岐入力信号の位相を遅延させるトランジスタと、
   前記第２の分岐入力信号に、位相を遅延した前記第１の分岐入力信号を乗算する乗算手
   段と、
   を備えることを特徴とする遅延検波回路。
2. 前記トランジスタに与えるバイアス電圧を制御することにより、前記第１の分岐入力信
   号の位相を遅延させる量を制御するバイアス電圧付与手段を備えることを特徴とする請求
   項１記載の遅延検波回路。
3. 前記バイアス電圧付与手段は、前記トランジスタに与えるバイアスの絶対値を増加させ
   ることにより、前記第１の分岐入力信号の位相の遅延させる量を増加させることを特徴と
   する請求項１記載の遅延検波回路。
4. 前記トランジスタは、バイポーラ型であり、
   前記第１の分岐入力信号を入力する前記トランジスタのベース端子に、バイアス電圧を
   印加するバイアス電圧付与手段を備えることを特徴とする請求項１記載の遅延検波回路。
5. 前記トランジスタのエミッタ端子が接地され、前記トランジスタのコレクタ端子から位
   相を遅延した前記第１の分岐入力信号を得ることを特徴とする請求項４記載の遅延検波回
   路。
6. 前記トランジスタは、ＦＥＴ型であり、
   前記第１の分岐入力信号が入力される前記トランジスタのソース端子に、バイアス電圧
   を印加するバイアス電圧付与手段を備えることを特徴とする請求項１記載の遅延検波回路
   。
7. 前記トランジスタのゲート端子が接地され、ドレイン端子から位相を遅延した前記第１
   の分岐入力信号を得ることを特徴とする請求項６記載の遅延検波回路。
8. 前記トランジスタが位相を遅延させた前記第１の分岐入力信号の位相を遅延させる他の
   トランジスタを備えることを特徴とする請求項１記載の遅延検波回路。
9. 位相を遅延した前記第１の分岐入力信号を乗算した前記第２の分岐入力信号の振幅レベ
   ルを検出するレベル検出器と、
   前記振幅レベルを微分する微分器とを備え、
   前記微分器の出力に基づいて前記トランジスタのバイアス電圧を制御することを特徴と
   する請求項１記載の遅延検波回路。
10. 位相を遅延した前記第１の分岐入力信号を乗算した前記第２の分岐入力信号を微分する
    微分器とを備え、
    前記微分器の出力に基づいて前記トランジスタのバイアス電圧を制御することを特徴と
    する請求項１記載の遅延検波回路。
11. 無線信号を受信する受信部と、
    前記受信部の出力信号を第１の分岐入力信号及び第２の分岐入力信号に分配する分配手段
    と、
    前記第１の分岐入力信号の位相を遅延させるトランジスタと、
    前記第２の分岐入力信号と、位相を遅延した前記第１の分岐入力信号とを乗算する乗算
    手段と、
    前記乗算手段の出力をデジタル信号に変換する変換手段と、
    前記デジタル信号をデジタル信号処理して情報信号を出力するデジタル信号処理部と、
    を備えることを特徴とする無線受信装置。
12. 入力信号に周波数同期したローカル信号を発振するローカル信号発信器と、
    前記ローカル信号の位相を遅延させるトランジスタと、
    前記入力信号に、位相を遅延した前記ローカル信号を乗算する乗算手段と、
    を備えることを特徴とする同期検波回路。
13. 位相を遅延した前記ローカル信号が乗算した前記入力信号の振幅レベルを検出するレベ
    ル検出器と、
    前記振幅レベルを微分する微分器とを備え、
    前記微分器の出力に基づいて前記トランジスタのバイアス電圧を制御することを特徴と
    する請求項１２記載の同期検波回路。
14. 位相を遅延した前記ローカル入力信号が乗算した前記入力信号を微分する微分器とを備
    え、
    前記微分器の出力に基づいて前記トランジスタのバイアス電圧を制御することを特徴と
    する請求項１２記載の同期検波回路。
15. 無線信号を受信する受信部と、
    前記受信部の出力信号に周波数同期したローカル信号を発振するローカル信号発信器と、
    前記ローカル信号の位相を遅延させるトランジスタと、
    前記出力信号に、位相を遅延した前記ローカル信号を乗算する乗算手段と、
    前記乗算手段の出力をデジタル信号に変換する変換手段と、
    前記デジタル信号をデジタル信号処理して情報信号を出力するデジタル信号処理部と、
    を備えることを特徴とする無線受信装置。
16. BPSK（binary phase-shift keying）の変調方式を用いた無線信号を送信する無線送信
    装置において、
    ベースバンド信号をローカル信号と乗算して周波数アップコンバートする乗算器と、
    前記ローカル信号の位相を遅延させるトランジスタと、
    周波数アップコンバートした前記ベースバンド信号に、位相を遅延した前記ローカル信号
    を加算する加算器と、
    を備えることを特徴とする無線送信装置。
    
    

Images