JP2007201093A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2007201093A
JP2007201093A JP2006016622A JP2006016622A JP2007201093A JP 2007201093 A JP2007201093 A JP 2007201093A JP 2006016622 A JP2006016622 A JP 2006016622A JP 2006016622 A JP2006016622 A JP 2006016622A JP 2007201093 A JP2007201093 A JP 2007201093A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor device
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006016622A
Other languages
English (en)
Other versions
JP4705481B2 (ja
Inventor
Hiroaki Ueno
弘明 上野
Manabu Yanagihara
学 柳原
Tetsuzo Ueda
哲三 上田
Yasuhiro Uemoto
康裕 上本
Takeshi Tanaka
毅 田中
Daisuke Ueda
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006016622A priority Critical patent/JP4705481B2/ja
Priority to CNA2006101659295A priority patent/CN101009324A/zh
Priority to CN2011101620703A priority patent/CN102244097A/zh
Priority to US11/647,218 priority patent/US7825434B2/en
Publication of JP2007201093A publication Critical patent/JP2007201093A/ja
Priority to US12/879,565 priority patent/US20100327320A1/en
Application granted granted Critical
Publication of JP4705481B2 publication Critical patent/JP4705481B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物半導体装置において、ノーマリオフ型で且つ動作電流を高めることができるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１０１上に順次形成され、それぞれ窒化物半導体からなる、バッファ層１０２と、下地層１０３と、第１の半導体層１０４と、第２の半導体層１０５と、コントロール層１０６と、コンタクト層１０７とを備えている。また、第２の半導体層１０５の上におけるコントロール層１０６の両測方の領域には、それぞれＴｉ及びＡｌからなるソース電極１０８並びにドレイン電極１０９が形成され、コンタクト層１０７の上にはＮｉからなるゲート電極１１０が形成されている。
【選択図】図１

Description

本発明は、窒化ガリウム（ＧａＮ）を主成分とするIII−Ｖ族窒化物半導体からなり、正電圧動作（ノーマリオフ動作）が可能な窒化物半導体装置に関する。
近年、高周波大電力デバイスとしてＧａＮ系の化合物半導体材料を用いた電界効果トランジスタ（Field Effect Transistor、以下ＦＥＴと表記する。）の研究が活発に行われている。ＧａＮ等の窒化物半導体材料は窒化アルミニウム（ＡｌＮ）又は窒化インジウム（ＩｎＮ）と種々の混晶を作ることができるため、従来から用いられている砒化ガリウム（ＧａＡｓ）を主成分とする砒素系半導体材料と同様にヘテロ接合を形成することができる。しかし、窒化物半導体におけるヘテロ接合では、ドーピングされていない状態でも接合面に窒化物半導体が有する自発分極又はピエゾ分極によって生じる高濃度のキャリアが発生する。このため、ＦＥＴを作製した場合にはデプレッション型（ノーマリオン型）になり易く、エンハンスメント型（ノーマリオフ型）の特性を得ることが難しい。現在、パワーエレクトロニクス市場に一般に流通しているデバイスはノーマリオフ型であり、ＧａＮ系の窒化物半導体装置に対してもノーマリオフ型が強く求められている。
以下、従来の窒化物半導体材料を用いたＦＥＴについて説明する。
図７に示すように、従来のＡｌＧａＮとＧａＮとのへテロ接合を用いたＦＥＴは、主面の面方位が（０００１）面であるサファイアからなる基板７０１と、基板７０１の主面上に形成されたアンドープＧａＮ層７０２と、アンドープＧａＮ層７０２の上に形成されたアンドープＡｌ0.25Ｇａ0.75Ｎ層７０３とを有している。
また、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３の上にチタン（Ｔｉ）及びアルミニウム（Ａｌ）からなるソース電極７０４並びにドレイン電極７０５が形成され、ソース電極７０４とドレイン電極７０５との間にパラジウム（Ｐｄ）からなるゲート電極７０６が形成されている。さらに、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３の上面で且つソース電極７０４、ドレイン電極７０５及びゲート電極７０６が形成されていない領域に窒化シリコン（ＳｉＮ）からなるパッシベーション膜７０７が形成されている。
アンドープＧａＮ層７０２とアンドープＡｌ0.25Ｇａ0.75Ｎ層７０３とのヘテロ接合面には、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３が有する自発分極及びピエゾ分極のために、１×１０13ｃｍ-2程度の２次元電子ガス層が形成されている。
このことは、図８に示すように、従来のＦＥＴにおいて分極によって生じる固定電荷と自由電子の分布から説明される。すなわち、アンドープＧａＮ層７０２及びアンドープＡｌ0.25Ｇａ0.75Ｎ層７０３の上面にそれぞれ負の固定電荷が形成され、また、それぞれの下面に正の固定電荷が形成される。このことを図８において、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３に形成される固定電荷を実線、アンドープＧａＮ層７０２に形成される固定電荷を破線で示す。このように、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３に形成される固定電荷の量がアンドープＧａＮ層７０２に形成される固定電荷の量よりも大きいため、ヘテロ接合面に固定電荷の量の差を補償する量のシートキャリアが２次元電子ガス層の形で形成される（図８の太線、Ｎsで示す。）。
この分極によってアンドープＧａＮ層７０２及びアンドープＡｌ0.25Ｇａ0.75Ｎ層７０３に電界が生じるため、従来のＦＥＴのエネルギーバンドが図９に示すようになる。従って、図１０に示すように、ゲート電圧とドレイン電流との電気特性は、基本的にノーマリオンの特性を示すことになる。
また、ソース電極７０４及びドレイン電極７０５はアンドープＡｌ0.25Ｇａ0.75Ｎ層７０３に接するように形成されるが、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３の膜厚が例えば３０ｎｍ以下と薄い場合には、ソース電極７０４及びドレイン電極７０５は、トンネル電流によりヘテロ接合面に形成される高濃度の２次元電子ガス層と接続可能となるため、良好なオーミック接触となる。また、ゲート電極７０６は５．１ｅＶの大きな仕事関数を有しており、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３に対して良好なショットキ接合となる（非特許文献１を参照。）。
このように、ノーマリオン型になり易いＧａＮ系の化合物半導体材料を用いてノーマリオフ型の動作特性を実現するには、ＧａＮ系の窒化物半導体材料が有する自発分極及びピエゾ分極によってチャネル内に生成されるキャリアを減らす必要がある。従来のＡｌＧａＮ層とＧａＮ層とのヘテロ接合を用いたＦＥＴの場合は、ＡｌＧａＮ層中のＡｌ組成を下げればＧａＮ層との格子定数差によるストレスが低減できるため、ピエゾ分極を減少させることができ、その結果、シートキャリア濃度を減少させることが可能である（非特許文献２を参照。）。
具体的に図７に示すアンドープＡｌ0.25Ｇａ0.75Ｎ層７０３を膜厚３０ｎｍのままでＡｌの組成を０．２５から０．１５に低下させると、シートキャリア濃度は１．２×１０13ｃｍ-2から５×１０12ｃｍ-2まで大幅に減少させることができる。しかし、シートキャリア濃度の減少に伴い、動作電流が低減するだけでなく、アンドープＡｌ0.25Ｇａ0.75Ｎ層７０３のＡｌ組成の低下に伴い、ゲート部のポテンシャルバリアも低下する。また、ゲート電極でのリーク電流の発生を抑えるために、ゲート電極７０６に印加可能な順方向電圧には上限がある。
従って、ノーマリオフ型で且つより大きな順方向電圧を印加可能とするためには、ゲート部をｐ型領域化させることで、ポテンシャルバリアを高めることが一つの方法である。このような特徴を有するＦＥＴが、接合型ＦＥＴ（Junction Field Effect Transistor、以下ＪＦＥＴと表記する。）である（非特許文献３及び特許文献１を参照。）。
しかしながら、ＪＦＥＴをノーマリオフ化した場合、ゲート電極に順方向バイアスを印加しても予めチャネルに生成される電子濃度を大きくすることが困難であった。また、ゲート電極に対して順方向バイアスを印加できるのはゲートから電流が流れ始めるまでであり、具体的にはバンドギャップを考慮して３Ｖ程度までが限界であった。このことにより、これまでのＪＦＥＴではドレイン動作電流を大きくすることが困難であるという問題があった。
図１１はこの問題を解決するための比較例である窒化物半導体装置の断面図を示している。
図１１に示すように、従来の課題を解決する比較例である窒化物半導体装置は、主面の面方位が（０００１）面であるサファイアからなる基板９０１と、基板９０１の主面上に形成されたＡｌＮバッファ層９０２と、ＡｌＮバッファ層９０２の上に形成されたアンドープＧａＮ層９０３と、アンドープＧａＮ層９０３の上に形成されたアンドープＡｌＧａＮ層９０４と、アンドープＡｌＧａＮ層９０４の一部の上に形成され、ｐ型不純物を含むＡｌＧａＮで構成されたｐ型コントロール層９０５と、ｐ型コントロール層９０５の上に形成されｐ型コントロール層９０５よりも高濃度のｐ型不純物を含むＧａＮで構成されたｐ型コンタクト層９０６とを有している。
また、ｐ型コンタクト層９０６の上で、ｐ型コンタクト層９０６とオーミック接触するゲート電極９０７と、ｐ型コンタクト層９０６を挟むようにしてアンドープＡｌＧａＮ層９０４の上に形成されたソース電極９０８及びドレイン電極９０９と、ゲート電極９０７、ソース電極９０８及びドレイン電極９０９以外の上部表面に形成されたパッシベーション膜９１０とが形成されている。
上記の窒化物半導体装置において、アンドープＡｌＧａＮ層９０４のバンドギャップは、チャネル領域であるアンドープＧａＮ層９０３のバンドギャップよりも大きい。アンドープＡｌＧａＮ層９０４とｐ型コントロール層９０５とは同一の材料からなるため、ｐ型コントロール領域を形成するｐ型コントロール層９０５のバンドギャップもアンドープＧａＮ層９０３のバンドギャップよりも大きい。また、アンドープＧａＮ層９０３とアンドープＡｌＧａＮ層９０４との界面にはヘテロ障壁が形成されており、半導体装置の動作時に２次元電子ガス層が形成されている。
このように、窒化物半導体からなるチャネル領域（アンドープＧａＮ層９０３）の上にバンドギャップが大きいｐ型コントロール領域（ｐ型コントロール層９０５）を設け、該ｐ型コントロール領域をチャネル領域に対して順方向にバイアスをかけることにより、チャネル領域内にホールが注入される。このようにすると、チャネル領域内にホールと同量の電子が発生するため、大きな動作電流を得ることができる。このような構造により、チャネル領域に注入されたホールによってチャネル領域内の電子の発生を促し、チャネル領域を流れる電流量を飛躍的に増加させることが可能である。
また、窒化物半導体におけるホールの移動度は電子の移動度に比べて非常に小さいため、窒化物半導体で構成されるチャネル領域へ注入されたホールは電流を流す単体として殆ど寄与しなくなる。従って、ｐ型コントロール領域から注入されたホールは同量の電子をチャネル領域に生成し、動作電流を増大させることが可能となる。チャネル領域に注入されたホールの移動度が０に近いほど、ホールはドナーイオンのような役割を果たすことになるため、チャネル領域でキャリア濃度の変調を行うことが可能となる。このため、大きな動作電流を有するノーマリオフ型の窒化物半導体装置を実現できることになる。
このような構造はＪＦＥＴに類似しているが、ゲート電極の接合面でチャネル領域内のキャリア濃度の変調を行う接合型電界効果トランジスタ（ＪＦＥＴ）とはキャリア注入を意図的に行わせるという点で全く異なった動作原理である。
M.Hikita et al., Technical Digest of 2004 International Electron Devices Meeting (2004) p.803 O. Ambacher et al., J.Appl.Phys. Vol.85 (1999) p.3222 L. Zhang et al., IEEE Transactions on Electron Devices, vol.47, no.3, pp.507-511, 2000 特開２００４−２７３４８６号公報
前述した比較例に係る窒化物半導体装置構造において、ｐ型コントロール領域からチャネル領域にホールを注入した際に、ホールがチャネル領域内に留まることができないため下方に流れ出し、チャネル領域内で有効に働くホールの量が少なくなってしまうという問題がある。また、スイッチング速度がホールと電子との再結合速度に依存しているため、動作電流を高めるには、スイッチング速度を向上させる必要がある。
本発明は前記従来の課題に鑑み、ノーマリオフ型の特性を有し、動作電流を高めることができる窒化物半導体装置を得られるようにすることを目的とする。
前記の目的を達成するため、本発明の窒化物半導体装置は、窒化物半導体材料から形成され、チャネル領域を含む半導体層の下部にチャネル領域に対して価電子帯にポテンシャル障壁を有する窒化物半導体材料から形成される半導体層を設けた構成とする。
具体的に、本発明に係る窒化物半導体装置は、第１の窒化物半導体からなる第１の半導体層と、第１の半導体層の主面上に形成され、バンドギャップが第１の窒化物半導体よりも大きい第２の窒化物半導体からなる第２の半導体層と、第２の半導体層の上部又は上側に選択的に形成され、ｐ型の導電性を有する第３の窒化物半導体からなるコントロール層と、第２の半導体層の上で且つコントロール層の両測方の領域にそれぞれ形成されたソース電極及びドレイン電極と、コントロール層の上側に形成されたゲート電極と、第１の半導体層の主面と反対側の面上に形成され、第１の窒化物半導体に対して価電子帯にポテンシャル障壁を有し、組成にアルミニウムを含む第４の窒化物半導体からなる第４の半導体層とを備えていることを特徴とする。
本発明の窒化物半導体装置によると、第１の半導体層の下部に第１の半導体層に対して価電子帯にポテンシャル障壁を有するような窒化物半導体から形成される第４の半導体層を設けることにより、コントロール層を第１の半導体層に対して順方向バイアスを印可した場合には、第１の半導体層に注入されたホールを散逸させることなく効率的に第１の半導体層の電子濃度増加に寄与させることができるため、動作電流を高めたノーマリオフ型の窒化物半導体装置を実現できる。
また、コントロール層は、ゲート電極に順方向バイアスが印加された場合に、第１の半導体層に生じるチャネル領域にホールが注入され、ソース電極とドレイン電極との間の電気伝導性を制御することが好ましい。
また、本発明の窒化物半導体装置において、第４の半導体層におけるアルミニウムの組成比の値は、０．０３以上且つ０．１以下に設定されていることが好ましい。
このような構成にすると、より大きな動作電流を有する窒化物半導体装置を実現することができる。Ａｌの組成比の値が小さすぎると価電子帯のポテンシャル障壁として機能しなくなり、ホールを第１の半導体層に留めておくことができなくなる。また、Ａｌの組成比の値が大きすぎると第１の半導体層との分極差が大きくなり第１の半導体層のエネルギーバンドが持ち上がり、第１の半導体層に電子が蓄積しにくくなる。従って、窒化物半導体装置の動作電流を高めるためには、第４の半導体層を構成する半導体材料のＡｌの組成比の値を適切な値に設定することが必要となる。このようにすると、動作電流を高めたノーマリオフ型の窒化物半導体装置を実現することが可能となる。
また、本発明の窒化物半導体装置において、第１の窒化物半導体は、組成にインジウムを含むことが好ましい。
このような構成にすると、第１の半導体層にインジウム（Ｉｎ）が含まれるため、第１の半導体層のバンドギャップが小さくなり、第１の半導体層に注入されたホールの蓄積及び第１の半導体層内の電子の発生をより促すことが可能となる。このため、より大きな動作電流を流すことが可能なノーマリオフ型窒化物半導体装置を実現することができる。
また、本発明の窒化物半導体装置において、第１の半導体層は、厚さが０ｎｍより大きく且つ３０ｎｍ以下であることが好ましい。
このような構成にすると、本発明の窒化物半導体装置において、高速なスイッチングを行うことが可能となる。第１の半導体層の厚さが厚いと、ホール及び電子が蓄積する場所が離れてしまい、再結合時定数が長くなるため、高速なスイッチング動作が不可能になるので、第１の半導体層の厚さを適切に設定することが必要である。
本発明に係る窒化物半導体装置によると、ノーマリオフ型の特徴を有し、且つ、動作電流を高められる窒化物半導体装置を実現することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る窒化物半導体装置の断面構造の一例を示している。
図１に示すように、本実施形態の窒化物半導体装置であるトランジスタは、主面の面方位が（０００１）面であるサファイア（Ａｌ2Ｏ3）からなる基板１０１と、基板１０１上に形成された膜厚１００ｎｍのＡｌＮからなるバッファ層１０２と、バッファ層１０２の上に形成された膜厚１μｍのアンドープのＡｌxＧａ1-xＮ（但し、ｘは０＜ｘ≦１である。）からなる下地層１０３と、下地層１０３の上に形成された膜厚３．５ｎｍのアンドープのＧａＮからなる第１の半導体層１０４と、第１の半導体層１０４の上に形成された膜厚２５ｎｍのアンドープのＡｌ0.15Ｇａ0.85Ｎからなる第２の半導体層１０５と、第２の半導体層１０５の上に形成された膜厚１００ｎｍのｐ型Ａｌ0.15Ｇａ0.85Ｎからなるコントロール層１０６と、コントロール層１０６の上に形成された膜厚５ｎｍの高濃度のｐ型ＧａＮからなるコンタクト層１０７とを有している。
また、コンタクト層１０７及びコントロール層１０６を選択的にエッチングすることにより、コントロール層１０６及びコンタクト層１０７からなるコントロール領域が形成され、第２の半導体層１０５の上で且つコントロール領域の両側方の領域にそれぞれＴｉ及びＡｌからなるソース電極１０８並びにドレイン電極１０９が形成されている。さらに、コンタクト層１０７の上にニッケル（Ｎｉ）からなるゲート電極１１０が形成されている。また、ソース電極１０８、ドレイン電極１０９及びゲート電極１１０が形成されていない上部表面は、ＳｉＮからなるパッシベーション膜１１１に覆われている。さらに素子分離領域として、例えばホウ素（Ｂ）などのイオン注入による高抵抗化層を形成してもよい。
コントロール層１０６には１×１０19ｃｍ-3程度のマグネシウム（Ｍｇ）がドーピングされ、キャリア濃度が１×１０18ｃｍ-3程度であり、コンタクト層１０７にはＭｇが１×１０20ｃｍ-3程度ドーピングされている。コントロール層１０６及びコンタクト層１０７は、基板１０１の上面からみた場合、例えば１．５μｍ幅のストライプ状にエッチングされており、その上に幅１μｍのゲート電極１１０が形成されている。
本実施形態の窒化物半導体装置において、第２の半導体層１０５のバンドギャップは第１の半導体層１０４のバンドギャップよりも大きい。第２の半導体層１０５とコントロール層１０６とは同一の材料から形成されているため、コントロール層１０６のバンドギャップは第１の半導体層１０４のバンドギャップよりも大きい。このとき第１の半導体層１０４と第２の半導体層１０５との界面にはヘテロ障壁が形成されており、本窒化物半導体装置の動作時には第１の半導体層１０４における第２の半導体層１０５との界面の近傍に２次元電子ガス層からなるチャネル領域が形成される。
チャネル領域を含む第１の半導体層１０４の上側にバンドギャップが大きい第２の半導体層１０５を形成し、下側にチャネル領域に対して価電子帯にポテンシャル障壁を有する下地層１０３を形成すると、コントロール層１０６をチャネル領域に対して順方向にバイアスをかけた場合、第１の半導体層１０４に生じるチャネル領域にホールが注入され、注入されたホールは、散逸されることなく効率的に第１の半導体層１０４の電子濃度増加に寄与される。
また、十分に大きなドレイン耐圧を実現するため、図１に示されるコントロール層１０６とドレイン電極１０９との間の距離は５μｍ程度かそれ以上としている。また、従来例において説明した通り、ソース電極１０８及びドレイン電極１０９は第２の半導体層１０５に接して形成されているが、トンネル電流を介して第２の半導体層１０５と第１の半導体層１０４とのへテロ接合面に形成される２次元電子ガス層と接続されるため良好なオーミック接触となる。ここではさらに良好なオーミック接触を実現するためにソース電極１０８及びドレイン電極１０９下方の第２の半導体層１０５中にｎ型不純物であるシリコン（Ｓｉ）を選択的に拡散させた構成としてもよい。
図２は、本発明の第１の実施形態に係る窒化物半導体装置の下地層１０３を構成するＡｌの組成比ｘの値に対する窒化物半導体装置の最大ドレイン電流値との関係（シミュレーション値）を示している。
図２に示されるように、下地層１０３を構成するＡｌの組成比ｘの値は、０．０６付近が頂点であり、ｘが小さくなりすぎても、大きくなりすぎても、窒化物半導体装置の最大ドレイン電流値が小さくなることが示されている。
このように、本発明に係る窒化物半導体装置において、チャネル領域（第１の半導体層１０４）に対して価電子帯にポテンシャル障壁を有するような半導体材料である下地層１０３を備えた構成とし、下地層１０３を構成するＡｌの組成比ｘの値を０．０３以上且つ０．１以下に設定することにより、窒化物半導体装置の最大ドレイン電流値が高い値を達成することができる。
本実施形態においては、基板１０１の材料としてサファイアを用いたが、サファイアからなる基板に代えて、例えば炭化シリコン（ＳｉＣ）、ＧａＮ又はＳｉ等の材料からなる基板でよく、また良好な結晶性を実現できるのであればいかなる面方位でもよい。なお、ゲート電極１１０の材料は、Ｎｉに代えてコンタクト層１０７と良好なオーミック接触を有する材料であればＰｄなどの金属でもよい。また、本実施形態ではコントロール層１０６及び第２の半導体層１０５のＡｌ組成が一致しているが、組成を揃える必要はなく、例えばコントロール層にｐ型ＧａＮを用いてもよい。
このように、本発明に係る窒化物半導体装置であるトランジスタによると、チャネル層である第１の半導体層の下部に第１の半導体層に対して価電子帯にポテンシャル障壁を有する下地層１０３を形成し、下地層１０３を構成するＡｌの組成比を適切な値に設定することにより、ノーマリオフ型で前述のホール注入によってのみドレイン電流が流れ、ホールのチャネル内での閉じ込めを促進することにより大きな動作電流を実現することが可能となる。
（第２の実施形態）
図３は本発明の第２の実施形態に係る窒化物半導体装置の断面構造の一例を示している。
図３に示すように、本実施形態の窒化物半導体装置であるトランジスタは、主面の面方位が（１１１）であるｎ型Ｓｉからなる基板３０１と、基板３０１の上に形成された膜厚４０ｎｍのＡｌＮからなるバッファ層３０２と、バッファ層３０２の上に形成された膜厚１μｍのアンドープのＡｌ0.05Ｇａ0.95Ｎからなる下地層３０３と、下地層３０３の上に形成された膜厚３．５ｎｍのアンドープのＩｎyＧａ1-yＮ（但し、ｙは０＜ｙ≦１である。）からなる第１の半導体層３０４と、第１の半導体層３０４の上に形成された膜厚２５ｎｍのアンドープのＡｌ0.15Ｇａ0.85Ｎからなる第２の半導体層３０５と、第２の半導体層３０５の上に形成された膜厚１００ｎｍのｐ型Ａｌ0.15Ｇａ0.85Ｎからなるコントロール層３０６と、コントロール層３０６の上に形成された膜厚５ｎｍの高濃度のｐ型ＧａＮからなるコンタクト層３０７とを有している。
また、コンタクト層３０７及びコントロール層３０６を選択的にエッチングすることにより、コントロール層３０６及びコンタクト層３０７からなるコントロール領域が形成され、第２の半導体層３０５の上で且つコントロール領域の両側方の領域にそれぞれＴｉ及びＡｌからなるソース電極３０８並びにドレイン電極３０９が形成されている。さらに、コンタクト層３０７上には、Ｎｉからなるゲート電極３１０が形成されている。また、ソース電極３０８、ドレイン電極３０９及びゲート電極３１０が形成されていない上部表面は、ＳｉＮからなるパッシベーション膜３１１に覆われている。また、ソース電極３０８は、コントロール領域以外の電極の配線抵抗を低減させるため、基板３０１まで延びる貫通穴３１２を介して接続されるソースビア構造を有している。
本実施形態の窒化物半導体装置は第１の実施形態と同様に、下地層３０３が、第１の半導体層３０４に対して価電子帯にポテンシャル障壁を有しており、コントロール領域のバンドギャップはチャネル領域のバンドギャップよりも大きい。
図４は本発明の第２の実施形態に係る窒化物半導体装置の第１の半導体層３０４を構成するＩｎの組成比ｙの値と窒化物半導体装置の最大ドレイン電流特性（シミュレーション値）との関係を示している。
図４に示されるように、第１の半導体層３０４を構成するＩｎの組成比ｙの値が大きくなるに従って、窒化物半導体装置の最大ドレイン電流値が増加している。
このように、本発明に係る窒化物半導体装置は、第１の半導体層３０４に対して価電子帯にポテンシャル障壁を有するような半導体材料からなる下地層３０３を備えた構成とし、第１の半導体層３０４にＩｎを含む構成とすることによりチャネル領域のバンドギャップが小さくなり、電子もホールもチャネル領域により多く蓄積することが可能になる。また、チャネル領域のＩｎの組成比ｙの値を大きくすることにより、より高い最大ドレイン電流値を達成することができる。
（第３の実施形態）
図５は本発明の第３の実施形態に係る窒化物半導体装置の断面構造の一例を示している。
図５に示すように、本実施形態の窒化物半導体装置であるトランジスタは、主面の面方位が（０００１）であるサファイアからなる基板５０１と、基板５０１の上に形成された膜厚１００ｎｍのＡｌＮからなるバッファ層５０２と、バッファ層５０２の上に形成された膜厚１μｍのアンドープのＡｌ0.05Ｇａ0.95Ｎからなる下地層５０３と、下地層５０３の上に形成された膜厚３．５ｎｍのアンドープのＧａＮからなる第１の半導体層５０４と、第１の半導体層５０４の上に形成された膜厚２５ｎｍのアンドープのＡｌ0.15Ｇａ0.85Ｎからなる第２の半導体層５０５と、第２の半導体層５０５の上に形成された膜厚１００ｎｍのｐ型Ａｌ0.15Ｇａ0.85Ｎからなるコントロール層５０６と、コントロール層５０６の上に形成された膜厚５ｎｍの高濃度のｐ型ＧａＮからなるコンタクト層５０７とを有している。
また、コンタクト層５０７及びコントロール層５０６を選択的にエッチングすることにより、コントロール層５０６及びコンタクト層５０７からなるコントロール領域が形成され、第２の半導体層５０５の上で且つコントロール領域の両側方の領域にそれぞれＴｉ及びＡｌからなるソース電極５０８並びにドレイン電極５０９が形成されている。さらに、コンタクト層５０７上に、Ｎｉからなるゲート電極５１０が形成されている。また、ソース電極５０８、ドレイン電極５０９及びゲート電極５１０が形成されていない上部表面は、ＳｉＮからなるパッシベーション膜５１１に覆われている。
本実施形態の窒化物半導体装置も第１の実施形態と同様に、下地層５０３が、第１の半導体層５０４に対して価電子帯にポテンシャル障壁を有しており、コントロール領域のバンドギャップは第１の半導体層５０４のバンドギャップよりも大きい。
図６は、本実施形態に係る窒化物半導体装置の一例であるトランジスタの第１の半導体層５０４の厚さとスイッチング速度との関係を示している。
図６に示されるように、第１の半導体層５０４の厚さが厚くなるに従って、スイッチング速度が遅くなる。
このように、本発明に係る窒化物半導体装置において、チャネル層を構成する第１の半導体層５０４に対して価電子帯にポテンシャル障壁を有する半導体からなる下地層５０３を備えた構成とし、第１の半導体層５０４の厚さを適切な値に設定することにより、高速なスイッチングを行うことが可能となる。このため、ノーマリオフ型で動作電流が大きく且つリーク電流が小さく、スイッチング速度が速い窒化物半導体トランジスタを実現することが可能となる。
本発明に係る窒化物半導体装置は、ノーマリオフ型で動作電流を大きくでき且つ高速スイッチングを行うことが可能な窒化物半導体装置等に有用である。
本発明の第１の実施形態に係る窒化物半導体装置を示す断面図である。 本発明の第１の実施形態に係る窒化物半導体装置のアンドープＡｌxＧａ1-xＮ下地層のＡｌの組成比ｘの値とデバイスの最大電流値との関係を示す構成図である。 本発明の第２の実施形態に係る窒化物半導体装置を示す断面図である。 本発明の第２の実施形態に係る窒化物半導体装置のアンドープＩｎyＧａ1-yＮ層のＩｎの組成比ｙの値とデバイスの最大電流値との関係を示す構成図である。 本発明の第３の実施形態に係る窒化物半導体装置を示す断面図である。 本発明の第３の実施形態に係る窒化物半導体装置のアンドープＧａＮ層の厚さとスイッチング速度との関係を示す構成図である。 従来の窒化物半導体電界効果トランジスタを示す断面図である。 従来の窒化物半導体電界効果トランジスタにおいて分極によって生じる固定電荷と自由電子の分布を示す構成図である。 従来の窒化物半導体電界効果トランジスタのエネルギーバンド図を示す構成図である。 従来の窒化物半導体電界効果トランジスタのドレイン電流-ドレイン電圧特性を示す構成図である。 比較例に係る窒化物半導体装置を示す断面図である。
符号の説明
１０１ 基板
１０２ バッファ層
１０３ 下地層
１０４ 第１の半導体層
１０５ 第２の半導体層
１０６ コントロール層
１０７ コンタクト層
１０８ ソース電極
１０９ ドレイン電極
１１０ ゲート電極
１１１ パッシベーション膜
３０１ 基板
３０２ バッファ層
３０３ 下地層
３０４ 第１の半導体層
３０５ 第２の半導体層
３０６ コントロール層
３０７ コンタクト層
３０８ ソース電極
３０９ ドレイン電極
３１０ ゲート電極
３１１ パッシベーション膜
３１２ 貫通穴
５０１ 基板
５０２ バッファ層
５０３ 下地層
５０４ 第１の半導体層
５０５ 第２の半導体層
５０６ コントロール層
５０７ コンタクト層
５０８ ソース電極
５０９ ドレイン電極
５１０ ゲート電極
５１１ パッシベーション膜
７０１ 基板
７０２ アンドープＧａＮ層
７０３ アンドープＡｌ0.25Ｇａ0.75Ｎ層
７０４ ソース電極
７０５ ドレイン電極
７０６ ゲート電極
７０７ パッシベーション膜
９０１ 基板
９０２ ＡｌＮバッファ層
９０３ アンドープＧａＮ層
９０４ アンドープＡｌＧａＮ層
９０５ ｐ型コントロール層
９０６ ｐ型コンタクト層
９０７ ゲート電極
９０８ ソース電極
９０９ ドレイン電極
９１０ パッシベーション膜

Claims (6)

  1. 第１の窒化物半導体からなる第１の半導体層と、
    前記第１の半導体層の主面上に形成され、バンドギャップが前記第１の窒化物半導体よりも大きい第２の窒化物半導体からなる第２の半導体層と、
    前記第２の半導体層の上部又は上側に選択的に形成され、ｐ型の導電性を有する第３の窒化物半導体からなるコントロール層と、
    前記第２の半導体層の上で且つ前記コントロール層の両測方の領域にそれぞれ形成されたソース電極及びドレイン電極と、
    前記コントロール層の上側に形成されたゲート電極と、
    前記第１の半導体層の前記主面と反対側の面上に形成され、前記第１の窒化物半導体に対して価電子帯にポテンシャル障壁を有し、組成にアルミニウムを含む第４の窒化物半導体からなる第４の半導体層とを備えていることを特徴とする窒化物半導体装置。
  2. 前記コントロール層は、前記ゲート電極に順方向バイアスが印加された場合に、前記第１の半導体層に生じるチャネル領域にホールが注入され、前記ソース電極と前記ドレイン電極との間の電気伝導性を制御することを特徴とする請求項１に記載の窒化物半導体装置。
  3. 前記第４の半導体層におけるアルミニウムの組成比の値は、０．０３以上且つ０．１以下に設定されていることを特徴とする請求項１又は２に記載の窒化物半導体装置。
  4. 前記第１の窒化物半導体は、組成にインジウムを含むことを特徴とする請求項１〜３のうちいずれか１項に記載の窒化物半導体装置。
  5. 前記第１の半導体層は、厚さが０ｎｍより大きく且つ３０ｎｍ以下であることを特徴とする請求項１〜４のうちいずれか１項に記載の窒化物半導体装置。
  6. 前記第１の窒化物半導体は、組成にインジウムを含み、
    前記第１の半導体層は、厚さが０ｎｍより大きく且つ３０ｎｍ以下であることを特徴とする請求項３に記載の窒化物半導体装置。
JP2006016622A 2006-01-25 2006-01-25 窒化物半導体装置 Expired - Lifetime JP4705481B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006016622A JP4705481B2 (ja) 2006-01-25 2006-01-25 窒化物半導体装置
CNA2006101659295A CN101009324A (zh) 2006-01-25 2006-12-11 氮化物半导体装置
CN2011101620703A CN102244097A (zh) 2006-01-25 2006-12-11 氮化物半导体装置
US11/647,218 US7825434B2 (en) 2006-01-25 2006-12-29 Nitride semiconductor device
US12/879,565 US20100327320A1 (en) 2006-01-25 2010-09-10 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006016622A JP4705481B2 (ja) 2006-01-25 2006-01-25 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2007201093A true JP2007201093A (ja) 2007-08-09
JP4705481B2 JP4705481B2 (ja) 2011-06-22

Family

ID=38284671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016622A Expired - Lifetime JP4705481B2 (ja) 2006-01-25 2006-01-25 窒化物半導体装置

Country Status (3)

Country Link
US (2) US7825434B2 (ja)
JP (1) JP4705481B2 (ja)
CN (2) CN102244097A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539712A (ja) * 2007-09-12 2010-12-16 トランスフォーム インコーポレイテッド Ｉｉｉ族窒化物双方向スイッチ
JP2012019186A (ja) * 2010-07-07 2012-01-26 Samsung Electro-Mechanics Co Ltd 窒化物系半導体素子及びその製造方法
JP2014146744A (ja) * 2013-01-30 2014-08-14 Renesas Electronics Corp 半導体装置
WO2018181237A1 (ja) 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531854B2 (en) 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US7772056B2 (en) * 2007-06-18 2010-08-10 University Of Utah Research Foundation Transistors for replacing metal-oxide semiconductor field-effect transistors in nanoelectronics
JP4478175B2 (ja) * 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
EP2166085A1 (en) * 2008-07-16 2010-03-24 Suomen Punainen Risti Veripalvelu Divalent modified cells
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
US9378965B2 (en) * 2009-12-10 2016-06-28 Infineon Technologies Americas Corp. Highly conductive source/drain contacts in III-nitride transistors
JP2011233751A (ja) * 2010-04-28 2011-11-17 Panasonic Corp 窒化物半導体トランジスタ
JP5576731B2 (ja) * 2010-07-14 2014-08-20 パナソニック株式会社 電界効果トランジスタ
US8946788B2 (en) * 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
CN102709321A (zh) 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP6189235B2 (ja) * 2014-03-14 2017-08-30 株式会社東芝 半導体装置
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230381A (ja) * 1985-04-05 1986-10-14 Nec Corp 半導体装置
JPH02177332A (ja) * 1988-12-27 1990-07-10 Nec Corp 半導体装置
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2000299325A (ja) * 1999-04-16 2000-10-24 Hitachi Cable Ltd 窒化ガリウム系化合物半導体を用いた電界効果トランジスタ用エピタキシャルウェハ
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3687049T2 (de) * 1985-04-05 1993-03-25 Nippon Electric Co Bipolare eigenschaften aufweisender transistor mit heterouebergang.
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
JP4906023B2 (ja) * 2001-08-14 2012-03-28 古河電気工業株式会社 ＧａＮ系半導体装置
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7098490B2 (en) * 2003-06-02 2006-08-29 Hrl Laboratories, Llc GaN DHFET
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230381A (ja) * 1985-04-05 1986-10-14 Nec Corp 半導体装置
JPH02177332A (ja) * 1988-12-27 1990-07-10 Nec Corp 半導体装置
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2000299325A (ja) * 1999-04-16 2000-10-24 Hitachi Cable Ltd 窒化ガリウム系化合物半導体を用いた電界効果トランジスタ用エピタキシャルウェハ
JP2001196575A (ja) * 2000-01-13 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539712A (ja) * 2007-09-12 2010-12-16 トランスフォーム インコーポレイテッド Ｉｉｉ族窒化物双方向スイッチ
JP2012019186A (ja) * 2010-07-07 2012-01-26 Samsung Electro-Mechanics Co Ltd 窒化物系半導体素子及びその製造方法
JP2014146744A (ja) * 2013-01-30 2014-08-14 Renesas Electronics Corp 半導体装置
US9768257B2 (en) 2013-01-30 2017-09-19 Renesas Electronics Corporation Semiconductor device
WO2018181237A1 (ja) 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
CN101009324A (zh) 2007-08-01
JP4705481B2 (ja) 2011-06-22
CN102244097A (zh) 2011-11-16
US20100327320A1 (en) 2010-12-30
US7825434B2 (en) 2010-11-02
US20070170463A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
JP4712459B2 (ja) トランジスタ及びその動作方法
JP5147197B2 (ja) トランジスタ
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US8779438B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
JP6371986B2 (ja) 窒化物半導体構造物
JP4705481B2 (ja) 窒化物半導体装置
JP6229172B2 (ja) 半導体装置
EP2747145B1 (en) Field-effect transistor
US20140110759A1 (en) Semiconductor device
JP2010135641A (ja) 電界効果トランジスタ及びその製造方法
JP2008091392A (ja) 窒化物半導体装置及びその製造方法
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP2011066464A (ja) 電界効果トランジスタ
JP5721782B2 (ja) 半導体装置
JP2008130655A (ja) 半導体素子
JP2011142358A (ja) 窒化物半導体装置
JP2013239735A (ja) 電界効果トランジスタ
JP2015056413A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110311

R150 Certificate of patent or registration of utility model

Ref document number: 4705481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term