JP2007201251A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2007201251A
JP2007201251A JP2006019109A JP2006019109A JP2007201251A JP 2007201251 A JP2007201251 A JP 2007201251A JP 2006019109 A JP2006019109 A JP 2006019109A JP 2006019109 A JP2006019109 A JP 2006019109A JP 2007201251 A JP2007201251 A JP 2007201251A
Authority
JP
Japan
Prior art keywords
semiconductor package
flexible substrate
semiconductor element
substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006019109A
Other languages
English (en)
Inventor
Motoyoshi Minbeda
源佳 民部田
Keiichiro Hayashi
恵一郎 林
Hitoshi Takeuchi
均 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006019109A priority Critical patent/JP2007201251A/ja
Publication of JP2007201251A publication Critical patent/JP2007201251A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】製造に手間やコストがかからず、薄型で放熱性に優れた高品質な半導体パッケージを提供すること。
【解決手段】外部電極2aを有する半導体素子2と、該半導体素子を載置固定するパッド部3と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能なリード電極4と、半導体素子の上面全体を覆うと共にリード電極に端部が重なる大きさに形成されたフレキシブル基板5と、該フレキシブル基板の下面にパターニングされ、一端が外部電極に対してそれぞれ電気的に接続されると共に他端がリード電極に対してそれぞれ電気的に接続されて、フレキシブル基板と半導体素子とリード電極とを一体的に接合する基板電極6と、半導体素子を内部に埋没するように封止する絶縁性のモールド樹脂部7を備えている半導体パッケージ1を提供する。
【選択図】図1

Description

本発明は、ICチップ等の半導体素子を有する半導体パッケージ及び該半導体パッケージの製造方法に関するものである。
従来より、ICチップ等の半導体素子を内部に封止した半導体パッケージとして、様々なものが提供されている。半導体素子のパッケージングには、多種多様のものが存在するが、構造が簡単で安価に作製できる点からリードフレームを用いたパッケージングが広く使用されている。
ここで、リードフレームを利用した一般的な半導体パッケージを、図24を参照して簡単に説明する。半導体パッケージ50は、図24に示すように、ICチップ等の半導体素子51がリードフレームのダイパッド52上にダイボンド剤53を介して接着されており、半導体素子51とリードフレームのリード電極54とがボンディングワイヤ55を介して電気的に接続されている。また、半導体素子51、ダイパッド52及びボンディングワイヤ55を、エポキシ樹脂等からなるモールド樹脂部56で内部に封止している。これにより、半導体素子51、ダイパッド52及びボンディングワイヤ55が、外部に露出しない状態で確実に固定されて保護されている。
また、リードフレームを利用した他の半導体パッケージの一例として、ワイヤボンディングを用いないものも知られている(例えば、特許文献1参照)。
この半導体パッケージは、半導体素子(半導体チップ)がリード配線を有するテープキャリアに支持されていると共に、リード配線に対して電気的に接続されている。即ち、ボンディングワイヤを用いずに、リード配線に直接電気的に接続されている。なお、このリード配線は、インナーリード及びアウターリードの両方の機能を兼ねるものであり、リードフレームの役割を担っている。
また、テープキャリアは、絶縁性接着剤を介して窒化アルミニウム基板に固定されている。また、この窒化アルミニウム基板の裏面側に、半導体素子が接合されている。つまり、半導体素子は、テープキャリアと窒化アルミニウム基板との間に固定されている状態となっている。更に、半導体素子はポッティング樹脂等によりテープキャリア側から封止されて保護されている。
特開平8−153749号公報
しかしながら、上述した従来の半導体パッケージには、以下の課題が残されている。
始めに、近年の半導体集積製造技術の飛躍的な進歩によって、半導体パッケージの高集積化が急速に進んでいる。また、それに伴い、半導体パッケージの放熱性の向上や薄型化が求められている。
ここで、半導体パッケージの一般的な熱の流れを、図24を参照して説明する。半導体素子51から発せられた熱は、3つのルートを経由して放熱されている。即ち、半導体素子51から直接ダイパッド52及びリード電極54を介して回路基板等に放熱される第1のルートと、半導体素子51からボンディングワイヤ55及びリード電極54を介して回路基板等に放熱される第2のルートと、半導体素子51からモールド樹脂部56を介して大気に放熱される第3のルートとからなる3つのルートである。
ところが、図24に示す従来の半導体パッケージ50は、線径が、例えばφ25μmと非常に細く、一般的に使用されているボンディングワイヤ55を用いているので、放熱性が低く、上述した第2のルートからの放熱を期待することができないものであった。つまり、ボンディングワイヤ(例えば、銅等)55自体の熱伝導率は優れているが、上述したように線径が細く断面積が非常に小さいので、熱抵抗が大きかった。そのため、第2のルート経由での放熱性が期待できなかった。
また、半導体素子51の周囲は、広範囲に亘ってモールド樹脂部56に覆われている。このモールド樹脂部56は、一般的に熱伝導率が0.6〜0.7W/mkと低く、高放熱タイプのモールド樹脂部を利用したとしても、熱伝導率が1〜2W/mk程度と依然低いものであった。そのため、上述した第3のルートからの放熱も期待できるものではなかった。
このように3つのルートのうち、2つのルートを経由した放熱に期待をすることができず、結果的に放熱性に優れたものではなかった。よって、半導体素子51が発する熱が内部に篭る可能性があり、該半導体素子51の性能に悪影響を与える恐れがあった。
更に、モールド樹脂部56は、長さのあるボンディングワイヤ55が外部に露出しないように封止する必要があるので、大きなサイズにならざるを得なかった。そのため、全体のサイズも大きくなってしまい、薄型化を図ることが困難であった。
一方、特許文献1等に記載されている半導体パッケージは、ボンディングワイヤを使用せずに、直接半導体素子とリード配線とを電気的に接続しているため、上述した第2のルート経由の放熱性の問題がない。つまり、半導体素子が発する熱を、直接リード配線及びテープキャリアを介して回路基板等に放熱できるので、放熱性に優れている。
また、半導体素子は、周囲が完全にモールド樹脂に覆われているのではなく、片面が窒化アルミニウム基板に接合されているので、第3のルートを経由する前に、窒化アルミニウム基板を介して積極的に大気に放熱することができる。特に、窒化アルミニウム基板は、熱導電率が優れているので、高放熱を期待することができる。
このように、ボンディングワイヤを使用せず、また、窒化アルミニウム基板を用いた、従来の半導体パッケージによれば、放熱性を高めることができる。特に、窒化アルミニウム基板を介した放熱ルートが、高い放熱性を実現している。
しかしながら、この窒化アルミニウム基板は、高い熱伝導率を有する反面、加工性が悪くて扱い難い上、製品コストが高く高価なものである。特に従来の半導体パッケージは、この窒化アルミニウム基板に半導体素子を固定する必要があるので、該窒化アルミニウム基板を必須の構成部材としている。そのため、半導体パッケージのコスト自体も高くなってしまう不都合があった。また、加工し難いので、製造に手間がかかってしまい、この点からも製造コストがかかる恐れがあった。
しかも半導体パッケージは、電子機器に必要不可欠なものである上、多量に使用されるものであるので、低コスト化は必須の条件とされている。従って、高価なアルミニウム基板を使用することは、現実的に難しいものであった。
本発明は、このような事情に考慮してなされたもので、その目的は、製造に手間やコストがかからず、薄型で放熱性に優れた高品質な半導体パッケージ、及び、該半導体パッケージの製造方法を提供することである。
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の半導体パッケージは、上面に複数の外部電極を有する半導体素子と、該半導体素子を、下面が面接触した状態で載置固定する板状のパッド部と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、前記半導体素子の上面全体を覆うと共に、前記複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板と、該フレキシブル基板の下面にパターニングされ、一端が前記複数の外部電極に対してそれぞれ電気的に接続されると共に、他端が前記複数のリード電極に対してそれぞれ電気的に接続されて、フレキシブル基板と前記半導体素子と前記リード電極とを一体的に接合する複数の基板電極とを備え、前記半導体素子が、上面及び下面を除く領域が露出していることを特徴とするものである。
また、本発明の半導体パッケージの製造方法は、上面に複数の外部電極を有する半導体素子と、該半導体素子を載置する板状のパッド部と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、複数の基板電極が下面にパターニングされ、半導体素子の上面全体を覆うと共に複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板とを備えた半導体パッケージを製造する方法であって、前記半導体素子を、下面が面接触した状態で前記パッド部に載置固定する載置工程と、前記複数の外部電極と前記複数の基板電極の一端とをそれぞれ電気的に接続した状態で、半導体素子と前記フレキシブル基板とを接合する第1の接合工程と、前記載置工程及び前記第1の接合工程後、前記複数のリード電極と前記基板電極の他端とをそれぞれ電気的に接続した状態で、リード電極と前記フレキシブル基板とを接合する第2の接合工程とを備えていることを特徴とするものである。
この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、まず、載置工程及び第1の接合工程を行って、半導体素子とパッド部とフレキシブル基板とを胃体的に接合する。なお、この際、載置工程を先に行っても構わないし、第1の接合工程を先に行っても構わない。載置工程を先に行う場合で説明すると、半導体素子の下面側をパッド部側に向けた状態で、該パッド部上に載置する。この際、ダイボンド剤等を利用して、パッド部と半導体素子とを接着する。これにより、半導体素子とパッド部とを載置固定する。
次に、第1の接合工程を行う。即ち、複数の外部電極を上にして載置固定されている半導体素子に対して、複数の基板電極がパターニングされている下面側を対向させてフレキシブル基板を被せる。この際、複数の基板電極の一端側が、外部電極上に重なるようにフレキシブル基板を被せる。なお、フレキシブル基板を被せた際に、該フレキシブル基板の端部は、パッド部を間に挟んだ状態で対向配置された複数のリード電極にも重なっている状態となっている。
そして、外部電極と基板電極の一端とを、例えば、はんだ接合等により電気的に接続する。これにより、半導体素子とフレキシブル基板とが電気的に接続されると共に、機械的に接合した状態となる。
上記、載置工程及び第1の接合工程が終了した後、リード電極とフレキシブル基板とを接合する第2の接合工程を行う。即ち、リード電極と基板電極の他端とを、例えば、はんだ接合等により電気的に接続する。これにより、リード電極に重なっているフレキシブル基板が、該リード電極と機械的に接合した状態となる。
上述した各工程の結果、半導体パッケージを製造することができる。また、この半導体パッケージは、リード電極を介して、例えば、回路基板等の外部部品に電気的に接続されて使用される。
このように製造された半導体パッケージは、ICチップ等の半導体素子が発する熱の一部が、外部電極、フレキシブル基板の基板電極(例えば、銅等の金属膜からなる)及びリード電極を介して外部に放熱される。特に、従来のような細径のボンディングワイヤを経由するのではなく、フレキシブル基板の下面にパターニングされた基板電極を経由するので、より幅広の通路を介して熱を逃がすことができる。ここで、熱の移動は、断面積に比例し、線路長に反比例するので、仮に従来のボンディングワイヤと基板電極とが同じ長さだとしても、ボンディングワイヤより容易に幅広に形成できる基板電極を利用することで、熱を従来よりも効率良く放熱することができる。
また、半導体素子からフレキシブル基板の基板電極に伝わった熱は、該基板電極を介してリード電極に逃げるだけでなく、薄いシート状のフレキシブル基板からも放熱される。特に、半導体素子は、片面が露出しているフレキシブル基板の下面に略面接触している状態であるので、半導体素子の上面全体から発する熱が、速やかにフレキシブル基板に伝わって放熱される。また、半導体素子の下面は、パッド部に面接触した状態で載置されているで、下面全体から発する熱がパッド部に速やかに伝り、該パッド部を介して外部に放熱される。
このように、半導体素子の上下面は、従来のモールド樹脂部に覆われていた場合とは異なり、フレキシブル基板及びパッド部に面接触しているので、熱を効率良く放熱することができる。
更に、半導体素子の上下面を除く側面は、露出して状態となっている。よって、空気の対流が生じる大気内に置かれた状態となっている。よって、半導体素子の側面から発せられた熱を、効果的に大気に逃がし放熱させることができる。
上述したように半導体素子は、上下面がフレキシブル基板及びパッド部に面接触していると共に側面が露出しており、また、外部電極が従来のボンディングワイヤではなく、フレキシブル基板の基板電極を利用してリードフレームに電気的に接続されているので、熱を効果的に外部に放熱することができ、放熱性を高めることができる。
また、ボンディングワイヤを用いずに、薄いシート状のフレキシブル基板を利用して外部電極とリード電極とを電気的に接続しているので、ボンディングワイヤの高さを考慮する必要がない。よって、高さを最小限に抑えることができ、薄型化を容易に図ることができる。
更に、従来のように加工性が悪く、高価な窒化アルミニウム基板ではなく、可撓性を有する一般的なフレキシブル基板を利用しているので、扱い易く、設計の自由度を向上することができる上、低コスト化を図ることができる。
上述したように、本発明の半導体パッケージ及び半導体パッケージの製造方法によれば、製造に手間やコストがかからず、薄型で放熱性を高めて高品質化を図ることができる。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記半導体素子を内部に埋没するように封止して、該半導体素子と前記フレキシブル基板と前記パッド部と前記リード電極とを一体的に固定する絶縁性のモールド樹脂部を備えていることを特徴とするものである。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージの製造方法において、前記第2の接合工程後、前記半導体素子を内部に埋没させるようにペースト状の樹脂を前記フレキシブル基板の下面側に流し込んだ後硬化させ、硬化したモールド樹脂部によりフレキシブル基板と半導体素子と前記パッド部と前記リード電極とを一体的に固定する封止工程を備えていることを特徴とするものである。
この発明に係る半導体パッケージ及び半導体パッケージの製造方法においては、第2の接合工程後、フレキシブル基板の下面側に金型等を利用してペースト状の樹脂を流し込み、一定時間経過させて該樹脂を硬化させ、モールド樹脂部を形成する封止工程を行う。この封止工程により、半導体素子は、モールド樹脂部内に封止される。
特に、このモールド樹脂部によって、半導体素子とフレキシブル基板とパッド部とリード電極とが一体的に固定されるので、全体が強固になり、製品の信頼性を向上することができる。また、半導体素子が、外気に触れることなく、モールド樹脂部内に封止されるので、腐食等の劣化を防止することができる。このことからも製品の信頼性を向上することができる。
なお、半導体素子の上下面は、フレキシブル基板及びパッド部に面接触している状態であるので、モールド樹脂部によって放熱性が損なわれる恐れはない。また、空気の対流が生じ難い場所に半導体素子を設置したとしても、空気よりは熱伝導率の良いモールド樹脂部を介して、半導体素子の側面から発する熱を放熱できるので、放熱性を向上することができる。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記複数の基板電極が、それぞれの間が絶縁した状態で、前記フレキシブル基板の下面全体に亘って形成されていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、複数の基板電極が、それぞれの間が絶縁した状態でフレキシブル基板の下面全体に亘る大きさで、即ち、パターニング可能な最大限の大きさで形成されているので、各基板電極をより幅広に形成することができる。よって、半導体素子から基板電極を介してリード電極に逃げる熱の移動量をより向上することができる。従って、放熱性をより高めることができる。
また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記フレキシブル基板の上面には、金属材料からなる導電性膜が形成されていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、フレキシブル基板の上面、即ち、露出面に銅等の金属材料からなる導電性膜が形成されている。これにより、半導体素子からフレキシブル基板に伝わった熱を、熱導電率に優れた導電性膜を介して効率良く大気に放熱することができる。よって、放熱性をより高めることができる。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記導電性膜が、前記複数の基板電極に対してそれぞれ対向するように電気的に切り離された状態で複数に分割されており、前記フレキシブル基板には、分割された前記複数の導電性膜と該導電性膜に対向する前記基板電極との間に貫通孔が形成され、該貫通孔を介して導電性膜と基板電極とが電気的に接続されていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、分割された導電性膜と、分割された各導電成膜に対向する位置関係にある基板電極とがそれぞれ、貫通孔を介して電気的に接続されているので、半導体素子の外部電極から基板電極に伝わった熱を、リード電極に逃がすだけでなく、フレキシブル基板を通さずに導電性膜側に積極的に伝えて、効率良く大気に放熱することができる。よって、放熱性をさらに高めることができる。
特に、半導体素子の熱が発生し易い外部電極から、熱伝導率の高いルート、即ち、基板電極から導電性膜を経由するルートで放熱できるので、効果的な放熱を期待できる。
また、本発明の半導体パッケージは、上記本発明の半導体パッケージにおいて、前記導電性膜上に固定され、該導電性膜に伝わった熱を外部に放熱する放熱体を備えていることを特徴とするものである。
この発明に係る半導体パッケージは、導電性膜にヒートシンク等の放熱体が固定されているので、導電性膜に伝わってきた熱を、大きな表面積を有するヒートシンク等の放熱体を介して放熱させることができる。よって、放熱性をさらに高めることができる。
また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記パッド部が、前記モールド樹脂部の外方に突出するサイズに形成されていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、パッド部がモールド樹脂部を突き抜けて、外方に突出するサイズに形成されている。よって、半導体素子からパッド部に伝わった熱を、熱伝導率に劣るモールド樹脂部を極力介さずに直接大気に放熱することができる。そのため、放熱性をさらに高めることができる。
また、本発明の半導体パッケージは、上記本発明のいずれかの半導体パッケージにおいて、前記パッド部には、前記半導体素子の側面及び前記フレキジブル基板の下面に接する側壁が設けられていることを特徴とするものである。
この発明に係る半導体パッケージにおいては、パッド部には、半導体素子の側面及びフレキシブル基板の下面に接する側壁が形成されているので、半導体素子から発せられた熱を、熱伝導率に劣るモールド樹脂部を極力介さずに側壁から直接大気に放熱したり、フレキシブル基板に逃がしたりすることができる。そのため、放熱性をさらに高めることができる。
また、本発明の半導体パッケージの製造方法は、上記本発明の半導体パッケージの製造方法において、前記複数のリード電極及び前記パッド部がフレームに連結されたリードフレームを利用して前記各工程を行い、全ての工程が終了した後、各リード電極及びパッド部を切断してフレームからそれぞれ切り離す切断工程を備えていることを特徴とするものである。
この発明に係る半導体パッケージの製造方法によれば、リードフレームを利用することで、一度に複数の半導体素子をパッド部とフレキシブル基板との間に接合することができる。そして、切断工程により、フレームからリード電極及びパッド部をそれぞれ切り離すことで、複数の半導体パッケージを効率良く製造することができる。よって、短時間で効率良く半導体パッケージを製造することができる。
本発明に係る半導体パッケージ及び半導体パッケージの製造方法によれば、製造に手間やコストがかからず、薄型で放熱性を高めて高品質化を図ることができる。
以下、本発明に係る半導体パッケージ及び半導体パッケージの製造方法の一実施形態を、図1から図10を参照して説明する。
本実施形態の半導体パッケージ1は、図1及び図2に示すように、上面に4つ(複数)の外部電極2aを有するICチップ(半導体素子)2と、該ICチップ2を載置固定するダイパッド(パッド部)3と、該ダイパッド3を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極4と、ICチップ2の上面全体を覆うと共に、複数のリード電極4に端部が重なる大きさに形成されたフレキシブル基板5と、該フレキシブル基板5の下面にパターニングされた基板電極6と、ICチップ2を内部に埋没した状態で封止するモールド樹脂部7とを備えている。
上記ICチップ2は、ダイパッド3上に下面が面接触した状態で、ダイボンド剤10により接着されることで載置固定されている。また、リード電極4は、ダイパッド3を間に挟んだ状態で左右(紙面に対して左右方向)に配置されており、外部電極2aの数に合わせて片側に2つずつ合計4つ配置されている。また、これらリード電極4は、ダイパッド3上にICチップ2を載置したときに、該ICチップ2の上面と略同じ高さになるように、厚みが設定されている。また、このリード電極4は、下面が図示しない回路基板上に載置されて、回路基板の配線パターンに電気的に接続することができるようになっている。
上述したダイパッド3及びリード電極4は、図3に示すように、リードフレーム11のフレーム12に連結されていたものである。即ち、このリードフレーム11は、金属材料により略平板状に形成されたものであり、フレーム12と、該フレーム12の内側に吊りリード13を介して連結されたダイパッド3と、フレーム12の内側に連結されたリード電極4とから構成されている。
上記フレキシブル基板5は、図2に示すように、長方形状に形成されており、上述したようにICチップ2の上面全体を覆うと共に、ICチップ2の左右に配置されたリード電極4に端部が重なる大きさに形成されている。
そして、このフレキシブル基板5の下面に、銅等の金属材料からなる上記基板電極6がパターニングされている。この際、基板電極6は、外部電極2aの数に合わせて4つパターニングされており、各外部電極2aと各リード電極4とを最短距離の直線で結ぶように、幅広のライン状に形成されている。本実施形態では、例えば厚みが18μm、パターン幅75μmでパターニングされている。
そして、基板電極6は、一端が各外部電極2aにそれぞれ図示しない半田等により電気的に接続されており、他端が各リード電極4にそれぞれ図示しない半田等により電気的に接続されている。これにより、外部電極2aと基板電極6とリード電極4とが、それぞれ電気的に接続された状態になっていると共に、ICチップ2とリード電極4とフレキシブル基板5とが一体的に接合された状態となっている。
上記モールド樹脂部7は、図1に示すように、フレキシブル基板5の下面側に流し込まれたペースト状の樹脂が硬化したものであり、ICチップ2を埋没させて内部に封止すると共に、フレキシブル基板5の下面、リード電極4の側面、ダイパッド3の上面及び側面に接触している。これにより、ICチップ2とダイパッド3とフレキシブル基板5とリード電極4とが、一体的に固定された状態になっている。
なお、モールド樹脂部7は、ICチップ2の上面、即ち、各外部電極2aの隙間に入り込んでいるが、その厚みは非常に薄く無視できる範囲である。従って、実質的にICチップ2の上面は、フレキシブル基板5の下面に面接触した状態となっている。
次に、上述したように構成された半導体パッケージ1を、リードフレーム11を利用して一度に複数製造する場合について以下に説明する。
本実施形態の半導体パッケージ1の製造方法は、ICチップ2を下面が面接触した状態でダイパッド3に載置固定する載置工程と、各外部電極2aと各基板電極6の一端とをそれぞれ電気的に接続した状態で、ICチップ2とフレキシブル基板5とを接合する第1の接合工程と、載置工程及び第1の接合工程後、各リード電極4と各基板電極6の他端とをそれぞれ電気的に接続した状態で、リード電極4とフレキシブル基板5とを接合する第2の接合工程と、該第2の接合工程後、ICチップ2を内部に埋没させるようにペースト状の樹脂をフレキシブル基板5の下面側に流し込んだ後硬化させ、硬化したモールド樹脂部7によりフレキシブル基板5とICチップ2とダイパッド3とリード電極4とを一体的に固定する封止工程と、これら各工程が終了した後、リード電極4及びダイパッド3を切断してフレーム12からそれぞれ切り離す切断工程とを備えている。
なお、本実施形態では、第1の接合工程を行った後に、載置工程を行う場合について説明する。
まず、図4に示すように、ICチップ2とフレキシブル基板5とを接合させる第1の接合工程を行う。即ち、基板電極6がパターニングされたフレキシブル基板5に対して、外部電極2aをフレキシブル基板5側に向けた状態で載置する。この際、4つの外部電極2aが4つの基板電極6の一端上に位置するように載置する。そして、この状態で外部電極2aと基板電極6とを、例えば、半田接合により電気的に接続させる。なお、半田接合に限られず、US、ACP、ACF等の方法により接合して構わない。これにより、図5に示すように、ICチップ2とフレキシブル基板5とが、機械的にも接合した状態となる。
なお、リードフレーム11のダイパッド3の数に合わせて、この第1の接合工程を行って、ICチップ2とフレキシブル基板5とを接合したものを複数用意する。
次いで、上記載置工程を行う。まず、図6に示すように、リードフレーム11の複数のダイパッド3上に、絶縁性接着剤等のダイボンド剤10を塗布する。そして、フレキシブル基板5に接合されたICチップ2を、図5に示す状態から裏返しにして、即ち、ICチップ2の下面をダイパッド3側に向けた状態で該ダイパッド3上に載置して接着させる。これにより、図7に示すように、リードフレーム11の各ダイパッド3上に、それぞれフレキシブル基板5に接合されたICチップ2が載置固定される。
また、この際、ICチップ2の上面と略同じ高さになるようにリード電極4の厚みが調整されているので、図7に示すように、フレキシブル基板5は平板状態でリード電極4上に重なった状態となる。また、図8に示すように、フレキシブル基板5にパターニングされた基板電極6の他端は、リード電極4上に重なった状態となっている。
この載置工程が終了した後、第2の接合工程を行う。即ち、図7に示す状態において、例えば、フレキシブル基板5の上面からヒータ等を当てて、基板電極6の他端とリード電極4とを半田接合により電気的に接続する。なお、半田接合に限られず、US、ACP、ACF等の方法により接合して構わない。これにより、フレキシブル基板5とリード電極4とが、機械的にも接合した状態となる。
第2の接合工程終了後、フレキシブル基板5の下面側に図示しない金型等を利用して、ペースト状の樹脂を流し込む。そして、一定時間経過させて樹脂を硬化させた後、金型を取り外すことで、図9に示すように、モールド樹脂部7を形成することができる。この封止工程を行うことで、ICチップ2は、モールド樹脂部7内に封止される。また、ICチップ2とフレキシブル基板5とダイパッド3とリード電極4とが、一体的に接着により固定された状態となる。
そして、この封止工程後、リードフレーム11のリード電極4、及び、ダイパッド3を連結している吊りリード13を、モールド樹脂部7の近傍でそれぞれ切断する切断工程を行う。これにより、図1及び図2に示す半導体パッケージ1を、一度の製造工程で複数製造することができる。よって、短時間で効率良く複数の半導体パッケージ1を製造することができる。
上述した製造方法により製造された半導体パッケージ1においては、ICチップ2の発する熱の一部が、外部電極2a、フレキシブル基板5の基板電極6及びリード電極4を経由して外部に放熱される。特に、従来のような細径のボンディングワイヤを経由するのではなく、基板電極6を経由するので、より幅広な通路を介して熱を逃がすことができる。ここで、熱の移動は、断面積に比例し、線路長に反比例するので、仮に従来のボンディングワイヤと基板電極6とが同じ長さだとしても、ボンディングワイヤより幅広に形成された基板電極6を利用することで、熱を従来よりも効率良く放熱することができる。
具体的には、従来のボンディングワイヤWは、図10に示すように、一般的に線径が25μmであるので、断面積は“約491×10−6mm”となる。一方、本実施形態の基板電極6は、厚みが18μm、パターン幅が75μmであるので、断面積は“1350×10−6mm”となる。つまり、基板電極6の断面積は、ボンディングワイヤの断面積の約2.75倍となる。熱の移動量もこれに比例するので、結果的に熱の移動量も2.75倍向上したことになる。従って、従来と比較して効率良く放熱を行わせることができる。
また、ICチップ2からフレキシブル基板5の基板電極6に伝わった熱は、該基板電極6を介してリード電極4に逃げるだけでなく、薄いシート状のフレキシブル基板5からも放熱される。特に、ICチップ2は、片面が露出しているフレキシブル基板5の下面に略面接触している状態であるので、ICチップ2の上面から発する熱が速やかにフレキシブル基板5に伝わり、大気に放熱される。加えてICチップ2の下面も、ダイパッド3に面接触した状態で載置されているので、下面全体から発する熱がダイパッド3に速やかに伝わり、該ダイパッド3を介して外部に放熱される。
このように、ICチップ2の上下面は、従来とは異なり、フレキシブル基板5及びダイパッド3に面接触しているので、熱を上下面から効果的に放熱することができる。その結果、放熱性を高めることができる。
特に、熱導電率が悪いモールド樹脂部7は、ICチップ2の上下面に存在せず、ICチップ2の側面付近にのみ設けられた状態となっている。このことからも、ICチップ2からの熱を効率良く外部に放熱することができる。
また、本実施形態の半導体パッケージ1は、ボンディングワイヤを用いずに、薄いシート状のフレキシブル基板5を利用して外部電極2aとリード電極4とを電気的に接続しているので、従来必要とされていたボンディングワイヤの保護スペース(例えば、0.25〜0.5mm以上の空間)を、ICチップ2上に確保する必要がない。よって、全体の高さを最小限に抑えることができ、薄型化を容易に図ることができる。
更に、従来のように加工性が悪く、高価な窒化アルミニウム基板ではなく、可撓性を有する一般的なフレキシブル基板5を利用しているので、扱い易く、設計の自由度を向上することができる上、低コスト化を図ることができる。
更に、モールド樹脂部7によって、ICチップ2とフレキシブル基板5とダイパッド3とリード電極4とが一体的に固定されているので、全体が強固になり、製品の信頼性を向上することができる。加えて、ICチップ2が外気に触れることなく、モールド樹脂部7内に封止されているので、腐食等の劣化を防止することができる。このことからも、製品の信頼性を向上することができる。
上述したように、本実施形態の半導体パッケージ1によれば、製造に手間やコストがかからず、薄型で放熱性を高めて高品質化を図ることができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、先に第1の接合工程を行って、その後、載置工程を行ったが、この場合に限定されず、先に載置工程を行って、その後、第1の接合工程を行っても構わない。また、第2の接合工程を行う際に、リード電極4に予め導電性接着剤等を塗布しておき、フレキシブル基板5をリード電極4に重ねたときに、基板電極6の他端とリード電極4とを電気的に接続しても構わない。こうすることで、製造時間の短縮化を図ることができる。
また、上記実施形態において、フレキシブル基板5の基板電極6を、図11に示すように、それぞれの間が絶縁した状態でフレキシブル基板5の下面全体に亘ってパターニングしても構わない。即ち、各基板電極6を、パターニング可能な最大限の大きさで形成する。これにより、各基板電極6のパターニング幅をより幅広に形成することができ、断面積をさらに増加することができる。よって、ICチップ2から基板電極6を介してリード電極4に逃げる熱の移動量を、より向上することができる。その結果、放熱性をさらに高めることができる。
また、上記実施形態において、図12に示すように、フレキシブル基板5の上面、即ち、露出面に銅等の金属材料からなる導電性膜20を形成しても構わない。これにより、ICチップ2からフレキシブル基板5に伝わった熱を、熱導電率に優れた導電性膜20を介して効率良く大気に放熱することができる。よって、放熱性をより高めることができる。
また、上記導電性膜20を形成した場合において、該導電性膜20を、図13に示すように、4つの基板電極6に対してそれぞれ対向するように、電気的に切り離した状態で4つの領域21に分割し、分割した各領域21と対向する外部電極2aとをスルーホール(貫通孔)22を介して電気的に接続しても構わない。この際、フレキシブル基板5に形成するスルーホール22は、図13に示すように、1つの領域21に複数形成しても構わないし、1つだけ形成しても構わない。
この場合においては、分割された導電性膜20の各領域21と基板電極6とがスルーホール22を介して、電気的に接続されているので、ICチップ2の外部電極2aから基板電極6に伝わった熱を、フレキシブル基板5を通さずに導電性膜20に積極的に伝えて、効率良く大気に放熱することができる。よって、放熱性をさらに高めることができる。特に、ICチップ2の熱が発生し易い外部電極2aから、熱導電率の高いルート、即ち、基板電極6から導電性膜20を経由するルートで積極的に放熱できるので、効果的な放熱を期待できる。
更に、導電性膜20を形成した場合において、図14に示すように、該導電性膜20上に固定され、導電性膜20に伝わった熱を外部に放熱するヒートシンク(放熱体)23を設けても構わない。こうすることで、導電性膜20に伝わってきた熱を、大きな表面積を有するヒートシンク23を介して放熱させることができる。よって、放熱性をさらに高めることができる。なお、放熱体としては、ヒートシンク23に限られるものではない。
また、上記実施形態において、図15に示すように、ダイパッド3をモールド樹脂部7の外方に突出するサイズに形成しても構わない。
この場合には、ダイパッド3がモールド樹脂部7を突き抜けて外方に突出しているので、ICチップ2からダイパッド3に伝わった熱を、熱伝導率が劣るモールド樹脂部7を極力介さずに直接大気に放熱することができる。よって、放熱性をさらに高めることができる。
また、上記実施形態において、図16に示すように、ダイパッド3に、ICチップ2の側面及びフレキシブル基板5の下面に接する側壁3aを設けても構わない。この側壁3aは、図17に示すように、ダイパッド3の端部を90度折曲して形成しても構わないし、板状のダイパッド3に別途側壁3a部分を取り付けても構わない。
こうすることで、ICチップ2から発せられた熱を、熱伝導率が劣るモールド樹脂部7を極力介さずに側壁3aから直接大気に放熱したり、フレキシブル基板5に逃がしたりすることができる。そのため、放熱性をさらに高めることができる。
また、上記実施形態では、ICチップ2の上面と略同じ厚みのリード電極4を用いた場合を説明したが、このような形状のリード電極4に限定されるものではない。
例えば、図18に示すように、ダイパッド3と同じ厚みのリード電極31を用いても構わない。また、このリード電極31は、先端に向かう途中で略90度ずつ2回折曲されて、断面視Z型になるように最終的に形成されている。そして、先端が図示しない回路基板の配線パターン等に電気的に接続して使用されるようになっている。
このようにダイパッド3と同じ厚みのリード電極31を使用して、半導体パッケージ30を製造する場合について簡単に説明する。
まず、上述した製造方法と同様にICチップ2とフレキシブル基板5とを接合する第1の接合工程を行った後、図19に示すように、ICチップ2を、下面を下にした状態でダイパッド3上に載置する。なお、この時点では、リード電極31は断面視略Z型にまだ形成されておらず、リードフレーム11としては平板状である。
次いで、図20に示すように、ICチップ2をダイパッド3上にダイボンド剤10により接着して載置固定した後、可撓性を有するフレキシブル基板5を、図21に示すように屈曲させる。これにより、ICチップ2の上面とリード電極31の上面との高さが異なっていたとしても、フレキシブル基板5の外部電極2aとリード電極31とを確実に接触させることができる。
その後、第2の接合工程を行うと共に、図22に示すように、封止工程を行ってモールド樹脂部7を形成する。そして、最後に、リードフレーム11のフレーム12から、リード電極31を断面視略Z型になるように、フォーミングしながら打ち抜いて切断する切断工程を行う。その結果、図18に示す半導体パッケージ30を製造することができる。
このように、可撓性を有した扱い易いフレキシブル基板5を利用しているので、様々な形状のリード電極31を有する半導体パッケージ30を容易に製造することができる。よって、設計の自由度を向上することができる。
また、上記実施形態では、第2の接合工程後、封止工程を行ってICチップ2をモールド樹脂部7内に封止したが、図23に示すようにモールド樹脂部7がない半導体パッケージ40でも構わない。
この場合の半導体パッケージ40のICチップ2は、上面及び下面を除く領域が露出している状態になっている。つまり、ICチップ2の側面は、空気の対流が生じている大気内に置かれた状態となっている。よって、この場合であっても、ICチップ2の側面から発せられた熱を、空気の対流に乗せて効果的に大気に放熱することができ、高い放熱性を確保することができる。
なお、この場合の半導体パッケージ40においては、全体の剛性を確保するため、ダイパッド3と各リード電極31とを絶縁性の樹脂等で連結したり、若干厚みがあって剛性が高いフレキシブル基板5を用いたりすると良い。
また、上記実施形態では、外部電極を4つとして説明したが、4つに限られるものではない。例えば、外部電極を6つ有するICチップを用いても構わない。この場合には、外部電極の数に応じて、基板電極を6つパターニングしたフレキシブル基板を使用すると共に、1つのダイパッドに対して6つのリード電極が配置されたリードフレームを使用すれば構わない。
本発明に係る半導体パッケージの一実施形態を示す断面図である。 図1に示す半導体パッケージの上面図である。 図1に示す半導体パッケージのリード電極及びダイパッドを有するインナーリードを示す斜視図である。 図1に示す半導体パッケージの製造方法を示した工程図であって、フレキシブル基板とICチップとを接合する直前の状態を示す斜視図である。 図1に示す半導体パッケージの製造方法を示した工程図であって、図4に示す状態の後、フレキシブル基板とICチップとが接合した状態を示す斜視図である。 図1に示す半導体パッケージの製造方法を示した工程図であって、図5でフレキシブル基板に接合したICチップを裏返して、ダイボンド剤が塗布されたダイパッド上に載置させる直前の状態を示す斜視図である。 図1に示す半導体パッケージの製造方法を示した工程図であって、図6に示す状態の後、ダイパッド上にICチップを固定した状態を示す斜視図である。 図1に示す半導体パッケージの製造方法を示した工程図であって、図7に示す状態において、基板電極の位置関係を示した斜視図である。 図1に示す半導体パッケージの製造方法を示した工程図であって、図7に示す状態の後、ICチップを内部に封止するようにモールド樹脂部を形成した状態を示す斜視図である。 図1に示す半導体パッケージの基板電極の作用を説明するための比較図であり、ICチップの外部電極とリード電極とをボンディングワイヤで電気的に接続した従来の接続図である。 図1に示す半導体パッケージの変形例を示した図であって、より幅広の基板電極を有する半導体パッケージの上面図である。 図1に示す半導体パッケージの変形例を示した図であって、上面に導電性膜が形成されたフレキシブル基板を利用して、製造を行っている最中の斜視図である。 図1に示す半導体パッケージの変形例を示した図であって、図12に示す導電性膜が基板電極に合わせて区分けされており、スルーホールを介して電気的に接続されたフレキシブル基板を利用して製造を行っている最中の斜視図である。 図1に示す半導体パッケージの変形例を示した図であって、図12に示す導電性膜上にヒートシンクが固定された半導体パッケージの断面図である。 図1に示す半導体パッケージの変形例を示した図であって、モールド樹脂部から外方に突出するサイズに形成されたダイパッドを利用して、製造を行っている最中の斜視図である。 図1に示す半導体パッケージの変形例を示した図であって、側壁を有するダイパッドを利用して、製造を行っている最中の斜視図である。 図16に示すダイパッドの斜視図である。 図1に示す半導体パッケージの変形例を示した図であって、ダイパッドと同じ厚みのダイパッドを利用して製造された半導体パッケージの断面図である。 図18に示す半導体パッケージの製造方法を示した工程図であって、図5でフレキシブル基板に接合したICチップをダイボンド剤が塗布されたダイパッド上に載置させる直前の状態を示す斜視図である。 図18に示す半導体パッケージの製造方法を示した工程図であって、図19に示す状態の後、ダイパッド上にICチップを固定した状態を示す斜視図である。 図18に示す半導体パッケージの製造方法を示した工程図であって、図20に示す状態の後、フレキシブル基板を屈曲させて、フレキシブル基板の下面をリード電極に接触させた状態を示す斜視図である。 図18に示す半導体パッケージの製造方法を示した工程図であって、図21に示す状態の後、ICチップを内部に封止するようにモールド樹脂部を形成した状態を示す斜視図である。 図1に示す半導体パッケージの変形例を示した図であって、モールド樹脂部がない半導体パッケージの断面図である。 従来の半導体パッケージの一例を示す断面図である。
符号の説明
1、30、40 半導体パッケージ
2 ICチップ(半導体素子)
2a 外部電極
3 ダイパッド(パッド部)
3a 側壁
4、31 リード電極
5 フレキシブル基板
6 基板電極
7 モールド樹脂部
11 リードフレーム
12 フレーム
20 導電性膜
22 スルーホール(貫通孔)
23 ヒートシンク(放熱体)



Claims (11)

  1. 上面に複数の外部電極を有する半導体素子と、
    該半導体素子を、下面が面接触した状態で載置固定する板状のパッド部と、
    該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、
    前記半導体素子の上面全体を覆うと共に、前記複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板と、
    該フレキシブル基板の下面にパターニングされ、一端が前記複数の外部電極に対してそれぞれ電気的に接続されると共に、他端が前記複数のリード電極に対してそれぞれ電気的に接続されて、フレキシブル基板と前記半導体素子と前記リード電極とを一体的に接合する複数の基板電極とを備え、
    前記半導体素子は、上面及び下面を除く領域が露出していることを特徴とする半導体パッケージ。
  2. 請求項1に記載の半導体パッケージにおいて、
    前記半導体素子を内部に埋没するように封止して、該半導体素子と前記フレキシブル基板と前記パッド部と前記リード電極とを一体的に固定する絶縁性のモールド樹脂部を備えていることを特徴とする半導体パッケージ。
  3. 請求項1又は2に記載の半導体パッケージにおいて、
    前記複数の基板電極は、それぞれの間が絶縁した状態で、前記フレキシブル基板の下面全体に亘って形成されていることを特徴とする半導体パッケージ。
  4. 請求項1から3のいずれか1項に記載の半導体パッケージにおいて、
    前記フレキシブル基板の上面には、金属材料からなる導電性膜が形成されていることを特徴とする半導体パッケージ。
  5. 請求項4に記載の半導体パッケージにおいて、
    前記導電性膜は、前記複数の基板電極に対してそれぞれ対向するように電気的に切り離された状態で複数に分割されており、
    前記フレキシブル基板には、分割された前記複数の導電性膜と該導電性膜に対向する前記基板電極との間に貫通孔が形成され、該貫通孔を介して導電性膜と基板電極とが電気的に接続されていることを特徴とする半導体パッケージ。
  6. 請求項4又は5に記載の半導体パッケージにおいて、
    前記導電性膜上に固定され、該導電性膜に伝わった熱を外部に放熱する放熱体を備えていることを特徴とする半導体パッケージ。
  7. 請求項2から6のいずれか1項に記載の半導体パッケージにおいて、
    前記パッド部は、前記モールド樹脂部の外方に突出するサイズに形成されていることを特徴とする半導体パッケージ。
  8. 請求項2から7のいずれか1項に記載の半導体パッケージにおいて、
    前記パッド部には、前記半導体素子の側面及び前記フレキジブル基板の下面に接する側壁が設けられていることを特徴とする半導体パッケージ。
  9. 上面に複数の外部電極を有する半導体素子と、該半導体素子を載置する板状のパッド部と、該パッド部を間に挟んだ状態で対向配置され、外部との電気的接続が可能な複数のリード電極と、複数の基板電極が下面にパターニングされ、半導体素子の上面全体を覆うと共に複数のリード電極に端部が重なる大きさに形成されたフレキシブル基板とを備えた半導体パッケージを製造する方法であって、
    前記半導体素子を、下面が面接触した状態で前記パッド部に載置固定する載置工程と、
    前記複数の外部電極と前記複数の基板電極の一端とをそれぞれ電気的に接続した状態で、半導体素子と前記フレキシブル基板とを接合する第1の接合工程と、
    前記載置工程及び前記第1の接合工程後、前記複数のリード電極と前記基板電極の他端とをそれぞれ電気的に接続した状態で、リード電極と前記フレキシブル基板とを接合する第2の接合工程とを備えていることを特徴とする半導体パッケージの製造方法。
  10. 請求項9に記載の半導体パッケージの製造方法において、
    前記第2の接合工程後、前記半導体素子を内部に埋没させるようにペースト状の樹脂を前記フレキシブル基板の下面側に流し込んだ後硬化させ、硬化したモールド樹脂部によりフレキシブル基板と半導体素子と前記パッド部と前記リード電極とを一体的に固定する封止工程を備えていることを特徴とする半導体パッケージの製造方法。
  11. 請求項9又は10に記載の半導体パッケージの製造方法において、
    前記複数のリード電極及び前記パッド部がフレームに連結されたリードフレームを利用して前記各工程を行い、全ての工程が終了した後、各リード電極及びパッド部を切断してフレームからそれぞれ切り離す切断工程を備えていることを特徴とする半導体パッケージの製造方法。



JP2006019109A 2006-01-27 2006-01-27 半導体パッケージ及び半導体パッケージの製造方法 Withdrawn JP2007201251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006019109A JP2007201251A (ja) 2006-01-27 2006-01-27 半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006019109A JP2007201251A (ja) 2006-01-27 2006-01-27 半導体パッケージ及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2007201251A true JP2007201251A (ja) 2007-08-09

Family

ID=38455514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006019109A Withdrawn JP2007201251A (ja) 2006-01-27 2006-01-27 半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2007201251A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069809A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体装置
JP2022022051A (ja) * 2020-07-23 2022-02-03 朋程科技股▲ふん▼有限公司 チップパッケージング構造およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013069809A (ja) * 2011-09-21 2013-04-18 Toyota Motor Corp 半導体装置
JP2022022051A (ja) * 2020-07-23 2022-02-03 朋程科技股▲ふん▼有限公司 チップパッケージング構造およびその製造方法
JP7145190B2 (ja) 2020-07-23 2022-09-30 朋程科技股▲ふん▼有限公司 チップパッケージング構造およびその製造方法

Similar Documents

Publication Publication Date Title
US6917107B2 (en) Board-on-chip packages
JP5149854B2 (ja) 半導体装置
JP3238004B2 (ja) 半導体装置の製造方法
KR102196397B1 (ko) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
KR102511000B1 (ko) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지
US20100140786A1 (en) Semiconductor power module package having external bonding area
CN103972277B (zh) 半导体装置及其制造方法
JP5822468B2 (ja) 半導体装置
CN101188227A (zh) 半导体装置
JP5601282B2 (ja) 半導体装置
US8772912B2 (en) Electronic device
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP5620437B2 (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2011003818A (ja) モールドパッケージ
JP2006286679A (ja) 半導体装置およびその製造方法
JP5385438B2 (ja) 半導体装置
JP6179003B2 (ja) 半導体装置
KR20130004395U (ko) 반도체 패키지
JP2006294729A (ja) 半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2009158825A (ja) 半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
JP5234703B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407