JP2007201320A - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2007201320A
JP2007201320A JP2006020299A JP2006020299A JP2007201320A JP 2007201320 A JP2007201320 A JP 2007201320A JP 2006020299 A JP2006020299 A JP 2006020299A JP 2006020299 A JP2006020299 A JP 2006020299A JP 2007201320 A JP2007201320 A JP 2007201320A
Authority
JP
Japan
Prior art keywords
nitride film
oxide film
gate electrode
film
gate electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006020299A
Other languages
English (en)
Other versions
JP2007201320A5 (ja
Inventor
Masato Niizoe
真人 新添
Kazuhisa Hirata
和久 平田
Toru Yamada
徹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006020299A priority Critical patent/JP2007201320A/ja
Priority to PCT/JP2006/324790 priority patent/WO2007086204A1/en
Priority to US12/162,697 priority patent/US7964451B2/en
Priority to TW096101810A priority patent/TW200729355A/zh
Publication of JP2007201320A publication Critical patent/JP2007201320A/ja
Publication of JP2007201320A5 publication Critical patent/JP2007201320A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/891—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D44/00, e.g. integration of charge-coupled devices [CCD] or charge injection devices [CID
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/01—Manufacture or treatment
    • H10D44/041—Manufacture or treatment having insulated gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00—Charge transfer devices
    • H10D44/40—Charge-coupled devices [CCD]
    • H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes 
    • H10D44/462—Buried-channel CCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/153—Two-dimensional or three-dimensional array CCD image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】高性能且つ高耐電圧な固体撮像装置およびその製造方法を提供する。
【解決手段】半導体基板１０１上に第１酸化膜１０２が形成されている。第１酸化膜１０２上における第１ゲート電極形成領域に第１窒化膜１０３が形成されている。第１窒化膜１０３上に複数の第１ゲート電極１０４が所定の間隔で配列されている。第１ゲート電極１０４の上部及び側壁を第２酸化膜１０５が覆っている。第２酸化膜１０５により覆われた第１ゲート電極１０４の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォール１０６が埋め込まれている。第２酸化膜１０５とサイドウォール１０６と各第１ゲート電極１０４間の第１酸化膜１０２とを第２窒化膜１０７が覆っている。少なくとも隣接する各第１ゲート電極１０４間における第２窒化膜１０７上に複数の第２ゲート電極１０８が形成されている。
【選択図】図２

Description

本発明は、固体撮像装置およびその製造方法に関し、より特定的には、高性能且つ高耐電圧な固体撮像装置およびその製造方法に関する。
一般に、固体撮像装置は、複数の画素がマトリクス状に配列された複数の画素部を有し、各画素においては、半導体基板の主面に、入射光量に応じた電気信号を出力するよう構成された受光部と、蓄積された電荷を順次転送するよう構成された転送部とが設けられている。
従来の一般的な固体撮像装置の転送部の構造およびその製造方法について図１５（ａ）〜（ｅ）を参照しながら説明する。
まず、図１５（ａ）に示すように、半導体基板１１上にシリコン酸化膜１２及びシリコン窒化膜１３を順次積層した後、半導体基板１１上の全面にポリシリコン層１４Ａを形成する。
次に、図１５（ｂ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層１４Ａをパターニングして第１ゲート電極１４を形成する。このとき、第１ゲート電極１４の下側以外のシリコン窒化膜１３には、エッチングによりある程度の膜減りが生じる。
次に、図１５（ｃ）に示すように、第１ゲート電極１４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極１４の上部及び側壁にシリコン酸化膜１５を形成する。尚、シリコン窒化膜１３上での酸化膜成長速度と、第１ゲート電極１４を構成するポリシリコン膜上での酸化膜成長速度との差により、シリコン窒化膜１３の表面はほとんど酸化されない。
次に、図１５（ｄ）に示すように、半導体基板１１上の全面にポリシリコン層１６Ａを形成する。
次に、図１５（ｅ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層１６Ａをパターニングして、第１ゲート電極１４と部分的にオーバーラップする第２ゲート電極１６を形成する。
以上に説明した従来構造の固体撮像装置は次のような問題点を内包している。図１６（ａ）及び（ｂ）は、従来の固体撮像装置の転送部構造の課題を説明する図である。
第一に、第２ゲート電極１６は、シリコン酸化膜１５によって電気的に分離された状態で第１ゲート電極１４とオーバーラップしているが、シリコン酸化膜１５の形成は、前述のように、シリコン窒化膜１３と第１ゲート電極１４を構成するポリシリコン膜との間の酸化膜成長速度差を利用したものであるため、図６（ａ）に示すように、第１ゲート電極１４と第２ゲート電極１６との間のシリコン酸化膜１５は、第１ゲート電極１４の側壁下部では他の部分よりも薄くなる結果、当該側壁下部でゲート間リーク電流が発生し易い。
第二に、第１ゲート電極１４形成時のエッチングにより、第１ゲート電極１４下側以外のシリコン窒化膜１３にはある一定量の膜減りが生じるため、第１ゲート電極１４下側のシリコン窒化膜１３の膜厚と第２ゲート電極１６下側のシリコン窒化膜１３の膜厚との間には差が生じる。その結果、第１ゲート電極１４と半導体基板１１との間の誘電容量と、第２ゲート電極１７と半導体基板１１との間の誘電容量との間には差が発生するため、図６（ｂ）に示すように、各ゲート電極下のポテンシャルが変動し、蓄積される飽和電荷量の低下や転送効率の悪化などの特性劣化が生じる要因となる。尚、図１６（ｂ）において、ＶＬ及びＶＭは各ゲート電極に印加されている電圧レベルを示している。
上記問題点に対しては、特許文献１に示されるような、シリコン窒化膜を除去して再度付け直すことを特徴とする技術が提案されている。
以下、図１７（ａ）〜（ｇ）を参照しながら、特許文献１に示されている固体撮像装置およびその製造方法について説明する。
まず、図１７（ａ）に示すように、半導体基板２１上にシリコン酸化膜２２及びシリコン窒化膜２３を順次積層した後、半導体基板２１上の全面にポリシリコン層２４Ａを形成する。
次に、図１７（ｂ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層２４Ａをパターニングして第１ゲート電極２４を形成する。このとき、第１ゲート電極２４の下側以外のシリコン窒化膜２３には、エッチングによりある程度の膜減りが生じる。
次に、図１７（ｃ）に示すように、第１ゲート電極２４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極２４の上部及び側壁にシリコン酸化膜２５を形成する。尚、シリコン窒化膜２３上での酸化膜成長速度と、第１ゲート電極２４を構成するポリシリコン膜上での酸化膜成長速度との差により、シリコン窒化膜２３の表面はほとんど酸化されない。
次に、図１７（ｄ）に示すように、第１ゲート電極２４の下側以外のシリコン窒化膜２３を、シリコン酸化膜２５に対する選択性の高いリン酸を用いたウェットエッチングによって除去する。
次に、図１７（ｅ）に示すように、半導体基板２１上の全面にシリコン窒化膜２６を、第１ゲート電極２４下側のシリコン窒化膜２３と同じ厚さだけ形成する。
次に、図１７（ｆ）に示すように、半導体基板２１上の全面にポリシリコン層２７Ａを形成する。
次に、図１７（ｇ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層２７Ａをパターニングして、第１ゲート電極２４と部分的にオーバーラップする第２ゲート電極２７を形成する。
以上に説明した、特許文献１に示される固体撮像装置によると、第１ゲート電極２４と第２ゲート電極２７との間を電気的に分離する層間膜がシリコン酸化膜２５とシリコン窒化膜２６とから構成されるため、ゲート間リーク電流が発生しにくくなり、ゲート電極間耐圧が向上する。また、第１ゲート電極２４下側のシリコン窒化膜２３の膜厚と第２ゲート電極２７下側のシリコン窒化膜２６の膜厚とが同じになるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、良好な転送効率を得ることができる。
特開平６−８５２３４号公報 特開平４−３３５５７２号公報 特開平５−２６７３５５号公報 特開２００３−２２９４４０号公報
しかしながら、特許文献１に示される固体撮像装置には、以下のような問題点がある。図１８（ａ）〜（ｄ）は、特許文献１に示される固体撮像装置の転送部構造の課題を説明する図である。
特許文献１に示される固体撮像装置の製造において、ポリシリコンの熱酸化によるシリコン酸化膜２５の形成は、シリコン窒化膜２３上での酸化膜成長速度と、第１ゲート電極２４を構成するポリシリコン膜上での酸化膜成長速度との差を利用して行われるため、第１ゲート電極２４と第２ゲート電極２７との間のシリコン酸化膜２５は、第１ゲート電極２４の側壁下部では他の部分よりも薄くなる結果、図１８（ａ）に示すように、オーバーハング形状が生じる。そのため、第２ゲート電極２７を形成するためのポリシリコンエッチング時に、ポリシリコン層を完全に除去すべき領域（図１８（ｄ）参照）においても、前記オーバーハング部にポリシリコン層２７Ａのエッチング残りが発生することがある。ここで、図１８（ｂ）に示すように、第２ゲート電極２７を構成するポリシリコンを熱酸化させてシリコン酸化膜２８を形成した場合、ポリシリコンのエッチング残りは通常酸化されるが、前記オーバーハング部に埋まっているエッチング残りについては、その周囲をシリコン窒化膜２６が覆っているために酸化時に水素や酸素が供給されにくくなるので、図１８（ｃ）に示すように、当該ポリシリコンエッチング残りが酸化されずに残ってしまう。その結果、ゲート電極形状の平面図である図１８（ｄ）に示すように、ポリシリコン層２７Ａのエッチング残りを介して、異相ゲート電極同士の間が電気的に繋がってしまうという問題が発生する。
前記に鑑み、本発明は、高性能且つ高耐電圧な固体撮像装置およびその製造方法を提供することを目的とする。
前記の目的を達成するために、本願発明者らは、種々の検討を重ねた結果、第１ゲート電極の上部及び側壁にシリコン酸化膜を形成した後、当該シリコン酸化膜により覆われた第１ゲート電極の側壁に生じたオーバーハング部に、例えばＣＶＤ（chemical vapor deposition ）絶縁膜からなるサイドウォールを埋め込むことによって、第１ゲート電極下地の窒化膜上とポリシリコン膜上との間の酸化膜成長速度差により生じるオーバーハング形状を緩和し、それにより第２ゲート電極形成時にポリシリコンのエッチング残りが生じることを防止できること、つまり特許文献１に示される固体撮像装置の上記問題点を克服できることを見出した。
具体的には、本発明に係る第１の固体撮像装置は、半導体基板と、前記半導体基板上に形成された第１酸化膜と、前記第１酸化膜上における第１ゲート電極形成領域に形成された第１窒化膜と、前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、前記各第２ゲート電極は、前記第２酸化膜、前記サイドウォール及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜及び前記第２窒化膜により前記半導体基板から離隔されている。
また、本発明に係る第２の固体撮像装置は、半導体基板と、前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、前記各第２ゲート電極は、前記第２酸化膜、前記サイドウォール及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔されている。
また、本発明に係る第３の固体撮像装置は、半導体基板と、前記半導体基板上に形成された第１酸化膜と、前記第１酸化膜上における第１ゲート電極形成領域に形成された第１窒化膜と、前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、前記第２酸化膜と前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜と、前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、前記各第２ゲート電極は、前記第２酸化膜、前記第２窒化膜及び前記サイドウォールにより前記第１ゲート電極から離隔されていると共に、前記第１酸化膜及び前記第２窒化膜により前記半導体基板から離隔されている。
また、本発明に係る第４の固体撮像装置は、半導体基板と、前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、前記各第２ゲート電極は、前記第２酸化膜、前記第２窒化膜及び前記サイドウォールにより前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔されている。
また、本発明に係る第１の固体撮像装置の製造方法は、半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第４工程と、前記各第１ゲート電極間の前記第１窒化膜を除去した後に、前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜を形成する第５工程と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えている。
また、本発明に係る第２の固体撮像装置の製造方法は、半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第４工程と、前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第５工程と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えている。
また、本発明に係る第３の固体撮像装置の製造方法は、半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、前記各第１ゲート電極間の前記第１窒化膜を除去した後に、前記第２酸化膜と前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜を形成する第４工程と、前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第５工程と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えている。
また、本発明に係る第４の固体撮像装置の製造方法は、半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第４工程と、前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第５工程と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えている。
以上の本発明によれば、第２酸化膜により覆われた第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込むことによって、第１ゲート電極となる例えばポリシリコン膜の上での酸化膜成長速度と第１窒化膜上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できるので、第２ゲート電極となる例えばポリシリコン膜のエッチング時にエッチング残りが生じることを防止できる。従って、異相ゲート電極同士の間が電気的に繋がってしまう事態を阻止できるので、高耐電圧な固体撮像装置を得ることができる。
また、本発明によれば、第１ゲート電極下側の窒化膜の膜厚と第２ゲート電極下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。
さらに、本発明によれば、第１ゲート電極と第２ゲート電極とは、第２酸化膜と第３酸化膜からなるサイドウォールと第２窒化膜とによって電気的に分離されているので、ゲート間耐圧が向上し、リーク電流がさらに発生しにくくなる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。図１は、本実施形態の固体撮像装置の全体図を示している。図１に示すように、本実施形態の固体撮像装置は、複数の画素がマトリクス状に配列されてなる画素部と、その周囲に配置された周辺回路部とから構成される。画素部１としては、入射光量に応じた電気信号を出力するよう構成された受光部（フォトダイオード）２と、フォトダイオード２に蓄積された電荷を順次垂直方向に転送するよう構成された垂直転送部（ＶＣＣＤ）３とが設けられている。また、周辺回路部としては、垂直転送部３から転送されてきた電荷を順次水平方向に転送するよう構成された水平転送部（ＨＣＣＤ）４と、水平転送部４から転送されてきた電荷を検出して増幅する出力部（アンプ）５とが設けられている。
本実施形態の固体撮像装置の動作原理について説明する。入射してきた光はフォトダイオード２によって光電変換され、一定時間蓄積された後、転送部３及び４に送られる。転送部３及び４においては、半導体基板上に一定の間隔で配列された各転送電極に位相の異なるパルス電圧を加えることにより半導体基板内に形成される空乏層の深さを利用して電荷が隣接電極下に転送され、最終的に、出力部５において電荷検出されて増幅される。
以下、本実施形態の固体撮像装置の転送部の構造およびその製造方法について図２（ａ）〜（ｇ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は２層ゲート構造を有し、図２（ａ）〜（ｇ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。
まず、図２（ａ）に示すように、半導体基板１０１上に第１酸化膜（シリコン酸化膜）１０２及び第１窒化膜（シリコン窒化膜）１０３を順次積層する。ここで、半導体基板１０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板１０１と称する）。チャネル領域は半導体基板１０１の表面から所定の深さに形成される。第１酸化膜１０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜１０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ（Low Pressure Chemical Vapor Deposition）法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極１０４を形成するために、第１窒化膜１０３上に導電膜、例えばポリシリコン膜を形成する。その後、リソグラフィ技術とドライエッチング技術とを用いて当該ポリシリコン膜をパターニングして第１ゲート電極１０４を第１窒化膜１０３上に形成する。この時、第１ゲート電極１０４の下側以外の第１窒化膜１０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極１０４が第１窒化膜１０３上に所定の間隔で配列されるように形成される。
次に、図２（ｂ）に示すように、第１ゲート電極１０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極１０４の上部及び側壁に第２酸化膜（シリコン酸化膜）１０５を形成する。尚、第１窒化膜１０３上での酸化膜成長速度と、第１ゲート電極１０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜１０３の表面はほとんど酸化されない。その結果、第１ゲート電極１０４の側壁上の第２酸化膜１０５は当該側壁下部で薄くなり、オーバーハング形状が生じる。
次に、図２（ｃ）に示すように、半導体基板１０１上の全面に、例えば減圧ＣＶＤ法を用いて厚さ５〜５０ｎｍ程度の第３酸化膜（シリコン酸化膜）１０６Ａを形成する。
次に、図２（ｄ）に示すように、例えば異方性ドライエッチングにより第３酸化膜１０６Ａの全面に対してエッチングを行なう。これにより、第１ゲート電極１０４の側壁を覆う第２酸化膜１０５によって生じたオーバーハング部に、第３酸化膜１０６Ａからなるサイドウォール１０６が埋め込まれ、それによってオーバーハング形状が緩和される。このとき、第１ゲート電極１０４の下側以外の第１窒化膜１０３には、上記エッチングに起因して一定の膜厚分だけさらに膜減りが生じる。
次に、図２（ｅ）に示すように、各第１ゲート電極１０４間の第１窒化膜１０３を、酸化膜に対する選択性の高いリン酸を用いたウェットエッチングによって除去する。
次に、図２（ｆ）に示すように、半導体基板１０１上の全面に第２窒化膜（シリコン窒化膜）１０７を、第１ゲート電極１０４下側の第１窒化膜１０３と同じ厚さ（例えば２０〜１００ｎｍ）だけ例えば減圧ＣＶＤ法を用いて形成する。これにより、第２酸化膜１０５とサイドウォール１０６と各第１ゲート電極１０４間の第１酸化膜１０２とが第２窒化膜１０７によって覆われる。
次に、図２（ｇ）に示すように、第２ゲート電極１０８を形成するために、半導体基板１０１上の全面に導電膜、例えばポリシリコン膜を形成した後、リソグラフィとエッチング技術とを用いて当該ポリシリコン膜をパターニングして、複数の第２ゲート電極１０８を少なくとも隣接する各第１ゲート電極１０４間における第２窒化膜１０７上に形成する。ここで、各第２ゲート電極１０８は、第２酸化膜１０５、サイドウォール１０６及び第２窒化膜１０７により第１ゲート電極１０４から離隔されていると共に、第１酸化膜１０２及び第２窒化膜１０７により半導体基板１０１から離隔されている。
尚、本実施形態では、第２ゲート電極１０８を第１ゲート電極１０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。
以上に説明したように、本実施形態によると、第２酸化膜１０５により覆われた第１ゲート電極１０４の側壁に生じたオーバーハング部に、第３酸化膜１０６Ａからなるサイドウォール１０６を埋め込むことによって、第１ゲート電極１０４となる例えばポリシリコン膜の上での酸化膜成長速度と第１窒化膜１０３上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できる。従って、第２ゲート電極１０８となる例えばポリシリコン膜のエッチング時にエッチング残りが生じることを防止できるため、異相ゲート電極同士の間が電気的に繋がってしまう事態を阻止できるので、高耐電圧な固体撮像装置を得ることができる。図３は、本実施形態の固体撮像装置の転送部における第２ゲート電極１０８となるポリシリコン膜を完全に除去すべき領域の断面構成を示している。図３に示すように、当該領域においてポリシリコンエッチング残りの発生は見られない。
また、本実施形態によると、第１ゲート電極１０４下側の窒化膜の膜厚と第２ゲート電極１０８下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。
さらに、本実施形態によると、第１ゲート電極１０４と第２ゲート電極１０８とは、第２酸化膜１０５と第３酸化膜１０６Ａからなるサイドウォール１０６と第２窒化膜１０７とによって電気的に分離されているので、リーク電流がさらに発生しにくくなり、ゲート電極間耐圧が向上する。
尚、本実施形態において、ゲート電極１０４及び１０８のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜１０３の形成後、第１ゲート電極１０４を形成する前に、第１窒化膜１０３上に酸化膜を形成し、第２窒化膜１０７の形成後、第２ゲート電極１０８を形成する前に、第２窒化膜１０７上に酸化膜を形成してもよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。尚、本実施形態の固体撮像装置の全体構成は、図１に示す第１の実施形態と同様である。
本実施形態の固体撮像装置の転送部の構造およびその製造方法について図４（ａ）〜（ｆ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は２層ゲート構造を有し、図４（ａ）〜（ｆ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。
まず、図４（ａ）に示すように、半導体基板２０１上に第１酸化膜（シリコン酸化膜）２０２及び第１窒化膜（シリコン窒化膜）２０３を順次積層する。ここで、半導体基板２０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板２０１と称する）。チャネル領域は半導体基板２０１の表面から所定の深さに形成される。第１酸化膜２０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜２０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極２０４を形成するために、第１窒化膜２０３上に導電膜、例えばポリシリコン膜を形成する。その後、リソグラフィ技術とドライエッチング技術とを用いて当該ポリシリコン膜をパターニングして第１ゲート電極２０４を第１窒化膜２０３上に形成する。この時、第１ゲート電極２０４の下側以外の第１窒化膜２０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極２０４が第１窒化膜２０３上に所定の間隔で配列されるように形成される。
次に、図４（ｂ）に示すように、第１ゲート電極２０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極２０４の上部及び側壁に第２酸化膜（シリコン酸化膜）２０５を形成する。尚、第１窒化膜２０３上での酸化膜成長速度と、第１ゲート電極２０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜２０３の表面はほとんど酸化されない。その結果、第１ゲート電極２０４の側壁上の第２酸化膜２０５は当該側壁下部で薄くなり、オーバーハング形状が生じる。
次に、図４（ｃ）に示すように、半導体基板２０１上の全面に、例えば減圧ＣＶＤ法を用いて厚さ５〜５０ｎｍ程度の第３酸化膜（シリコン酸化膜）２０６Ａを形成する。
次に、図４（ｄ）に示すように、例えば異方性ドライエッチングにより第３酸化膜２０６Ａの全面に対してエッチングを行なう。これにより、第１ゲート電極２０４の側壁を覆う第２酸化膜２０５によって生じたオーバーハング部に、第３酸化膜２０６Ａからなるサイドウォール２０６が埋め込まれ、それによってオーバーハング形状が緩和される。このとき、第１ゲート電極２０４の下側以外の第１窒化膜２０３には、上記エッチングに起因して一定の膜厚分だけさらに膜減りが生じる。
次に、図４（ｅ）に示すように、第１窒化膜２０３が前記エッチング工程で膜減りした膜厚分だけ第２窒化膜２０７を半導体基板２０１上の全面に形成する。これにより、第２酸化膜２０５と第３酸化膜２０６Ａからなるサイドウォール２０６と各第１ゲート電極２０４間の第１窒化膜２０３とが第２窒化膜２０７によって覆われる。第２窒化膜２０７としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜を例えば減圧ＣＶＤ法により形成することによって、第１ゲート電極２０４下側の第１窒化膜２０３の膜厚と、第１ゲート電極２０４の下側以外の第１窒化膜２０３と第２窒化膜２０７との合計膜厚とを同じに設定する。
次に、図４（ｆ）に示すように、第２ゲート電極２０８を形成するために、半導体基板２０１上の全面に導電膜、例えばポリシリコン膜を形成した後、リソグラフィとエッチング技術とを用いて当該ポリシリコン膜をパターニングして、複数の第２ゲート電極２０８を少なくとも隣接する各第１ゲート電極２０４間における第２窒化膜２０７上に形成する。ここで、各第２ゲート電極２０８は、第２酸化膜２０５、サイドウォール２０６及び第２窒化膜２０７により第１ゲート電極２０４から離隔されていると共に、第１酸化膜２０２、第１窒化膜２０３及び第２窒化膜２０７により半導体基板２０１から離隔されている。
尚、本実施形態では、第２ゲート電極２０８を第１ゲート電極２０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。
以上に説明したように、本実施形態によると、第２酸化膜２０５により覆われた第１ゲート電極２０４の側壁に生じたオーバーハング部に、第３酸化膜２０６Ａからなるサイドウォール２０６を埋め込むことによって、第１ゲート電極２０４となる例えばポリシリコン膜の上での酸化膜成長速度と第１窒化膜２０３上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できる。従って、第２ゲート電極２０８となる例えばポリシリコン膜のエッチング時にエッチング残りが生じることを防止できるため、異相ゲート電極同士の間が電気的に繋がってしまう事態を阻止できるので、高耐電圧な固体撮像装置を得ることができる。図５は、本実施形態の固体撮像装置の転送部における第２ゲート電極２０８となるポリシリコン膜を完全に除去すべき領域の断面構成を示している。図５に示すように、当該領域においてポリシリコンエッチング残りの発生は見られない。
また、本実施形態によると、第１ゲート電極２０４の下側以外の第１窒化膜２０３を除去せずに、エッチングなどの前工程で第１窒化膜２０３が膜減りした分だけ第２窒化膜２０７を付け直すことによって、第１ゲート電極２０４下側の窒化膜と第２ゲート電極２０８下側の窒化膜とを、同じ熱処理が施された連続膜（つまり第１窒化膜２０３）を用いて構成することができるので、転送効率に優れた固体撮像装置を得ることができる。
また、本実施形態によると、第１ゲート電極２０４下側の窒化膜の膜厚と第２ゲート電極２０８下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。
さらに、本実施形態によると、第１ゲート電極２０４と第２ゲート電極２０８とは、第２酸化膜２０５と第３酸化膜２０６Ａからなるサイドウォール２０６と第２窒化膜２０７とによって電気的に分離されているので、リーク電流がさらに発生しにくくなり、ゲート電極間耐圧が向上する。
尚、本実施形態において、ゲート電極２０４及び２０８のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜２０３の形成後、第１ゲート電極２０４を形成する前に、第１窒化膜２０３上に酸化膜を形成し、第２窒化膜２０７の形成後、第２ゲート電極２０８を形成する前に、第２窒化膜２０７上に酸化膜を形成してもよい。
また、本実施形態において、第１窒化膜２０３が膜減りした分だけ付け直される第２窒化膜２０７の厚さは、特に限定されるものではないが、例えば２ｎｍ程度以上で且つ３５ｎｍ程度以下である。具体的には、第１窒化膜２０３の膜減り分を例えば統計的手法により予測し、その結果に基づいて第２窒化膜２０７の厚さを設定してもよい。或いは、第１窒化膜２０３の膜減り分を実際に測定し、その結果に基づいて第２窒化膜２０７の厚さを設定してもよい。
（第３の実施形態）
以下、本発明の第３の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。尚、本実施形態の固体撮像装置の全体構成は、図１に示す第１の実施形態と同様である。
本実施形態の固体撮像装置の転送部の構造およびその製造方法について図６（ａ）〜（ｇ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は２層ゲート構造を有し、図６（ａ）〜（ｇ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。
まず、図６（ａ）に示すように、半導体基板３０１上に第１酸化膜（シリコン酸化膜）３０２及び第１窒化膜（シリコン窒化膜）３０３を順次積層する。ここで、半導体基板３０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板３０１と称する）。チャネル領域は半導体基板３０１の表面から所定の深さに形成される。第１酸化膜３０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜３０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極３０４を形成するために、第１窒化膜３０３上に導電膜、例えばポリシリコン膜を形成する。その後、リソグラフィ技術とドライエッチング技術とを用いて当該ポリシリコン膜をパターニングして第１ゲート電極３０４を第１窒化膜３０３上に形成する。この時、第１ゲート電極３０４の下側以外の第１窒化膜３０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極３０４が第１窒化膜３０３上に所定の間隔で配列されるように形成される。
次に、図６（ｂ）に示すように、第１ゲート電極３０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極３０４の上部及び側壁に第２酸化膜（シリコン酸化膜）３０５を形成する。尚、第１窒化膜３０３上での酸化膜成長速度と、第１ゲート電極３０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜３０３の表面はほとんど酸化されない。その結果、第１ゲート電極３０４の側壁上の第２酸化膜３０５は当該側壁下部で薄くなり、オーバーハング形状が生じる。
次に、図６（ｃ）に示すように、各第１ゲート電極３０４間の第１窒化膜３０３を、酸化膜に対する選択性の高いリン酸を用いたウェットエッチングによって除去する。
次に、図６（ｄ）に示すように、半導体基板３０１上の全面に第２窒化膜（シリコン窒化膜）３０７を、第１ゲート電極３０４下側の第１窒化膜３０３と同じ厚さ（例えば２０〜１００ｎｍ）だけ例えば減圧ＣＶＤ法を用いて形成する。これにより、第２酸化膜３０５と各第１ゲート電極３０４間の第１酸化膜３０２とが第２窒化膜３０７によって覆われる。
次に、図６（ｅ）に示すように、半導体基板３０１上の全面に、例えば減圧ＣＶＤ法を用いて厚さ５〜５０ｎｍ程度の第３酸化膜（シリコン酸化膜）３０６Ａを形成する。
次に、図６（ｆ）に示すように、例えば異方性ドライエッチングにより第３酸化膜３０６Ａの全面に対してエッチングを行なう。これにより、第２酸化膜３０５及び第２窒化膜３０７により覆われた第１ゲート電極３０４の側壁に生じたオーバーハング部に、第３酸化膜３０６Ａからなるサイドウォール３０６が埋め込まれ、それによってオーバーハング形状が緩和される。
次に、図６（ｇ）に示すように、第２ゲート電極３０８を形成するために、半導体基板３０１上の全面に導電膜、例えばポリシリコン膜を形成した後、リソグラフィとエッチング技術とを用いて当該ポリシリコン膜をパターニングして、複数の第２ゲート電極３０８を少なくとも隣接する各第１ゲート電極３０４間における第２窒化膜３０６上に形成する。ここで、各第２ゲート電極３０８は、第２酸化膜３０５、第２窒化膜３０７及びサイドウォール３０６により第１ゲート電極３０４から離隔されていると共に、第１酸化膜３０２及び第２窒化膜３０７により半導体基板３０１から離隔されている。
尚、本実施形態では、第２ゲート電極３０８を第１ゲート電極３０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。
以上に説明したように、本実施形態によると、第２酸化膜３０５及び第２窒化膜３０７により覆われた第１ゲート電極３０４の側壁に生じたオーバーハング部に、第３酸化膜３０６Ａからなるサイドウォール３０６を埋め込むことによって、第１ゲート電極３０４となる例えばポリシリコン膜の上での酸化膜成長速度と第１窒化膜３０３上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できる。従って、第２ゲート電極３０８となる例えばポリシリコン膜のエッチング時にエッチング残りが生じることを防止できるため、異相ゲート電極同士の間が電気的に繋がってしまう事態を阻止できるので、高耐電圧な固体撮像装置を得ることができる。図７は、本実施形態の固体撮像装置の転送部における第２ゲート電極３０８となるポリシリコン膜を完全に除去すべき領域の断面構成を示している。図７に示すように、当該領域においてポリシリコンエッチング残りの発生は見られない。
また、本実施形態によると、第１ゲート電極３０４下側の窒化膜の膜厚と第２ゲート電極３０８下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。
さらに、本実施形態によると、第１ゲート電極３０４と第２ゲート電極３０８とは、第２酸化膜３０５と第２窒化膜３０７と第３酸化膜３０６Ａからなるサイドウォール３０６とによって電気的に分離されているので、リーク電流がさらに発生しにくくなり、ゲート電極間耐圧が向上する。
尚、本実施形態において、ゲート電極３０４及び３０８のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜３０３の形成後、第１ゲート電極３０４を形成する前に、第１窒化膜３０３上に酸化膜を形成し、第２窒化膜３０７の形成後、第２ゲート電極３０８を形成する前に、第２窒化膜３０７上に酸化膜を形成してもよい。
（第４の実施形態）
以下、本発明の第４の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。尚、本実施形態の固体撮像装置の全体構成は、図１に示す第１の実施形態と同様である。
本実施形態の固体撮像装置の転送部の構造およびその製造方法について図８（ａ）〜（ｆ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は２層ゲート構造を有し、図８（ａ）〜（ｆ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。
まず、図８（ａ）に示すように、半導体基板４０１上に第１酸化膜（シリコン酸化膜）４０２及び第１窒化膜（シリコン窒化膜）４０３を順次積層する。ここで、半導体基板４０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板４０１と称する）。チャネル領域は半導体基板４０１の表面から所定の深さに形成される。第１酸化膜４０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜４０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極４０４を形成するために、第１窒化膜４０３上に導電膜、例えばポリシリコン膜を形成する。その後、リソグラフィ技術とドライエッチング技術とを用いて当該ポリシリコン膜をパターニングして第１ゲート電極４０４を第１窒化膜４０３上に形成する。この時、第１ゲート電極４０４の下側以外の第１窒化膜４０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極４０４が第１窒化膜４０３上に所定の間隔で配列されるように形成される。
次に、図８（ｂ）に示すように、第１ゲート電極４０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極４０４の上部及び側壁に第２酸化膜（シリコン酸化膜）４０５を形成する。尚、第１窒化膜４０３上での酸化膜成長速度と、第１ゲート電極４０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜４０３の表面はほとんど酸化されない。その結果、第１ゲート電極４０４の側壁上の第２酸化膜４０５は当該側壁下部で薄くなり、オーバーハング形状が生じる。
次に、図８（ｃ）に示すように、第１窒化膜４０３が前記エッチング工程で膜減りした膜厚分だけ第２窒化膜４０７を半導体基板４０１上の全面に形成する。これにより、第２酸化膜４０５と各第１ゲート電極４０４間の第１窒化膜４０３とが第２窒化膜４０７によって覆われる。第２窒化膜４０７としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜を例えば減圧ＣＶＤ法により形成することによって、第１ゲート電極４０４下側の第１窒化膜４０３の膜厚と、第１ゲート電極４０４の下側以外の第１窒化膜４０３と第２窒化膜４０７との合計膜厚とを同じに設定する。
次に、図８（ｄ）に示すように、半導体基板４０１上の全面に、例えば減圧ＣＶＤ法を用いて厚さ５〜５０ｎｍ程度の第３酸化膜（シリコン酸化膜）４０６Ａを形成する。
次に、図８（ｅ）に示すように、例えば異方性ドライエッチングにより第３酸化膜４０６Ａの全面に対してエッチングを行なう。これにより、第２酸化膜４０５及び第２窒化膜４０７によって覆われた第１ゲート電極４０４の側壁に生じたオーバーハング部に、第３酸化膜４０６Ａからなるサイドウォール４０６が埋め込まれ、それによってオーバーハング形状が緩和される。
次に、図８（ｆ）に示すように、第２ゲート電極４０８を形成するために、半導体基板４０１上の全面に導電膜、例えばポリシリコン膜を形成した後、リソグラフィとエッチング技術とを用いて当該ポリシリコン膜をパターニングして、複数の第２ゲート電極４０８を少なくとも隣接する各第１ゲート電極４０４間における第２窒化膜４０７上に形成する。ここで、各第２ゲート電極４０８は、第２酸化膜４０５、第２窒化膜４０７及びサイドウォール４０６により第１ゲート電極４０４から離隔されていると共に、第１酸化膜４０２、第１窒化膜４０３及び第２窒化膜４０７により半導体基板４０１から離隔されている。
尚、本実施形態では、第２ゲート電極４０８を第１ゲート電極４０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。
以上に説明したように、本実施形態によると、第２酸化膜４０５及び第２窒化膜４０７により覆われた第１ゲート電極４０４の側壁に生じたオーバーハング部に、第３酸化膜４０６Ａからなるサイドウォール４０６を埋め込むことによって、第１ゲート電極４０４となる例えばポリシリコン膜の上での酸化膜成長速度と第１窒化膜４０３上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できる。従って、第２ゲート電極４０８となる例えばポリシリコン膜のエッチング時にエッチング残りが生じることを防止できるため、異相ゲート電極同士の間が電気的に繋がってしまう事態を阻止できるので、高耐電圧な固体撮像装置を得ることができる。図９は、本実施形態の固体撮像装置の転送部における第２ゲート電極４０８となるポリシリコン膜を完全に除去すべき領域の断面構成を示している。図９に示すように、当該領域においてポリシリコンエッチング残りの発生は見られない。
また、本実施形態によると、第１ゲート電極４０４の下側以外の第１窒化膜４０３を除去せずに、エッチングなどの前工程で第１窒化膜４０３が膜減りした分だけ第２窒化膜４０７を付け直すことによって、第１ゲート電極４０４下側の窒化膜と第２ゲート電極４０８下側の窒化膜とを、同じ熱処理が施された連続膜（つまり第１窒化膜４０３）を用いて構成することができるので、転送効率に優れた固体撮像装置を得ることができる。
また、本実施形態によると、第１ゲート電極４０４下側の窒化膜の膜厚と第２ゲート電極４０８下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。
さらに、本実施形態によると、第１ゲート電極４０４と第２ゲート電極４０８とは、第２酸化膜４０５と第２窒化膜４０７と第３酸化膜４０６Ａからなるサイドウォール４０６とによって電気的に分離されているので、リーク電流がさらに発生しにくくなり、ゲート電極間耐圧が向上する。
尚、本実施形態において、ゲート電極４０４及び４０８のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜４０３の形成後、第１ゲート電極４０４を形成する前に、第１窒化膜４０３上に酸化膜を形成し、第２窒化膜４０７の形成後、第２ゲート電極４０８を形成する前に、第２窒化膜４０７上に酸化膜を形成してもよい。
また、本実施形態において、第１窒化膜４０３が膜減りした分だけ付け直される第２窒化膜４０７の厚さは、特に限定されるものではないが、例えば２ｎｍ程度以上で且つ３５ｎｍ程度以下である。具体的には、第１窒化膜４０３の膜減り分を例えば統計的手法により予測し、その結果に基づいて第２窒化膜４０７の厚さを設定してもよい。或いは、第１窒化膜４０３の膜減り分を実際に測定し、その結果に基づいて第２窒化膜４０７の厚さを設定してもよい。
（第５の実施形態）
以下、本発明の第５の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。尚、本実施形態の固体撮像装置の全体構成は、図１に示す第１の実施形態と同様である。
本実施形態の固体撮像装置の転送部の構造およびその製造方法について図１０（ａ）〜（ｇ）、図１１（ａ）〜（ｅ）及び図１２（ａ）、（ｂ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は３層ゲート構造を有し、図１０（ａ）〜（ｇ）、図１１（ａ）〜（ｅ）及び図１２（ａ）、（ｂ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。
まず、図１０（ａ）に示すように、半導体基板５０１上に第１酸化膜（シリコン酸化膜）５０２及び第１窒化膜（シリコン窒化膜）５０３を順次積層する。ここで、半導体基板５０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板５０１と称する）。チャネル領域は半導体基板５０１の表面から所定の深さに形成される。第１酸化膜５０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜５０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極５０４を形成するために、第１窒化膜５０３上に導電膜、例えばポリシリコン膜を形成する。その後、リソグラフィ技術とドライエッチング技術とを用いて当該ポリシリコン膜をパターニングして第１ゲート電極５０４を第１窒化膜５０３上に形成する。この時、第１ゲート電極５０４の下側以外の第１窒化膜５０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極５０４が第１窒化膜５０３上に所定の間隔で配列されるように形成される。
次に、図１０（ｂ）に示すように、第１ゲート電極５０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極５０４の上部及び側壁に第２酸化膜（シリコン酸化膜）５０５を形成する。尚、第１窒化膜５０３上での酸化膜成長速度と、第１ゲート電極５０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜５０３の表面はほとんど酸化されない。その結果、第１ゲート電極５０４の側壁上の第２酸化膜５０５は当該側壁下部で薄くなり、オーバーハング形状が生じる。
次に、図１０（ｃ）に示すように、半導体基板５０１上の全面に、例えば減圧ＣＶＤ法を用いて厚さ５〜５０ｎｍ程度の第３酸化膜（シリコン酸化膜）５０６Ａを形成する。
次に、図１０（ｄ）に示すように、例えば異方性ドライエッチングにより第３酸化膜５０６Ａの全面に対してエッチングを行なう。これにより、第１ゲート電極５０４の側壁を覆う第２酸化膜５０５によって生じたオーバーハング部に、第３酸化膜５０６Ａからなる第１サイドウォール５０６が埋め込まれ、それによってオーバーハング形状が緩和される。このとき、第１ゲート電極５０４の下側以外の第１窒化膜５０３には、上記エッチングに起因して一定の膜厚分だけさらに膜減りが生じる。
次に、図１０（ｅ）に示すように、各第１ゲート電極５０４間の第１窒化膜５０３を、酸化膜に対する選択性の高いリン酸を用いたウェットエッチングによって除去する。
次に、図１０（ｆ）に示すように、半導体基板５０１上の全面に第２窒化膜（シリコン窒化膜）５０７を、第１ゲート電極５０４下側の第１窒化膜５０３と同じ厚さ（例えば２０〜１００ｎｍ）だけ例えば減圧ＣＶＤ法を用いて形成する。これにより、第２酸化膜５０５と第１サイドウォール５０６と各第１ゲート電極５０４間の第１酸化膜５０２とが第２窒化膜５０７によって覆われる。
次に、図１０（ｇ）に示すように、第２ゲート電極５０８を形成するために、半導体基板５０１上の全面に導電膜、例えばポリシリコン膜を形成した後、リソグラフィとエッチング技術とを用いて当該ポリシリコン膜をパターニングして、複数の第２ゲート電極５０８を少なくとも隣接する各第１ゲート電極５０４間における第２窒化膜５０７上に形成する。ここで、各第２ゲート電極５０８は、第２酸化膜５０５、第１サイドウォール５０６及び第２窒化膜５０７により第１ゲート電極５０４から離隔されていると共に、第１酸化膜５０２及び第２窒化膜５０７により半導体基板５０１から離隔されている。
尚、本実施形態では、第２ゲート電極５０８を第１ゲート電極５０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。
次に、図１１（ａ）に示すように、第２ゲート電極５０８を構成するポリシリコンを熱酸化させることによって、第２ゲート電極５０８の上部及び側壁に第４酸化膜（シリコン酸化膜）５０９を形成する。尚、第２窒化膜５０７上での酸化膜成長速度と、第２ゲート電極５０８を構成するポリシリコン膜上での酸化膜成長速度との差により、第２窒化膜５０７の表面はほとんど酸化されない。その結果、第２ゲート電極５０８の側壁上の第４酸化膜５０９は当該側壁下部で薄くなり、オーバーハング形状が生じる。
次に、図１１（ｂ）に示すように、半導体基板５０１上の全面に、例えば減圧ＣＶＤ法を用いて厚さ５〜５０ｎｍ程度の第５酸化膜（シリコン酸化膜）５１０Ａを形成する。
次に、図１１（ｃ）に示すように、例えば異方性ドライエッチングにより第５酸化膜５１０Ａの全面に対してエッチングを行なう。これにより、第２ゲート電極５０８の側壁を覆う第４酸化膜５０９によって生じたオーバーハング部に、第５酸化膜５１０Ａからなる第２サイドウォール５１０が埋め込まれ、それによってオーバーハング形状が緩和される。このとき、ゲート電極５０４及び５０８の下側以外の第２窒化膜５０７には、上記エッチングに起因して一定の膜厚分だけさらに膜減りが生じる。
次に、図１１（ｄ）に示すように、各第２ゲート電極５０８間の第２窒化膜５０７を、酸化膜に対する選択性の高いリン酸を用いたウェットエッチングによって除去する。
次に、図１１（ｅ）に示すように、半導体基板５０１上の全面に第３窒化膜（シリコン窒化膜）５１１を、第１ゲート電極５０４下側の第１窒化膜５０３と同じ厚さ（例えば２０〜１００ｎｍ）だけ例えば減圧ＣＶＤ法を用いて形成する。これにより、第４酸化膜５０９と第２サイドウォール５１０と各第２ゲート電極５０８間の第１酸化膜５０２とが第３窒化膜５１１によって覆われる。
次に、図１２（ａ）に示すように、第３ゲート電極５１２を形成するために、半導体基板５０１上の全面に導電膜、例えばポリシリコン膜５１２Ａを形成した後、図１２（ｂ）に示すように、リソグラフィとエッチング技術とを用いて当該ポリシリコン膜５１２Ａをパターニングして、複数の第３ゲート電極５１２を少なくとも隣接する各第２ゲート電極５０８間における第３窒化膜５１１上に形成する。ここで、各第３ゲート電極５１２は、第４酸化膜５０９、第２サイドウォール５１０及び第３窒化膜５１１により各第２ゲート電極５０８から離隔されていると共に、第１酸化膜５０２及び第３窒化膜５１１により半導体基板５０１から離隔されている。
尚、本実施形態では、第３ゲート電極５１２を第２ゲート電極５０８とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。
以上に説明したように、本実施形態によると、第２酸化膜５０５により覆われた第１ゲート電極５０４の側壁に生じたオーバーハング部に、第３酸化膜５０６Ａからなるサイドウォール５０６を埋め込むことによって、第１ゲート電極５０４となる例えばポリシリコン膜の上での酸化膜成長速度と第１窒化膜５０３上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できる。また、第４酸化膜５０９により覆われた第２ゲート電極５０８の側壁に生じたオーバーハング部に、第５酸化膜５１０Ａからなる第２サイドウォール５１０を埋め込むことによって、第２ゲート電極５０８となる例えばポリシリコン膜の上での酸化膜成長速度と第２窒化膜５０７上での酸化膜成長速度との間の差により生じるオーバーハング形状を緩和できる。従って、第２ゲート電極５０８及び第３ゲート電極５１２のそれぞれとなる例えばポリシリコン膜のエッチング時にエッチング残りが生じることを防止できるため、異相ゲート電極同士の間が電気的に繋がってしまう事態を阻止できるので、高耐電圧な固体撮像装置を得ることができる。図１３は、本実施形態の固体撮像装置の転送部における第２ゲート電極５０８となるポリシリコン膜を完全に除去すべき領域の断面構成を示している。図１３に示すように、当該領域においてポリシリコンエッチング残りの発生は見られない。また、図１４は、本実施形態の固体撮像装置の転送部における第３ゲート電極５１２となるポリシリコン膜を完全に除去すべき領域の断面構成を示している。図１４に示すように、当該領域においてポリシリコンエッチング残りの発生は見られない。
また、本実施形態によると、第１ゲート電極５０４下側の窒化膜の膜厚と第２ゲート電極５０８下側の窒化膜の膜厚と第３ゲート電極５１２下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。
さらに、本実施形態によると、第１ゲート電極５０４と第２ゲート電極５０８とは、第２酸化膜５０５と第３酸化膜５０６Ａからなる第１サイドウォール５０６と第２窒化膜５０７とによって電気的に分離されていると共に、第２ゲート電極５０８と第３ゲート電極５１２とは第４酸化膜５０９と第５酸化膜５１０Ａからなる第２サイドウォール５１０と第３窒化膜５１１とによって電気的に分離されているので、ゲート間耐圧が向上し、リーク電流がさらに発生しにくくなる。また、窒化膜の誘電率は酸化膜の誘電率の約２倍であるため、実効的な層間膜厚を薄くすることができるので、良好な転送効率を確保することができる。
尚、本実施形態において、ゲート電極５０４、５０８及び５１２のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜５０３の形成後、第１ゲート電極５０４を形成する前に、第１窒化膜５０３上に酸化膜を形成し、第２窒化膜５０７の形成後、第２ゲート電極５０８を形成する前に、第２窒化膜５０７上に酸化膜を形成し、第３窒化膜５１１の形成後、第３ゲート電極５１２を形成する前に、第３窒化膜５１１上に酸化膜を形成してもよい。
また、本実施形態において、第１の実施形態と同様に、酸化膜からなる第１サイドウォールの形成後、第１ゲート電極間の第１窒化膜を除去し、第１ゲート電極下の第１窒化膜と同じ厚さの第２窒化膜を付け直した。しかし、これに代えて、第２の実施形態と同様に、酸化膜からなる第１サイドウォールの形成後、第１ゲート電極間の第１窒化膜を除去することなく、エッチング等による第１窒化膜の膜減り分だけ第２窒化膜を追加形成しても、本実施形態と同様の効果が得られる。或いは、第３の実施形態と同様に、第１ゲート電極間の第１窒化膜を除去した後、第１ゲート電極下の第１窒化膜と同じ厚さの第２窒化膜を付け直し、その後、酸化膜からなる第１サイドウォールを形成してもよい。或いは、第４の実施形態と同様に、第１ゲート電極間の第１窒化膜を除去することなく、エッチング等による第１窒化膜の膜減り分だけ第２窒化膜を追加形成した後、酸化膜からなる第１サイドウォールを形成してもよい。
また、本実施形態において、第２サイドウォール形成プロセスについても、上記第１の実施形態の第１サイドウォール形成プロセスと同様のプロセスを用いたが、これに代えて、上記第２〜第４の実施形態のいずれかの第１サイドウォール形成プロセスと同様のプロセスを用いてもよい。尚、本実施形態の第１サイドウォール及び第２サイドウォールのそれぞれの形成プロセスについて、互いに異なるプロセスを用いてもよい。
また、本実施形態において、３層ゲート構造の転送部を有する固体撮像装置を対象としたが、これに代えて、４層以上のゲート構造の転送部を有する固体撮像装置を対象としてもよい。
本発明の固体撮像装置およびその製造方法は、高性能且つ高耐電圧な固体撮像装置を実現できるので、具体的には、カメラ付き携帯電話、ビデオカメラおよびデジタルスチルカメラなどに使用される固体撮像装置や、プリンタなどに使用されるラインセンサなどに好適に使用できる。
図１は本発明の第１及び第２の実施形態に係る固体撮像装置の全体図である。 図２（ａ）〜（ｇ）は本発明の第１の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図３は本発明の第１の実施形態に係る固体撮像装置の転送部における第２ゲート電極となるポリシリコン膜を完全に除去すべき領域の断面図である。 図４（ａ）〜（ｆ）は本発明の第２の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図５は本発明の第２の実施形態に係る固体撮像装置の転送部における第２ゲート電極となるポリシリコン膜を完全に除去すべき領域の断面図である。 図６（ａ）〜（ｇ）は本発明の第３の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図７は本発明の第３の実施形態に係る固体撮像装置の転送部における第２ゲート電極となるポリシリコン膜を完全に除去すべき領域の断面図である。 図８（ａ）〜（ｆ）は本発明の第４の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図９は本発明の第４の実施形態に係る固体撮像装置の転送部における第２ゲート電極となるポリシリコン膜を完全に除去すべき領域の断面図である。 図１０（ａ）〜（ｇ）は本発明の第５の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図１１（ａ）〜（ｅ）は本発明の第５の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図１２（ａ）及び（ｂ）は本発明の第５の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図１３は本発明の第５の実施形態に係る固体撮像装置の転送部における第２ゲート電極となるポリシリコン膜を完全に除去すべき領域の断面図である。 図１４は本発明の第５の実施形態に係る固体撮像装置の転送部における第３ゲート電極となるポリシリコン膜を完全に除去すべき領域の断面図である。 図１５（ａ）〜（ｅ）は従来の固体撮像装置の製造方法の各工程を示す断面図である。 図１６（ａ）及び（ｂ）は従来の固体撮像装置の課題を説明する図である。 図１７（ａ）〜（ｇ）はその他の従来の固体撮像装置の製造方法の各工程を示す断面図である。 図１８（ａ）〜（ｄ）はその他の従来の固体撮像装置の課題を説明する図である。
符号の説明
１ 画素部
２ フォトダイオード
３ 垂直転送部
４ 水平転送部
５ 出力部
１０１ 半導体基板
１０２ 第１酸化膜
１０３ 第１窒化膜
１０４ 第１ゲート電極
１０５ 第２酸化膜
１０６ サイドウォール
１０６Ａ 第３酸化膜
１０７ 第２窒化膜
１０８ 第２ゲート電極
２０１ 半導体基板
２０２ 第１酸化膜
２０３ 第１窒化膜
２０４ 第１ゲート電極
２０５ 第２酸化膜
２０６ サイドウォール
２０６Ａ 第３酸化膜
２０７ 第２窒化膜
２０８ 第２ゲート電極
３０１ 半導体基板
３０２ 第１酸化膜
３０３ 第１窒化膜
３０４ 第１ゲート電極
３０５ 第２酸化膜
３０６ サイドウォール
３０６Ａ 第３酸化膜
３０７ 第２窒化膜
３０８ 第２ゲート電極
４０１ 半導体基板
４０２ 第１酸化膜
４０３ 第１窒化膜
４０４ 第１ゲート電極
４０５ 第２酸化膜
４０６ サイドウォール
４０６Ａ 第３酸化膜
４０７ 第２窒化膜
４０８ 第２ゲート電極
５０１ 半導体基板
５０２ 第１酸化膜
５０３ 第１窒化膜
５０４ 第１ゲート電極
５０５ 第２酸化膜
５０６ サイドウォール
５０６Ａ 第３酸化膜
５０７ 第２窒化膜
５０８ 第２ゲート電極
５０９ 第４酸化膜
５１０ サイドウォール
５１０Ａ 第５酸化膜
５１１ 第３窒化膜
５１２ 第３ゲート電極
５１２Ａ ポリシリコン膜

Claims (20)

  1. 半導体基板と、
    前記半導体基板上に形成された第１酸化膜と、
    前記第１酸化膜上における第１ゲート電極形成領域に形成された第１窒化膜と、
    前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
    前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、
    前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、
    前記各第２ゲート電極は、前記第２酸化膜、前記サイドウォール及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜及び前記第２窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
  2. 半導体基板と、
    前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、
    前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
    前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、
    前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、
    前記各第２ゲート電極は、前記第２酸化膜、前記サイドウォール及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
  3. 半導体基板と、
    前記半導体基板上に形成された第１酸化膜と、
    前記第１酸化膜上における第１ゲート電極形成領域に形成された第１窒化膜と、
    前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
    前記第２酸化膜と前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜と、
    前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、
    前記各第２ゲート電極は、前記第２酸化膜、前記第２窒化膜及び前記サイドウォールにより前記第１ゲート電極から離隔されていると共に、前記第１酸化膜及び前記第２窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
  4. 半導体基板と、
    前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、
    前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
    前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、
    前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなるサイドウォールと、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、
    前記各第２ゲート電極は、前記第２酸化膜、前記第２窒化膜及び前記サイドウォールにより前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
  5. 請求項１〜４のいずれか１項に記載の固体撮像装置において、
    前記第１ゲート電極と前記第１窒化膜との間、及び前記第２ゲート電極と前記第２窒化膜との間にそれぞれ酸化膜が設けられていることを特徴とする固体撮像装置。
  6. 請求項２又は４に記載の固体撮像装置において、
    前記第２ゲート電極の下側における前記第１窒化膜と前記第２窒化膜との合計厚さは、前記第１ゲート電極の下側における前記第１窒化膜の厚さと同じであることを特徴とする固体撮像装置。
  7. 請求項２又は４に記載の固体撮像装置において、
    前記第１ゲート電極の下側における前記第１窒化膜と前記第２ゲート電極の下側における前記第１窒化膜とは連続していることを特徴とする固体撮像装置。
  8. 半導体基板と、
    前記半導体基板上に形成された第１酸化膜と、
    前記第１酸化膜上における第１ゲート電極形成領域に形成された第１窒化膜と、
    前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
    前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第３酸化膜からなる第１サイドウォールと、
    第２ゲート電極形成領域にそれぞれ位置する前記第２酸化膜と前記第１サイドウォールと前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極と、
    前記各第２ゲート電極の上部及び側壁を覆う第４酸化膜と、
    前記第４酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に埋め込まれた第５酸化膜からなる第２サイドウォールと、
    前記第４酸化膜と前記第２サイドウォールと前記各第２ゲート電極間の前記第１酸化膜とを覆う第３窒化膜と、
    少なくとも隣接する前記各第２ゲート電極間における前記第３窒化膜上に形成された複数の第３ゲート電極とを備え、
    前記各第２ゲート電極は、前記第２酸化膜、前記第１サイドウォール及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜及び前記第２窒化膜により前記半導体基板から離隔され、
    前記各第３ゲート電極は、前記第４酸化膜、前記第２サイドウォール及び前記第３窒化膜により前記第２ゲート電極から離隔されていると共に、前記第１酸化膜及び前記第３窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
  9. 請求項８に記載の固体撮像装置において、
    前記第１ゲート電極と前記第１窒化膜との間、前記第２ゲート電極と前記第２窒化膜との間、及び前記第３ゲート電極と前記第３窒化膜との間にそれぞれ酸化膜が設けられていることを特徴とする固体撮像装置。
  10. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第４工程と、
    前記各第１ゲート電極間の前記第１窒化膜を除去した後に、前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜を形成する第５工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えていることを特徴とする固体撮像装置の製造方法。
  11. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第４工程と、
    前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第５工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えていることを特徴とする固体撮像装置の製造方法。
  12. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記各第１ゲート電極間の前記第１窒化膜を除去した後に、前記第２酸化膜と前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜を形成する第４工程と、
    前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第５工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えていることを特徴とする固体撮像装置の製造方法。
  13. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第４工程と、
    前記第２酸化膜及び前記第２窒化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなるサイドウォールを埋め込む第５工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程とを備えていることを特徴とする固体撮像装置の製造方法。
  14. 請求項１０〜１３のいずれか１項に記載の固体撮像装置の製造方法において、
    前記第２工程よりも前に、前記第１窒化膜上に酸化膜を形成する工程をさらに備え、
    前記第６工程よりも前に、前記第２窒化膜上に酸化膜を形成する工程をさらに備えていることを特徴とする固体撮像装置の製造方法。
  15. 請求項１０〜１４のいずれか１項に記載の固体撮像装置の製造方法において、
    前記第２窒化膜の厚さは、前記第１ゲート電極下のポテンシャルと前記第２ゲート電極下のポテンシャルとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
  16. 請求項１１又は１３に記載の固体撮像装置の製造方法において、
    前記第２窒化膜の厚さは、２ｎｍ以上で且つ３５ｎｍ以下であることを特徴とする固体撮像装置の製造方法。
  17. 請求項１１又は１３に記載の固体撮像装置の製造方法において、
    前記第２窒化膜の厚さは、前記第２ゲート電極の下側における前記第１窒化膜と前記第２窒化膜との合計厚さと、前記第１ゲート電極の下側における前記第１窒化膜の厚さとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
  18. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記第２酸化膜により覆われた前記各第１ゲート電極の側壁に生じたオーバーハング部に、第３酸化膜からなる第１サイドウォールを埋め込む第４工程と、
    前記各第１ゲート電極間の第１窒化膜を除去した後に、前記第２酸化膜と前記サイドウォールと前記各第１ゲート電極間の前記第１酸化膜とを覆う第２窒化膜を形成する第５工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第６工程と、
    前記各第２ゲート電極の上部及び側壁を覆う第４酸化膜を形成する第７工程と、
    前記第４酸化膜により覆われた前記各第２ゲート電極の側壁に生じたオーバーハング部に、第５酸化膜からなる第２サイドウォールを埋め込む第８工程と、
    前記各第２ゲート電極間の前記第２窒化膜を除去した後に、前記第４酸化膜と前記第２サイドウォールと前記各第２ゲート電極間の前記第１酸化膜とを覆う第３窒化膜を形成する第９工程と、
    少なくとも隣接する前記各第２ゲート電極間における前記第３窒化膜上に複数の第３ゲート電極を形成する第１０工程とを備えていることを特徴とする固体撮像装置の製造方法。
  19. 請求項１８に記載の固体撮像装置の製造方法において、
    前記第２工程よりも前に、前記第１窒化膜上に酸化膜を形成する工程をさらに備え、
    前記第６工程よりも前に、前記第２窒化膜上に酸化膜を形成する工程をさらに備え、
    前記第１０工程よりも前に、前記第３窒化膜上に酸化膜を形成する工程をさらに備えていることを特徴とする固体撮像装置の製造方法。
  20. 請求項１８又は１９に記載の固体撮像装置の製造方法において、
    前記第３窒化膜の厚さは、前記第１ゲート電極下のポテンシャルと前記第２ゲート電極下のポテンシャルと前記第３ゲート電極下のポテンシャルとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
JP2006020299A 2006-01-30 2006-01-30 固体撮像装置およびその製造方法 Pending JP2007201320A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006020299A JP2007201320A (ja) 2006-01-30 2006-01-30 固体撮像装置およびその製造方法
PCT/JP2006/324790 WO2007086204A1 (en) 2006-01-30 2006-12-06 Double gate isolation structure for ccds and corresponding fabricating method
US12/162,697 US7964451B2 (en) 2006-01-30 2006-12-06 Solid state imaging device and method for fabricating the same
TW096101810A TW200729355A (en) 2006-01-30 2007-01-17 Solid state imaging device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020299A JP2007201320A (ja) 2006-01-30 2006-01-30 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007201320A true JP2007201320A (ja) 2007-08-09
JP2007201320A5 JP2007201320A5 (ja) 2010-10-14

Family

ID=37667225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020299A Pending JP2007201320A (ja) 2006-01-30 2006-01-30 固体撮像装置およびその製造方法

Country Status (4)

Country Link
US (1) US7964451B2 (ja)
JP (1) JP2007201320A (ja)
TW (1) TW200729355A (ja)
WO (1) WO2007086204A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171953A1 (en) * 2019-02-22 2020-08-27 Tokyo Electron Limited Method for gate stack formation and etching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685234A (ja) * 1992-05-11 1994-03-25 Samsung Electron Co Ltd イメージセンサ装置およびその製造方法
JP2003229440A (ja) * 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 電荷結合素子の製造方法
JP2003282860A (ja) * 2002-03-26 2003-10-03 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2004200186A (ja) * 2002-12-16 2004-07-15 Nikon Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677737A (en) * 1986-05-23 1987-07-07 Tektronix, Inc. Self aligned zero overlap charge coupled device
JPH02189937A (ja) * 1989-01-18 1990-07-25 Nec Corp 電荷結合装置の製造方法
JPH02292834A (ja) * 1989-05-02 1990-12-04 Nec Corp 電荷結合素子の製造方法
JPH03245504A (ja) * 1990-02-23 1991-11-01 Sumitomo Heavy Ind Ltd 臨界磁場測定装置用磁石
JP2976585B2 (ja) 1991-05-10 1999-11-10 ソニー株式会社 半導体装置の製造方法
JPH05182992A (ja) * 1991-12-26 1993-07-23 Mitsubishi Electric Corp 固体撮像素子の製造方法
JPH05267355A (ja) * 1992-03-17 1993-10-15 Nec Corp 電荷転送装置の製造方法
JP2647034B2 (ja) 1994-11-28 1997-08-27 日本電気株式会社 電荷結合素子の製造方法
DE69732520T2 (de) * 1996-09-10 2006-02-09 Dalsa Corp., Waterloo Ladungsgekoppelte anordnung und verfahren zur herstellung
JP3003590B2 (ja) * 1996-10-02 2000-01-31 日本電気株式会社 固体撮像素子およびその製造方法
JP2865083B2 (ja) * 1996-11-08 1999-03-08 日本電気株式会社 固体撮像素子およびその駆動方法
US6319839B1 (en) * 1999-10-04 2001-11-20 Taiwan Semiconductor Manufacturing Company Approach to form an inter-polysilicon oxide (IPO) layer for charge coupled devices
US6251719B1 (en) * 2000-11-16 2001-06-26 Taiwan Semiconductor Manufacturing Company Poly gate process that provides a novel solution to fix poly-2 residue under poly-1 oxide for charge coupled devices
JP4335572B2 (ja) 2003-04-24 2009-09-30 株式会社フジクラ スチレン系樹脂組成物、フィルム、基板及び成形品
JP4196778B2 (ja) * 2003-08-11 2008-12-17 ソニー株式会社 固体撮像素子及びその製造方法
US20050274996A1 (en) * 2004-06-14 2005-12-15 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685234A (ja) * 1992-05-11 1994-03-25 Samsung Electron Co Ltd イメージセンサ装置およびその製造方法
JP2003229440A (ja) * 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 電荷結合素子の製造方法
JP2003282860A (ja) * 2002-03-26 2003-10-03 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2004200186A (ja) * 2002-12-16 2004-07-15 Nikon Corp 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171953A1 (en) * 2019-02-22 2020-08-27 Tokyo Electron Limited Method for gate stack formation and etching
US12009430B2 (en) 2019-02-22 2024-06-11 Tokyo Electron Limited Method for gate stack formation and etching

Also Published As

Publication number Publication date
US20090194795A1 (en) 2009-08-06
US7964451B2 (en) 2011-06-21
WO2007086204A1 (en) 2007-08-02
TW200729355A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US11955502B2 (en) Solid-state image sensor to reduce display unevenness of a captured image
JP4976273B2 (ja) シーモスイメージセンサ及びその製造方法
TWI682527B (zh) 包括垂直傳輸門的圖像感測器
KR20170065935A (ko) 수직 전송 게이트를 갖는 이미지 센서
JP2016154166A (ja) 光電変換装置及びその製造方法
JP2004273640A (ja) 固体撮像素子及びその製造方法
JP6445799B2 (ja) 光電変換装置
JP3737466B2 (ja) 固体撮像装置及びその製造方法
JP2007201320A (ja) 固体撮像装置およびその製造方法
JP2004349333A (ja) 固体撮像装置およびその製造方法
JP2004288975A (ja) 電荷結合素子およびその製造方法
US20090045442A1 (en) Solid state imaging device and method for fabricating the same
JP4159306B2 (ja) 固体撮像素子およびその製造方法
JP2003332554A (ja) 固体撮像素子の製造方法
JP4705791B2 (ja) 固体撮像素子の製造方法
JP3649396B2 (ja) 電荷結合素子の製造方法
JP2009054740A (ja) 固体撮像装置及び固体撮像装置の製造方法
JP4759220B2 (ja) 電荷転送装置およびその製造方法
JP2877656B2 (ja) 固体撮像素子の製造方法
KR100379538B1 (ko) 수평전하결합소자및그의제조방법
KR20050019035A (ko) 고체 촬상 소자 및 그 제조 방법
JP2011204740A (ja) 固体撮像装置及びその製造方法
JP2007305923A (ja) 半導体素子の製造方法及び半導体素子
JP2004179608A (ja) 固体撮像装置及びその製造方法
JP2007142030A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508