JPH02189937A - 電荷結合装置の製造方法 - Google Patents
電荷結合装置の製造方法Info
- Publication number
- JPH02189937A JPH02189937A JP921089A JP921089A JPH02189937A JP H02189937 A JPH02189937 A JP H02189937A JP 921089 A JP921089 A JP 921089A JP 921089 A JP921089 A JP 921089A JP H02189937 A JPH02189937 A JP H02189937A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- gate oxide
- transfer electrode
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 1
- 230000008719 thickening Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 101000863856 Homo sapiens Shiftless antiviral inhibitor of ribosomal frameshifting protein Proteins 0.000 description 1
- 102100029950 Shiftless antiviral inhibitor of ribosomal frameshifting protein Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電荷結合装置（ＣＣＤ）の製造方法に関し、特
に２層に配列した転送電極の製造方法に関する。
に２層に配列した転送電極の製造方法に関する。
従来、この種の電荷結合装置の製造方法として、第３図
（ａ）乃至第３図（ｅ）に示す方法がある。
（ａ）乃至第３図（ｅ）に示す方法がある。
これらの図は、電荷結合装置の電荷の転送方向の縦断面
図である。
図である。
先ず、第３図（ａ）のように、シフトレジスタのウェル
２が形成されたシリコン基板１上に数百人の１層目のゲ
ート酸化膜３を熱酸化法により成長する。そして、この
ゲート酸化膜３上に、第３図（ｂ）のように、数千人の
１層目の多結晶シリコン膜５を化学気相成長法により堆
積する。
２が形成されたシリコン基板１上に数百人の１層目のゲ
ート酸化膜３を熱酸化法により成長する。そして、この
ゲート酸化膜３上に、第３図（ｂ）のように、数千人の
１層目の多結晶シリコン膜５を化学気相成長法により堆
積する。
次いで、第３図（Ｃ）のように、図外のフォトレジスト
等を用いたフォトリソグラフ法により１層目の多結晶シ
リコン膜５を選択エツチングして１層目の転送電極５Ａ
を形成する。これと同時に、これら１層目の転送電極５
Ａ間の基板表面、即ち２層目の多結晶シリコン転送電極
形成領域のシリコン基板を露出させる。
等を用いたフォトリソグラフ法により１層目の多結晶シ
リコン膜５を選択エツチングして１層目の転送電極５Ａ
を形成する。これと同時に、これら１層目の転送電極５
Ａ間の基板表面、即ち２層目の多結晶シリコン転送電極
形成領域のシリコン基板を露出させる。
続いて、第３図（ｄ）のように、数百穴の２層目のゲー
ト酸化膜９を熱酸化法により成長させる。
ト酸化膜９を熱酸化法により成長させる。
その後、全面に２層目の多結晶シリコン膜を化学気相成
長法により堆積させ、これをフォトリソグラフィ法によ
り選択エツチングすることで、第３図（ｅ）のように、
２層目の転送電極８を形成する。
長法により堆積させ、これをフォトリソグラフィ法によ
り選択エツチングすることで、第３図（ｅ）のように、
２層目の転送電極８を形成する。
なお、２層目のゲート酸化膜９は１層目の転送電極５Ａ
と２層目の転送電極８との間の絶縁膜として機能する。
と２層目の転送電極８との間の絶縁膜として機能する。
［発明が解決しようとする課題〕
前述した従来の電荷転送装置の製造方法では、１層目及
び２層目の各転送電極５Ａ、８間の絶縁性を高めるため
に２層目のゲート酸化Ｂ’！、９の膜厚を厚くすると、
蓄積、転送可能な電荷量が減少してしまう。一方、蓄積
、転送可能な電荷量を増すために２層目」のデー１−酸
化膜９の膜厚を薄くすれば、両転逆電極５Ａ１８間の絶
縁性が劣化してしまう。このため、転送電極間の絶縁性
を高め、かつ蓄積、転送可能な電荷量を増すという２つ
の要請を同時に満たずことができないという問題がある
。
び２層目の各転送電極５Ａ、８間の絶縁性を高めるため
に２層目のゲート酸化Ｂ’！、９の膜厚を厚くすると、
蓄積、転送可能な電荷量が減少してしまう。一方、蓄積
、転送可能な電荷量を増すために２層目」のデー１−酸
化膜９の膜厚を薄くすれば、両転逆電極５Ａ１８間の絶
縁性が劣化してしまう。このため、転送電極間の絶縁性
を高め、かつ蓄積、転送可能な電荷量を増すという２つ
の要請を同時に満たずことができないという問題がある
。
また、電気伝導度を高めるために［層Ｉ」の転送電極５
Ａに導入した不純物が、２層目のゲーＩ・酸化膜９を熱
酸化法により成長させる段階におい゛Ｃ外方拡散し、こ
の不純物が露出したシリコン基板１に入す込み易い。こ
のため、シフトレシスクのウェル２の濃度むらを生し、
局所的な転送不良が生じ易くなるという問題もある。
Ａに導入した不純物が、２層目のゲーＩ・酸化膜９を熱
酸化法により成長させる段階におい゛Ｃ外方拡散し、こ
の不純物が露出したシリコン基板１に入す込み易い。こ
のため、シフトレシスクのウェル２の濃度むらを生し、
局所的な転送不良が生じ易くなるという問題もある。
本発明は上述した矛盾する問題を解消し、かつ転送不良
を防止する電荷転送装置の製造方法を提供することを目
的とする。
を防止する電荷転送装置の製造方法を提供することを目
的とする。
〔課題を解決するための手段］
本発明の電荷転送装置の製造方法は、半導体基板」二に
１層目のデー１〜酸化膜を形成し、かつこの１層目のゲ
ート酸化膜−にの２層目の転送電極形成領域に選択的に
窒化膜を形成する工程と、前記１層目のゲート酸化膜上
に多結晶シリコンにより１層目の転送電極を選択的に形
成する工程と、前記１層目の転送電極の表面に厚い絶縁
酸化膜を成長させる工程と、前記窒化膜及び１層目のデ
ー１−酸化膜を除去して２層目の転送電極形成領域の前
記半導体基板の表面を露出さ一已る工程と、少なくとも
この露出された半導体基板の表面に２層目のゲート酸化
膜を成長する工程と、この２層目のゲト酸化股上に２層
目の転送電極を形成する工程とを含んでいろ。
１層目のデー１〜酸化膜を形成し、かつこの１層目のゲ
ート酸化膜−にの２層目の転送電極形成領域に選択的に
窒化膜を形成する工程と、前記１層目のゲート酸化膜上
に多結晶シリコンにより１層目の転送電極を選択的に形
成する工程と、前記１層目の転送電極の表面に厚い絶縁
酸化膜を成長させる工程と、前記窒化膜及び１層目のデ
ー１−酸化膜を除去して２層目の転送電極形成領域の前
記半導体基板の表面を露出さ一已る工程と、少なくとも
この露出された半導体基板の表面に２層目のゲート酸化
膜を成長する工程と、この２層目のゲト酸化股上に２層
目の転送電極を形成する工程とを含んでいろ。
」二速した製造方法では、１層目及び２層目のゲート酸
化膜と、絶縁酸化膜とは個別に製造でき、各ゲート酸化
膜を薄く形成する一方で、絶縁酸化膜を充分に厚（形成
できる。また、２層目のゲート酸化膜の成長時には、１
層目の転送電極を絶縁酸化膜で被覆し、該転送電極から
の不純物の拡散が防止できる。
化膜と、絶縁酸化膜とは個別に製造でき、各ゲート酸化
膜を薄く形成する一方で、絶縁酸化膜を充分に厚（形成
できる。また、２層目のゲート酸化膜の成長時には、１
層目の転送電極を絶縁酸化膜で被覆し、該転送電極から
の不純物の拡散が防止できる。
［実施例］
次に、本発明を図面を参照して説明する。
第１１ｍ（ａ）乃至第１図（ｈ）は本発明の一実施例を
製造工程順に示す図であり、転送方向に平行な縦断面図
である。
製造工程順に示す図であり、転送方向に平行な縦断面図
である。
先ず、第１図（ａ）のように、シフトレジスクのウェル
２が形成されたシリコン基板１１に、数百穴の１層目の
ゲート酸化膜３を熱酸化法により成長し、更に数百穴の
窒化膜４を化学気相成長法により堆積する。その後、図
外のフォトレジスト等を用いたフォトリソグラフ法によ
り、第１図（ｂ）のように、１層目の転送電極形成領域
における前記窒化膜４を選択的に除去し、後に２層１」
の転送電極を形成する領域にのみ残す。
２が形成されたシリコン基板１１に、数百穴の１層目の
ゲート酸化膜３を熱酸化法により成長し、更に数百穴の
窒化膜４を化学気相成長法により堆積する。その後、図
外のフォトレジスト等を用いたフォトリソグラフ法によ
り、第１図（ｂ）のように、１層目の転送電極形成領域
における前記窒化膜４を選択的に除去し、後に２層１」
の転送電極を形成する領域にのみ残す。
次いで、この上に第１図（Ｃ）のように、数千人の１層
目の多結晶シリコン膜５を化学気相成長法により堆積す
る。そして、図外のフォ１へレジスト等を用いたフォト
リソグラフ法により１層目の多結晶シリコン膜５を選択
エツチングし〜第１図（ｄ）のように、１層目の転送電
極５Ａを形成する。このとき、前記窒化膜４を除去した
際に用いたマスクをそのまま利用すれば、前記窒化膜４
が存在しない領域にのみ１層目の転送電極５Ａを容易に
形成できる。
目の多結晶シリコン膜５を化学気相成長法により堆積す
る。そして、図外のフォ１へレジスト等を用いたフォト
リソグラフ法により１層目の多結晶シリコン膜５を選択
エツチングし〜第１図（ｄ）のように、１層目の転送電
極５Ａを形成する。このとき、前記窒化膜４を除去した
際に用いたマスクをそのまま利用すれば、前記窒化膜４
が存在しない領域にのみ１層目の転送電極５Ａを容易に
形成できる。
更に、第１図（ｅ）のように、１層目の転送電極５Ａの
表面に、熱酸化法により数千人の充分に厚い絶縁酸化膜
６を成長させる。このとき窒化膜４の耐酸化性から窒化
膜４上には絶縁酸化膜６はほとんど成長しない。
表面に、熱酸化法により数千人の充分に厚い絶縁酸化膜
６を成長させる。このとき窒化膜４の耐酸化性から窒化
膜４上には絶縁酸化膜６はほとんど成長しない。
次いで、第１図（ｆ）のように、前記窒化膜４を選択的
にエツチング除去し、その後酸化膜３及び６のエツチン
グを行う。このとき、絶縁酸化膜６は充分に厚いため、
１層目のゲート酸化膜３をエツチング除去して２層目の
転送電極形成領域のシリコン基板１を露出させた後も、
絶縁酸化膜６は１層目の転送電極５Ａ上では数百乃至数
千人の膜厚を有する。
にエツチング除去し、その後酸化膜３及び６のエツチン
グを行う。このとき、絶縁酸化膜６は充分に厚いため、
１層目のゲート酸化膜３をエツチング除去して２層目の
転送電極形成領域のシリコン基板１を露出させた後も、
絶縁酸化膜６は１層目の転送電極５Ａ上では数百乃至数
千人の膜厚を有する。
続いて、第１図（ｇ 、）のように、数百人の２層目の
ゲート酸化膜７を熱酸化法により全面に成長する。そし
て、全面に２層目の多結晶シリコン膜を成長させ、これ
を選択的にエツチングすることで、第１図（ｈ）のよう
に、２層目の転送電極８を形成する。
ゲート酸化膜７を熱酸化法により全面に成長する。そし
て、全面に２層目の多結晶シリコン膜を成長させ、これ
を選択的にエツチングすることで、第１図（ｈ）のよう
に、２層目の転送電極８を形成する。
このようにして形成された転送電極の構造では、１層目
のゲート酸化膜３．絶縁酸化膜６．及び２層目のゲート
酸化膜７を夫々個別に形成しているので、各ゲート酸化
膜３，７を薄くする一方で絶縁酸化膜６を厚く形成する
ことが可能となり、転送電極５Ａ、８間の絶縁性を高め
る一方で、蓄積転送可能な電荷量を増すという２つの矛
盾する条件を満足することが可能となる。
のゲート酸化膜３．絶縁酸化膜６．及び２層目のゲート
酸化膜７を夫々個別に形成しているので、各ゲート酸化
膜３，７を薄くする一方で絶縁酸化膜６を厚く形成する
ことが可能となり、転送電極５Ａ、８間の絶縁性を高め
る一方で、蓄積転送可能な電荷量を増すという２つの矛
盾する条件を満足することが可能となる。
また、この製造方法では、２層目のゲート酸化膜７を製
造する際には、１層目の転送電極５Ａを絶縁酸化膜６で
被覆しているので、これにより不純物を含む多結晶シリ
コン膜が露呈されることがなく、不純物の外方拡散によ
る局所的な転送不良の発生を防止することもできる。
造する際には、１層目の転送電極５Ａを絶縁酸化膜６で
被覆しているので、これにより不純物を含む多結晶シリ
コン膜が露呈されることがなく、不純物の外方拡散によ
る局所的な転送不良の発生を防止することもできる。
第２図は本発明の他の実施例を示しており、製造工程の
一部、即ち、第１図（ｄ）に対応する工程を示す縦断面
図である。
一部、即ち、第１図（ｄ）に対応する工程を示す縦断面
図である。
この実施例では、第１図（ａ）乃至第１図（ｃ）に示し
たように１層目のゲー゛ト酸化膜３．窒化膜４、及び１
層目の多結晶シリコン膜５を形成した後に、１層目の転
送電極５Ａを形成するが、この際に１層目の転送電極５
Ａの一部が窒化膜４上に重なるようにして形成する点に
特徴を有している。
たように１層目のゲー゛ト酸化膜３．窒化膜４、及び１
層目の多結晶シリコン膜５を形成した後に、１層目の転
送電極５Ａを形成するが、この際に１層目の転送電極５
Ａの一部が窒化膜４上に重なるようにして形成する点に
特徴を有している。
その後、第１図（ｃ）乃至第１図（ｈ）と同様の工程に
より転送電極構造を完成する。
より転送電極構造を完成する。
この実施例では、１層目の転送電極５Ａの一部を窒化膜
４に重ねているため、１層目の転送電極５Ａ形成時に水
平方向の位置ずれが生じても、２層１］の転送電極形成
領域のシリコン基板１の表面が露呈されることを防ぎ、
シリコン基板１への不純物の侵入を確実に防止すること
ができる。したがって、１層目の転送電極５Ａの形成時
における自由度を高めることが可能となる。
４に重ねているため、１層目の転送電極５Ａ形成時に水
平方向の位置ずれが生じても、２層１］の転送電極形成
領域のシリコン基板１の表面が露呈されることを防ぎ、
シリコン基板１への不純物の侵入を確実に防止すること
ができる。したがって、１層目の転送電極５Ａの形成時
における自由度を高めることが可能となる。
以上説明したように本発明は、１層目及び２層目のゲー
ト酸化膜と、絶縁酸化膜とは個別に製造するので、これ
らのゲート酸化膜を薄く形成する一方で、絶縁酸化膜を
充分に厚く形成でき、蓄積。
ト酸化膜と、絶縁酸化膜とは個別に製造するので、これ
らのゲート酸化膜を薄く形成する一方で、絶縁酸化膜を
充分に厚く形成でき、蓄積。
転送可能な電荷量を増す一方で、転送電極間の絶縁性を
高めることができる。また、２層目のゲート酸化膜の成
長時には、１層目の転送電極を絶縁酸化膜で被覆してい
るので、該転送電極から不純物がシリコン基板に拡散す
ることが防止でき、シフトレジスタのウェルにおける濃
度むらを防ぎ、局所的な転送不良の発生を防止すること
ができる効果がある。
高めることができる。また、２層目のゲート酸化膜の成
長時には、１層目の転送電極を絶縁酸化膜で被覆してい
るので、該転送電極から不純物がシリコン基板に拡散す
ることが防止でき、シフトレジスタのウェルにおける濃
度むらを防ぎ、局所的な転送不良の発生を防止すること
ができる効果がある。
第１図（ａ）乃至第１図（ｈ）は本発明の一実施例を製
造工程順に示す縦断面図、第２図は本発明の他の実施例
の製造工程の一部を示す縦断面図、第３図（ａ）乃至第
３図（ｅ）は従来の製造方法を製造工程順に示す縦断面
図である。 ■・・・シリコン基板、２・・・ウェル、３・・・１層
目のゲート酸化膜、４・・・窒化膜、５・・・１層目の
多結晶シリコン膜、５Ａ・・・１層目の転送電極、６・
・・絶縁酸化膜、７・・・２層目のゲート酸化膜、８・
・・２層目の転送電極、９・・・２層目のゲート酸化膜
。 第 ■ 図 第３ 図
造工程順に示す縦断面図、第２図は本発明の他の実施例
の製造工程の一部を示す縦断面図、第３図（ａ）乃至第
３図（ｅ）は従来の製造方法を製造工程順に示す縦断面
図である。 ■・・・シリコン基板、２・・・ウェル、３・・・１層
目のゲート酸化膜、４・・・窒化膜、５・・・１層目の
多結晶シリコン膜、５Ａ・・・１層目の転送電極、６・
・・絶縁酸化膜、７・・・２層目のゲート酸化膜、８・
・・２層目の転送電極、９・・・２層目のゲート酸化膜
。 第 ■ 図 第３ 図
Claims (1)
- １、半導体基板上に１層目のゲート酸化膜を形成し、か
つこの１層目のゲート酸化膜上の２層目の転送電極形成
領域に選択的に窒化膜を形成する工程と、前記１層目の
ゲート酸化膜上に多結晶シリコンにより１層目の転送電
極を選択的に形成する工程と、前記１層目の転送電極の
表面に厚い絶縁酸化膜を成長させる工程と、前記窒化膜
及び１層目のゲート酸化膜を除去して２層目の転送電極
形成領域の前記半導体基板の表面を露出させる工程と、
少なくともこの露出された半導体基板の表面に２層目の
ゲート酸化膜を成長する工程と、この２層目のゲート酸
化膜上に２層目の転送電極を形成する工程とを含むこと
を特徴とする電荷結合装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP921089A JPH02189937A (ja) | 1989-01-18 | 1989-01-18 | 電荷結合装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP921089A JPH02189937A (ja) | 1989-01-18 | 1989-01-18 | 電荷結合装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189937A true JPH02189937A (ja) | 1990-07-25 |
Family
ID=11714104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP921089A Pending JPH02189937A (ja) | 1989-01-18 | 1989-01-18 | 電荷結合装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858811A (en) * | 1994-11-28 | 1999-01-12 | Nec Corporation | Method for fabricating charge coupled device (CCD) as semiconductor device of MOS structure |
| WO2007086204A1 (en) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | Double gate isolation structure for ccds and corresponding fabricating method |
-
1989
- 1989-01-18 JP JP921089A patent/JPH02189937A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858811A (en) * | 1994-11-28 | 1999-01-12 | Nec Corporation | Method for fabricating charge coupled device (CCD) as semiconductor device of MOS structure |
| WO2007086204A1 (en) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | Double gate isolation structure for ccds and corresponding fabricating method |
| US7964451B2 (en) | 2006-01-30 | 2011-06-21 | Panasonic Corporation | Solid state imaging device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115000113B (zh) | 背照式图像传感器及其制作方法 | |
| JP2647034B2 (ja) | 電荷結合素子の製造方法 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPH10107244A (ja) | 固体撮像素子およびその製造方法 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH06216318A (ja) | 半導体メモリセルのキャパシタ電極製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP3036747B2 (ja) | 固体撮像素子の製造方法 | |
| JPS6230494B2 (ja) | ||
| JPH05182992A (ja) | 固体撮像素子の製造方法 | |
| JP3092271B2 (ja) | 固体撮像装置の製造方法 | |
| JPS6317229B2 (ja) | ||
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPH03161941A (ja) | 電荷転送装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH02292834A (ja) | 電荷結合素子の製造方法 | |
| JPS58169964A (ja) | 半導体装置 | |
| JPH08250582A (ja) | 半導体装置の製造方法 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 | |
| JPH02105552A (ja) | 半導体装置の製造方法 | |
| JPH02304978A (ja) | 固体撮像素子の製造方法 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPH01128470A (ja) | 半導体装置の製造方法 | |
| JPH02166731A (ja) | 半導体装置の製造方法 | |
| JPH03214768A (ja) | 半導体メモリの製造方法 |