JP2007209030A - ドライバ回路装置及びドライバ駆動方法 - Google Patents
ドライバ回路装置及びドライバ駆動方法 Download PDFInfo
- Publication number
- JP2007209030A JP2007209030A JP2007113417A JP2007113417A JP2007209030A JP 2007209030 A JP2007209030 A JP 2007209030A JP 2007113417 A JP2007113417 A JP 2007113417A JP 2007113417 A JP2007113417 A JP 2007113417A JP 2007209030 A JP2007209030 A JP 2007209030A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- data
- driving capability
- signal
- increase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
【解決手段】ドライバ手段30及び入力信号の現在のデータと過去のデータとを比較してドライバを制御するドライバ制御手段20を備えるドライバ回路10であって、ドライバ手段30は複数の並列ドライバを有し、ドライバ制御手段20は、入力信号の現在のデータと1サイクル前のデータとを比較して、異なる場合に複数の並列ドライバを動作させ、ドライバの駆動能力を増大させる。ドライバ制御手段20は、さらに現在のデータを2サイクル前のデータと比較して、同じであるなら複数の並列ドライバの一部を動作させずに、駆動能力の増大の割合を低くすることができる。
【選択図】図1
Description
0 0 1
0 1 0 (並列ドライバ32を駆動して出力強調)
1 0 0 (並列ドライバ32を駆動して出力強調)
1 1 1
排他的NOR回路は、入力が一致すると1を出力し、入力が相違すると0を出力する。ENOR21は、データAとデータBとが一致しない場合にイネーブル信号−ENを0として並列ドライバ32を駆動する。
0 0 0 1 1 1 1
0 0 1 1 0 1 1
0 1 0 0 1 0 1 (*2)
0 1 1 0 0 0 0 (*1)
1 0 0 0 0 0 0 (*1)
1 0 1 0 1 0 1 (*2)
1 1 0 1 0 1 1
1 1 1 1 1 1 1
(*1)は、並列ドライバ32,33両方を駆動して駆動能力を3倍にして出力強調する場合であり、(*2)は、並列ドライバ32は駆動するものの、並列ドライバ33は駆動しないで、駆動能力を2倍にとどめる場合である。
Claims (12)
- ドライバの入力信号のデータを1サイクル前のデータと比較して、異なる場合には前記ドライバの駆動能力を増大させることを特徴とするドライバ駆動方法。
- 前記データを2サイクル前のデータと比較して同一である場合には、前記駆動能力の増大の割合を減少させることを特徴とする請求項1に記載のドライバ駆動方法。
- 前記ドライバの駆動能力の増大ないし増大の割合の減少は、並列接続した複数のドライバの所定数を動作させることによって達成されることを特徴とする請求項1又は2に記載のドライバ駆動方法。
- ドライバ制御手段とドライバ手段を有するドライバ回路において、前記ドライバ制御手段は、ドライバの入力信号のデータを1サイクル前のデータと比較し、異なる場合にはドライバ制御信号を出力し、前記ドライバ手段は、該ドライバ制御信号により駆動能力を増大することを特徴とするドライバ回路。
- 前記ドライバ手段は、並列接続した複数のドライバを有し、前記ドライバの駆動能力の増大は、並列接続した前記複数のドライバを動作させることによって達成されることを特徴とする請求項4に記載のドライバ回路。
- 前記ドライバ制御手段は、前記データを2サイクル前のデータと比較して同一である場合には、前記駆動能力の増大の割合を減少させることを特徴とする請求項4又は5に記載のドライバ回路。
- 前記ドライバ手段は3以上のドライバを含み、前記ドライバ制御手段の制御信号により所定数のドライバを駆動して、前記駆動能力の増大ないし増大の割合の減少を実行することを特徴とする請求項6に記載のドライバ回路。
- ドライバの出力信号をレシーバに伝送する伝送方法であって、ドライバの入力信号のデータを1サイクル前のデータと比較して、異なる場合には前記ドライバの駆動能力を増大させ、前記駆動能力が増大したドライバにより得られる出力信号を伝送することを特徴とする伝送方法。
- 前記データを2サイクル前のデータと比較して同一である場合には、前記駆動能力の増大の割合を減少させることを特徴とする請求項8に記載の伝送方法。
- 前記ドライバの駆動能力の増大ないし増大の割合の減少は、並列接続した複数のドライバの所定数を動作させることによって達成されることを特徴とする請求項8又は9に記載の伝送方法。
- 駆動能力を制御可能なドライバ手段を制御する制御回路において、前記ドライバ手段への入力信号の変動を検出する手段と、前記検出手段の検出結果に応じて、前記ドライバ手段を制御するドライバ制御信号を出力する手段とを備えることを特徴とする制御回路。
- 前記ドライバ手段は、並列接続された複数のドライバからなり、前記ドライバ制御信号出力手段は、前記検出手段の検出結果に応じて所定数のドライバを動作させるように制御信号を出力することを特徴とする請求項11に記載の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007113417A JP4510048B2 (ja) | 2007-04-23 | 2007-04-23 | ドライバ回路装置及びドライバ駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007113417A JP4510048B2 (ja) | 2007-04-23 | 2007-04-23 | ドライバ回路装置及びドライバ駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003581436A Division JP3976734B2 (ja) | 2002-03-29 | 2002-03-29 | ドライバ駆動方法、ドライバ回路、及び伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007209030A true JP2007209030A (ja) | 2007-08-16 |
| JP4510048B2 JP4510048B2 (ja) | 2010-07-21 |
Family
ID=38487994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007113417A Expired - Fee Related JP4510048B2 (ja) | 2007-04-23 | 2007-04-23 | ドライバ回路装置及びドライバ駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4510048B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155430A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi Ltd | インターフェイス回路、lsi、サーバ装置、およびインターフェイス回路のトレーニング方法 |
| JP2016051938A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社メガチップス | 出力回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152372A (ja) * | 1992-11-04 | 1994-05-31 | Toshiba Corp | 半導体集積回路 |
| JPH09162719A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | 出力バッファ |
| JPH11239049A (ja) * | 1998-02-24 | 1999-08-31 | Matsushita Electric Ind Co Ltd | データ出力回路 |
| JP2000196681A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | ドライバ回路、レシ―バ回路、信号伝送システムおよび信号伝送方法 |
| JP2002094365A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 出力バッファ回路 |
-
2007
- 2007-04-23 JP JP2007113417A patent/JP4510048B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152372A (ja) * | 1992-11-04 | 1994-05-31 | Toshiba Corp | 半導体集積回路 |
| JPH09162719A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | 出力バッファ |
| JPH11239049A (ja) * | 1998-02-24 | 1999-08-31 | Matsushita Electric Ind Co Ltd | データ出力回路 |
| JP2000196681A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | ドライバ回路、レシ―バ回路、信号伝送システムおよび信号伝送方法 |
| JP2002094365A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 出力バッファ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155430A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi Ltd | インターフェイス回路、lsi、サーバ装置、およびインターフェイス回路のトレーニング方法 |
| US8441300B2 (en) | 2010-01-27 | 2013-05-14 | Hitachi, Ltd. | Interface circuit, LSI, server device, and method of training the interface circuit |
| JP2016051938A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社メガチップス | 出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4510048B2 (ja) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759998B2 (en) | Timing adjustment circuit | |
| JP3976734B2 (ja) | ドライバ駆動方法、ドライバ回路、及び伝送方法 | |
| JP2008154210A (ja) | 半導体記憶装置の遅延ロックループ回路 | |
| JP5166924B2 (ja) | 信号再生回路 | |
| JP4510048B2 (ja) | ドライバ回路装置及びドライバ駆動方法 | |
| JP4920065B2 (ja) | 半導体集積回路 | |
| JP2019097080A (ja) | 信号再生回路、光モジュール及び信号再生方法 | |
| KR20040023838A (ko) | 레지스터 제어 지연고정루프 | |
| TWI746295B (zh) | 時鐘和資料恢復電路及其信號處理方法 | |
| JP2007518976A (ja) | 遅延故障テスト回路および関連方法 | |
| JP4524315B2 (ja) | 半導体入出力制御回路 | |
| KR20110138141A (ko) | 위상 오차에 대한 루프 대역폭 의존성을 가지는 지연고정루프 | |
| US7898293B2 (en) | Circuit board, information processing apparatus, and transmission method | |
| JP2000068991A (ja) | クロック識別再生回路 | |
| CN105262481A (zh) | 提高输入时钟占空比免疫力的电路及方法 | |
| JP3523636B2 (ja) | データ通信システムおよびコントロール装置 | |
| JP5791090B2 (ja) | 位相制御装置及び位相制御方法 | |
| JPH04298116A (ja) | サンプリング信号発生回路 | |
| KR20140086615A (ko) | 듀티 싸이클 보정 회로 및 그의 동작 방법 | |
| JP2008042501A (ja) | 電子回路装置 | |
| JP2006269930A (ja) | パルス制御回路 | |
| JP2001127607A (ja) | 信号伝達遅延時間制御装置 | |
| JP2735032B2 (ja) | 位相検出回路 | |
| JPWO2004082142A1 (ja) | 論理回路 | |
| JPH11113292A (ja) | 制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4510048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |