JP2007209030A - ドライバ回路装置及びドライバ駆動方法 - Google Patents

ドライバ回路装置及びドライバ駆動方法 Download PDF

Info

Publication number
JP2007209030A
JP2007209030A JP2007113417A JP2007113417A JP2007209030A JP 2007209030 A JP2007209030 A JP 2007209030A JP 2007113417 A JP2007113417 A JP 2007113417A JP 2007113417 A JP2007113417 A JP 2007113417A JP 2007209030 A JP2007209030 A JP 2007209030A
Authority
JP
Japan
Prior art keywords
driver
data
driving capability
signal
increase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007113417A
Other languages
English (en)
Other versions
JP4510048B2 (ja
Inventor
Jun Yamada
順 山田
Yutaka Mori
豊 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007113417A priority Critical patent/JP4510048B2/ja
Publication of JP2007209030A publication Critical patent/JP2007209030A/ja
Application granted granted Critical
Publication of JP4510048B2 publication Critical patent/JP4510048B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】ドライバの駆動能力を増大させるとともに波形の乱れを抑制すること。
【解決手段】ドライバ手段30及び入力信号の現在のデータと過去のデータとを比較してドライバを制御するドライバ制御手段20を備えるドライバ回路10であって、ドライバ手段30は複数の並列ドライバを有し、ドライバ制御手段20は、入力信号の現在のデータと1サイクル前のデータとを比較して、異なる場合に複数の並列ドライバを動作させ、ドライバの駆動能力を増大させる。ドライバ制御手段20は、さらに現在のデータを2サイクル前のデータと比較して、同じであるなら複数の並列ドライバの一部を動作させずに、駆動能力の増大の割合を低くすることができる。
【選択図】図1

Description

本発明は、ドライバ及びレシーバを用いる信号伝送技術に関し、例えば、コンピュータに用いられるLSI間の高周波信号の伝送に応用して好適な信号伝送技術に関する。
最近のコンピュータ関連技術においては、信号処理速度の向上がめざましい。そのためにLSI等の回路部品間の信号の伝送周波数はますます高くなっている。伝送周波数が高くなると、従来と同じ距離を伝送しても、その伝送損失が無視できなくなる。たとえば、サーバとして使用されるコンピュータにおけるボード上の配線においても、使用周波数が高くなってくると、表皮効果等による高周波成分の伝送損失が無視できなくなり、信号のエッジの鋭さが失われ、レシーバ側での信号の初期レベルが低下することになる。
このレシーバ側での信号レベルの低下は、信号のノイズ耐性やタイミング余裕が減少する結果となる。
従来、このような伝送損失の補償のために、例えば特許文献1に開示されているような伝送技術が提案されている。
特許文献1には、入力信号を遅延回路により1サイクル遅らせ、インバータ回路により反転した信号を形成し、これを元の入力信号と加算することにより、信号のデータが変化する個所を強調する回路が記載されている。しかしながら、この回路では、入力信号とその反転信号を加算する際に短絡状態となるため、電力消費が大となるものであった。
特開2000−196681号公報
本発明は、上記問題点を解決するために、ドライバの入力信号をその1サイクル前の信号と比較して、異なっていればドライバの駆動能力を増大するようにしたドライバ回路及びドライバ駆動方法を提供する。本発明によれば、信号の立上りないし立下り部分の1サイクルの期間ドライバの駆動能力を増大させることにより、伝送損失を補償することができる。
また、本発明は、ドライバの入力信号をその1サイクル前の信号と比較して、異なっていればドライバの駆動能力を増大させることに加えて、ドライバに入力される前記信号をさらに2サイクル前の信号と比較して同一である場合には、その1サイクル期間ではドライバ能力の増大の割合を減少させるドライバ回路及びドライバ駆動方法を提供する。本発明によれば、伝送損失を補償することができるとともに、ドライバ能力の増大に伴って波形の乱れが起きる場合、その波形の乱れを抑制することができる。
また、本発明は、ドライバ回路への入力信号の変動を検出して、その検出結果に応じてドライバ回路を制御する制御回路を提供する。
さらに、本発明は、前記ドライバ回路を利用したドライバからの出力をレシーバへ伝送する伝送方法を提供する。
図1には、本発明の概要を示す。
本発明のドライバ回路10は、ドライバ手段30とドライバ制御手段20を備える。ドライバ制御手段20は、入力信号の変動を検出する手段、具体的には現在の入力信号のデータと過去のデータとを比較する入力信号比較部20aと、その結果に応じてドライバを制御する信号を出力するドライバ制御信号出力部20bを有する。
ドライバ制御手段20は、入力信号の現在のデータと1サイクル前のデータとを比較して、異なる場合にドライバの駆動能力を増すように制御信号を出力することができる。
また、これに加えて、現在のデータを2サイクル前のデータと比較して、同じであるならドライバの駆動能力を増す割合を低くすることができる。
図2(a)は、本発明の実施例1を示し、図2(b)は、そのタイムチャートを示す。
図2(a)には、ドライバ入力とドライバ出力を有するドライバ回路10と伝送路5とレシーバ6が記載されている。
ドライバ回路のドライバ手段30は、2つの並列接続された並列ドライバ31,32からなる。また、ドライバ制御手段20は、D−フリップフロップ12と、排他的NOR回路ENOR21を有する。ENOR21は、入力信号の現在のデータAと1サイクル前のデータBとを比較して、異なる場合にイネーブル信号−ENを出力して、ドライバ32を駆動する。
詳細に説明すると、ドライバ入力はD−フリップフロップからなるFF11に入力する。D−フリップフロップは、クロックが入力されるごとに動作し、1サイクルだけデータを保持する機能を有する。よって、ドライバ入力は1サイクル後に入力信号データAとしてFF11から出力される。データAは遅延時間調整用素子4を通り、信号OTとしてドライバ31,32に入力する。
また、データAは、D−フリップフロップからなるFF12に入力するとともに、排他的NOR回路であるENOR21の一方の入力となる。FF12からは入力のデータAの1サイクル遅延したデータBが出力し、ENOR3の他方の入力となる。
ENOR3の真理値表は、次のとおりである。
A B -EN
0 0 1
0 1 0 (並列ドライバ32を駆動して出力強調)
1 0 0 (並列ドライバ32を駆動して出力強調)
1 1 1
排他的NOR回路は、入力が一致すると1を出力し、入力が相違すると0を出力する。ENOR21は、データAとデータBとが一致しない場合にイネーブル信号−ENを0として並列ドライバ32を駆動する。
図2(b)には、図2(a)の各部のタイムチャートが示されている。縦線で区切られた1区間が1サイクルを表わす。
データAは、現在の入力データである。
データBは、データAを1サイクルだけ遅延した信号である。
イネーブル信号−ENは、データAとデータBとがENOR21に入力して形成されるドライバ制御信号である。AとBとが一致している場合は1であり、サイクル(i)〜(iv)に示すように、相違するときに0を出力する。出力0によって、並列ドライバ32が駆動される。
タイムチャートに示されるイネーブル信号−ENのわずかな遅延はENOR21等の回路要素の存在に基づく。
信号OTは、ドライバ31及び32に入力する信号である。信号OTは、データ信号Aをイネーブル信号−ENの遅延時間と同じだけ遅延させて与えられる。
ドライバの出力Xは、入力信号OTに対するドライバの駆動能力を示すもので、サイクル(i)〜(iv)では、イネーブル信号−ENの0出力によって並列ドライバ32を作動させ、駆動能力を2倍にする。
すなわち、データAの立上がり及び立下りの1サイクルがそれぞれ駆動能力を2倍にされる。そして、次のサイクルで変化がなければ、通常の駆動能力(1倍)に戻されている。
このように、ENOR21を含むドライバ制御手段は、信号の1サイクル前の信号を利用して信号の変化を検出して、変化が起きた1サイクルを強調するようにドライバを制御するものである。
このようにしてドライバの駆動能力を高め、出力を大きくしておけば、レシーバ6に至る伝送路5において信号の高周波成分に伝送損失が生じても、レシーバ6におけるレベル低下を補償することができる。
以上のとおり、実施例1では、簡単な回路構成により、伝送損失を補償することができる。
本例では、複数のドライバを並列に接続してドライバの駆動能力を2倍にしたものであるが、駆動能力の高いドライバを、通常はその能力を制限して使用して、ドライバ制御手段の出力信号によってドライバの駆動能力を増大させるようにしてもよい。
ここで、本発明の作用効果をよりよく理解するために、従来のドライバの損失補償回路と対比する。
図8(a)には、従来のドライバの損失補償回路を示し、図8(b)には、そのタイムチャートを示す。
図8(a)に示すように、従来のものは、入力Aをアンプ81に入力し、出力X1とするとともに、遅延回路83に入力し、1サイクルの遅延を与えた後、インバータアンプ82で反転させ所望のレベルの反転出力X2とする。次いで、出力X1とX2を合成するとドライバ出力Yが得られる。ドライバ出力Yは、図8(b)のタイムチャートに示したように、1サイクルで決まる時間だけエッジ近傍が強調された波形となっている。
エッジ近傍を強調する点については、本発明と同様であるが、従来のものは、出力X1と反転出力X2とを直接加算しており、短絡状態が生じるもので、電力損失が大きくなる。また、強調されるエッジ部分以外では本来の波形のレベルから下がっている。
これに対して、本発明では、ドライバの駆動能力を増大させるものであるから、信号を加算することによる短絡状態となることはなく、従来のものよりさらにエッジを強調できる。また、信号増強のための電力を考慮しても、従来より電力消費を少なくすることができる。
図3(a)は、本発明の他の実施例2を示す図、図3(b)は、実施例2のタイムチャートである。図2と同じ構成要素には、図3においても同じ符号を付す。
図3(a)に示すように、実施例2と実施例1との回路構成上の相違は、本例がドライバ手段を並列に接続された3つのドライバ31,32,33から構成し、ENOR21から出力されるドライバ制御信号によりドライバ32と同様にドライバ33も制御する点にある。
図3(b)には、実施例1と同じ現在の入力信号データAが与えられたときのタイムチャートを示す。信号A,B,イネーブル信号−EN,及び信号OTは実施例1の場合と同様である。ドライバの駆動能力を示すXは、イネーブル信号−ENの0信号によって並列ドライバ32,33がともに作動するから、サイクル(i)〜(iv)に示すように、駆動能力は通常の3倍となっている。
すなわち、ドライバの駆動能力Xは、変化のあった1サイクルで通常の3倍の駆動能力を与えられる。その後新たな変化があるまでは、通常の能力(1倍)を維持する。
このように、データの変化が検出された場合には、ドライバ32のみならずドライバ33も駆動するもので、変化のあった1サイクルだけ、ドライバ手段に通常のドライバ能力の3倍の能力を与えるものである。
このようにすれば、伝送損失の大きな伝送路5を通っても、エッジがなまって、信号の初期レベルが低下するということがなくなる。
なお、並列接続するドライバ数は3個に限定されるものではない。
図4には、他の実施例3を示し、図5には、実施例3のタイムチャートを示す。
本例は、実施例2と同様、並列接続された3つのドライバ31,32,33を備えるが、その制御の態様が異なる。本例では、第3のドライバ33については、1サイクル前のデータに加えて2サイクル前のデータを参照して制御する。すなわち、実施例2では、変化があったときには、すべて駆動能力を3倍に増加させるが、本例では、そのうち所定の場合には第3のドライバ33を作動することなく、駆動能力の増加を2倍にとどめるものである。
このようにすると、駆動能力を3倍に増強することによってもたらされる波形の乱れを抑制することができる。
具体的には、ドライバ33を制御するために、ENOR21に加えて、同じく排他的NOR回路であるENOR22を備え、ENOR21、22の出力の論理和であるイネーブル信号−EN2によって、ドライバ32を制御する。
ENOR22の入力はデータAとデータCである。データCは、データBが入力されるD−フリップフロップFF13の出力として得られる信号である。データBはデータAを1サイクル遅延した信号であるから、データCはデータAを2サイクル遅延した信号ということになる。
以下に、イネーブル信号−EN1、−EN2の真理値表を示す。
ENOR(A,B)は、AとBの排他的NORを示し、ENOR(A,C)は、AとCの排他的NORを示す。イネーブル信号−EN1は、ENOR(A,B)であり、イネーブル信号−EN2は、ENOR(A,B)とENOR(A,C)との論理和である。
A B C ENOR(A,B) ENOR(A,C) -EN1 -EN2
0 0 0 1 1 1 1
0 0 1 1 0 1 1
0 1 0 0 1 0 1 (*2)
0 1 1 0 0 0 0 (*1)
1 0 0 0 0 0 0 (*1)
1 0 1 0 1 0 1 (*2)
1 1 0 1 0 1 1
1 1 1 1 1 1 1
(*1)は、並列ドライバ32,33両方を駆動して駆動能力を3倍にして出力強調する場合であり、(*2)は、並列ドライバ32は駆動するものの、並列ドライバ33は駆動しないで、駆動能力を2倍にとどめる場合である。
(*2)は、データAと1サイクル前のデータBが相違し、イネーブル信号−ENは0となって、実施例2においては(*1)と同様に駆動能力を3倍にしていた場合である。しかし、実施例3では、前記のように、駆動能力を2倍にとどめる。
図5に示すタイムチャートを参照すると、実施例1,2では省略したその後のデータが記載されていることを除いて、信号A,B,イネーブル信号−EN,及び信号OTは実施例1及び2と同じである。
以下、ドライバの駆動能力を示すXについて、入力信号の変化するサイクルをみる。
サイクル(i),(ii),(v)では、イネーブル信号−EN1,−EN2はともに0であるから、並列ドライバ32,33がともに作動して、実施例2と同様駆動能力は通常の3倍となっている。
サイクル(i),(ii),(v)は、現在のデータOTと1サイクル前のデータBとを比較すると相違し、現在のデータOTと2サイクル前のデータCとを比較しても相違する。すなわち2サイクル前まで変化がなく、現在のサイクルで信号が変化する場合である。
サイクル(iii),(iv)は、イネーブル信号−EN1は0であるが,イネーブル信号−EN2は1である場合で、並列ドライバ32は作動するが、並列ドライバ33は作動せず、駆動能力は通常の2倍にとどまる。
サイクル(iii),(iv)は、現在のデータOTと1サイクル前のデータBとを比較すると相違するが、現在のデータOTと2サイクル前のデータCとを比較すると同じ場合である。すなわち変化が連続するような場合である。
本発明はまたドライバとレシーバ間の信号の伝送方法としても捉えることができる。
すなわち、本発明は、前述のドライバ回路ないしドライバ駆動方法を用いてドライバ出力を得て、これを伝送信号として伝送する方法であって、ドライバの入力データをその1サイクル前のデータと比較し、異なる場合にはドライバの駆動能力を増大して出力信号を得て、伝送信号とするものである。
また、本発明の伝送方法によれば、その入力データをさらに2サイクル前のデータと比較して同一であれば、ドライバの駆動能力の増大の割合を減少させて出力信号を得て、波形の乱れを抑制した伝送信号として伝送させることができる。
さらに、本発明の伝送方法に使用されるドライバの駆動能力の増大ないし増大の割合の減少は、並列接続された3個以上のドライバの所定数を動作させることによって行うことができる。
図6及び図7は、本発明の作用効果を示すための、本発明に基づく実施例のシミュレーション結果を示す波形図である。
これは、4ビットの信号を0000から1111までの16通りを順次入力して、得られた波形を重ね合わせて得たものである。観測位置は、伝送路をとおった伝送信号がレシーバに入力する位置で、波形観測位置Rvで示してある。
本シミュレーションにおいては、伝送路を45cmとし、波形図の縦軸は、電圧200mV/divであり、横軸は、時間1ns/divである。
図6(a)は、本発明を使用しない参考例を示す。回路は、第1実施例の図1(a)から、並列ドライバ32を取り去って、そのドライバ制御手段を構成するFF12、ENOR(3)を取り去ったものと実質的に同じである。
参考例では、0から1、1から0への初期立上がりないし立下がりの振幅が低下している。
これに対して、図6(b)に示す実施例1のシミュレーション結果では、明らかに初期振幅の改善が見られる。
また、図7(a)は、実施例2のシミュレーション結果であり、実施例1に比べてさらに初期振幅が改善されていることが分かる。
また、図7(b)は、実施例3のシミュレーション結果であり、実施例2と同じ初期振幅の改善効果が認められるとともに、実施例2より波形の縦ないし横方向のぶれが少なくなっている。たとえば実施例2の(m)は、1→0→1と変化する符号列の最後の1で、3倍に強調したものであるが、定常レベルより上方に行き過ぎてしまっている。これに対して、実施例3の(n)に見られるように、上方への行き過ぎがなくなっている。これは、前記符号列の最後の1について、駆動能力を3倍にせず2倍にとどめた効果である。
このように、変化が連続する場合には、1サイクル前のデータばかりでなく、2サイクル前のデータを参照することによって、よりよい損失補償を得ることができる。
本発明のドライバ回路及びドライバ駆動方法にあっては、信号の高周波伝送損失を補償するために、ドライバの駆動能力を増大するようにしているから、伝送損失の補償を可能とするドライバ回路を簡単な回路構成で作ることができる。
また、ドライバ入力信号の1サイクル前の信号のみならず、2サイクル前の信号を参照して、ドライバの駆動能力の増大割合を制御するから、伝送損失が補償され、かつ波形の乱れの少ないドライバ出力を得ることができる。
また、本発明の制御回路にあっては、ドライバ回路の入力信号の変動(たとえば、入力信号の継時的変化)に応じてドライバ回路を制御することができる。
さらに、該ドライバ回路の出力を伝送することにより、伝送損失の影響の少ない伝送方法を提供することができる。
本発明の概要を示す図である。 本発明の実施例1を示す図である。 本発明の他の実施例2を示す図である。 本発明の他の実施例3を示す図である。 本発明の実施例のタイムチャートを示す図である。 本発明の実施例1及び参考例のシミュレーション結果を示す波形図である。 本発明の実施例2,3のシミュレーション結果を示す波形図である。 従来例を示す図である。

Claims (12)

  1. ドライバの入力信号のデータを1サイクル前のデータと比較して、異なる場合には前記ドライバの駆動能力を増大させることを特徴とするドライバ駆動方法。
  2. 前記データを2サイクル前のデータと比較して同一である場合には、前記駆動能力の増大の割合を減少させることを特徴とする請求項1に記載のドライバ駆動方法。
  3. 前記ドライバの駆動能力の増大ないし増大の割合の減少は、並列接続した複数のドライバの所定数を動作させることによって達成されることを特徴とする請求項1又は2に記載のドライバ駆動方法。
  4. ドライバ制御手段とドライバ手段を有するドライバ回路において、前記ドライバ制御手段は、ドライバの入力信号のデータを1サイクル前のデータと比較し、異なる場合にはドライバ制御信号を出力し、前記ドライバ手段は、該ドライバ制御信号により駆動能力を増大することを特徴とするドライバ回路。
  5. 前記ドライバ手段は、並列接続した複数のドライバを有し、前記ドライバの駆動能力の増大は、並列接続した前記複数のドライバを動作させることによって達成されることを特徴とする請求項4に記載のドライバ回路。
  6. 前記ドライバ制御手段は、前記データを2サイクル前のデータと比較して同一である場合には、前記駆動能力の増大の割合を減少させることを特徴とする請求項4又は5に記載のドライバ回路。
  7. 前記ドライバ手段は3以上のドライバを含み、前記ドライバ制御手段の制御信号により所定数のドライバを駆動して、前記駆動能力の増大ないし増大の割合の減少を実行することを特徴とする請求項6に記載のドライバ回路。
  8. ドライバの出力信号をレシーバに伝送する伝送方法であって、ドライバの入力信号のデータを1サイクル前のデータと比較して、異なる場合には前記ドライバの駆動能力を増大させ、前記駆動能力が増大したドライバにより得られる出力信号を伝送することを特徴とする伝送方法。
  9. 前記データを2サイクル前のデータと比較して同一である場合には、前記駆動能力の増大の割合を減少させることを特徴とする請求項8に記載の伝送方法。
  10. 前記ドライバの駆動能力の増大ないし増大の割合の減少は、並列接続した複数のドライバの所定数を動作させることによって達成されることを特徴とする請求項8又は9に記載の伝送方法。
  11. 駆動能力を制御可能なドライバ手段を制御する制御回路において、前記ドライバ手段への入力信号の変動を検出する手段と、前記検出手段の検出結果に応じて、前記ドライバ手段を制御するドライバ制御信号を出力する手段とを備えることを特徴とする制御回路。
  12. 前記ドライバ手段は、並列接続された複数のドライバからなり、前記ドライバ制御信号出力手段は、前記検出手段の検出結果に応じて所定数のドライバを動作させるように制御信号を出力することを特徴とする請求項11に記載の制御回路。
JP2007113417A 2007-04-23 2007-04-23 ドライバ回路装置及びドライバ駆動方法 Expired - Fee Related JP4510048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007113417A JP4510048B2 (ja) 2007-04-23 2007-04-23 ドライバ回路装置及びドライバ駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007113417A JP4510048B2 (ja) 2007-04-23 2007-04-23 ドライバ回路装置及びドライバ駆動方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003581436A Division JP3976734B2 (ja) 2002-03-29 2002-03-29 ドライバ駆動方法、ドライバ回路、及び伝送方法

Publications (2)

Publication Number Publication Date
JP2007209030A true JP2007209030A (ja) 2007-08-16
JP4510048B2 JP4510048B2 (ja) 2010-07-21

Family

ID=38487994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007113417A Expired - Fee Related JP4510048B2 (ja) 2007-04-23 2007-04-23 ドライバ回路装置及びドライバ駆動方法

Country Status (1)

Country Link
JP (1) JP4510048B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155430A (ja) * 2010-01-27 2011-08-11 Hitachi Ltd インターフェイス回路、lsi、サーバ装置、およびインターフェイス回路のトレーニング方法
JP2016051938A (ja) * 2014-08-29 2016-04-11 株式会社メガチップス 出力回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152372A (ja) * 1992-11-04 1994-05-31 Toshiba Corp 半導体集積回路
JPH09162719A (ja) * 1995-12-08 1997-06-20 Mitsubishi Electric Corp 出力バッファ
JPH11239049A (ja) * 1998-02-24 1999-08-31 Matsushita Electric Ind Co Ltd データ出力回路
JP2000196681A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd ドライバ回路、レシ―バ回路、信号伝送システムおよび信号伝送方法
JP2002094365A (ja) * 2000-09-14 2002-03-29 Nec Corp 出力バッファ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152372A (ja) * 1992-11-04 1994-05-31 Toshiba Corp 半導体集積回路
JPH09162719A (ja) * 1995-12-08 1997-06-20 Mitsubishi Electric Corp 出力バッファ
JPH11239049A (ja) * 1998-02-24 1999-08-31 Matsushita Electric Ind Co Ltd データ出力回路
JP2000196681A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd ドライバ回路、レシ―バ回路、信号伝送システムおよび信号伝送方法
JP2002094365A (ja) * 2000-09-14 2002-03-29 Nec Corp 出力バッファ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155430A (ja) * 2010-01-27 2011-08-11 Hitachi Ltd インターフェイス回路、lsi、サーバ装置、およびインターフェイス回路のトレーニング方法
US8441300B2 (en) 2010-01-27 2013-05-14 Hitachi, Ltd. Interface circuit, LSI, server device, and method of training the interface circuit
JP2016051938A (ja) * 2014-08-29 2016-04-11 株式会社メガチップス 出力回路

Also Published As

Publication number Publication date
JP4510048B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
US7759998B2 (en) Timing adjustment circuit
JP3976734B2 (ja) ドライバ駆動方法、ドライバ回路、及び伝送方法
JP2008154210A (ja) 半導体記憶装置の遅延ロックループ回路
JP5166924B2 (ja) 信号再生回路
JP4510048B2 (ja) ドライバ回路装置及びドライバ駆動方法
JP4920065B2 (ja) 半導体集積回路
JP2019097080A (ja) 信号再生回路、光モジュール及び信号再生方法
KR20040023838A (ko) 레지스터 제어 지연고정루프
TWI746295B (zh) 時鐘和資料恢復電路及其信號處理方法
JP2007518976A (ja) 遅延故障テスト回路および関連方法
JP4524315B2 (ja) 半導体入出力制御回路
KR20110138141A (ko) 위상 오차에 대한 루프 대역폭 의존성을 가지는 지연고정루프
US7898293B2 (en) Circuit board, information processing apparatus, and transmission method
JP2000068991A (ja) クロック識別再生回路
CN105262481A (zh) 提高输入时钟占空比免疫力的电路及方法
JP3523636B2 (ja) データ通信システムおよびコントロール装置
JP5791090B2 (ja) 位相制御装置及び位相制御方法
JPH04298116A (ja) サンプリング信号発生回路
KR20140086615A (ko) 듀티 싸이클 보정 회로 및 그의 동작 방법
JP2008042501A (ja) 電子回路装置
JP2006269930A (ja) パルス制御回路
JP2001127607A (ja) 信号伝達遅延時間制御装置
JP2735032B2 (ja) 位相検出回路
JPWO2004082142A1 (ja) 論理回路
JPH11113292A (ja) 制御装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4510048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees