JP2007241999A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007241999A
JP2007241999A JP2007019143A JP2007019143A JP2007241999A JP 2007241999 A JP2007241999 A JP 2007241999A JP 2007019143 A JP2007019143 A JP 2007019143A JP 2007019143 A JP2007019143 A JP 2007019143A JP 2007241999 A JP2007241999 A JP 2007241999A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
substrate
semiconductor integrated
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007019143A
Other languages
English (en)
Other versions
JP2007241999A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Koji Oriki
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007019143A priority Critical patent/JP2007241999A/ja
Publication of JP2007241999A publication Critical patent/JP2007241999A/ja
Publication of JP2007241999A5 publication Critical patent/JP2007241999A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】リーダーライタとの送受信可能であり、かつ静電気による破壊や障害を低減することが可能な半導体装置を提供することを課題とする。
【解決手段】半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を挟持する基板と、を有し、半導体集積回路を構成する層、半導体集積回路を覆う層、及び基板の少なくとも一つが導電性ポリマーで形成される半導体装置である。上記構成により、リーダーライタとの無線通信が可能であり、且つ静電気による半導体集積回路の破壊や誤作動が低減される。
【選択図】図１

Description

本発明はＩＣカード、ＲＦＩＤタグ、ＩＣタグ、ＩＤタグ、トランスポンダ、ＩＣチップ、ＩＤチップ等のアンテナを介した無線通信によりデータの送受信を行う半導体装置に関する。
アンテナと当該アンテナと電気的に接続された半導体集積回路とを有する半導体装置は、ＲＦＩＤタグとして注目されており、可撓性基板上に複数のアンテナを設け、当該複数のアンテナに対して半導体集積回路を電気的に接続するＲＦＩＤタグの作製方法が提案されている（特許文献１参照）。
アンテナを介した無線通信によりデータの送受信を行う半導体装置は有機樹脂で挟持されており、有機樹脂には静電気が帯電しやすい。また、半導体装置に帯電した静電気により、半導体装置内部の半導体集積回路の破壊や、電気信号にノイズを与えて誤作動を生じさせることがある。
このため、静電気による破壊や障害を回避するために、半導体装置の表面を金属板で覆い、静電気による半導体集積回路の破壊や誤作動を防止する方法が取られていた。
特開２００５−１１５６４６号公報
しかしながら、半導体装置を金属板で覆うことにより、静電気による障害は低減するものの、電磁波または電波の送受信をも阻害してしまい、半導体装置の通信機能を低下させてしまう。この結果、半導体装置はアンテナを介した電磁波または電波の送受信を行うことができないという問題がある。
そこで本発明は、リーダーライタとの送受信可能であり、かつ静電気による破壊や障害を低減することが可能な半導体装置を提供することを課題とする。
本発明は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を覆設する一または複数の基板と、を有し、半導体集積回路を構成する層、半導体集積回路を覆う層、及び基板の少なくとも一つは導電性ポリマーで形成されることを要旨とする。
本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を覆設する一または複数の基板と、を有し、基板の少なくとも一つは導電性ポリマーで形成されることを特徴とする半導体装置である。
なお、半導体集積回路及び導電層を挟持する基板は、セルロース繊維及び導電性ポリマー繊維で形成されていてもよい。
また、本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及び導電層を覆設する一または複数の基板と、半導体集積回路、及び基板を接着する接着剤と、を有し、接着剤は導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置である。
また、本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路を覆う層とを有し、半導体集積回路を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置である。
また、本発明の一は、半導体集積回路と、半導体集積回路に接続するアンテナとして機能する導電層と、半導体集積回路及びアンテナを覆う層とを有し、半導体集積回路及びアンテナを覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置である。
また、本発明の一は、半導体集積回路と、半導体集積回路に接続する接続端子と、半導体集積回路上に形成されると共に、接続端子の一部を覆う層と、アンテナとして機能する導電層が形成される基板と、基板及び半導体集積回路を接着すると共に、接続端子及びアンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、を有し、接続端子の一部を覆う層は導電性ポリマーで形成されることを特徴とする半導体装置である。接続端子は複数あり、接続端子の一部を覆う層は分断されており、分断された接続端子の一部を覆う層は、２つ以上の接続端子に接しなくてもよい。
また、本発明の一は、半導体集積回路と、半導体集積回路に接続する接続端子と、アンテナとして機能する導電層が形成される基板と、アンテナとして機能する導電層の一部を覆う層と、基板及び半導体集積回路を接着すると共に、接続端子及びアンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、を有し、アンテナとして機能する導電層の一部を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置である。
また、本発明の一は、半導体集積回路と、半導体集積回路に接続する接続端子と、アンテナとして機能する導電層が形成される基板と、基板及び半導体集積回路を接着すると共に、接続端子及びアンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、を有し、異方性導電接着剤は、導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置である。
なお、導電性ポリマーの体積抵抗率は１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下である。
本発明の半導体装置は、半導体集積回路の一面または両面に体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーを用いた基板又は層を有するため、リーダーライタとの無線通信が可能であり、且つ静電気による半導体集積回路の破壊や誤作動が低減される。
また、本発明の半導体装置は、半導体集積回路の一面または両面に体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーを用いた層を有するため、薄型であり、リーダーライタとの無線通信が可能であり、且つ静電気による半導体集積回路の破壊や誤作動が低減される。また、基板や接着剤の量を低減することが可能であり、コスト削減が可能である。
以下に、本発明の実施の形態を図面に基づいて説明する。
但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、導電性ポリマーで形成される基板を用いた半導体装置について図１を用いて説明する。
図１（Ａ）に示すように、本実施の形態の半導体装置は、半導体素子を有するチップ１００と、導電性ポリマーで形成される基板１０４とが、接着剤１０３を用いて貼りあわせられており、導電性ポリマーで形成される基板１０４は半導体素子を有するチップを覆設する。
基板１０４を形成する導電性ポリマーは、体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性を有する有機化合物で形成される。１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性を有する有機化合物としては、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等がある。導電性ポリマーで形成される基板１０４は、可撓性を有してもよい。
体積抵抗率が１０−３Ω・ｃｍ以上の導電性ポリマーで形成される基板が半導体素子を有するチップを覆設することで、電波又は電磁波が遮蔽されることなく、半導体装置及びリーダーライタの無線通信が可能である。また、体積抵抗率が１０１２Ω・ｃｍ以下の導電性ポリマーで形成される基板が半導体素子を有するチップを覆設することで、静電気による半導体装置の破壊を防止することができる。
接着剤１０３としては、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等の接着性有機樹脂とを混合した組成物を用いることができる。
半導体素子を有するチップ１００としては、薄膜半導体素子を有するチップがある。図１（Ａ）においては、半導体素子を有するチップ１００は、基板１１１と、基板１１１上の絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４と絶縁層１１５を介して接続されるアンテナ１１６とを有する。
また、図１（Ａ）に示す半導体装置は、半導体素子を有するチップ１００の絶縁層１１５及びアンテナ１１６と、導電性ポリマーで形成される基板１０４とが接着剤１０３によって固着され、導電性ポリマーで形成される基板１０４は半導体素子を有するチップを覆設する。
基板１１１としては、ガラス基板、石英基板を用いることができる。また、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等のプラスチック基板を用いることができる。さらには、プラスチック基板は可撓性を有する基板を用いることができる。また、繊維質な材料からなる紙を用いることができる。
なお、上記プラスチック基板に、熱可塑性材料で形成される層として接着性有機樹脂（アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等）とが、積層された基板を用いることができる。この場合、熱接合法を用いて半導体素子を有するチップ１００に導電性ポリマーで形成される基板１０４を熱圧着し、基板１０４の一部（熱可塑性材料で形成される層として接着性有機樹脂）を溶融させた後、冷却することで、半導体素子を有するチップ１００に基板１０４を固着することができる。
絶縁層１１３としては、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、酸化珪素、窒化酸化珪素、及び酸化窒化珪素等が挙げられる。また、絶縁層を積層で形成する場合、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。
薄膜半導体素子の代表例としては、薄膜トランジスタ、容量、抵抗、薄膜ダイオード等がある。また、薄膜トランジスタ１１４としては、逆スタガ型の薄膜トランジスタや、順スタガ型の薄膜トランジスタ、トップゲート構造の薄膜トランジスタ等を用いることができる。
絶縁層１１５としては、絶縁層１１３と同様に形成することができる。また、塗布法を用いて、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ジアリルフタレート樹脂等の有機化合物で形成してもよい。また、シリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素に結合される水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーで形成してもよい。
アンテナ１１６としては、印刷法、導電性薄膜をエッチングする方法、メッキ方式等の手法により絶縁層１１５上に形成された導電層を用いることができる。アンテナ１１６は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、及びＢａのいずれか一つ以上の元素を有する導電層で形成することができる。
図１５に本発明に適応可能なアンテナの上面図を示す。アンテナとして機能する導電層の形状は、半導体装置における信号の伝送方式が電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、図１５（Ａ）に示すように、方形コイル状２７１や、円形コイル状（例えば、スパイラルアンテナ）とすることができる。また、図１５（Ｂ）に示すように方形ループ状２７２や円形ループ状とすることができる。
また、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、図１５（Ｃ）に示すように直線型ダイポール状２７３や曲線型ダイポール状、面状（例えば、パッチアンテナ）とすることができる。
さらには、基板１１１表面に図１（Ａ）で示されるような、導電性ポリマーで形成される基板１０４をさらに設けてもよい。半導体集積回路を導電性ポリマーで形成される基板で挟持することにより、複数の方向からの静電気による半導体集積回路の破壊や情報の送受信の障害を回避することが可能である。
なお、図１（Ａ）に示すような半導体素子を有するチップ１００から基板１１１を除いた、半導体素子を有するチップ１０１を用いても良い。具体的には、図１（Ｂ）に示すように、絶縁層１１３と、絶縁層１１３上に形成される半導体集積回路１１２と半導体集積回路１１２を構成する薄膜トランジスタ１１４の配線１１７と絶縁層１１５を介して接続されるアンテナ１１６とを用いてもよい。
図１（Ｂ）に示す半導体装置は、接着剤１０３により基板１０４ａ、１０４ｂ及び半導体素子を有するチップが固着されると共に、基板１０４ａ、１０４ｂが半導体素子を有するチップ１０１を覆設する。なお、ここでは、基板１０４ａ、１０４ｂによって、半導体素子を有するチップの複数の面に固着される形態を示すが、半導体素子を有するチップの一方の面のみ固着され、覆設される基板を有してもよい。また、基板を折り曲げることで、半導体素子を有するチップを一枚の基板で挟持してもよい。半導体素子を有するチップを覆設する基板の一又は複数に、導電性ポリマーで形成される基板を用いる。ここでは、接着剤１０３は、半導体素子を有するチップ１０１の周囲に設けられ、半導体素子を有するチップ１０１の複数の面に固着される基板１０４ａ、１０４ｂの両方に、導電性ポリマーで形成される基板を用いる。
さらには、図１（Ｃ）に示すように、半導体素子を有するチップ１０２として、シリコン基板を用いたシリコンチップを用いてもよい。代表的には、シリコンウエハの表面にＭＯＳトランジスタや、容量、抵抗、ダイオード等の半導体素子で構成される半導体集積回路１２０と、半導体集積回路１２０の半導体素子（ここでは、ＭＯＳトランジスタ１２２）と絶縁層１２３を介して接続されるアンテナ１２４とを有する。
アンテナ１２４としては、図１（Ａ）で示すアンテナ１１６と同様のものを適宜用いることができる。
図１（Ｃ）に示す半導体装置は、図１（Ｂ）に示す半導体装置と同様に、接着剤１０３により基板１０４ａ、１０４ｂ及び半導体素子を有するチップ１０２が固着されると共に、基板１０４ａ、１０４ｂが半導体素子を有するチップ１０２を覆設する。ここでは、接着剤１０３は、半導体素子を有するチップ１０２の周囲に設けられる。また、半導体素子を有するチップ１０２の複数の面に固着される基板１０４ａ、１０４ｂの両方に、導電性ポリマーで形成される基板を用いる。
また、図１（Ａ）乃至（Ｃ）に示す半導体装置の代わりに、図１７に示すように基板１９２、１９３と、半導体素子を有するチップ１０１とを有し、基板１９２、１９３の一方及び半導体素子を有するチップ１０１が接着剤１０３で固着されると共に、半導体素子を有するチップ１０１の外縁において、接着剤１０３により基板１９２及び基板１９３が固着されてもよい。ここでは、基板１９２、１９３の両方が、半導体素子を有するチップ１０１を覆設している。また、基板１９２、１９３に導電性ポリマーで形成される基板を用いる。なお、半導体素子を有するチップ１０１の代わりに図１（Ａ）及び（Ｃ）に示すような半導体素子を有するチップ１００、１０２を適用することができる。
また、図１（Ａ）乃至（Ｃ）に示す半導体装置の代わりに、図１６（Ａ）で示すように、接着剤を用いず、基板１０４ａ、１０４ｂにより半導体素子を有するチップ１０１を挟持してもよい。半導体素子を有するチップ１０１を覆設するように、基板１０４ａ、１０４ｂが設けられる。また、基板１０４ａ、１０４ｂの一方または両方に、導電性ポリマーで形成される基板を用いる。このような半導体装置は、押出機の平板状のダイから出た直後のフィルムやシートと、半導体素子を有するチップとをロール等で圧着する押出ラミネーション法により形成することができる。ここでは、基板１０４ａ、１０４ｂ両方に導電性ポリマーで形成される基板を用いる。なお、半導体素子を有するチップ１０１の代わりに図１（Ａ）及び（Ｃ）に示すような半導体素子を有するチップ１００、１０２を適用することができる。
また、図１６（Ｂ）に示す半導体装置のように、導電性ポリマーを有する基板１９１の内部に半導体素子を有するチップ１０１を設けてもよい。このような半導体装置は、導電性ポリマーを有する基板１９１を形成する際に、半導体素子を有するチップ１０１を混入することで作製することができる。代表的には、セルロース繊維及び導電性ポリマー繊維を混合して紙料を調整し、当該紙料を抄く際に、半導体素子を有するチップ１０１を混入させて半導体装置を作製することができる。
セルロース繊維としては、木材パルプやリンターパルプがある。また導電性ポリマー繊維としては、ポリチオフェン繊維、ポリピロール繊維、ポリアニリン繊維、ポリフェニレンビニレン繊維、ポリアセン繊維、ポリアセチレン繊維、ポリアクリロニトリル繊維、ポリペリナフタレン繊維等がある。セルロース繊維及び導電性ポリマー繊維の他に、サイズ（にじみ防止剤）や紙力増強剤等を含んでいてもよい。なお、半導体素子を有するチップ１０１の代わりに図１（Ａ）及び（Ｃ）に示すような半導体素子を有するチップ１００、１０２を適用することができる。
以上のように、図１６及び１７で示す半導体装置は、接着剤の使用量を削減することが可能である。このため、半導体装置の厚さを薄くすることが可能であり、且つコストを削減することが可能である。
また、図２（Ａ）に示すように、半導体素子を有するチップ１００及び基板１３１を固着する接着剤として、体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される接着剤１３２を用いることができる。
導電性ポリマーで形成される接着剤１３２としては、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等の導電性ポリマーと、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等の接着性有機樹脂とを混合した組成物を用いることができる。
基板１３１としては、基板１１１に列挙したものを適宜用いることができる。
また、図２（Ａ）に示す半導体装置と同様に、導電性ポリマーで形成される接着剤１３２により、図２（Ｂ）に示すような基板を有さない半導体素子を有するチップ１０１を二つの基板１３１ａ、１３１ｂで固着してもよい。ここでは、接着剤１３２は、半導体素子を有するチップ１０１の周囲に設けられているため、あらゆる方向において静電気からの破壊及び障害を防止することが可能である。
この場合、基板１３１ａ、１３１ｂは、基板１１１に列挙したものを適宜用いることができる。
また、図２（Ａ）及び（Ｂ）に示す半導体装置と同様に、導電性ポリマーで形成される接着剤１３２により、図２（Ｃ）に示すようなシリコン基板を用いたシリコンチップからなる半導体素子を有するチップを、二つの基板１３１ａ、１３１ｂで固着してもよい。ここでは、接着剤１３２は、半導体素子を有するチップ１０２の周囲に設けられているため、あらゆる方向において静電気からの破壊及び障害を防止することが可能である。
また、図２（Ｂ）及び（Ｃ）において、図２（Ａ）に示すように、半導体素子を有するチップ１０１、１０２の一方の面にのみ、導電性ポリマーで形成される接着剤１３２を用いて基板１３１ａを貼りつけてもよい。さらには、半導体素子を有するチップ１０１、１０２の一方の面に、導電性ポリマーで形成される接着剤１３２を用いて基板１３１ａを貼りつけると共に、半導体素子を有するチップ１０１、１０２の他方の面に、図１で示す接着剤１０３を用いて基板１１１を貼り付けてもよい。
さらには、図２（Ａ）〜（Ｃ）に示す半導体装置において、接着剤１３２と共に、基板１３１、１３１ａ、１３１ｂに導電性ポリマーで形成される基板を用いても良い。
以上により、本実施の形態の半導体装置は、半導体素子を有するチップに、導電性ポリマーで形成される基板または接着剤を有しているため、リーダーライタとの通信の際に電波または電磁波が遮蔽されること無く通信することが可能であり、かつ静電気による半導体集積回路の破壊や障害を防止することが可能である。
（実施の形態２）
本実施の形態では、半導体素子を有するチップ内部において、導電性ポリマーを用いて形成された層を有する半導体装置について、図３を用いて説明する。
本実施の形態の半導体装置は、半導体素子を有するチップ１００を有する。
本実施の形態の半導体素子を有するチップ１００は、図３（Ａ）に示すように、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４と層１４１を介して接続されるアンテナ１１６とを有する。なお、半導体集積回路１１２に層１４１を覆設する。また、層１４１は、体積抵抗率が１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される。
また、本実施の形態の半導体素子を有するチップ１００は、図３（Ｂ）に示すように、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４と絶縁層１１５を介して接続されるアンテナ１１６と、アンテナ１１６及び絶縁層１１５を覆う層１４２を有してもよい。なお、層１４２は１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される。
体積抵抗率が１Ω・ｃｍ以上、好ましくは１０３Ω・ｃｍ以上の導電性ポリマーを用いることで、電波又は電磁波が遮蔽されることなく、半導体装置及びリーダーライタの無線通信が可能である。また、層に接する異なる導電層同士が層を介して短絡することを回避することができる。また、体積抵抗率が１０９Ω・ｃｍ以下、好ましくは１０６以下の導電性ポリマーを用いることで、静電気による半導体装置の破壊を防止することができる。
また、本実施の形態においては、半導体素子を有するチップ１００として、図１（Ａ）に示されるような、基板上に薄膜トランジスタ１１４を用いて構成される半導体集積回路１１２、及びアンテナを有する半導体素子を有するチップを示したが、これに限定されず、図１（Ｂ）に示すような基板を有さない半導体素子を有するチップ１０１や、図１（Ｃ）に示すようなシリコンチップからなる半導体素子を有するチップ１０２にも適用することができる。
以上により、本実施の形態の半導体装置は、半導体素子を有するチップを構成する層に、導電性ポリマーを用いているため、リーダーライタとの通信の際に電波または電磁波が遮蔽されること無く通信することが可能であり、かつ静電気破壊を防止することが可能である。また、半導体装置の基板の枚数を減らすことが可能であるため、半導体装置を薄くすることが可能であり、かつコスト削減が可能である。
（実施の形態３）
本実施の形態では、半導体素子を有するチップと、アンテナを有する基板とが固着された半導体装置について、図４〜６を用いて説明する。本実施の形態の半導体素子を有するチップは、実施の形態１または２に記載される半導体素子を有するチップ１００乃至１０２と異なり、アンテナは有さない。
図４（Ａ）に示すように、本実施の形態の半導体装置は、半導体素子を有するチップ１５０及びアンテナ１５１を有する基板１５２が、異方性導電接着剤１５３により固着されている。また、半導体素子を有するチップ１５０に設けられた接続端子１１８及びアンテナ１５１は、異方性導電接着剤１５３中に分散される導電性粒子１５４で電気的に接続されている。
図４（Ａ）に示すように、本実施の形態の半導体素子を有するチップ１５０は、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に層１５５を介して接続される接続端子１１８とを有する。また、薄膜トランジスタ１１４及び接続端子１１８を介する層１５５は、半導体集積回路１１２を覆設する。また、層１５５は体積抵抗率が１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される。
薄膜トランジスタ１１４及び接続端子１１８を介する層１５５は、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等の１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーを含む組成物を塗布し、焼成して形成する。導電性ポリマーを含む組成物を塗布した際に、接続端子１１８が組成物で覆われた場合、組成物を焼成した後、接続端子１１８が露出するように、一部エッチングして薄膜トランジスタ１１４及び接続端子１１８を介する層１５５を形成してもよい。
接続端子１１８は、アンテナ１１６と同様に形成することができる。
また、接続端子１１８及び導電性粒子１５４を介して薄膜トランジスタ１１４及びアンテナ１５１が電気的に接続される。
異方性導電接着剤１５３としては、分散した導電性粒子１５４（粒径が、数ｎｍ〜数十μｍ、好ましくは３〜７μｍ程度）を含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子１５４は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される。また、これらの元素の多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成される薄膜が形成された導電性粒子を用いてもよい。
また、異方性導電接着剤１５３の代わりに、異方性導電フィルムや半田バンプを用いたリフロー処理等の手法により、接続端子１１８及びアンテナ１５１を接続してもよい。また、超音波接合により接続端子１１８及びアンテナ１５１を接続してもよい。
また、図４（Ｂ）に示すように、本実施の形態の半導体素子を有するチップ１５６は、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に絶縁層１１５を介して接続される接続端子１１８と、接続端子１１８の一部及び絶縁層１１５を覆う層１５７を有する。また、接続端子１１８の一部及び絶縁層１１５を覆う層１５７は、半導体集積回路１１２を覆設すると共に、１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下導電性ポリマーで形成される。
接続端子１１８の一部及び絶縁層１１５を覆う層１５７は、薄膜トランジスタ１１４及び接続端子１１８を介する層１５５と同様に形成することができる。
また、接続端子１１８及び導電性粒子１５４を介して薄膜トランジスタ１１４及びアンテナ１５１が電気的に接続される。
ここで、図４（Ａ）及び（Ｂ）に示すような半導体素子を有するチップ１５０、１５６の接続端子１１８側の上面図を図４（Ｃ）及び（Ｄ）に示す。図４（Ｃ）に示すように、層１５５、１５７は、異なる接続端子１１８、１１９に接するように設けられてもよい。また、図４（Ｄ）に示すように、異なる接続端子１１８、１１９の一方にのみ接するように、分離された層１５５ａ、１５５ｂ、１５７ａ、１５７ｂが設けられてもよい。
図４（Ａ）乃至（Ｃ）に示す半導体層装置の半導体素子を有するチップ１５０、１５６の層１５５、１５７は、体積抵抗率１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成されているため、異なる接続端子１１８、１１９と接していても、異なる接続端子同士が短絡することを回避することができる。また、図４（Ａ）乃至（Ｄ）に示す半導体層装置の半導体素子を有するチップ１５０、１５６の層１５５、１５７は、外部の静電気によるダメージから半導体集積回路１１２を防御することが可能である。
また、図４（Ａ）及び（Ｂ）に示すように半導体集積回路１１２上に、薄膜トランジスタ１１４及び接続端子１１８を介する層または絶縁層１１５を形成し、その上に接続端子を形成する構造ではなく、図５に示すように、半導体集積回路１６１において接続端子１６２、１６３を有するような、半導体素子を有するチップ１５８を用いてもよい。この場合、半導体集積回路１６１の配線の一部を覆う層１６４を、導電性ポリマーを用いて形成する。また、半導体集積回路１６１の配線の一部を覆う層１６４は、薄膜トランジスタ１１４を覆設する。
半導体集積回路１６１の配線の一部を覆う層１６４は、薄膜トランジスタ１１４及び接続端子１１８を介する層１５５と同様に形成することができる。
また、半導体素子を有するチップ１５８及びアンテナ１５１を有する基板１５２は、導電性粒子１５４が分散された異方性導電接着剤１５３で固着される。また、接続端子１６２、１６３、及び導電性粒子１５４を介して薄膜トランジスタ１１４及びアンテナ１５１が電気的に接続される。
また、図６に示すように、半導体素子を有するチップ１７０に導電性ポリマーで形成される層を有さず、アンテナ１５１を有する基板１５２において、アンテナ１５１の一部を覆う層１７１を有しても良い。なお、層１７１は、半導体集積回路１１２を覆設すると共に、体積抵抗率が１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される。
代表的には、半導体素子を有するチップ１７０と、アンテナ１５１及びアンテナの一部を覆う層１７１が形成される基板１５２とが、異方性導電接着剤１５３で固着される。また、半導体素子を有するチップ１７０は、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に絶縁層１１５を介して接続される接続端子１１８とを有する。また、半導体集積回路１１２に含まれる薄膜トランジスタ１１４及びアンテナ１５１は、異方性導電接着剤１５３に分散される導電性粒子１５４及び接続端子１１８により電気的に接続される。また、アンテナ１５１の一部を覆う層１７１は、体積抵抗率が１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される。
アンテナ１５１の一部を覆う層１７１は、薄膜トランジスタ１１４及び接続端子１１８を介する層１５５と同様に形成することができる。
また、図７（Ａ）に示すように、アンテナ１５１を有する基板１７２に体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される基板を用いてもよい。
代表的には、半導体素子を有するチップ１７０と、アンテナ１５１が形成される基板１７２とが、異方性導電接着剤１５３で固着される。また、半導体素子を有するチップ１７０は、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に絶縁層１１５を介して接続される接続端子１１８とを有する。また、半導体集積回路１１２に含まれる薄膜トランジスタ１１４及びアンテナ１５１は、異方性導電接着剤１５３に分散される導電性粒子１５４及び接続端子１１８により電気的に接続される。また、アンテナ１５１が形成される基板１７２は、アンテナ１５１及び半導体集積回路１１２を覆設すると共に、導電性ポリマーで形成される。導電性ポリマーで形成される基板１７２としては、実施の形態１で示す基板１０４を適宜用いることができる。
また、図７（Ｂ）に示すように、アンテナ１５１を有する基板１８２、及び半導体素子を有するチップ１７０を固着する異方性導電接着剤１７３に、上記導電性ポリマーを用いてもよい。
代表的には、半導体素子を有するチップ１７０と、アンテナ１５１が形成される基板１８２とが、異方性導電接着剤１７３で固着される。また、半導体素子を有するチップ１７０は、基板１１１と、基板１１１上に絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に絶縁層１１５を介して接続される接続端子１１８とを有する。また、半導体集積回路１１２に含まれる薄膜トランジスタ１１４及びアンテナ１５１は、異方性導電接着剤１７３に分散される導電性粒子１５４及び接続端子１１８により電気的に接続される。また、異方性導電接着剤１７３は、実施の形態１で列挙した導電性ポリマーで形成される接着剤１３２を適宜用いることができる。
また、本実施の形態においては、半導体素子を有するチップ１００として、基板１１１上に薄膜トランジスタ１１４を用いて構成される半導体集積回路１１２を有する半導体素子を有するチップ１７０を示したが、これに限定されるものではなく、基板を有さない半導体素子を有するチップや、シリコンチップからなる半導体素子を有するチップにも適用することができる。
代表例の一つとして、図１８（Ａ）に示すように、基板を有さない半導体素子を有するチップ１９５及びアンテナ１５１を有する基板１５２が、異方性導電接着剤１５３により固着されている例を示す。また、半導体素子を有するチップ１９５に設けられた接続端子１１８及びアンテナ１５１は、異方性導電接着剤１５３中に分散される導電性粒子１５４で電気的に接続されている。
基板を有さない半導体素子を有するチップ１９５は、絶縁層１１３を介して形成される半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に層１５５を介して接続される接続端子１１８とを有する。また、薄膜トランジスタ１１４及び接続端子１１８を介する層１５５は、半導体集積回路１１２を覆設すると共に、導電性ポリマーで形成される。
なお、図１８（Ａ）に示す半導体装置は、図４（Ａ）に示す半導体装置の半導体素子を有するチップを、基板を有さない半導体素子を有するチップ１９５とした例を示している。これに限られず、図４（Ｂ）、図５乃至７に示す半導体装置に基板を有さない半導体素子を有するチップ１９５を適用することができる。
また、代表例の一つとして、図１８（Ｂ）に示すように、シリコンチップからなる半導体素子を有するチップ１９６及びアンテナ１５１を有する基板１５２が、異方性導電接着剤１５３により固着されている例を示す。また、半導体素子を有するチップ１９６に設けられた接続端子１１８及びアンテナ１５１は、異方性導電接着剤１５３中に分散される導電性粒子１５４で電気的に接続されている。また、異方性導電接着剤１５３によりアンテナを有する基板１５２が可撓性基板１９７と固着されていてもよい。可撓性基板１９７としては、基板１１１で列挙した可撓性基板を適宜用いることができる。
なお、図１８（Ｂ）に示す半導体装置は、図４（Ａ）に示す半導体装置の半導体素子を有するチップを、シリコンチップからなる半導体素子を有するチップ１９６とした例を示している。これに限られず、図４（Ｂ）、図５乃至７に示す半導体装置に、シリコンチップからなる半導体素子を有するチップ１９６を適用することができる。
以上により、本実施の形態の半導体装置は、半導体素子を有するチップに設けられる層や、アンテナを有する基板、または半導体素子を有するチップ及びアンテナを有する基板を固着する接着剤に、導電性ポリマーを用いているため、リーダーライタとの通信の際に電波または電磁波が遮蔽されること無く通信することが可能であり、かつ静電気破壊を防止することが可能である。
（実施の形態４）
実施の形態２及び３に示す半導体装置において、半導体集積回路１１２、１６１を介して導電性ポリマーで形成される層１４１、１４２、１５５、１５７、１６４、１７１とは反対側に、さらに導電性ポリマーで形成される層または導電性ポリマーで形成される基板を設けてもよい。また、半導体集積回路１１２、１６１を介して導電性ポリマーで形成される基板１７２又は異方性導電接着剤１７３とは反対側に、さらに導電性ポリマーで形成される層、導電性ポリマーで形成される基板、または導電性ポリマーを用いた異方性導電接着剤を設けてもよい。具体例として図３（Ａ）の半導体装置を用いて説明するが、他の図３（Ｂ）、及び図４乃至７に示される半導体装置にも適用することができる。
図３（Ａ）に示す半導体素子を有するチップ１００において、基板１１１及び絶縁層１１３の間に、図８（Ａ）で示されるような導電性ポリマーで形成される層１８１を設けてもよい。具体的には、基板１１１と、基板１１１上に設けられる導電性ポリマーで形成される層１８１と、層１８１上に設けられる絶縁層１１３及び半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４に層１４１を介して接続されるアンテナ１１６とを有する半導体素子を有するチップ１８０を有してもよい。なお、層１４１及び層１８１は、半導体集積回路１１２を覆設すると共に、体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性導電性ポリマーで形成される。
このような構造の半導体装置の作製方法としては、基板１１１上に層１８１を形成し、層１８１上に絶縁層１１３を形成し、絶縁層１１３上に半導体集積回路１１２、導電性ポリマーで形成される層１４１、及びアンテナ１１６を形成する方法がある。
層１８１は、体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーを用いて形成する。代表的には、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレンビニレン、ポリアセン、ポリアセチレン、ポリアクリロニトリル、ポリペリナフタレン等を含む組成物を塗布し、焼成して形成する。
また、絶縁層１１３上に形成された半導体集積回路１１２、導電性ポリマーで形成される層１４１、及びアンテナ１１６と、基板１１１とを体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される接着剤で固着して形成してもよい。この結果、導電性ポリマーで形成される接着剤が層１８１となる。導電性ポリマーで形成される接着剤としては、実施の形態１で示す導電性ポリマーで形成される接着剤１３２を適用することができる。
また、図３（Ａ）に示す半導体素子を有するチップ１００において、基板１１１表面に、図８（Ｂ）で示されるように体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される基板１８２を設けてもよい。具体的には、導電性ポリマーで形成される基板１８２と、基板１８２上に設けられる基板１１１と、基板１１１上に設けられる絶縁層１１３及び半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４と層１４１を介して接続されるアンテナ１１６とを有する半導体素子を有するチップ１００を有してもよい。なお、基板１８２及び層１４１は導電性ポリマーで形成される。
また、図３（Ａ）に示す半導体素子を有するチップ１００において、基板１１１表面に、図８（Ｃ）で示されるように、体積抵抗率が１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下、好ましくは１Ω・ｃｍ以上１０９Ω・ｃｍ以下、好ましくは１０３Ω・ｃｍ以上１０６Ω・ｃｍ以下の導電性ポリマーで形成される接着剤１８３を用いて基板１３１を設けてもよい。具体的には、基板１３１と、基板１３１上に接着剤１８３により固着される基板１１１と、基板１１１上に設けられる絶縁層１１３及び半導体集積回路１１２と、半導体集積回路１１２を構成する薄膜トランジスタ１１４と層１４１を介して接続されるアンテナ１１６とを有する半導体素子を有するチップ１００を有してもよい。なお、接着剤１８３及び層１８１は導電性ポリマーで形成される。
本実施の形態の半導体装置は、半導体集積回路を導電性ポリマーで形成される基板、層、または接着剤で挟持する。このため、ニ方向からの静電気による半導体集積回路の破壊や情報の送受信の障害を回避することが可能である。
本実施例では、非接触でデータの伝送が可能な半導体装置の作製工程を図９〜１１を用いて説明する。
図９（Ａ）に示すように、基板２０１上に剥離層２０２を形成し、剥離層２０２上に絶縁層２０３を形成し、絶縁層２０３上に薄膜トランジスタ２０４及び薄膜トランジスタ２０４を構成する導電層を絶縁する層間絶縁層２０５を形成し、薄膜トランジスタ２０４の半導体層に接続するソース電極及びドレイン電極２０６を形成する。次に、薄膜トランジスタ２０４、層間絶縁層２０５、ソース電極及びドレイン電極２０６を覆う絶縁層２０７を形成し、絶縁層２０７を介してソース電極またはドレイン電極２０６に接続する導電層２０８を形成する。
基板２０１としては、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いる。上記に挙げた基板２０１には、大きさや形状に制約がないため、例えば、基板２０１として、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
剥離層２０２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
剥離層２０２が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
剥離層２０２が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
剥離層２０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、Ｎ２Ｏプラズマ処理、オゾン水等の酸化力の強い溶液での処理、水素が添加された水での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。
タングステンの酸化物は、ＷＯｘで表される。Ｘは、２≦ｘ≦３の範囲内にあり、ｘが２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）、ｘが３の場合（ＷＯ３）などがある。
また、上記の工程によると、基板２０１に接するように剥離層２０２を形成しているが、本発明はこの工程に制約されない。基板２０１に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層２０２を設けてもよい。
絶縁層２０３は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、珪素酸化物又は珪素窒化物が挙げられる。
さらには、絶縁層２０３を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。
薄膜トランジスタ２０４は、ソース領域、ドレイン領域、及びチャネル形成領域を有する半導体層、ゲート絶縁層、ゲート電極で構成される。
半導体層は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。また、シリコン半導体の結晶化工程における加熱により、剥離層２０２及び絶縁層２０３の界面において、剥離層の表面を酸化して金属酸化物層を形成することが可能である。さらには、半導体層に添加された不純物の活性化工程、または水素だし工程においても、剥離層２０２及び絶縁層２０３の界面において、剥離層の表面を酸化して金属酸化物層を形成することが可能である。なお、水素だし工程とは、非晶質半導体にレーザ光を照射して結晶化する場合、レーザ光を非晶質半導体する前に加熱して非晶質半導体に含まれる水素を放出する工程である。
加熱処理に加えてレーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、４００ｃｍ２／Ｖ・ｓｅｃ以上を実現することができる。
上記結晶化工程を、ガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層を形成してもよい。代表的には、絶縁表面を有する基板２０１に石英基板を用い、非晶質若しくは微結晶質の半導体を７００度以上で加熱して半導体層を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
ゲート絶縁層は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁物で形成する。
ゲート電極は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状としても良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐことができる。
半導体層、ゲート絶縁層、ゲート電極などを組み合わせて構成される薄膜トランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、シングルドレイン構造の薄膜トランジスタを示す。さらには、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構造、絶縁層２０３上にゲート電極が形成され、ゲート電極上にゲート絶縁層、半導体層が形成される逆スタガ型薄膜トランジスタ等を適用することができる。
ソース電極及びドレイン電極２０６は、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
層間絶縁層２０５及び絶縁層２０７は、ポリイミド、アクリル、またはシロキサンポリマーを塗布し焼成して形成することができる。また、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成してもよい。無機化合物の代表例としては、酸化珪素、窒化珪素、酸化窒化珪素がある。
さらには、薄膜トランジスタ２０４の代わりにスイッチング素子として機能し得る半導体素子であれば、どのような構成で設けてもよい。スイッチング素子の代表例としては、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）、ダイオード等が挙げられる。
次に、図９（Ｂ）に示すように、導電層２０８上に導電層２１１を形成する。ここでは、印刷法により金粒子を有する組成物を印刷し、２００℃で３０分加熱して組成物を焼成して導電層２１１を形成する。
次に、図９（Ｃ）に示すように、絶縁層２０７及び導電層２１１の端部を覆う層２１２を、導電性ポリマーを用いて形成する。ここでは、絶縁層２０７及び導電層２１１の端部を覆う層２１２を、エポキシ樹脂及びポリアニリンを用いて形成する。エポキシ樹脂及びポリアニリンの組成物をスピンコート法により塗布し、１６０℃で３０分加熱した後、導電層２１１を覆う部分の層を除去して、導電層２１１を露出すると共に、厚さ１〜２０μｍ、好ましくは５〜１０μｍの層２１２を形成する。ここでは、絶縁層２０３から層２１２までの積層体を素子形成層２１０とする。
次に、図９（Ｄ）に示すように、後の剥離工程を容易に行うために、レーザ光２１３を絶縁層２０３、２０５、２０７、及び層２１２に照射して、図９（Ｅ）に示すような開口部２１４を形成する。次に、層２１２に粘着部材２１５を貼りあわせる。開口部２１４を形成するために照射するレーザ光としては、絶縁層２０３、２０５、２０７、または層２１２が吸収する波長を有するレーザ光が好ましい。代表的には、紫外領域、可視領域、又は赤外領域のレーザ光を適宜選択して照射する。
このようなレーザ光を発振することが可能なレーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶、ガラス、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波〜第５高調波を適宜適用するのが好ましい。この結果、絶縁層２０３、２０５、２０７、２１２がレーザ光を吸収し溶融して開口部が形成される。
なお、レーザ光を絶縁層２０３、２０５、２０７、及び層２１２に照射する工程を削除することで、スループットを向上させることが可能である。
次に、図１０（Ａ）に示すように、剥離層２０２及び絶縁層２０３の界面に形成される金属酸化物層において、剥離層を有する基板２０１及び素子形成層の一部２２１を物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化させる手段を指している。物理的手段は、代表的には機械的な力を加えること（例えば人間の手や把治具で引き剥がす処理や、ローラーを支点としてローラーを回転させながら分離する処理）である。
以上の剥離工程は、熱処理で収縮しない層と、熱処理で収縮する層と、その中間の層とを有し、剥離工程の完了時または剥離工程中に熱処理を行うことにより、過ストレス状態を中間層又はその近傍領域で有せしめ、その後刺激を与えることにより中間層またはその近傍領域で剥離せしめることを特徴とする。
本実施例において、熱処理で収縮しない層は剥離層２０２であり、熱処理で収縮する層は絶縁層２０３または層２１２であり、熱処理で収縮しない層と熱処理で収縮する層との中間の層としては、剥離層２０２及び絶縁層２０３の界面に形成される層である。代表例として、剥離層２０２としてタングステン層を用い、絶縁層２０３として珪素酸化物又は珪素窒化物を用い、層２１２としてエポキシ樹脂及びポリアニリンの組成物を用いると、非晶質珪素膜の結晶化や、不純物の活性化、水素出し等の加熱処理において、剥離層２０２は収縮しないが、絶縁層２０３及び層２１２は収縮し、さらに剥離層２０２及び絶縁層２０３の界面に酸化タングステン層（ＷＯｘ、２≦ｘ≦３）が形成される。酸化タングステン層は脆いため、上記物理的手段により分離されやすい。この結果、上記物理的手段により素子形成層の一部２２１を基板２０１から剥離することができる。
本実施例においては、剥離層と絶縁層の間に金属酸化膜を形成し、当該金属酸化膜において物理的手段により、素子形成層２１０を剥離する方法を用いたがこれに限られない。基板に透光性を有する基板を用い、剥離層に水素を含む非晶質珪素層を用い、図９（Ｅ）の工程の後、基板側からのレーザ光を照射して非晶質珪素膜に含まれる水素を気化させて、基板と剥離層との間で剥離する方法を用いることができる。
また、図９（Ｅ）の工程の後、基板を機械的に研磨し除去する方法や、基板をＨＦ等の基板を溶解する溶液を用いて基板を除去する方法を用いることができる。この場合、剥離層を用いなくともよい。
また、図９（Ｅ）において、粘着部材２１５を層２１２に貼りあわせる前に、開口部２１４にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスを導入し、剥離層をフッ化ハロゲンガスでエッチングし除去した後、層２１２に粘着部材２１５を貼りあわせて、基板から素子形成層２１０を剥離する方法を用いることができる。
また、図９（Ｅ）において、粘着部材２１５を層２１２に貼りあわせる前に、開口部２１４にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスを導入し、剥離層の一部をフッ化ハロゲンガスでエッチングし除去した後、層２１２に粘着部材２１５を貼りあわせて、基板から素子形成層２１０を物理的手段により剥離する方法を用いることができる。
次に、図１０（Ｂ）に示すように、素子形成層の一部２２１の絶縁層２０３に、可撓性基板２２２を貼り付ける。次に、粘着部材２１５を素子形成層の一部２２１から剥す。ここでは、可撓性基板２２２として、キャスト法によりポリアニリンで形成されたフィルムを用いる。
次に、図１０（Ｃ）に示すように、可撓性基板２２２をダイシングフレーム２３２のＵＶシート２３１に貼り付ける。ＵＶシート２３１は粘着性を有するため、ＵＶシート２３１上に可撓性基板２２２が固定される。この後、導電層２１１にレーザ光を照射して、導電層２１１と導電層２０８の間の密着性を高めてもよい。
次に、図１０（Ｄ）に示すように、導電層２１１上に接続端子２３３を形成する。接続端子２３３を形成することで、後にアンテナとして機能する導電層との位置合わせ及び接着を容易に行うことが可能である。
次に、図１１（Ａ）に示すように、素子形成層の一部２２１を分断する。ここでは、素子形成層の一部２２１及び可撓性基板２２２にレーザ光２３４を照射して、図１１（Ｂ）に示すように、素子形成層の一部２２１を複数に分断する。レーザ光２３４は、レーザ光２１３に記載のレーザ光を適宜選択して適用することができる。ここでは、絶縁層２０３、２０５、２０６、及び層２１２、並びに可撓性基板２２２が吸収可能なレーザ光を選択することが好ましい。なお、ここでは、レーザカット法を用いて素子形成層の一部を複数に分断したが、この方法の代わりにダイシング法、スクライビング法等を適宜用いることができる。この結果、分断された素子形成層を薄膜集積回路２４２ａ、２４２ｂと示す。
次に、図１１（Ｃ）に示すように、ダイシングフレーム２３２のＵＶシートにＵＶ光を照射して、ＵＶシート２３１の粘着力を低下させた後、ＵＶシート２３１をエキスパンダ枠２４４で支持する。このとき、ＵＶシート２３１を伸ばしながらエキスパンダ枠２４４で支持することで、薄膜集積回路２４２ａ、２４２ｂの間に形成された溝２４１の幅を拡大することができる。なお、拡大された溝２４６は、後に薄膜集積回路２４２ａ、２４２ｂに貼りあわせられるアンテナ基板の大きさにあわせることが好ましい。
次に、図１２（Ａ）に示すように、アンテナとして機能する導電層２５２ａ、２５２ｂを有する可撓性基板２５６と、薄膜集積回路２４２ａ、２４２ｂとを異方性導電接着剤２５５ａ、２５５ｂを用いて貼りあわせる。なお、アンテナとして機能する導電層２５２ａ、２５２ｂを有する可撓性基板２５６には、導電層２５２ａ、２５２ｂの一部が露出するように、開口部が設けられている。このため、アンテナとして機能する導電層２５２ａ、２５２ｂと薄膜集積回路２４２ａ、２４２ｂの接続端子とが、異方性導電接着剤２５５ａ、２５５ｂに含まれる導電性粒子２５４ａ、２５４ｂとで接続されるように、位置合わせしながら貼りあわせる。
なお、本実施例では、導電層２５２ａ、２５２ｂ及び薄膜集積回路２４２ａ、２４２ｂの接続端子の接続を異方性導電接着剤２５５ａ、２５５ｂを用いたが、この代わりに異方性導電フィルムや半田バンプを用いたリフロー処理等の手法を用いてもよい。また、超音波接合により導電層２５２ａ、２５２ｂ及び薄膜集積回路２４２ａ、２４２ｂの接続端子を接続してもよい。
ここでは、アンテナとして機能する導電層２５２ａと薄膜集積回路２４２ａとが、異方性導電接着剤２５５ａ中の導電性粒子２５４ａによって接続され、アンテナとして機能する導電層２５２ｂと薄膜集積回路２４２ｂとが、異方性導電接着剤２５５ｂ中の導電性粒子２５４ｂによって接続される。
次に、図１２（Ｂ）に示すように、アンテナとして機能する導電層２５２ａ、２５２ｂと、薄膜集積回路２４２ａ、２４２ｂとが形成されない領域において、分断する。ここでは、絶縁層２５３及び可撓性基板２５６にレーザ光２６１を照射するレーザカット法により分断を行う。
以上の工程により、図１２（Ｃ）に示すように、非接触でデータの伝送が可能な半導体装置２６２ａ、２６２ｂを作製することができる。
なお、図１２（Ａ）において、アンテナとして機能する導電層２５２ａ、２５２ｂを有する可撓性基板２５６と、薄膜集積回路２４２ａ、２４２ｂとを異方性導電接着剤２５５ａ、２５５ｂを用いて貼りあわせた後、可撓性基板２５６と薄膜集積回路２４２ａ、２４２ｂとを封止するように可撓性基板を設け、図１２（Ｂ）のように、アンテナとして機能する導電層２５２ａ、２５２ｂと、薄膜集積回路２４２ａ、２４２ｂとが形成されない領域において、レーザ光２６１照射して、図１２（Ｄ）に示すような半導体装置２６４を作製してもよい。この場合、分断された可撓性基板２５６、２６３によって、薄膜集積回路が封止されるため、薄膜集積回路の劣化を抑制することが可能である。
以上の工程により、薄型化で軽量な半導体装置を歩留まり高く作製することが可能である。また、導電性ポリマーで形成される層を有するため、電波や電磁波の遮蔽を抑制しながら、静電気による半導体集積回路の破壊や誤作動を防止することが可能な半導体装置を作製することができる。
上記実施例の非接触でデータの伝送が可能な半導体装置の構成について、図１３を参照して説明する。
本実施例の半導体装置は、大別して、アンテナ部２００１、電源部２００２、ロジック部２００３から構成される。
アンテナ部２００１は、外部信号の受信とデータの送信を行うためのアンテナ２０１１からなる。また、半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
電源部２００２は、アンテナ２０１１を介して外部から受信した信号により電源を作る整流回路２０２１と、作りだした電源を保持するための保持容量２０２２および定電圧回路２０２３からなる。
ロジック部２００３は、受信した信号を復調する復調回路２０３１と、クロック信号を生成するクロック生成・補正回路２０３２と、各コード認識及び判定回路２０３３と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ２０３４と、符号化した信号を受信信号にのせるための変調回路２０３５と、読み出したデータを符号化する符号化回路２０３７と、データを保持するマスクＲＯＭ２０３８とを有する。なお、変調回路２０３５は変調用抵抗２０３６を有する。
各コード認識及び判定回路２０３３が認識・判定するコードは、フレーム終了信号（ＥＯＦ、ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、各コード認識及び判定回路２０３３は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能も含む。
上記実施例に示される非接触でデータの伝送が可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１４（Ａ）参照）、包装用容器類（包装紙やボトル等、図１４（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１４（Ｂ）参照）、乗物類（自転車等、図１４（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１４（Ｅ）、図１４（Ｆ）参照）等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
本実施例の半導体装置９２１０は、プリント基板への実装、表面への貼り付け、埋め込み等により、物品に固定される。例えば、本なら紙に貼り付け、有機樹脂からなるパッケージなら当該有機樹脂に貼り付けて、各物品に固定される。本実施例の半導体装置９２１０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本実施例の半導体装置９２１０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本実施例の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図及び上面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置の作製工程を示した断面図である。 本発明の半導体装置の作製工程を示した断面図である。 本発明の半導体装置の作製工程を示した断面図である。 本発明の半導体装置の作製工程を示した断面図である。 本発明の半導体装置を示した図である。 本発明の半導体装置の応用例を示した図である。 本発明に適応可能なアンテナの形状を示した上面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。 本発明の半導体装置を示した断面図である。

Claims (10)

  1. 半導体集積回路と、
    前記半導体集積回路に接続するアンテナとして機能する導電層と、
    前記半導体集積回路及び前記導電層を覆設する一または複数の基板と、
    を有し、
    前記基板の少なくとも一つは導電性ポリマーで形成されることを特徴とする半導体装置。
  2. 請求項１において、前記半導体集積回路及び前記導電層を覆設する一または複数の基板は、セルロース繊維及び導電性ポリマー繊維で形成されていることを特徴とする半導体装置。
  3. 半導体集積回路と、
    前記半導体集積回路に接続するアンテナとして機能する導電層と、
    前記半導体集積回路及び前記導電層を覆設する一または複数の基板と、
    前記半導体集積回路及び前記一または複数の基板を接着する接着剤と、
    を有し、
    前記接着剤は導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置。
  4. 半導体集積回路と、
    前記半導体集積回路に接続するアンテナとして機能する導電層と、
    前記半導体集積回路を覆う層と
    を有し、
    前記半導体集積回路を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置。
  5. 半導体集積回路と、
    前記半導体集積回路に接続するアンテナとして機能する導電層と、
    前記半導体集積回路及びアンテナとして機能する導電層を覆う層と
    を有し、
    前記半導体集積回路及びアンテナとして機能する導電層を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置。
  6. 半導体集積回路と、前記半導体集積回路に接続する接続端子と、
    前記半導体集積回路上に形成されると共に、前記接続端子の一部を覆う層と、
    アンテナとして機能する導電層が形成される基板と、
    前記基板及び前記半導体集積回路を接着すると共に、前記接続端子及び前記アンテナとして機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、
    を有し、
    前記接続端子の一部を覆う層は導電性ポリマーで形成されることを特徴とする半導体装置。
  7. 請求項６において、前記接続端子は複数あり、前記接続端子の一部を覆う層は分断されており、前記分断された接続端子の一部を覆う層は、２つ以上の前記接続端子に接しないことを特徴とする半導体装置。
  8. 半導体集積回路と、前記半導体集積回路に接続する接続端子と、
    アンテナとして機能する導電層が形成される基板と、
    前記アンテナとして機能する導電層の一部を覆う層と、
    前記基板及び前記半導体集積回路を接着すると共に、前記接続端子及び前記アンテナと
    して機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、
    を有し、
    前記アンテナとして機能する導電層の一部を覆う層は、導電性ポリマーで形成されることを特徴とする半導体装置。
  9. 半導体集積回路と、前記半導体集積回路に接続する接続端子と、
    アンテナとして機能する導電層が形成される基板と、
    前記基板及び前記半導体集積回路を接着すると共に、前記接続端子及び前記アンテナと
    して機能する導電層を電気的に接続する導電性粒子を含む異方性導電接着剤と、
    を有し、
    前記異方性導電接着剤は、導電性ポリマーを有する組成物で形成されることを特徴とする半導体装置。
  10. 請求項１乃至９のいずれか一項において、前記導電性ポリマーの体積抵抗率は１０−３Ω・ｃｍ以上１０１２Ω・ｃｍ以下であることを特徴とする半導体装置。
JP2007019143A 2006-02-08 2007-01-30 半導体装置 Withdrawn JP2007241999A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007019143A JP2007241999A (ja) 2006-02-08 2007-01-30 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006031720 2006-02-08
JP2007019143A JP2007241999A (ja) 2006-02-08 2007-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2007241999A true JP2007241999A (ja) 2007-09-20
JP2007241999A5 JP2007241999A5 (ja) 2010-03-11

Family

ID=38587424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007019143A Withdrawn JP2007241999A (ja) 2006-02-08 2007-01-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2007241999A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283793A (ja) * 2008-05-23 2009-12-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2009283777A (ja) * 2008-05-23 2009-12-03 Semiconductor Energy Lab Co Ltd 半導体装置
EP2131394A1 (en) 2008-06-06 2009-12-09 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP2010016362A (ja) * 2008-06-06 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010109351A (ja) * 2008-10-01 2010-05-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR101022493B1 (ko) * 2008-11-28 2011-03-16 고려대학교 산학협력단 Ｃｎｔ 박막트랜지스터 및 이를 적용하는 디스플레이
US8148818B2 (en) 2008-05-23 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8169588B2 (en) 2008-07-10 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8237248B2 (en) 2008-05-23 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8264144B2 (en) 2008-07-10 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
US8384209B2 (en) 2008-05-12 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013150014A (ja) * 2013-05-07 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置
US8552498B2 (en) 2008-09-19 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8609464B2 (en) 2008-06-06 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Method for shielding semiconductor device
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0874193A (ja) * 1994-09-05 1996-03-19 Achilles Corp 導電紙
JPH10109483A (ja) * 1996-10-04 1998-04-28 Hokuetsu Paper Mills Ltd Ｉｃカード
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH11185523A (ja) * 1997-12-22 1999-07-09 Mitsubishi Rayon Co Ltd 導電性被覆用水性樹脂組成物
JP2000006523A (ja) * 1998-06-24 2000-01-11 Dainippon Printing Co Ltd 熱転写シート及びそれを用いたｉｃカード
JP2000299411A (ja) * 1999-02-10 2000-10-24 Hitachi Maxell Ltd チップ実装体及びその製造方法
JP2002517870A (ja) * 1998-06-09 2002-06-18 モトローラ・インコーポレイテッド 製品一体型のアンテナを有する無線周波数識別タグ
JP2002319006A (ja) * 2001-04-19 2002-10-31 Tokushu Paper Mfg Co Ltd 偽造防止用スレッド、それを用いた偽造防止用シート状物および偽造防止用シート状物の製造方法
JP2003099744A (ja) * 2001-09-25 2003-04-04 Nec Tokin Corp Ｉｃモジュール及びｉｃカード
JP2003283120A (ja) * 2002-03-25 2003-10-03 Toppan Forms Co Ltd 導電接続部同士の接続方法
JP2004532313A (ja) * 2001-04-06 2004-10-21 キャボット　コーポレイション 導電性ポリマー組成物及びそれを含有する製品
WO2005044451A1 (en) * 2003-10-29 2005-05-19 Conductive Inkjet Technology Limited Electrical connection of components
JP2005174220A (ja) * 2003-12-15 2005-06-30 Konica Minolta Photo Imaging Inc Ｉｃカード及びｉｃカードの製造方法
JP2005183741A (ja) * 2003-12-19 2005-07-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005252242A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法、及び素子基板
JP2005268271A (ja) * 2004-03-16 2005-09-29 Shimadzu Corp 光または放射線用二次元検出器
JP2005531809A (ja) * 2002-06-28 2005-10-20 アップルトン　ペーパーズ　インコーポレイテッド 感熱式画像形成紙積層体

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0874193A (ja) * 1994-09-05 1996-03-19 Achilles Corp 導電紙
JPH10109483A (ja) * 1996-10-04 1998-04-28 Hokuetsu Paper Mills Ltd Ｉｃカード
JPH10198778A (ja) * 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH11185523A (ja) * 1997-12-22 1999-07-09 Mitsubishi Rayon Co Ltd 導電性被覆用水性樹脂組成物
JP2002517870A (ja) * 1998-06-09 2002-06-18 モトローラ・インコーポレイテッド 製品一体型のアンテナを有する無線周波数識別タグ
JP2000006523A (ja) * 1998-06-24 2000-01-11 Dainippon Printing Co Ltd 熱転写シート及びそれを用いたｉｃカード
JP2000299411A (ja) * 1999-02-10 2000-10-24 Hitachi Maxell Ltd チップ実装体及びその製造方法
JP2004532313A (ja) * 2001-04-06 2004-10-21 キャボット　コーポレイション 導電性ポリマー組成物及びそれを含有する製品
JP2002319006A (ja) * 2001-04-19 2002-10-31 Tokushu Paper Mfg Co Ltd 偽造防止用スレッド、それを用いた偽造防止用シート状物および偽造防止用シート状物の製造方法
JP2003099744A (ja) * 2001-09-25 2003-04-04 Nec Tokin Corp Ｉｃモジュール及びｉｃカード
JP2003283120A (ja) * 2002-03-25 2003-10-03 Toppan Forms Co Ltd 導電接続部同士の接続方法
JP2005531809A (ja) * 2002-06-28 2005-10-20 アップルトン　ペーパーズ　インコーポレイテッド 感熱式画像形成紙積層体
WO2005044451A1 (en) * 2003-10-29 2005-05-19 Conductive Inkjet Technology Limited Electrical connection of components
JP2005174220A (ja) * 2003-12-15 2005-06-30 Konica Minolta Photo Imaging Inc Ｉｃカード及びｉｃカードの製造方法
JP2005183741A (ja) * 2003-12-19 2005-07-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005252242A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 薄膜集積回路の作製方法、及び素子基板
JP2005268271A (ja) * 2004-03-16 2005-09-29 Shimadzu Corp 光または放射線用二次元検出器

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048277B2 (en) 2008-05-12 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8384209B2 (en) 2008-05-12 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8148818B2 (en) 2008-05-23 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009283777A (ja) * 2008-05-23 2009-12-03 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009283793A (ja) * 2008-05-23 2009-12-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8237248B2 (en) 2008-05-23 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013251555A (ja) * 2008-06-06 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8420409B2 (en) 2008-06-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489534B (zh) * 2008-06-06 2015-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
EP2131394A1 (en) 2008-06-06 2009-12-09 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US7888163B2 (en) 2008-06-06 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8609464B2 (en) 2008-06-06 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Method for shielding semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010016362A (ja) * 2008-06-06 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US11101407B2 (en) 2008-07-10 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device
US10079330B2 (en) 2008-07-10 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device having an embedded pixel electrode
US8169588B2 (en) 2008-07-10 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US11908976B2 (en) 2008-07-10 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US8264144B2 (en) 2008-07-10 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin
US11557697B2 (en) 2008-07-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Flexible light emitting device comprising a polyimide resin
US10205062B2 (en) 2008-07-10 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device
US8860306B2 (en) 2008-07-10 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Display device having a fibrous encapsulating structure
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
JP2010097601A (ja) * 2008-09-18 2010-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
US9177978B2 (en) 2008-09-18 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11127732B2 (en) 2008-09-18 2021-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014103410A (ja) * 2008-09-18 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017005257A (ja) * 2008-09-18 2017-01-05 株式会社半導体エネルギー研究所 半導体装置
JP2018037099A (ja) * 2008-09-18 2018-03-08 株式会社半導体エネルギー研究所 半導体装置
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10020296B2 (en) 2008-09-18 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015144292A (ja) * 2008-09-18 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
US8552498B2 (en) 2008-09-19 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8957423B2 (en) 2008-09-19 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803298B2 (en) 2008-09-25 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8143708B2 (en) 2008-09-25 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010103502A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8102034B2 (en) 2008-09-25 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2016076226A (ja) * 2008-09-25 2016-05-12 株式会社半導体エネルギー研究所 半導体装置
TWI452675B (zh) * 2008-09-25 2014-09-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI508261B (zh) * 2008-09-25 2015-11-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010109351A (ja) * 2008-10-01 2010-05-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9196593B2 (en) 2008-10-01 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101022493B1 (ko) * 2008-11-28 2011-03-16 고려대학교 산학협력단 Ｃｎｔ 박막트랜지스터 및 이를 적용하는 디스플레이
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지
JP2013150014A (ja) * 2013-05-07 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
KR101402104B1 (ko) 반도체장치
JP2007241999A (ja) 半導体装置
US8201329B2 (en) Apparatus and method for manufacturing semiconductor device
US8546210B2 (en) Semiconductor device and method for manufacturing the same
US8030178B2 (en) Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
CN101083216B (zh) 粘合方法以及粘合装置
EP1976001A2 (en) Method for manufacturing semiconductor device
KR20120102819A (ko) 반도체 디바이스 및 이의 제작 방법
US20080096366A1 (en) Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
KR20110081983A (ko) 반도체 장치
CN101740584A (zh) 半导体器件的制造方法以及半导体器件和电子装置
JP5108381B2 (ja) 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP4731919B2 (ja) フィルム状物品
JP4912900B2 (ja) 半導体装置の作製方法
JP4864649B2 (ja) 機能性を有する層、及びそれを有する可撓性基板の形成方法、並びに半導体装置の作製方法
KR101298950B1 (ko) 반도체 장치
JP4749102B2 (ja) 半導体装置の作製方法
JP4845623B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120911