JP2007258751A - 半導体装置 - Google Patents

Abstract

【課題】実装高さ縮小および実装面積縮小及び軽量化を満足する積層型の半導体装置を高性能、かつ既存の製造ラインで低コストに実現する。
【解決手段】絶縁性樹脂からなる封止体４と、半導体チップを支持するタブ１ｅと、前記封止体の実装面に一面を露出する複数のリード１ａと、前記封止体内に位置し、回路形成面である第１主面およびその反対側の第１裏面を有し、前記タブの一面に支持される第１半導体チップ２と、前記第１半導体チップの第１主面に形成された複数の第1電極パッド２ａと、前記電極パッドと前記リードとを電気的に接続するワイヤ５、回路形成面である第２主面およびその反対側の第２裏面を有し、前記第１半導体チップの第１主面に積層搭載された第２半導体チップ３と、前記第１半導体チップの複数の第1電極パッドと前記リード、前記第２半導体チップの第２主面に形成された複数の第２電極パッドと前記リードとをそれぞれ電気的に接続するワイヤ５とを含み、前記タブは枠状に形成されている絶縁性樹脂からなる半導体装置。
【選択図】図１

Description

本発明は、樹脂封止型半導体製造技術に関し、特に、複数のＬＳＩチップを１つのパッケージに納めたマルチチップパッケージのように高密度実装に適した半導体装置に適用して有効な技術に関する。

近年、半導体パッケージの小型化の要求の中で、複数のＬＳＩチップを１つのパッケージに納めた所謂マルチチップパッケージ（以下ＭＣＰ）、あるいはシステムインパッケージと称される半導体装置が要求されている。このようなＭＣＰの構造の一例としては、ＬＳＩチップを例えば２段に積層し、これを樹脂モールドしてパッケージとしたスタック構造が知られている。スタック構造のＭＣＰの具体例としては、パッケージ内部でＬＳＩチップが積層されたＱＦＰ（Quad Flat leaded Package）タイプのＭＣＰが、例えば特開２００１―２６７４８８号公報（特許文献１）等に記載されている。このタイプのＭＣＰは、積層された複数のＬＳＩチップと、ＬＳＩチップの電極パッドと外部導出リードとを電気的に接続した複数のワイヤと、複数のインナーリードが樹脂モールドされて樹脂封止体が形成されており、樹脂封止体の側面からアウターリードが導出している。実装基板へはこのアウターリードによって実装される。また、他のＭＣＰのタイプとしては、特開平１１―２０４７２０号公報（特許文献２）に記載のように、エポキシあるいはポリイミドからなる配線基板に複数のＬＳＩチップを積層させ、それぞれのＬＳＩチップの電極パッドと配線基板上の電極とをワイヤボンディングまたはフェイスダウンボンディングにより電気的接続をし、配線基板上のそれぞれのＬＳＩチップ及び電気的接続部分を樹脂によりモールドされた所謂ＣＳＰ（Chip Size Package）タイプのＭＣＰが知られている。
特開２００１―２６７４８８号公報 特開平１１―２０４７２０号公報

上記ＱＦＰタイプのＭＣＰは、その構造上、樹脂封止体の側面からアウターリードが導出し、また、タブの上下に樹脂封止体が存在しているため、その実装面積、実装高さが大きくなり、昨今の携帯電話やモバイルパソコンのような携帯機器に内蔵される実装基板に対する実装には適していない。また、ＣＳＰタイプのＭＣＰに関しては、実装面積が小さく携帯機器用の実装基板への実装に適している。しかし比較的多機能で外部接続ピン数が大きい場合は有利であるが、組立材料として絶縁性基板（エポキシやポリイミド等の樹脂基板又はフィルム）や半田等からなるボール状の実装用外部端子等を用いており、材料費が高価である、専用の製造設備が必要である、工程が多くなる等の面から外部接続ピン数が小さい場合は割高となる問題点が有る。また、ボール状の実装用外部端子を用いているため、その高さ分はどうしても高くなってしまい、実装高さ低減には限界がある。更に、ＬＳＩチップを積層するにあたって、チップサイズや電極パッド配置の制限があり、既存のＬＳＩチップを流用し難いこと、さらに積層された２つのＬＳＩチップ間の互いの電極パッドを中継することが困難なため、リードの引き回しが制限されるという問題が有る。

本発明者は上記問題点を効果的に解決すべく鋭意検討した。そこで本発明の目的は、実装面積及び実装高さが非常に小さく、既存の製造ラインで低コストに製造可能なマルチチップ型の半導体装置およびその製造方法を提供することにある。

本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば以下のとおりである。

（１）本発明の半導体装置は、絶縁性樹脂からなる封止体と、半導体チップを支持するタブと、前記封止体の実装面に一面を露出する複数のリードと、前記封止体内に位置し、回路形成面である第１主面およびその反対側の第１裏面を有し、前記タブの一面に支持される第１半導体チップと、前記第１半導体チップの第１主面に形成された複数の第1電極パッドと、前記電極パッドと前記リードとを電気的に接続するワイヤと、回路形成面である第２主面およびその反対側の第２裏面を有し、前記第１半導体チップの第１主面に積層搭載された第２半導体チップと、前記第１半導体チップの複数の第1電極パッドと前記リード、前記第２半導体チップの第２主面に形成された複数の第２電極パッドと前記リードとをそれぞれ電気的に接続するワイヤとを含み、前記タブは枠状に形成されているものである。

また、本発明の半導体装置は、絶縁性樹脂からなる封止体と、半導体チップが搭載されるタブと、前記封止体の実装面に一面を露出する複数のリードと、前記封止体内に位置し、回路形成面である第１の面およびその反対側の第２の面を有し、前記タブの一面に接着剤を介して第２の面で支持される第１の半導体チップと、前記第１の半導体チップの第１の面の周縁部に形成された複数の電極パッドと、前記電極パッドと前記リードとを電気的に接続する導電性のワイヤと、回路形成面である第１の面およびその反対側の第２の面を有し前記第１の半導体チップの第１の面に第２の面を向けて積層搭載された第２の半導体チップと、前記第２の半導体チップの第１の面に形成された複数の電極パッドと、前記第２の半導体チップの電極パッドと前記リードとを電気的に接続する導電性のワイヤを有するものである。

前記第２の半導体チップは、前記第１の半導体チップの電極パッドよりも内側に配置している。前記第２の半導体チップの電極パッドにはバンプが形成され、前記ワイヤの一方は前記リードまたは前記第１の半導体チップの電極パッドと接続され、他方は前記バンプを介して接続されている。前記第１の半導体チップ側の複数の電極パッドのうちのいくつかは、前記ワイヤにより前記タブと電気的に接続されているものである。

（２）絶縁性樹脂からなる封止体と、半導体チップを支持するタブと、前記封止体の実装面に一面を露出する複数のリードと、前記封止体内に位置し、回路形成面である第１の面およびその反対側の第２の面を有し、前記タブの一面に接着剤を介して支持される第１の半導体チップと、前記第１の半導体チップの第１の面の周縁部に形成された複数の電極パッドと、前記電極パッドと前記リードとを電気的に接続する導電性のワイヤと、回路形成面である第１の面およびその反対側の第２の面を有し前記第１の半導体チップの第１の面に積層搭載された第２の半導体チップと、前記第２の半導体チップの第１の面に形成された複数の電極パッドと前記リードとを電気的に接続する導電性のワイヤを有するものである。

前記タブは枠状に形成されており、前記第１の半導体チップは、その第１の面の電極パッドよりも内側で前記タブの一面と接着しており、前記第２の半導体チップは前記枠状のタブの開口部の内側に配置している。前記第１の半導体チップと前記第２の半導体チップは、それぞれの第１の面に形成された電極パッドのいくつかが前記導電性のワイヤにより互いに接続、または、前記枠状のタブに前記導電性のワイヤにより接続されているものである。

（３）絶縁性樹脂からなる封止体と、第１の面およびその反対側の第２の面を有し半導体チップを支持するタブと、前記封止体の実装面に一面を露出する複数のリードと、前記封止体内に位置し、回路形成面である第１の面およびその反対側の第２の面を有し、前記タブの一面に接着剤を介して支持される第１の半導体チップと、前記第１の半導体チップの第１の面の周縁部に形成された複数の電極パッドと前記リードとを電気的に接続する導電性のワイヤとを有する半導体装置であって、回路形成面である第１の面およびその反対側の第２の面を有する第２の半導体チップを有し、前記第２の半導体チップの第２の面は前記タブの第１の面に接着されており、前記第２の半導体チップの第１の面に形成された複数の電極パッドと前記リードとが導電性のワイヤにより電気的に接続され、前記第１の半導体チップは、前記タブの第２の面と接着しており、前記タブおよび前記第２の半導体チップは第１の半導体チップの第１の面の電極パッドよりも内側に有るものである。

前記第１の半導体チップと前記第２の半導体チップは、それぞれの第１の面に形成された電極パッドのいくつかが前記導電性のワイヤにより互いに接続、または前記タブに前記導電性のワイヤにより接続されているものである。

１つのパッケージの中にチップを積層して搭載するマルチチップパッケージ型半導体装置において、リードフレームを用いたノンリード型のパッケージの形態を採用することで、実装高さ縮小および実装面積縮小、軽量化が可能となり、さらに、従来設備を活用するため、低コストで実現することができる。また、ＬＳＩチップを積層するにあたって、チップサイズや電極パッド配置の制限が少なく、既存のＬＳＩチップを流用し組み合わせて使用できる。さらに積層された２つのＬＳＩチップ間の電気的接続において、タブあるいはＬＳＩチップの電極パッドを，内部で中継端子代わりに利用でき，リード引き回し時の汎用性が向上する。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の構造を示す平面図、図３は図１に示す半導体装置の構造を示す底面図（実装面）、図４は図１に示す半導体装置の組立に用いられるリードフレームの構造の一例を示す平面図、図５は図４に示すリードフレームの構造の一例を示す断面図、図６は図１に示す半導体装置の組立における第１の半導体チップのダイボンディング後の構造の一例を示す断面図、図７は図１に示す半導体装置の組立における第２の半導体チップのダイボンディング後の構造の一例を示す断面図、図８は図１に示す半導体装置の組立におけるワイヤボンディング後の構造の一例を示す断面図、図９は図１に示す半導体装置の組立におけるモールド状態の構造の一例を示す断面図、図１０は図１に示す半導体装置の組立における外装めっき状態の構造の一例を示す断面図、図１１は図１に示す半導体装置の組立におけるダイシング状態の構造の一例を示す断面図、図１2は図１に示す半導体装置の組立におけるダイシング後の構造の一例を示す断面図、図１3は図１に示す半導体装置の実装における基板実装後の構造の一例を示す断面図である。

図１〜図3に示す半導体装置は、樹脂封止型で、かつリードフレームを用いた面実装型の半導体パッケージであり、本実施の形態1ではこの半導体装置の一例として、タブ露出型の半導体装置６を取上げて説明する。

半導体装置６は、図1に示すように、第1の半導体チップ2は、タブ1e（チップ搭載部）上に例えば、銀ペーストや接着フィルムのような導電性ダイボンド材8ａを介して、回路形成面である第1の面と反対側の第２の面で接着、支持され、その第1の面には第2の半導体チップ3が、例えば、シリコーンゴムや絶縁シート等の絶縁性ダイボンド材8ｂを介して、第２の面で積層搭載されており、金線のような導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数のリード1ａとがそれぞれ結線されている。

この際、第２の半導体チップ３周縁部の電極パッドは、第１の半導体チップ２周縁部の電極パッドの内側に有るため、導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数のリード1ａの結線が容易にできる。

第２の半導体チップ３の複数電極パッド３ａには、予め金等からなるバンプ３bを例えばワイヤバンプを形成する要領で形成しておき、ワイヤボンディングはリード１ａ側、或いは第１の半導体チップ２側を先にワイヤー５に形成した金ボール（先端）を用いてボンディングし（以下ファーストボンディング）、その後、バンプ３bにワイヤー５のテール（末端）をボンディング（以下セカンドボンディング）することによりバンプ３b上のワイヤ５の角度がほぼ水平になるため、ワイヤの高さを低く抑えることができ、半導体チップを積層した場合でも半導体装置６の薄型化を図ることができる。

第１の半導体チップ２の電極パッド２ａ側はファーストボンディング、リード１ｄ側はセカンドボンディングにより接続されており、更に第１の半導体チップ２とタブ１ｅも同様にワイヤボンディングされており、タブ１ｅ及びタブ吊りリード１ｇとが実装面４ａから露出したタブ露出構造のものである。

また、封止樹脂部４を形成する樹脂は、例えば、熱硬化性のエポキシ樹脂等である。

なお、半導体装置６は、ひとつの封止樹脂体に複数の装置領域が封止され、その半導体封止樹脂部を装置領域ごとにダイシングにより切断、個片化される方法（一括モールド）により組立てられたものである。

次に、本実施の形態１の半導体装置６の製造方法について説明する。

まず、図４に示すような第１の枠部である外枠部１ｈと、外枠部１ｈの内側に形成された第２の枠部である内枠部１ｊと、内枠部１ｊの内側に形成された複数の装置領域であるデバイス領域１ｋと、複数のデバイス領域１ｋのそれぞれに形成された複数の電極部分であるリード１ａと、複数のデバイス領域１ｋのそれぞれに形成された複数のチップ搭載部であるタブ１ｅとを有するリードフレーム１を準備する。

次に、図６に示すように、リードフレーム１の複数のデバイス領域１ｋのそれぞれのタブ１ｅ上に、それぞれが複数の電極パッド２ａを有する複数の第１の半導体チップ２を、銀ペーストや接着フィルムのような導電性ダイボンド材８ａを介してその回路形成面である第1の面と反対側の第２の面で接着、支持する（ダイボンディング）。

次に、図７に示すようにシリコーンゴムや絶縁シート等の絶縁性ダイボンド材８bを介して第２の半導体チップ３を第１の半導体チップ２の第1の面に、その回路形成面である第1の面と反対側の第２の面で接着、支持する。

次に、図８に示すように、金線等の導電性ワイヤ５により、第１の半導体チップ２の複数の電極パッド２ａと複数のリードフレーム1ｄ、或いはタブ１ｅとを、或いは第２の半導体チップ３のいくつかの電極パッド３ａとを接続する。更に、第２の半導体チップ３の複数の電極パッド３ａと複数のリードフレーム1ｄとを、或いはタブ１ｅとを接続する（ワイヤボンディング）。この場合、第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておく。ワイヤボンディングはリード側１ａ、或いは第１の半導体チップ２側をファーストボンディング、バンプ側をセカンドボンディングとし、セカンドボンディングはバンプに対して行う。

次に、図９に示すように、複数の第１の半導体チップ２、複数の第２の半導体チップ３、複数のワイヤ５、およびリードフレーム１のリード１aやタブ１eの一部をモールド金型１０で覆い、このキャビティ１０cに封止樹脂を充填させる一括モールドを行う。これによって、図１０に示すように、封止樹脂部４が形成される。

なお、この場合一括モールドではなく、デバイス領域毎に個別のキャビティで封止する方法も勿論可能である。

その後、図１０に示すように、封止樹脂部４の実装面４aに露出した各リード１aの外部接続用端子部１bの表面とタブ１eの表面とに半田によるメッキ膜7を例えば電解メッキ法で形成する。

その後、図１１に示すダイシングブレード９を用いたダイシングによって、各デバイス領域毎に、封止樹脂部４とリードフレーム１を一緒に切断して図１２に示すような個片化を行う。デバイス領域毎に個別のキャビティで封止したものについては、切断刃により個片化する。

図１３は個片化により完成した半導体装置６の実装基板１１への実装状態の構造を示す一例である。実装基板１１の一面には、前記半導体装置６の外部接続端子となるリード１ｂやタブ１ｅおよびタブ吊りリード１ｇに対応して、電極（ランド）１１ａが設けられている。そして、これらランド１１ａ上に半導体装置６の外部接続端子となるリード１ｂやタブ１ｅおよびタブ吊りリード１ｇが重ねられ、かつ半田等による接合材１２を介して電気的に接続されている。

本実施形態１においては、信頼性を考慮して、タブ表面とパッケージを形成する樹脂（レジン）との接触面積を広くするために、タブ表面はパッケージ内に存在する構成としている。また、放熱性を考慮して、半導体チップで発生する熱を広い面積に亘って伝えるため、タブはチップより大きくし、実装面側に露出する構成としている。

（実施の形態２）
図１４は本発明の実施の形態２の半導体装置の構造の一例を示す断面図、図１５は図１４に示す半導体装置の構造を示す平面図、図１６は図１４に示す半導体装置の構造を示す底面図（実装面）、図１７は図１４に示す半導体装置の組立に用いられるリードフレームの構造の一例を示す平面図、図１８は図１７に示すリードフレームの構造の一例を示す断面図、図１９は図１４に示す半導体装置の組立における第１の半導体チップのダイボンディング後の構造の一例を示す断面図、図２０は図１４に示す半導体装置の組立における第２の半導体チップのダイボンディング後の構造の一例を示す断面図、図２１は図１４に示す半導体装置の組立におけるワイヤボンディング後の構造の一例を示す断面図、図２２は図１４に示す半導体装置の組立におけるモールド状態の構造の一例を示す断面図、図２３は図１４に示す半導体装置の組立における外装めっき状態の構造の一例を示す断面図、図２４は図１４に示す半導体装置の組立におけるリード切断状態の構造の一例を示す断面図、図２５は図１４に示す半導体装置の組立におけるリード切断後の構造の一例を示す断面図、図２６は図１４に示す半導体装置の実装における基板実装後の構造の一例を示す断面図である。

図１４〜図１６に示す半導体装置は、樹脂封止型で、かつリードフレームを用いた面実装型の半導体パッケージであり、本実施の形態２ではこの半導体装置の一例として、タブ内蔵型の半導体装置６を取上げて説明する。

半導体装置６は、図1４に示すように、タブ1e（チップ搭載部）上に第1の半導体チップ2が、例えば、銀ペーストや接着フィルムのような導電性ダイボンド材8ａを介してその回路形成面である第1の面と反対側の第２の面で接着、支持され、その第1の面には第2の半導体チップ3が、例えば、シリコーンゴムや絶縁シート等の絶縁性ダイボンド材8ｂを介して積層搭載されており、金線等の導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数の複数のリード1ａとがそれぞれ結線されている。

この際、第２の半導体チップ３周縁部の電極パッドは、第１の半導体チップ２周縁部の電極パッドの内側に有るため、導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数の複数のリード1ａの結線が容易にできる。

第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておき、ワイヤボンディングはリード１ａ側、或いは第１の半導体チップ２側を先にワイヤー５に形成した金ボール（先端）を用いてボンディングし（以下ファーストボンディング）、その後、バンプ３bにワイヤー５のテール（末端）をボンディング（以下セカンドボンディング）することによりバンプ３b上のワイヤ５の角度がほぼ水平になるため、ワイヤの高さを低く抑えることができ、半導体チップを積層した場合でも半導体装置６の薄型化を図ることができる。

第１の半導体チップ２側はファーストボンディング、リード側１ｄはセカンドボンディングにより接続されており、更に第１の半導体チップ２とタブ吊りリード１ｇも同様にワイヤボンディングされており、タブ吊りリード１ｇの一部が底面から露出しており、タブ１ｅは封止樹脂部４に内蔵されている。

また、封止樹脂部４を形成する樹脂は、例えば、熱硬化性のエポキシ樹脂等である。

次に、本実施の形態２の半導体装置６の製造方法について説明する。

図１７に示すリードフレーム１の準備から、図２０に示すダイボンディング工程までの製造方法は実施の形態１と同様のため省略する。ただし、ここで示すリードフレーム１は図１８に示すように、タブ１ｅは他のリードフレーム面よりも0.1ｍｍ〜0.3ｍｍ程度上がっている。

次に、図２１に示すように、金線等の導電性ワイヤ５により、第１の半導体チップ２の複数の電極パッド２ａと複数のリード1ａ、或いは図１５に示したタブ吊りリード１ｇとを、或いは第２の半導体チップ３のいくつかの電極パッド３ａとを接続する。更に、第２の半導体チップ３の複数の電極パッド３ａと複数のリードフレーム1ｄとを接続する。この場合、第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておく。ワイヤボンディングはリード１ａ側、或いは第１の半導体チップ２側をファーストボンディング、バンプ３ｂ側をセカンドボンディングとし、セカンドボンディングはバンプ３ｂに対して行う。

次に、図２２に示すように、複数の第１の半導体チップ２、複数の第２の半導体チップ３、複数のワイヤ５、およびリードフレーム１のリード１aやタブ１eをモールド金型１０で覆い、このキャビティ１０cに封止樹脂を充填させるモールドを行う。これによって、図２３に示すように、樹脂封止体４が形成される。

ここでのモールド金型１０は、図２２に示すように、複数の装置領域であるデバイス領域１ｋ毎にキャビティが分割された形状をしており、実施の形態１の一括モールドとは異なる。

次に、図２３に示すように、樹脂封止体４の裏面４aに露出した各リード１aの外部接続用端子部１bの表面に半田によるメッキ膜7を例えば電解メッキ法で形成する。

次に、図２４に示すように、複数の装置領域であるデバイス領域１ｋ以外のリードフレーム１を切断刃１３により切断して図２５に示すような個片化を行う。

図２６は個片化により完成した半導体装置６の実装基板１１への実装状態の構造を示す一例である。実装基板１１の一面には、前記半導体装置６の外部接続端子となるリード１ｂやタブ吊りリード１ｇに対応して、ランド（最上層配線）１１ａが設けられている。そして、これらランド１１ａ上に半導体装置６の外部接続端子となるリード１ｂやタブ吊りリード１ｇが重ねられ、かつ半田等による接合材１２を介して電気的に接続されている。

本実施形態２においては、信頼性を考慮して、タブ裏面はパッケージ内に存在する構成としている。また、信頼性および搭載チップサイズの汎用性を考慮して、タブはチップより小さくした。このため、半導体装置６の外部接続端子となるリード１ｂやタブ吊りリード１ｇの一部を除いた領域は封止樹脂で覆われている。

これにより、図２６に示すように、半導体装置６を実装する実装基板１１において、外部接続端子となるリード１ｂやタブ吊りリード１ｇの一部を除いた領域の下の領域にも最上層配線１１ａ（実装用ランドと同層の配線）を形成することができ、実装性の向上を図ることができる。

つまり、実施の形態１で説明した半導体装置６の場合、実装基板１１においてタブ１ｅの下に最上層配線１１ａ（特に信号配線）を配置すると、タブ１ｅを介して第１の半導体チップ２が配線からのノイズを拾ってしまうため、タブ１ｅの下に実装基板１１の最上層配線１１ａを配置するのが困難である。

したがって、本実施の形態２の半導体装置６によれば、タブ１ｅの裏面（実装面側）に絶縁性の封止樹脂が存在するため、タブ１ｅの裏面の絶縁を確保でき、実装基板１１の最上層配線１１ａからのノイズの影響を軽減できる。これにより、図２６に示すように、第１の半導体チップ２およびタブ１ｅの直下でも実装基板１１に信号配線等の最上層配線１１ａを配置することができる。

その結果、実装基板１１において配線密度を高めることができ、実装基板１１の小型化を図ることができる。ここで実装基板１１には、内部配線１１ｂが形成され、この内部配線１１ｂはビアホール配線１１ｃを介して最上層配線１１ａと接続されており、さらに、半田１２を介して半導体装置６のリード１ａが最上層配線１１ａと接続されている。また、最上層配線１１ａは、ソルダレジスト膜１１ｄによってその一部が覆われている。

（実施の形態３）
図２７は本発明の実施の形態３の半導体装置の構造の一例を示す断面図、図２８は図２７に示す半導体装置６の構造を示す平面図である。

図２７〜図２８に示す半導体装置は、樹脂封止型で、かつリードフレームを用いた面実装型の半導体パッケージであり、本実施の形態３ではこの半導体装置の一例として、半導体装置６を取上げて説明する。

半導体装置６は、図２７に示すように、第1の半導体チップ2は、枠状のタブ１e（チップ搭載部）の一面に例えば、シリコーンゴムや絶縁シート等を介して回路形成面である第1の面で支持され、その第1の面に第2の半導体チップ3が、例えば、シリコーンゴムや絶縁シート等の絶縁性ダイボンド材8ｂを介して第1の面と反対側の第２の面で積層搭載されており、金線等の導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数のリード1ａとがそれぞれ結線されている。

この際、第２の半導体チップ３は、枠状のタブ１eの開口部に配置させる。さらに、第１の半導体チップ２の電極パッドは枠状のタブ１eの外側に配置させるため、導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数のリード1ａおよび枠状のタブ１eの結線が容易にできる。

第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておき、ワイヤボンディングはリード１ａ側、或いは第１の半導体チップ２側を先にワイヤー５に形成した金ボール（先端）を用いてボンディングし（以下ファーストボンディング）、その後、バンプ３bにワイヤー５のテール（末端）をボンディング（以下セカンドボンディング）することによりバンプ３b上のワイヤ５の角度がほぼ水平になるため、ワイヤの高さを低く抑えることができ、半導体チップを積層した場合でも半導体装置６の薄型化を図ることができる。

第１の半導体チップ２側はファーストボンディング、リード１ａ側はセカンドボンディングにより接続されており、更に第１の半導体チップ２とタブ吊りリード１ｇも同様にワイヤボンディングされており、タブ吊りリード１ｇの一部が実装面から露出しており、タブ１ｅは樹脂封止体４に内蔵されている。

なお、本実施の形態３は、枠状のタブ１eの一面に第1の半導体チップ2を配置し、第２の半導体チップ３を枠状のタブ１eの開口部に配置するため、それぞれの半導体チップ搭載後の高さにおいて、タブ１eの厚みに影響を受けることなく、半導体装置６の薄型化を図ることができる。

次に、本実施の形態３の半導体装置６の製造方法について説明する。

基本的な製造方法は実施の形態２と同様であるが、以下の点が異なる。

ここで使用するリードフレームは、実施の形態２の図１７に示したものと基本的に同様であるが、図２８に示すように、タブ１ｅの内側をくり抜いており、枠状となっている点である。

（１）さらに、ダイボンディング工程においては、図２７に示すように、タブ１eの一面に第1の半導体チップ2を支持するため、例えば、シリコーンゴムや絶縁性シート等8ｂをタブ１ｅの裏面に予め貼り付けておき、第1の半導体チップ2とタブ１ｅを位置合わせ後、接着する。

（２）次に、第1の半導体チップ2の回路形成面である第1の面に第2の半導体チップ3を、例えば、絶縁性のシリコーンゴムや絶縁性シート等の絶縁性ダイボンド材8ｂを介して支持する。なお、（１）に先がけて、（２）を実施し、その後（１）を実施してもよい。

次に、図２７に示すように、金線等の導電性ワイヤ５により、第１の半導体チップ２の複数の電極パッド２ａと複数のリード1ａ、或いはタブ１ｅとを或いは第２の半導体チップ３のいくつかの電極パッド３ａとを接続する。更に、第２の半導体チップ３の複数の電極パッド３ａと複数の複数のリード1ａとを、或いはタブ１ｅとを接続する。この場合、第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておく。ワイヤボンディングはリード側１ａ、或いは第１の半導体チップ側２をファーストボンディング、バンプ側をセカンドボンディングとし、セカンドボンディングはバンプに対して行う。

以後、モールド工程〜切断工程における製造方法及び実装方法については、実施の形態２と同様である。

図２９〜図３０に示す半導体装置は、実施の形態３における変形例を示したもので、第２の半導体チップ３の第２の面が半導体装置６の実装面４ａに露出した構成である。図２９は実施の形態３における変形例を示す断面図、図２９の平面図は図２８と同様、図３０は図２９の半導体装置の構造を示す底面図（実装面）である。本構成を用いた場合、他の実施の形態と比較し最も半導体装置の薄型化を図ることが可能となる。

（実施の形態４）
図３１は本発明の実施の形態４の半導体装置の構造の一例を示す断面図、図３２は図３１に示す半導体装置６の構造を示す平面図である。

図３１〜図３３に示す半導体装置は、樹脂封止型で、かつ面実装型のリードフレームを用いた半導体パッケージであり、本実施の形態４ではこの半導体装置の一例として、半導体装置６を取上げて説明する。

半導体装置６は、図３１に示すように、タブ１eの一方の面に第1の半導体チップ2が、例えば、絶縁性のシリコーンゴムや絶縁シート等8ｂを介して支持され、タブ１eの他方の面に第2の半導体チップ3が、例えば、銀ペーストや接着フィルムのような導電性ダイボンド材8ａを介して積層搭載されており、金線等の導電性ワイヤ５によりそれぞれの半導体チップの複数の電極パッド２ａおよび３ａと複数の複数のリード1ａとがそれぞれ結線されている。

この際、第２の半導体チップ３は、タブ１eの内側に有り、さらに、第１の半導体チップ２周縁部の電極パッドはタブ１eの外側に有るため、導電性ワイヤ５によりそれぞれの半導体チップの複数の電極と複数の複数のリード1ａおよびタブ１eの結線が容易にできる。

第２の半導体チップ３の複数の電極パッド３ａと複数の複数のリード1ａとを、或いはタブ１ｅとを接続する。この場合、第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておく。ワイヤボンディングはリード１ａ側、或いは第１の半導体チップ２側を先にワイヤー５に形成した金ボール（先端）を用いてボンディングし（以下ファーストボンディング）、その後、バンプ３bにワイヤー５のテール（末端）をボンディング（以下セカンドボンディング）することによりバンプ３b上のワイヤ５の角度がほぼ水平になるため、ワイヤの高さを低く抑えることができ、半導体チップを積層した場合でも半導体装置６の薄型化を図ることができる。

第１の半導体チップ２側はファーストボンディング、リード１ａ側はセカンドボンディングにより接続されており、更に第１の半導体チップ２とタブ吊りリード１ｇも同様にワイヤボンディングされており、タブ吊りリード１ｇの一部が実装面から露出しており、第１の半導体チップ２は樹脂封止体４に内蔵されている。

次に、本実施の形態４の半導体装置６の製造方法について説明する。

基本的な製造方法は実施の形態２と同様であるが、以下の点が異なる。

（１）ダイボンディング工程においては、図３１に示すように、タブ１eの一面に第1の半導体チップ2を支持するため、例えば、シリコーンゴムや絶縁性の熱硬化性接着テープ等をタブ１ｅの一方の面に予め貼り付けておき、第1の半導体チップ2とタブ１ｅを位置合わせ後、接着する。

（２）次に、タブ１ｅの他方の面に第2の半導体チップ3を、例えば、銀ペーストや接着フィルムのような導電性ダイボンド材8ａを介して支持する。なお、（１）に先がけて、（２）を実施し、その後（１）を実施してもよい。

次に、図３１に示すように、金線等の導電性ワイヤ５により、第１の半導体チップ２の複数の電極パッド２ａと複数のリードフレーム1ｄ、或いはタブ１ｅとを或いは第２の半導体チップ３のいくつかの電極パッド３ａとを接続する。更に、第２の半導体チップ３の複数の電極パッド３ａと複数のリード1ａとを、或いはタブ１ｅとを接続する。この場合、第２の半導体チップ３の電極パッド３ａには、予め金等からなるバンプを例えばワイヤバンプを形成する要領で形成しておく。ワイヤボンディングはリード側１ａ、或いは第１の半導体チップ側２をファーストボンディング、バンプ側をセカンドボンディングとし、セカンドボンディングはバンプに対して行う。

以後、モールド工程〜切断工程の製造方法及び実装方法については、実施の形態２と同様である。

図３３に示す半導体装置は、実施の形態４における変形例を示したもので、第２の半導体チップ３の第２の面が半導体装置６の実装面４ａに露出した構成である。図３３は実施の形態４における変形例を示す断面図、図３３の平面図は図３２と同様、図３３の半導体装置の構造を示す底面図（実装面）は図３０と同様である。

次に、前記発明の実施の形態におけるワイヤボンディングレイアウトの変形例を図３４〜図３７に示す。図３４は半導体装置における第１の半導体チップ２にマイコン、第２の半導体チップ３にＳＲＡＭを積層した場合の半導体装置の平面図、図３５は外部接続端子が２辺配置の半導体装置における一例を示しており、第１の半導体チップ２にフラッシュマイコン、第２の半導体チップ３にＤＲＡＭを積層した場合の半導体装置の平面図、図３６は半導体装置における第１の半導体チップ２にフラッシュマイコン、第２の半導体チップ３にＤＲＡＭを積層した場合の半導体装置の平面図、図３７は半導体装置における第１の半導体チップ２にマイコン、第２、第３の半導体チップにＳＲＡＭを２ケ積層した場合の半導体装置の平面図を示したものである。

図３８〜３９はマルチチップモジュールに前記発明の実施の形態を実装した状態を示しており、図３８はその構造の一例を示した断面図、図３９はその構造の一例を示した平面図である。フリップチップと共に基板上に実装されており、基板上での実装面積の縮小、かつ実装高さ低減を図ることができる。

以上、発明の実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記発明の実施の形態では、主に外部接続端子が４辺配置の半導体装置の製造に関して本発明を適用した例について説明してきたが、例えば外部接続端子が２辺配置の半導体装置の製造に関しても本発明を同様に適用でき、同様の効果を得ることができる。

本発明の実施の形態１の半導体装置の構造の一例を示す断面図である。 図１に示す半導体装置の構造を示す平面図である。 図１に示す半導体装置の構造を示す底面図（実装面）である。 図１に示す半導体装置の組立に用いられるリードフレームの構造の一例を示す平面図である。 図４に示すリードフレームの構造の一例を示す断面図である。 図１に示す半導体装置の組立における第１の半導体チップのダイボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組立における第２の半導体チップのダイボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組立におけるワイヤボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組立におけるモールド状態の構造の一例を示す断面図である。 図１に示す半導体装置の組立における外装めっき状態の構造の一例を示す断面図である。 図１に示す半導体装置の組立におけるダイシング状態の構造の一例を示す断面図である。 図１に示す半導体装置の組立におけるダイシング後の構造の一例を示す断面図である。 図１に示す半導体装置の実装における基板実装後の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の構造の一例を示す断面図である。 図１４に示す半導体装置の構造を示す平面図 図１４に示す半導体装置の構造を示す底面図（実装面） 図１４に示す半導体装置の組立に用いられるリードフレームの構造の一例を示す平面図である。 図１７に示すリードフレームの構造の一例を示す断面図である。 図１４に示す半導体装置の組立における第１の半導体チップのダイボンディング後の構造の一例を示す断面図である。 図１４に示す半導体装置の組立における第２の半導体チップのダイボンディング後の構造の一例を示す断面図である。 図１４に示す半導体装置の組立におけるワイヤボンディング後の構造の一例を示す断面図である。 図１４に示す半導体装置の組立におけるモールド状態の構造の一例を示す断面図である。 図１４に示す半導体装置の組立における外装めっき状態の構造の一例を示す断面図である。 図１４に示す半導体装置の組立におけるリード切断状態の構造の一例を示す断面図である。 図１４に示す半導体装置の組立におけるリード切断後の構造の一例を示す断面図である。 図１４に示す半導体装置の実装における基板実装後の構造の一例を示す断面図である。 本発明の実施の形態３の半導体装置の構造の一例を示す断面図である。 図２７に示す実施の形態３の半導体装置の構造を示す平面図である。 実施の形態３における変形例を示す断面図である。 図２９の半導体装置の構造を示す底面図（実装面）である。 本発明の実施の形態４の半導体装置の構造の一例を示す断面図である。 図３１に示す実施の形態４の半導体装置の構造を示す平面図である。 図３１に示す実施の形態４における変形例を示す断面図である。 半導体装置における第１の半導体チップ２にマイコン、第２の半導体チップ３にＳＲＡＭを積層した場合の半導体装置の平面図である。 外部接続端子が２辺配置の半導体装置における一例を示しており、第１の半導体チップ２にフラッシュマイコン、第２の半導体チップ３にＤＲＡＭを積層した場合の半導体装置の平面図である。 半導体装置における第１の半導体チップ２にフラッシュマイコン、第２の半導体チップ３にＤＲＡＭを積層した場合の半導体装置の平面図である。 半導体装置における第１の半導体チップ２にマイコン、第２、第３の半導体チップにＳＲＡＭを２ケ積層した場合の半導体装置の平面図である。 マルチチップモジュールに半導体装置を実装した状態の断面図である。 マルチチップモジュールに半導体装置を実装した状態の平面図である。 従来の半導体装置型半導体装置の構造の一例を示す断面図である。 図３９に示す半導体装置の構造を示す平面図である。

符号の説明

１ リードフレーム
１ａ リード（電極部分）
１ｂ 外部接続用端子部
１ｄ ボンディング部
１ｅ タブ（チップ搭載部）
１ｇ タブ吊りリード
１ｈ 外枠部（第１の枠部）
１ｊ 内枠部（第２の枠部）
１ｋ デバイス領域（装置領域）
２ 第１の半導体チップ
２ａ 第１の電極パッド
３ 第２の半導体チップ
３ａ 第２の電極パッド
３ｂ バンプ
４ 樹脂封止体
４ａ 裏面（実装面）
４ｂ 側面
５ ワイヤ
６ 半導体装置
７ めっき膜
８ａ ダイボンド材（導電性）
８ｂ ダイボンド材（絶縁性）
９ ダイシングブレード
１０ モールド金型
１０ａ 上型
１０ｂ 下型
１０ｃ キャビティ
１１ 実装基板
１１ａ ランドおよび最上層配線
１１ｂ ビアホール
１１ｃ ビアホール配線
１２ 半田（接合材）
１３ 切断刃（カッター）
１４ フリップチップ
１５ マルチチップモジュール基板。

Claims (10)

1. 絶縁性樹脂からなる封止体と、
   半導体チップを支持するタブと、
   前記封止体の実装面に一面を露出する複数のリードと、
   前記封止体内に位置し、回路形成面である第１主面およびその反対側の第１裏面を有し、前記タブの一面に支持される第１半導体チップと、
   前記第１半導体チップの第１主面に形成された複数の第1電極パッドと、
   前記電極パッドと前記リードとを電気的に接続するワイヤと、
   回路形成面である第２主面およびその反対側の第２裏面を有し、前記第１半導体チップの第１主面に積層搭載された第２半導体チップと、
   前記第１半導体チップの複数の第1電極パッドと前記リード、前記第２半導体チップの第２主面に形成された複数の第２電極パッドと前記リードとをそれぞれ電気的に接続するワイヤとを含み、
   前記タブは枠状に形成されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置であって、前記第１半導体チップは，前記第１主面の電極パッドよりも内側で枠状のタブの一面と接着しており、前記第２半導体チップは前記枠状のタブの開口部の内側で前記第１半導体チップの第１主面に位置し、前記枠状のタブと前記第２半導体チップは同一平面上に接着されていることを特徴とする半導体装置。
3. 請求項２記載の半導体装置であって、前記第１の半導体チップと前記第２の半導体チップは、それぞれの第１の面に形成された電極パッドのいくつかが前記導電性のワイヤにより互いに接続、または前記枠状のタブに前記導電性のワイヤにより接続されていることを特徴とする半導体装置。
4. 請求項２記載の半導体装置であって、前記第１の半導体チップの第２の面は前記封止体の実装面に露出していることを特徴とする半導体装置。
5. 請求項２記載の半導体装置であって、前記第１の半導体チップの第２の面は前記絶縁樹脂で封止されていることを特徴とする半導体装置。
6. 複数の第１電極パッドが形成された第１の面と、前記第１の面と反対側の第２の面とを有する第１の半導体チップと、
   前記第１の半導体チップの外形寸法よりも大きく、前記第１の半導体チップの第２の面を支持するタブと、
   前記タブの周囲に配置された複数のリードと、
   複数の第２電極パッドが形成された第３の面と、前記第３の面と反対側の第４の面を有し、前記第４の面と前記第１の半導体チップの第１の面とが対向するように、前記第１の半導体チップの第１の面上に搭載された第２の半導体チップと、
   前記第１の半導体チップの複数の第１電極パッドと前記複数のリード、前記第２の半導体チップの複数の第２電極パッドと前記複数のリード、および前記第１の半導体チップの複数の第１電極パッドと前記タブをそれぞれ電気的に接続する複数の導電性のワイヤと、
   前記第１の半導体チップ、前記第２の半導体チップ、前記複数の導電性のワイヤ、及び前記複数のリードを封止する封止体とを含み、
   前記複数のリードのそれぞれの一部は、前記封止体の実装面および側面から露出していることを特徴とする半導体装置。
7. 請求項６記載の半導体装置であって、前記第２の半導体チップは前記第１の半導体チップの複数の第１電極パッドよりも内側に配置され、前記複数の導電性のワイヤは前記第１の半導体チップの複数の第１電極パッドと前記第２の半導体チップの複数の第２電極パッドをそれぞれ電気的に接続していることを特徴とする半導体装置。
8. 請求項６記載の半導体装置であって、前記第１の半導体チップはマイコンチップであり、前記第２の半導体チップはメモリチップであることを特徴とする半導体装置。
9. 請求項６記載の半導体装置であって、前記タブは前記封止体の実装面に一面を露出していることを特徴とする半導体装置。
10. 請求項６記載の半導体装置であって、前記タブと一体に形成された複数のタブ吊りリードのそれぞれの一部は、前記封止体の実装面から露出していることを特徴とする半導体装置。

Images