JP2007295365A - 固体撮像素子の駆動方法 - Google Patents

Abstract

【課題】フレーム転送方式のＣＣＤイメージセンサのライン転送動作において、界面準位によるトラップ電荷が後続ビットにて放出されることにより混色を生じたり、水平転送期間中のトラップにより縦すじが生じる。
【解決手段】３相駆動の垂直ＣＣＤシフトレジスタからなる蓄積部でのライン転送動作（時刻ｔ_１〜ｔ_６）を、情報電荷が転送電極ＳＴ２の下だけに蓄積された状態で終了し、この状態を、１行分の情報電荷のうち奇数列の情報電荷群の水平転送期間Ｐ_Ｏが完了するまで継続する。また、このとき、転送電極ＳＴ１及びＳＴ３には通常より低いオフ電圧を印加して、当該転送電極下の基板表面に反転層を形成する。続く、偶数列の情報電荷群の水平転送期間Ｐ_Ｅの開始から次のライン転送動作の開始までの期間は、蓄積部に保持される情報電荷を転送電極ＳＴ２及びＳＴ３の下に蓄積する。
【選択図】図４

Description

本発明は、１行の情報電荷の読み出し毎に、垂直ＣＣＤシフトレジスタにて１ビットずつ垂直転送を行う固体撮像素子の駆動方法に関し、特に、画質の向上に関する。

フレーム転送方式のＣＣＤイメージセンサは、撮像部及び蓄積部を含んで構成される。撮像部及び蓄積部はそれぞれ、垂直方向に延在して互いに平行に配置された複数の電荷転送チャネル領域と、水平方向に延在して互いに平行に配置された複数の転送電極とを含んで構成された複数の垂直ＣＣＤシフトレジスタからなる。当該垂直ＣＣＤシフトレジスタの各ビットは、隣接して配置された複数本の転送電極を含み、それら転送電極に印加する電圧によって、情報電荷を蓄積する電位井戸を１つずつ形成する。

撮像部の垂直ＣＣＤシフトレジスタの各ビットはそれぞれ撮像素子の画素を構成し、露光期間において被写体からの光を受光し、受光量に応じた情報電荷を生成し電位井戸に蓄積する。露光期間が終了すると、情報電荷はフレーム転送動作により撮像部から蓄積部へ高速に垂直転送される。

蓄積部は、遮光されているので情報電荷を保持することができる。蓄積部は、水平転送部が１行分の情報電荷を出力部へ水平転送し終わる毎に、ライン転送動作を行って情報電荷を水平転送部へ向けて移動させる。

ここで、蓄積部の垂直ＣＣＤシフトレジスタの出力端と水平転送部との間に情報電荷を振り分ける機構を備えたＣＣＤイメージセンサの構造が知られている。当該振り分け機構を設けることにより、蓄積部の垂直ＣＣＤシフトレジスタから出力される１行分の情報電荷を、奇数列の情報電荷群と偶数列の情報電荷群とに分けて、水平転送部へ転送することができる。この構成では、水平転送部を構成する水平ＣＣＤシフトレジスタは、奇数列の情報電荷群及び偶数列の情報電荷群について別々に水平転送動作を行い、１行分の情報電荷の水平転送動作を完了する。図６は、この振り分け機構を有する従来のフレーム転送方式のＣＣＤイメージセンサの駆動方法を説明するタイミング図であり、蓄積部及び水平転送部を駆動する各クロック信号の波形を示している。また、図７は、図６に示す各時刻における転送電極下のチャネル電位を示す模式図である。図７において、下向きがチャネル電位の正の向きであり、電荷転送チャネルに沿ったポテンシャルの深さの変化を実線で表しており、実線が下に窪んだ部分が電子からなる情報電荷を蓄積可能な電位井戸となる。ここで示す蓄積部の垂直ＣＣＤシフトレジスタは、３相クロック信号φ_１〜φ_３を用いた３相駆動であり、各ビットに３本の転送電極ＳＴ１〜ＳＴ３が配置される。転送電極ＳＴ１〜ＳＴ３は電荷転送方向に沿って順番に並び、ＳＴｉにクロック信号φ_ｉ（ｉ＝１〜３）が印加される。φ_ｉが所定の高電圧Ｖ_Ｈであるとき、転送電極ＳＴｉの下には電位井戸が形成され、情報電荷の蓄積が可能となり、一方、所定の低電圧Ｖ_Ｌであるとき、転送電極ＳＴｉの下には電位井戸間を仕切る電位障壁が形成される。クロック信号φ_Ｈは、水平ＣＣＤシフトレジスタを駆動するクロック信号である。φ_Ｈにもφ_ｉと同様、所定の高電圧状態及び低電圧状態があり、それらが周期的に切り替わることで、情報電荷の水平転送が実現される。

期間Ｐ_１ではライン転送動作が行われ、撮像部の垂直ＣＣＤシフトレジスタの各ビットの転送電極ＳＴ２及びＳＴ３の下に形成された電位井戸が次のビットの転送電極ＳＴ２及びＳＴ３の下に移動される。期間Ｐ_１に対応する各時刻ｔ_１〜ｔ_７での電位井戸の様子を図７に表している。この電位井戸の移動と共に、情報電荷も垂直ＣＣＤシフトレジスタ内を１ビット移動する。

ライン転送動作に引き続き、期間Ｐ_２にて水平転送動作が行われる。水平転送動作では、まず、奇数列情報電荷群を水平ＣＣＤシフトレジスタに読み出す動作が行われ、その後、当該奇数列情報電荷群は期間Ｐ_Ｏにて連続発生されるφ_Ｈのクロック列により出力部に転送される。さらに水平転送動作の期間Ｐ_２では、偶数列情報電荷群を水平ＣＣＤシフトレジスタに読み出す動作が行われ、当該偶数列情報電荷群は期間Ｐ_Ｅにて連続発生されるφ_Ｈのクロック列により出力部に転送される。このようにして、１行分の水平転送動作が完了すると、期間Ｐ_３にて次のライン転送が行われる。

この水平転送動作を行う期間Ｐ_２の全体又は少なくとも期間Ｐ_Ｏ及びＰ_Ｅにおいては、蓄積部の垂直ＣＣＤシフトレジスタの各ビットに保持される情報電荷は、ライン転送での移動先である２つの転送電極ＳＴ２及びＳＴ３の下の電位井戸に存在する。すなわち、従来は、蓄積部の垂直ＣＣＤシフトレジスタの各ビットの情報電荷は、先行するライン転送動作期間Ｐ_１の終了から次のライン転送動作期間Ｐ_３の開始まで、基本的に、時刻ｔ_７での移動先の転送電極ＳＴ２及びＳＴ３の下に保持される。
特開２００６−０７３９８８号公報

埋込チャネルのＣＣＤシフトレジスタでは、情報電荷を基板表面近くまで蓄積すると、界面準位により情報電荷がトラップされ、転送効率が低下し得る。ここで、界面準位の密度は基板面内で一様ではないため、一般に、蓄積部の垂直ＣＣＤシフトレジスタ相互間に転送効率のばらつきが生じる。その転送効率の差異は、撮影された画像にて縦すじとして現れ、画質劣化の要因となる。

トラップされる電荷量は、情報電荷を基板表面近くまで蓄積した状態の持続時間に応じて増加し得る。上述の蓄積部の動作においては、水平転送期間での情報電荷の保持動作が、ライン転送動作の各過程に比べて長時間であるため、この保持動作でのトラップの発生を抑制することが縦すじの軽減に有効である。

ちなみに、デジタルカメラ等の撮像装置では、静止画は固体撮像素子の画素数に応じた高精細の画質で撮影し、動画は画素数を間引いてフレームレートを確保することが行われる。行を間引かずに読み出す静止画撮影はライン転送動作及び保持動作の繰り返し回数が動画撮影より多くなり得、当該動作の繰り返し毎の転送効率の累積により、縦すじが動画撮影時より顕著となり得る。その一方で、静止画撮影は動画撮影より高画質が要求されるため、縦すじを好適に抑制することが必要とされる。

さて、所定深さの電位井戸に情報電荷を蓄積する場合、情報電荷は、電位井戸の面積が小さいほど基板表面に近づきやすく、逆に面積が大きいほど基板表面と距離を保つことが容易である。以上のような点から、静止画における縦すじを好適に抑制する上で上述の従来の駆動方法、すなわち、蓄積部の３相駆動の垂直ＣＣＤシフトレジスタにおいて、水平転送期間にて情報電荷を保持する電位井戸を、１相分の転送電極下だけでなく、２相分の転送電極下に形成する駆動方法は有効である。

このように従来の駆動方法は、水平転送期間での情報電荷の保持動作にて２つの転送電極下に情報電荷を保持してトラップを抑制する。しかし、ライン転送動作の途中では、図７の時刻ｔ_２，ｔ_４，ｔ_６のように１つの相の転送電極下だけに情報電荷が蓄積される期間が短時間ではあるが存在し、当該期間にて情報電荷のトラップが起こり得る。そして、或るビットの転送電極下にトラップされた電荷は、ライン転送によって次の情報電荷が当該転送電極下に移動してきた際に放出され混入し、画質劣化の原因となるという問題があった。例えば、撮像部において垂直方向に並ぶ画素に互いに異なる色のカラーフィルタを配置した構成では、上記トラップ電荷の混入は混色という現象を生じ、これは表示画面にて色バランスの崩れとして観察される。

本発明は上記問題点を解決するためになされたものであり、縦すじを抑制しつつ、垂直方向に隣接する画素間の情報電荷へのトラップ電荷の混入を抑制して、混色等の不具合を回避し、画質の向上が図られる固体撮像素子の駆動方法を提供することを目的とする。

本発明に係る固体撮像素子の駆動方法は、行列配置された受光画素にて発生した情報電荷を列方向に垂直転送するｎ相駆動（ｎは３以上の自然数である）可能な複数の垂直ＣＣＤシフトレジスタと、前記複数の垂直ＣＣＤシフトレジスタから出力される前記情報電荷を行方向に水平転送する水平ＣＣＤシフトレジスタとを有する固体撮像素子を駆動する駆動方法であって、前記各垂直ＣＣＤシフトレジスタにて前記情報電荷を１ビットずつ移動させることにより、前記情報電荷を１行ずつ垂直転送するライン転送動作と、前記ライン転送動作により前記複数の垂直ＣＣＤシフトレジスタから出力される１行分の前記情報電荷を、前記水平ＣＣＤシフトレジスタにより水平転送する水平転送動作と、前記水平転送動作を行う期間において、前記垂直ＣＣＤシフトレジスタ上の前記情報電荷を現在位置しているビットに保持する情報電荷保持動作と、を有し、前記情報電荷保持動作が、直近に行われた前記ライン転送動作の期間に続いて始まり前記水平転送動作の途中までの第１期間において、前記垂直ＣＣＤシフトレジスタのビット毎に配置された一組の転送電極のうちｍ_１本の転送電極下に前記情報電荷を蓄積する第１蓄積動作と、前記第１期間後に始まり次の前記ライン転送動作の期間の開始までの第２期間にて、前記一組の転送電極のうち、前記ｍ_１本より多いｍ_２本の下に前記情報電荷を蓄積する第２蓄積動作と、を有する方法である。

他の本発明に係る固体撮像素子の駆動方法は、前記ライン転送動作により前記複数の垂直ＣＣＤシフトレジスタから出力される１行分の前記情報電荷を第１乃至第ｋ（ｋは２以上の自然数である）の情報電荷群に分割して当該情報電荷群毎に順次、前記水平ＣＣＤシフトレジスタへ転送する振り分け転送機構を有する固体撮像素子を駆動する際の上記駆動方法であって、前記水平転送動作が、前記第１乃至第ｋの情報電荷群それぞれを水平転送する第１乃至第ｋの群別水平転送動作を順次行い、前記情報電荷保持動作が、前記群別水平転送動作相互のｋ−１個の間隔のいずれかに同期して、前記第１蓄積動作から前記第２蓄積動作への切り換えを行う。

上記駆動方法において、前記第１期間の長さは、前記垂直ＣＣＤシフトレジスタのチャネルを構成する半導体基板の界面準位がトラップした電荷を放出する過程の時定数に応じて設定することが好適である。

また、前記ライン転送動作により前記複数の垂直ＣＣＤシフトレジスタから出力される１行分の前記情報電荷を、奇数列に対応する情報電荷群と偶数列に対応する情報電荷群とに分割して当該情報電荷群を順次、前記水平ＣＣＤシフトレジスタへ転送する振り分け転送機構を有する固体撮像素子を駆動する際の上記駆動方法は、前記水平転送動作が、前記奇数列の情報電荷群を水平転送する奇数列水平転送動作と前記偶数列の情報電荷群を水平転送する偶数列水平転送動作とを順次行い、前記情報電荷保持動作が、前記奇数列水平転送動作と前記偶数列水平転送動作との間隔に同期して前記第１蓄積動作から前記第２蓄積動作への切り換えを行うように構成することができる。

上記駆動方法は、前記垂直ＣＣＤシフトレジスタが３相駆動可能である固体撮像素子に適用する際に、前記第１蓄積動作が、前記３相駆動のうちの１つの相に対応する前記転送電極の下に前記情報電荷を蓄積し、前記第２蓄積動作が、前記３相駆動のうちの２つの相に対応する前記転送電極の下に前記情報電荷を蓄積するように構成することができる。

別の本発明に係る固体撮像素子の駆動方法は、前記第１蓄積動作にて、前記各ビットに蓄積される前記情報電荷に対する電位障壁を形成する前記転送電極に、前記ライン転送動作における転送クロックのオフ電圧より低い第１蓄積動作時オフ電圧を印加する方法である。前記第１蓄積動作時オフ電圧は、前記転送電極下の半導体表面に反転層を形成するピンニング電圧に応じた値とすることができる。

本発明によれば、ライン転送動作後の垂直ＣＣＤシフトレジスタでの情報電荷の保持動作を、水平転送期間の途中までの期間（第１期間）は狭い電位井戸に情報電荷を蓄積し、その後の期間（第２期間）は広い電位井戸に情報電荷を蓄積する動作とする。トラップ電荷の放出はトラップされてからの時間と共に低減することが期待できる。そこで、ライン転送動作の途中でのトラップ電荷が放出され易い第１期間にて、電位井戸を狭くすることで、トラップ電荷のうち電位井戸に対応する転送電極下にて放出される分が少なくなり、当該対応転送電極下から電位井戸に直接、流れ込むトラップ電荷量が抑制され、混色の低減が図られる。一方、第１期間より後の第２期間にて電位井戸を広げて、情報電荷を基板表面から遠ざけることで、保持動作での電位井戸からトラップされる情報電荷量を抑制すると共に、第１期間にて既に当該電位井戸からトラップされた情報電荷を元の電位井戸に放出させることができる。これにより、保持動作でのトラップの発生が抑制され、縦すじの軽減が図られる。

また、第１期間において、情報電荷を蓄積する電位井戸に隣接する電位障壁を形成する転送電極に、ライン転送動作における転送クロックのオフ電圧より低い第１蓄積動作時オフ電圧を印加することで、当該転送電極下にて情報電荷とは反対極性であるホールの発生を促し、ライン転送動作で生じたトラップ電荷と当該ホールとの再結合を促進させる。これにより、当該転送電極下にてトラップ電荷が放出され隣接する電位井戸に流れ込むことが抑制され、混色の低減が図られる。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

図１は、実施形態である撮像装置の概略の構成を示すブロック図である。この撮像装置は、イメージセンサ１０及び駆動回路１２を含み、イメージセンサ１０から画像信号を出力する。

イメージセンサ１０は、フレーム転送方式のＣＣＤイメージセンサであり、半導体基板表面に形成された撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ、出力部１０ｄ及び振り分け部１０ｔを備える。

撮像部１０ｉ及び蓄積部１０ｓは互いに列方向に互いの電荷転送チャネルが連続した垂直ＣＣＤシフトレジスタからなり、撮像部１０ｉ及び蓄積部１０ｓにはそれら垂直ＣＣＤシフトレジスタが行方向（画像上の水平方向）に複数配列される。これら垂直ＣＣＤシフトレジスタは転送電極として、基板上に行方向に渡され、かつ列方向に複数本並列に配列されたゲート電極を備える。撮像部１０ｉの垂直ＣＣＤシフトレジスタの各ビットは受光画素を構成し、入射光に応じて信号電荷を発生し蓄積する。蓄積部１０ｓは遮光膜で覆われ、光の入射による電荷発生を防止されるので、フレーム転送された撮像部１０ｉからの信号電荷を基本的にそのまま保持することができる。

振り分け部１０ｔは蓄積部１０ｓの出力端と水平転送部１０ｈとの間に位置し、蓄積部１０ｓの各垂直ＣＣＤシフトレジスタから延長される電荷転送チャネルと、蓄積部１０ｓとは独立に駆動可能な転送電極である複数本のトランスファゲート電極（ＴＧ電極）とから構成される。振り分け部１０ｔは情報電荷の振り分け機構であり、蓄積部１０ｓの垂直ＣＣＤシフトレジスタ群から出力される１行分の情報電荷を、奇数列の情報電荷群と偶数列の情報電荷群とに分けて、水平転送部１０ｈへ転送する。

水平転送部１０ｈはＣＣＤシフトレジスタからなり、その各ビットは振り分け部１０ｔの各電荷転送チャネルの出力端に接続される。

出力部１０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部１０ｈから出力される信号電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号Ｙ0(t)として出力する。

駆動回路１２は、各種クロック信号や電圧信号を生成してイメージセンサ１０を駆動する。撮像部１０ｉの垂直ＣＣＤシフトレジスタの転送電極には複数相の転送クロックφ_Ｉ、蓄積部１０ｓの垂直ＣＣＤシフトレジスタの転送電極には複数相の転送クロックφ_Ｓが駆動回路１２から供給され、これら転送クロックにより、撮像部１０ｉ及び蓄積部１０ｓにおける情報電荷の蓄積、転送が制御される。また、駆動回路１２は、ＴＧ電極を駆動するクロックφ_ＴＧ、水平転送部１０ｈを駆動するクロックφ_Ｈ、出力部１０ｄのリセットゲートを駆動するクロックφ_Ｒ、ｎ型半導体基板に印加される基板電圧Ｖsubなどを生成する。

本イメージセンサ１０の垂直ＣＣＤシフトレジスタの各ビットには、それぞれ３本の転送電極が配置される。撮像部１０ｉにはカラーフィルタアレイが配置され、撮像部１０ｉの垂直ＣＣＤシフトレジスタの各ビットは、それぞれ特定の一色のカラーフィルタを配置された受光画素を構成する。例えば、撮像部１０ｉは、ベイヤー配列のカラーフィルタアレイを配置され、色感度特性の異なる２種類の受光画素が列方向に交互に配置される。

この撮像部１０ｉにおいて、動画撮影やプレビューでの画素圧縮した撮影を可能とするために、例えば、各垂直ＣＣＤシフトレジスタの連続する３ビット毎の９本の転送電極が互いに独立に駆動可能に構成される。静止画撮影では、各ビットの３本の転送電極それぞれを別相とした３相駆動である標準的な駆動が行われる。一方、動画撮影及びプレビューでは、撮像部１０ｉの列方向に連続する３画素ずつで信号電荷の加算合成処理を行ってからフレーム転送を行う画素圧縮駆動が行われる。例えば、３画素のうち中央の画素を間引いて、その両側の互いに同じ色の画素の信号電荷を加算する画素加算処理が行われる。この画素加算処理は、具体的には、まず３画素のうち中央の画素の３本の転送電極にオフ電圧を印加することで、当該画素に蓄積された信号電荷を比較的高い正の基板電圧Ｖsubを印加した基板へ移動させて排出し、その後、当該画素の両側の２画素に蓄積される信号電荷を合成する。画素圧縮動作では、このように３画素を単位とした加算合成処理を行った後、撮像部１０ｉ，蓄積部１０ｓの各ビットの３本の転送電極を同相とした３相駆動を行う。この画素圧縮駆動により、静止画撮影に比べて実質的な垂直方向の画素数を１／３に圧縮することができ、例えば、標準的な駆動時と同じクロック周波数で３倍高速のフレーム転送が実現され、またライン転送の回数が１／３に低減される。

縦すじ及び混色を抑制し画質向上を図る本発明の駆動方法は、静止画撮影、動画撮影及びプレビューを問わず適用することができるが、静止画撮影では、ライン転送回数が多いために画質がより劣化し易い反面、一層の高画質を要求される点で特に本発明が有効である。そこで、以下、静止画撮影時における本発明の駆動方法を具体的に説明する。

撮像部１０ｉの受光画素は露光期間中の入射光に応じて信号電荷を発生し蓄積する。設定された露光期間が経過すると、駆動回路１２は、３相クロックφ_Ｉ，φ_Ｓにより撮像部１０ｉ及び蓄積部１０ｓそれぞれの垂直ＣＣＤシフトレジスタを駆動し、撮像部１０ｉから蓄積部１０ｓへ情報電荷をフレーム転送する。そして、駆動回路１２は、蓄積部１０ｓに転送された１画面分の信号電荷を、ライン転送動作及び水平転送動作を繰り返すことにより１行ずつ読み出して、画像信号に変換する。この駆動回路１２による駆動のうち、従来の駆動方法との主たる相違点は、フレーム転送後における蓄積部１０ｓにおけるライン転送動作にあり、以下、この点を詳述する。

図２は、イメージセンサ１０の蓄積部１０ｓ、振り分け部１０ｔ及び水平転送部１０ｈの概略の構造示す平面図である。蓄積部１０ｓの各垂直ＣＣＤシフトレジスタの列方向に延伸するチャネル領域２０が、相互間をチャネルストップ領域２２により分離される。蓄積部１０ｓの各ビットには３本の転送電極ＳＴ１〜ＳＴ３が配置される。転送電極ＳＴ１〜ＳＴ３は電荷転送方向に沿って順番に並び、駆動回路１２からＳＴｉにクロック信号φ_Ｓｉ（ｉ＝１〜３）が印加される。

振り分け部１０ｔには、蓄積部１０ｓの垂直ＣＣＤシフトレジスタの最終ビットの転送電極ＳＴ３に隣接配置された転送電極ＳＴ１と、４本のＴＧ電極ＴＧ１〜ＴＧ４とが配置される。ＴＧ１及びＴＧ２は、列方向の互いの位置が列毎に交互に逆転する蛇行した形状を有する。振り分け部１０ｔに配置された前記転送電極ＳＴ１とＴＧ１及びＴＧ２の対との間にはＴＧ４が配置され、水平転送部１０ｈとＴＧ１及びＴＧ２の対との間にはＴＧ３が配置される。これらＴＧ３及びＴＧ４はそれぞれ行方向に延びる直線形状に構成される。奇数列のチャネル領域２０上では、ＴＧ１はＴＧ４とＴＧ２との間の領域のチャネル電位を制御し、ＴＧ２はＴＧ１とＴＧ３との間の領域のチャネル電位を制御する。一方、偶数列のチャネル領域２０上では、ＴＧ２はＴＧ４とＴＧ１との間の領域のチャネル電位を制御し、ＴＧ１はＴＧ２とＴＧ３との間の領域のチャネル電位を制御する。ＴＧ電極ＴＧｉは駆動回路１２からクロック信号φ_ＴＧｉ（ｉ＝１〜４）を印加される。

水平転送部１０ｈを構成する水平ＣＣＤシフトレジスタは、チャネル領域２４及び水平転送電極２６-1，２６-2から構成される。チャネル領域２４は振り分け部１０ｔ側においてチャネル領域２０及びチャネルストップ領域２２に接し、反対側の境界はチャネルストップ領域２８に接する。水平転送電極２６-1は、ＴＧ３とチャネルストップ領域２８との間に設けられ、チャネル領域２４のうち各チャネル領域２０につながる部分に配置される。水平転送電極２６-2は、２つの水平転送電極２６-1の間のチャネル領域２４上を覆うように配置される。水平ＣＣＤシフトレジスタは２相駆動であり、水平転送電極２６-1に対応するチャネル領域２４が情報電荷を蓄積するストレージ領域を構成し、水平転送電極２６-2に対応するチャネル領域２４は、不純物を注入してチャネル電位をストレージ領域より浅くしたバリア領域を構成する。互いに隣接する水平転送電極２６-1，２６-2からなる各電極対は互いに電気的に接続され、奇数列のチャネル領域２０に対応する位置の電極対ＨＳ１には水平転送クロックφ_Ｈ１が印加され、偶数列のチャネル領域２０に対応する位置の電極対ＨＳ２には水平転送クロックφ_Ｈ２が印加される。

図３は、蓄積部１０ｓにフレーム転送された情報電荷を水平転送部１０ｈへ読み出す動作のタイミング図であり、蓄積部１０ｓ、振り分け部１０ｔ及び水平転送部１０ｈを駆動する各クロック信号の波形を示している。また、図４、図５は、図３に示す各時刻での各転送電極下のチャネル電位を示す模式図である。図４は奇数列の電荷転送チャネルについて、また図５は偶数列の電荷転送チャネルについての図である。図４、図５それぞれの最上部には、電荷転送チャネルに沿った転送電極の配列を、図において電荷転送方向を右向きに取って示し、その下に、各転送電極下でのチャネル電位を、時系列に従って縦方向に並べて示している。チャネル電位は図７と同様、下向きを正の向きとして表しており、電荷転送チャネルに沿ったチャネル電位の深さの変化を実線で表しており、実線が下に窪んだ部分が電子からなる情報電荷を蓄積可能な電位井戸となる。また、電位井戸に蓄積される情報電荷を斜線又は網掛けパターンで示している。

駆動回路１２は、クロック信号φ_Ｓｉ（ｉ＝１〜３）に関して、オン電圧Ｖ_Ｈ及び２種類のオフ電圧Ｖ_Ｌ１，Ｖ_Ｌ２を生成し、タイミングに応じてＶ_Ｈ，Ｖ_Ｌ１，Ｖ_Ｌ２のいずれかをφ_Ｓｉとして出力する。ここで、オン電圧Ｖ_Ｈは所定の正電圧であり、当該電圧を印加された転送電極の下のチャネル電位は深くなり、当該転送電極下には、電子からなる情報電荷を蓄積可能な電位井戸が形成される。２種類のオフ電圧Ｖ_Ｌ１，Ｖ_Ｌ２は、Ｖ_Ｈ＞Ｖ_Ｌ１＞Ｖ_Ｌ２なる大小関係を有する。フレーム転送動作やライン転送動作におけるオフ電圧はＶ_Ｌ１に設定される。一方、所定の負電圧に設定されるＶ_Ｌ２は、後述するように水平転送動作中における蓄積部１０ｓでの情報電荷の保持動作において利用される。例えば、Ｖ_Ｌ２はピンニング電圧のように、これを印加した転送電極下の基板表面に、ホールが蓄積した反転層が形成される電圧に設定される。

駆動回路１２は、クロック信号φ_ＴＧｉ（ｉ＝１〜４）に関して、オン電圧Ｖ_Ｈ及びオフ電圧Ｖ_Ｌ１を生成し、タイミングに応じてＶ_Ｈ，Ｖ_Ｌ１のいずれかをφ_ＴＧｉとして出力する。また、駆動回路１２は、クロック信号φ_Ｈｉ（ｉ＝１，２）に関して、オン電圧Ｖ_ＨＨ及びオフ電圧Ｖ_ＨＬ（Ｖ_ＨＨ＞Ｖ_ＨＬ）を生成し、タイミングに応じてＶ_ＨＨ，Ｖ_ＨＬのいずれかをφ_Ｈｉとして出力する。なお、Ｖ_Ｈを印加したときのＳＴｉ及びＴＧｉ下のチャネル領域２０でのチャネル電位と、Ｖ_ＨＨを印加したときのＨＳｉのストレージ領域でのチャネル電位とは必ずしも同じでなくてもよく、またＶ_Ｌ１を印加したときのＳＴｉ及びＴＧｉ下のチャネル電位と、Ｖ_ＨＬを印加したときのＨＳｉのストレージ領域でのチャネル電位とは必ずしも同じでなくてもよいが、便宜上、図４及び図５では、垂直転送に係るチャネル領域２０及び水平転送部１０ｈのストレージ領域それぞれのオン電圧印加時のチャネル電位が互いに同じであり、またオフ電圧印加時のチャネル電位が互いに同じとして表している。

時刻ｔ_１において、イメージセンサ１０の各部は、フレーム転送動作直後の状態又は先行する水平転送動作が完了した状態にある。この状態では、蓄積部１０ｓに保持される情報電荷は転送電極ＳＴ２及びＳＴ３の下に形成される電位井戸に蓄積される。この状態に引き続いて、ライン転送動作が行われる。図３〜図５における時刻ｔ_１から時刻ｔ_６までの間に、ライン転送動作が行われ、蓄積部１０ｓの垂直ＣＣＤシフトレジスタの各ビットに保持された情報電荷が１ビットずつ水平転送部１０ｈへ向けて移動する。この動作を詳細に説明する。時刻ｔ_１にて或るビットのＳＴ２及びＳＴ３の下に蓄積されていた情報電荷は、φ_Ｓ２がオン電圧Ｖ_Ｈからオフ電圧Ｖ_Ｌ１へ遷移し（時刻ｔ_２）、さらにφ_Ｓ１がＶ_Ｌ１からＶ_Ｈへ遷移することにより（時刻ｔ_３）、ＳＴ３の下だけに蓄積される状態（時刻ｔ_２）を経由して、ＳＴ３及び次のビットのＳＴ１の下に形成される電位井戸へ移動する（時刻ｔ_３）。同様に、φ_Ｓ３がＶ_Ｌ１へ遷移し（時刻ｔ_４）、さらにφ_Ｓ２がＶ_Ｌ１からＶ_Ｈへ遷移することにより（時刻ｔ_５）、情報電荷は、時刻ｔ_３におけるＳＴ３及びＳＴ１の下に蓄積された状態から、一旦、ＳＴ１の下だけに蓄積される状態（時刻ｔ_４）を経由して、次のビットのＳＴ１及びＳＴ２の下に形成される電位井戸へ移動する（時刻ｔ_５）。

本駆動方法では、情報電荷をＳＴ１及びＳＴ２の下に蓄積した情報電荷を、次にＳＴ２だけの下に集め（時刻ｔ_６）、この状態でライン転送動作を終え、水平転送動作を開始する。つまり、ライン転送動作は、或るビットのＳＴ２及びＳＴ３の下に保持されていた情報電荷を、次のビットのＳＴ２の下だけに形成される電位井戸へ移動する。これにより、水平転送動作の開始に際して、蓄積部１０ｓは従来より狭い電位井戸に情報電荷を保持する。これに対して、従来の駆動方法は、情報電荷をＳＴ１及びＳＴ２の下に蓄積した情報電荷を、ＳＴ２だけの下に蓄積される状態を経由して、ＳＴ２及びＳＴ３の下に形成される電位井戸へ移動した段階でライン転送動作を終える。つまり、従来のライン転送動作は、或るビットのＳＴ２及びＳＴ３の下に保持されていた情報電荷を、次のビットのＳＴ２及びＳＴ３の下に形成される電位井戸へ移動し、この電位井戸に情報電荷を保持した状態で水平転送動作を開始する。ここに、本駆動方法と従来の駆動方法との一つの相違点がある。

なお、蓄積部１０ｓの垂直ＣＣＤシフトレジスタの出力端のビットに保持されていた情報電荷４０，４２は、上記ライン転送動作により、振り分け部１０ｔに移動する。

ここでいう水平転送動作は、振り分け部１０ｔが奇数列の情報電荷と偶数列の情報電荷とを振り分けて水平ＣＣＤシフトレジスタへ出力する動作（振り分け動作）と、振り分け出力された情報電荷を水平ＣＣＤシフトレジスタにより水平転送する動作（狭義の水平転送動作）とからなる。具体的には、ライン転送動作後、駆動回路１２は、水平転送動作として、奇数列の情報電荷４０を振り分け部１０ｔから水平ＣＣＤシフトレジスタへ転送する奇数列振り分け転送動作（時刻ｔ_７〜ｔ_１２）、水平ＣＣＤシフトレジスタを駆動して奇数列情報電荷４０を水平転送する奇数列水平転送動作（期間Ｐ_Ｏ）、偶数列の情報電荷４２を振り分け部１０ｔから水平ＣＣＤシフトレジスタへ転送する偶数列振り分け転送動作（時刻ｔ_１３〜ｔ_１７）、及び水平ＣＣＤシフトレジスタを駆動して偶数列情報電荷４２を水平転送する偶数列水平転送動作（期間Ｐ_Ｅ）を順次実行する。

水平転送動作の期間、蓄積部１０ｓの各ビットに保持される情報電荷は、上述のように、ライン転送動作の終了時には、単一の転送電極ＳＴ２の下だけに蓄積されるが、所定時間経過後、駆動回路１２はφ_Ｓ３をＶ_Ｈへ遷移させ、次のライン転送動作の開始まで、ＳＴ２及びＳＴ３の下に形成される電位井戸に情報電荷を蓄積する。すなわち、駆動回路１２は、ライン転送動作の終了から水平転送動作の途中までの第１の期間において、蓄積部１０ｓの垂直ＣＣＤシフトレジスタのビット毎に配置された一組の転送電極のうちの１本の転送電極下に情報電荷を蓄積する第１の蓄積動作と、前記第１の期間後に始まり次のライン転送動作の開始までの第２の期間にて、前記一組の転送電極のうち、前記第１蓄積動作時より多い２本の下に情報電荷を蓄積する第２の蓄積動作とを切り替える。

既に述べたように、ライン転送動作の途中の電位井戸が狭くなるタイミングでは、情報電荷が基板表面近くまで蓄積され、界面準位にトラップされ易くなる。そして、界面準位は、ライン転送動作において先行して通過するビットの情報電荷をトラップし、後続ビットの電位井戸へ放出することにより、混色の問題が発生し得る。第１蓄積動作は、当該問題の軽減を図るものであり、情報電荷を蓄積する電位井戸を狭く形成することで、当該電位井戸に対応する転送電極下にて放出されるトラップ電荷の減少を図り、混色を抑制する。従って、第１蓄積動作を行う第１期間Ｐ_Ｓ１は、ライン転送後においてトラップ電荷が放出され易い期間より長く設定することが好適である。一方、第２蓄積動作にて、電位井戸を広げて情報電荷を基板表面から遠ざけることで、第１蓄積動作にてトラップされる情報電荷量を抑制すると共に、第１蓄積動作にて既にトラップされた情報電荷を元の電位井戸に放出させることができる。これにより、水平転送動作の間、蓄積部１０ｓにて情報電荷を保持する動作において、トラップの発生が抑制され、縦すじの軽減が図られる。従って、第２蓄積動作を行う第２期間Ｐ_Ｓ２の長さも確保することが必要であり、第１期間Ｐ_Ｓ１はこの点も考慮して定めることが望ましい。

本実施形態の駆動方法では、上述の点に加えて、奇数列水平転送動作又は偶数列水平転送動作の途中にてφ_Ｓの状態を切り替えた場合、水平転送により読み出し中の画像信号にノイズが混入し易いことに配慮して、第１蓄積動作と第２蓄積動作との切り替えタイミングを定めている。具体的には、駆動回路１２は、奇数列水平転送動作の期間Ｐ_Ｏと偶数列水平転送動作の期間Ｐ_Ｅとの間のタイミングにて、第１蓄積動作から第２蓄積動作への切り替えを行う。例えば、この切り換えは、偶数列振り分け転送動作の開始に同期して行うことができ、駆動回路１２は、ライン転送動作の終了から偶数列振り分け動作の開始までを第１期間Ｐ_Ｓ１、偶数列振り分け動作の開始から次のライン転送動作の開始までを第２期間Ｐ_Ｓ２として、蓄積部１０ｓでの情報電荷の保持動作を制御する。この場合、駆動回路１２は、ライン転送動作の終了時におけるクロックφ_Ｓ２のみがオン電圧Ｖ_Ｈで、残るφ_Ｓ１及びφ_Ｓ３がオフ電圧である状態を、時刻ｔ_１３とｔ_１４との間にてφ_ＴＧ１及びφ_ＴＧ３をオン電圧とするタイミングまで維持し、当該タイミングにて、φ_Ｓ３をオン電圧Ｖ_Ｈに切り替える。

ここで、第１期間Ｐ_Ｓ１では、蓄積部１０ｓの垂直ＣＣＤシフトレジスタの各ビットの転送電極ＳＴ２はその下に電位井戸を形成し、ＳＴ１及びＳＴ３はその電位井戸の両側に電位障壁を形成する。この電位障壁を形成するためにＳＴ１及びＳＴ３に印加するφ_Ｓ１及びφ_Ｓ３のオフ電圧は、上述の２種類のオフ電圧のうちＶ_Ｌ１とすることもできるが、本実施形態ではより低いＶ_Ｌ２に設定している。Ｖ_Ｌ２を印加されたＳＴ１及びＳＴ３下の基板表面にはホールが集まり、ライン転送動作で生じたトラップ電荷とホールとの再結合が促進される。これにより、転送電極ＳＴ１及びＳＴ３の下でのトラップ電荷の放出が抑制され、ひいては界面準位から放出されて隣接するＳＴ２の下の電位井戸に流れ込む電荷量が抑制されるので、混色の低減が図られる。

以上、静止画撮影でのイメージセンサ１０の駆動方法についての実施形態を説明したが、既に述べたように本発明は動画撮影やプレビューでの駆動に適用することもできる。この場合、上述したように駆動回路１２は、蓄積部１０ｓの垂直ＣＣＤシフトレジスタが９本の転送電極毎に電位井戸を１つ形成し、当該電位井戸を３相駆動で移動させる。この駆動方法では、例えば、第１蓄積動作は、転送クロックの１相分に相当する連続配置される３本の転送電極にオン電圧を印加し、それにより形成される電位井戸に情報電荷を保持し、一方、第２蓄積動作は、転送クロックの２相分に相当する連続配置される６本の転送電極にオン電圧を印加し、それにより形成される電位井戸に情報電荷を保持することで、上述の静止画撮影におけると同様に、混色及び縦すじの抑制が図られる。

また、本発明は、１行分の情報電荷を３つ以上の情報電荷群に分割して水平ＣＣＤシフトレジスタへ読み出すことができるＣＣＤイメージセンサの駆動方法にも適用することができる。例えば、１行の情報電荷を３つの情報電荷群に分割して読み出すＣＣＤイメージセンサの駆動において、駆動回路は、１行分の水平転送動作を第１〜第３の群別水平転送動作に分けて順次行うことができる。この駆動において、第１蓄積動作と第２蓄積動作との切り換えを、第１群別水平転送動作と第２群別水平転送動作との間隔、又は第２群別水平転送動作と第３群別水平転送動作との間隔に行うようにすることができる。３つ以上の群別水平転送動作相互間のどの間隔で切り換えを行うかは、界面準位がライン転送動作の途中でトラップした電荷を放出する過程の時定数に応じて定めることができる。すなわち、ライン転送後におけるトラップ電荷が放出され易い期間は当該時定数に応じて定まり、この放出されやすい期間より後に直近に到来する群別水平転送動作の間隔にて第１期間Ｐ_Ｓ１を終了するように構成することができる。

また、本発明の駆動方法は、３相駆動の垂直ＣＣＤシフトレジスタを有するイメージセンサだけでなく、４相駆動以上の垂直ＣＣＤシフトレジスタを有するイメージセンサにも適用することができる。また、インターライン方式のＣＣＤイメージセンサは、フォトダイオードで生じた情報電荷を、隣接する垂直ＣＣＤシフトレジスタに読み出して、当該垂直ＣＣＤシフトレジスタを１行分の水平転送動作毎に１ビットずつ駆動する。このインターライン方式のイメージセンサにおける垂直ＣＣＤシフトレジスタの動作は、フレーム転送方式のＣＣＤイメージセンサにおける蓄積部１０ｓに類似しており、本発明を適用して、混色や縦すじを抑制して画質の向上を図ることができる。

本発明の実施形態である撮像装置の概略の構成を示すブロック図である。 イメージセンサの蓄積部、振り分け部及び水平転送部の概略の構造示す平面図である。 蓄積部にフレーム転送された情報電荷を水平転送部へ読み出す動作における各クロック信号の波形を示すタイミング図である。 奇数列の電荷転送チャネルにおけるチャネル電位の変化を示す模式図である。 偶数列の電荷転送チャネルにおけるチャネル電位の変化を示す模式図である。 振り分け機構を有する従来のフレーム転送方式のＣＣＤイメージセンサの駆動方法における各クロック信号の波形を示すタイミング図である。 従来の駆動方法におけるチャネル電位の変化を示す模式図である。

符号の説明

１０ イメージセンサ、１０ｉ 撮像部、１０ｓ 蓄積部、１０ｈ 水平転送部、１０ｄ 出力部、１０ｔ 振り分け部、１２ 駆動回路、２０，２４ チャネル領域、２２，２８ チャネルストップ領域、２６−１，２６−２ 水平転送電極、４０，４２ 情報電荷。

Claims (7)

1. 行列配置された受光画素にて発生した情報電荷を列方向に垂直転送するｎ相駆動（ｎは３以上の自然数である）可能な複数の垂直ＣＣＤシフトレジスタと、前記複数の垂直ＣＣＤシフトレジスタから出力される前記情報電荷を行方向に水平転送する水平ＣＣＤシフトレジスタとを有する固体撮像素子を駆動する駆動方法であって、
   前記各垂直ＣＣＤシフトレジスタにて前記情報電荷を１ビットずつ移動させることにより、前記情報電荷を１行ずつ垂直転送するライン転送動作と、
   前記ライン転送動作により前記複数の垂直ＣＣＤシフトレジスタから出力される１行分の前記情報電荷を、前記水平ＣＣＤシフトレジスタにより水平転送する水平転送動作と、
   前記水平転送動作を行う期間において、前記垂直ＣＣＤシフトレジスタ上の前記情報電荷を現在位置しているビットに保持する情報電荷保持動作と、
   を有し、
   前記情報電荷保持動作は、
   直近に行われた前記ライン転送動作の期間に続いて始まり前記水平転送動作の途中までの第１期間において、前記垂直ＣＣＤシフトレジスタのビット毎に配置された一組の転送電極のうちｍ_１本の転送電極下に前記情報電荷を蓄積する第１蓄積動作と、
   前記第１期間後に始まり次の前記ライン転送動作の期間の開始までの第２期間にて、前記一組の転送電極のうち、前記ｍ_１本より多いｍ_２本の下に前記情報電荷を蓄積する第２蓄積動作と、
   を有することを特徴とする固体撮像素子の駆動方法。
2. 請求項１に記載され、前記ライン転送動作により前記複数の垂直ＣＣＤシフトレジスタから出力される１行分の前記情報電荷を第１乃至第ｋ（ｋは２以上の自然数である）の情報電荷群に分割して当該情報電荷群毎に順次、前記水平ＣＣＤシフトレジスタへ転送する振り分け転送機構を有する固体撮像素子を駆動する駆動方法において、
   前記水平転送動作は、前記第１乃至第ｋの情報電荷群それぞれを水平転送する第１乃至第ｋの群別水平転送動作を順次行い、
   前記情報電荷保持動作は、前記群別水平転送動作相互のｋ−１個の間隔のいずれかに同期して、前記第１蓄積動作から前記第２蓄積動作への切り換えを行うこと、
   を特徴とする固体撮像素子の駆動方法。
3. 請求項１又は請求項２に記載された固体撮像素子の駆動方法において、
   前記第１期間の長さは、前記垂直ＣＣＤシフトレジスタのチャネルを構成する半導体基板の界面準位がトラップした電荷を放出する過程の時定数に応じて設定されること、を特徴とする固体撮像素子の駆動方法。
4. 請求項１に記載され、前記ライン転送動作により前記複数の垂直ＣＣＤシフトレジスタから出力される１行分の前記情報電荷を、奇数列に対応する情報電荷群と偶数列に対応する情報電荷群とに分割して当該情報電荷群を順次、前記水平ＣＣＤシフトレジスタへ転送する振り分け転送機構を有する固体撮像素子を駆動する駆動方法において、
   前記水平転送動作は、前記奇数列の情報電荷群を水平転送する奇数列水平転送動作と前記偶数列の情報電荷群を水平転送する偶数列水平転送動作とを順次行い、
   前記情報電荷保持動作は、前記奇数列水平転送動作と前記偶数列水平転送動作との間隔に同期して前記第１蓄積動作から前記第２蓄積動作への切り換えを行うこと、
   を特徴とする固体撮像素子の駆動方法。
5. 請求項１から請求項４のいずれか１つに記載された固体撮像素子の駆動方法において、
   前記垂直ＣＣＤシフトレジスタは３相駆動可能であり、
   前記第１蓄積動作は、前記３相駆動のうちの１つの相に対応する前記転送電極の下に前記情報電荷を蓄積し、
   前記第２蓄積動作は、前記３相駆動のうちの２つの相に対応する前記転送電極の下に前記情報電荷を蓄積すること、
   を特徴とする固体撮像素子の駆動方法。
6. 請求項１から請求項５のいずれか１つに記載された固体撮像素子の駆動方法において、
   前記第１蓄積動作にて、前記各ビットに蓄積される前記情報電荷に対する電位障壁を形成する前記転送電極に、前記ライン転送動作における転送クロックのオフ電圧より低い第１蓄積動作時オフ電圧を印加すること、を特徴とする固体撮像素子の駆動方法。
7. 請求項６に記載された固体撮像素子の駆動方法において、
   前記第１蓄積動作時オフ電圧は、前記転送電極下の半導体表面に反転層を形成するピンニング電圧に応じた値であること、を特徴とする固体撮像素子の駆動方法。
   

Images