JP2007299522A - 高速メモリシステムにおいて読出しタイミングを同期させる方法 - Google Patents

高速メモリシステムにおいて読出しタイミングを同期させる方法 Download PDF

Info

Publication number
JP2007299522A
JP2007299522A JP2007174529A JP2007174529A JP2007299522A JP 2007299522 A JP2007299522 A JP 2007299522A JP 2007174529 A JP2007174529 A JP 2007174529A JP 2007174529 A JP2007174529 A JP 2007174529A JP 2007299522 A JP2007299522 A JP 2007299522A
Authority
JP
Japan
Prior art keywords
memory
memory device
read
flag
read clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007174529A
Other languages
English (en)
Other versions
JP5415677B2 (ja
Inventor
Jeffery W Janzen
ジェフリー　ダブリュー．ジャンゼン
Troy A Manning
エイ．マニング トロイ
Chris G Martin
ジー．マーティン クリス
Brent Keeth
ブレント　キース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2007299522A publication Critical patent/JP2007299522A/ja
Application granted granted Critical
Publication of JP5415677B2 publication Critical patent/JP5415677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】モリコントローラの複雑さを低減する目的でメモリデバイスのシステム読出し待ち時間を均一化する。
【解決手段】制御回路２０００は、制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータをメモリデバイスがメモリアレイから少なくとも１つのデータ信号線上に出力開始し、メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められる。
【選択図】図３

Description

本発明は一般に、高速同期メモリシステムに関し、より詳細には、どんなメモリデバイスからの読出しデータも同時にメモリコントローラに到着するようにメモリデバイスの読出し待ち時間を制御することに関する。
図１に例示的なコンピュータシステムを示す。このコンピュータシステムは、プロセッサ５００と、メモリサブシステム１００ｐと、拡張バスコントローラ５１０を備える。メモリサブシステム１００ｐおよび拡張バスコントローラ５１０は、ローカルバス５２０を介してプロセッサ５００に結合されている。拡張バスコントローラ５１０はまた、少なくとも１つの拡張バス５３０にも結合されており、拡張バス５３０には、大容量記憶デバイス、キーボード、マウス、グラフィックアダプタ、マルチメディアアダプタなど、様々な周辺デバイス５４０〜５４２を接続することができる。
メモリサブシステム１００ｐは、メモリコントローラ４００ｐおよび複数のメモリモジュール３０１ｐ〜３０２ｐを備える。各メモリモジュールは複数のメモリデバイスを備え、例えば、モジュール３０２ｐの場合はＤＲＡＭ−１ １０１ｐおよびＤＲＡＭ−２ １０２ｐを備える。各メモリデバイス１０１ｐ〜１０４ｐは高速同期メモリデバイスである。図１には、２つのメモリモジュール３０１ｐおよび３０２ｐと関連する信号線４０１ａｐ、４０１ｂｐ、４０２ａｐ、４０２ｂｐ、４０３ｐ、４０６ｐ、４０７ｐしか示していないが、任意の数のメモリモジュールを使用できることに留意されたい。同様に、各メモリモジュールには２つのメモリデバイス１０１ｐ〜１０２ｐ、１０３ｐ〜１０４ｐしかないものとして示してあるが、メモリモジュール３０１ｐ〜３０２ｐにはこれよりも多いか少ないメモリデバイス１０１ｐ〜１０４ｐがあってもよい。ただし代表的な構成では、各メモリモジュール上に８個または９個のメモリデバイスがある。信号線４０１ａｐ、４０１ｂｐ、４０２ａｐ、４０２ｂｐ、４０３ｐは、データバス１５０ｐと呼ばれ、信号線４０６ｐおよび４０７ｐは、コマンド／アドレスバス１５１ｐと呼ばれる。
データバス１５０ｐは複数のデータ信号線４０１ａｐ、４０１ｂｐを含み、これらのデータ信号線は、メモリコントローラ４００ｐとメモリデバイス１０１ｐ〜１０４ｐとの間でデータＤＡＴＡを交換するのに使用される。読出しデータは、メモリモジュール３０１ｐ、３０２ｐから出力され、読出しクロック信号線４０２ａｐ、４０２ｂｐ上の自走読出しクロック信号ＲＣＬＫとの同期が順次とられる。読出しクロック信号ＲＣＬＫは、メモリコントローラ４００ｐによって生成され、まずメモリコントローラ４００ｐから最も遠いメモリモジュール３０２ｐにドライブされた後、残りのメモリモジュール３０１ｐの中をドライブされ、メモリコントローラ４００ｐに戻る。書込みデータは、メモリコントローラ４００ｐから出力され、書込みクロック信号線４０３ｐ上の自走書込みクロック信号ＷＣＬＫとの同期が順次とられる。書込みクロックは、メモリコントローラ４００ｐによって生成され、まず最も近いメモリモジュール３０１ｐにドライブされた後、残りのメモリモジュール３０２ｐの中をドライブされる。複数のコマンド信号線４０６がメモリコントローラ４００ｐによって使用されて、コマンドＣＭＤがメモリモジュール３０１ｐ、３０２ｐに送られる。同様に、複数のアドレス信号線４０７ｐがメモリコントローラによって使用されて、アドレスＡＤＤＲがメモリモジュール３０１ｐ、３０２ｐに送られる。データバス１５０ｐまたはコマンド／アドレスバス１５１ｐは、当技術分野で周知の追加の信号線、例えばチップ選択線を有することもできるが、図を簡単にするためにこれらは示していない。コマンドＣＭＤおよびアドレスＡＤＤＲはまた、メモリモジュール３０１ｐ、３０２ｐ上のレジスタ（図示せず）によってバッファリングしてからそれぞれのモジュールのメモリデバイス１０１ｐ〜１０４ｐに配信することもできる。複数の書込みクロック信号線４０４ｐ、複数のデータ信号線４０１ａおよび４０１ｂ、複数のコマンド信号線４０６、複数のアドレス信号線４０７はそれぞれ、レジスタとすることのできる終端装置４５０によって終端される。
メモリデバイス１０１ｐ〜１０４ｐが読出しコマンドを受け入れると、この読出しコマンドに関連するデータは、一定時間量が経過するまではデータバス１５０ｐ上に出力されない。この時間は、デバイス読出し待ち時間と呼ばれる。各メモリデバイス１０１ｐ〜１０４ｐには、最低デバイス読出し待ち時間が関連付けられているが、より長い複数の読出し待ち時間で動作させることもできる。メモリコントローラ４００ｐが読出しコマンドを発行する時と、メモリコントローラ４００ｐに読出しデータが到着する時との間に経過する時間量は、システム読出し待ち時間と呼ばれる。システム読出し待ち時間は、メモリデバイス１０１ｐ〜１０４ｐのデバイス読出し待ち時間と、デバイス１０１ｐ〜１０４ｐとメモリコントローラ４００ｐとの間の信号伝搬時間との合計に等しい。メモリモジュール３０１ｐはメモリモジュール３０２ｐよりもメモリコントローラ４００ｐに近いので、メモリモジュール３０１ｐ上にあるメモリデバイス１０１ｐ、１０２ｐは、メモリモジュール３０２ｐ上にあるメモリデバイス１０３ｐ、１０４ｐよりも短い信号伝搬時間を有する。高クロック周波数（例えば３００ＭＨｚから少なくとも５３３ＭＨｚ）では、この信号伝搬時間の差が重要になる場合がある。
各メモリデバイス１０１ｐ〜１０４ｐの最低読出し待ち時間、ならびに読出しクロック信号線４０２ａｐ、４０２ｂｐに沿った読出しクロックＲＣＬＫの信号伝搬時間に差があるせいで（例えば、ＤＲＡＭ−３ １０３の方がＤＲＡＭ−１ １０１ｐよりもメモリコントローラ４００ｐから遠くに位置するので、ＤＲＡＭ−３ １０３ｐからのデータ出力の方がＤＲＡＭ−１ １０１ｐからのデータ出力よりもメモリコントローラ４００ｐに到達するのに時間がかかる）、同じ読出しクロック信号線に結合されたメモリデバイス（例えばＤＲＡＭ−１ １０１ｐとＤＲＡＭ−３ １０３ｐ）が、異なるシステム読出し待ち時間を有する場合がある。メモリコントローラ４００ｐが各メモリデバイス１０１ｐ〜１０４ｐごとに異なるシステム読出し待ち時間で読出しトランザクションを処理するようにすると、メモリコントローラ４００ｐは不必要に複雑になる。したがって、メモリコントローラの複雑さを低減する目的でメモリデバイスのシステム読出し待ち時間を均一化するための装置および方法が必要とされている。
本発明は、高速メモリサブシステム中のメモリデバイスのシステム読出し待ち時間を均一化するための方法および装置を目的とする。本発明は、各メモリデバイスのデバイス読出し待ち時間（ｒｅａｄ ｌａｔｅｎｃｙ）を制御する複数のフラグ信号を使用することを対象とする。フラグ信号は、読出しクロック信号と同等の信号伝搬時間を有するようにルーティングされる。本発明によるメモリデバイスは、フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れた読出しコマンドに関連するデータの出力を開始する。したがって、フラグ信号のタイミングが、メモリデバイスのデバイス読出し待ち時間を決定する。本発明によるメモリコントローラは、初期化中に較正（キャリブレーション）ルーチンを実施する。較正ルーチンを用いて、読出しコマンドとフラグ信号との間に必要とされる最低タイミングオフセットを決定する。最低タイミングオフセットは、同じ読出しクロック信号線に結合された各メモリデバイスが読出しデータを確実に出力することを可能にし、すなわち各デバイスの最低デバイス読出し待ち時間を満たす。代替として、最低タイミングオフセットを事前に決定してメモリ（例えばシリアルプレゼンス検出すなわちＳＰＤ ＥＥＰＲＯＭ）に記憶しておき、それにより、コントローラが較正を実施せずにタイミングオフセットを設定できるようにしてもよい。通常動作中、このタイミングオフセットを使用して、各メモリデバイスが読出しデータを出力する時が制御される。フラグ信号は、パス長および信号伝搬特性の類似により、読出しクロックパスと同等の信号伝搬タイミングを有するので、フラグ信号の信号伝搬時間は自動的にメモリデバイス間の信号伝搬時間の差を補償し、それにより、このフラグ信号に結合された各メモリデバイスについてメモリコントローラは同じシステム読出し待ち時間を経験することが保証される。代替実施形態では、フラグ信号は各メモリモジュールにローカルであり、やはりメモリモジュール上にあるフラグ生成論理によって生成される。このシステムの下では、フラグ信号はメモリモジュールに関連付けられ、各メモリモジュールのメモリデバイスの待ち時間を均一化するのに役立つ。
本発明に関する以上およびその他の利点および特徴は、添付の図面と共に提供する以下の本発明の詳細な説明からより明確に理解されるであろう。
ここで図面を参照するが、図面では、同じ参照番号は同様の要素を指す。図２に、本発明の第１の実施形態による例示的なメモリサブシステム１００の一例を示す。メモリサブシステム１００は、データバス１５０およびコマンド／アドレスバス１５１を介して複数の信号を送るメモリコントローラ４００を備える。データバス１５０は、複数のフラグ信号ＦＬ１、ＦＬ２を含み、これらのフラグ信号は、対応する複数のフラグ信号線４０４、４０５を使用して送られる。各フラグ信号線は、対応する読出しクロック信号線と、その読出しクロック信号線に結合されたメモリデバイスとに関連付けられる。例えば、フラグ信号ＦＬ１は、フラグ信号線４０４上で送られ、読出しクロック信号線４０２ａｐ上で送られる読出しクロックＲＣＬＫとメモリデバイスＤＲＡＭ−１ １０１ｐおよびＤＲＡＭ−３ １０３ｐとに関連する。各メモリモジュール３０１、３０２が、複数のフラグ信号線４０４、４０５を含むデータバス１５０を介してメモリコントローラ４００に結合されている。図２では（代替実施形態を対象とする図５〜８でも）、コマンド信号線４０６およびアドレス信号線４０７について特定のルーティングスキームが示してあるが、本発明の原理は他のルーティング構成にも適用可能であることに留意されたい。例えば、コマンド信号線４０６およびアドレス信号線４０７は、各メモリデバイス１０１〜１０４に並列にルーティングすることもでき、および／またはレジスタ（図示せず）によってバッファリングすることもできる。
図３は、図２に示したメモリモジュールのうちの１つである１０１のより詳細な図である。例示的な実施形態では、メモリデバイス１０１〜１０４はアドバンスＤＲＡＭ技術（ＡＤＴ）デバイスである。ただし、本発明の原理は、任意のタイプの同期メモリデバイスに組み込むことができる。ＡＤＴメモリデバイス１０１は、制御回路２０００（アドレスデコーダを含む）を備え、制御回路２０００は、読出しクロック信号線４０２ａ、書込みクロック信号線４０３、フラグ信号線４０４、複数のコマンド信号線４０６、および複数のアドレス信号線４０７に結合されている。制御回路２０００は、従来からある追加の信号線にも結合することができるが、図を簡単にするためにこれらは示していない。ＡＤＴメモリデバイス１０１はまた、書込みデータパス２００２および読出しデータパス２００４も備え、これらは両方とも、データ信号線４０１ａおよび複数のメモリアレイ２００１（Ｉ／Ｏゲーティング回路２００６を介して）に結合されている。読出しデータパス２００４は、読出しクロック信号線４０２ａにも結合され、シリアライザ２００５を備える。シリアライザ２００５は、複数のメモリアレイ２００１から読み出された並列データを直列データに変換し、この直列データは、読出しクロック信号ＲＣＬＫと同期してデータ信号線４０１ａ上に出力される。同様に、書込みデータパス２００２は、書込みクロック信号線４０３にも結合され、パラレライザ２００３を備える。パラレライザ２００３は、データ信号線４０１ａからの直列書込みデータを並列データに変換する。
メモリデバイス１０１は、前に受け入れた読出しコマンドに関連するデータの出力を開始する時を決定するための合図として、フラグ信号ＦＬ１を使用する。したがって、メモリデバイスの読出し待ち時間は、フラグ信号線４０４上のフラグ信号ＦＬ１のタイミングによって決定される。より具体的には、メモリデバイス１０１の制御回路２０００は、読出しデータパス２００３に対し、フラグＦＬ１がフラグ信号線４０４上でアサートされてから所定数の読出しクロックサイクル後に、前に受け入れた読出しコマンドに関連するデータの出力を開始させる。
図３にこのプロセスを示す。プロセスはステップ１００１で開始し、メモリデバイスは、複数のコマンド信号線４０６を介して送られた読出しコマンドを受け入れる。ステップ１００２で、制御回路はフラグ信号ＦＬ１を受け取るまで待機する。フラグ信号を受け取った後、ステップ１００３〜１００４で、メモリデバイスは、所定数の読出しクロックサイクルだけ待機してからデータを出力する。例示的な実施形態では、メモリデバイス１０１は、フラグ信号ＦＬ１を受け取ってから４読出しクロックサイクル後に、読出しデータの出力を開始する。ただし、読出しクロックサイクル数が各メモリデバイス１０１〜１０４で同じであって、メモリデバイス１０１〜１０４から要求のデータを出力するのに十分な時間を含んでいれば、異なる数の経過読出しクロックサイクルを使用することもできる。
フラグ信号ＦＬ１、ＦＬ２によって設定されるメモリデバイス１０１〜１０４のデバイス読出し待ち時間に関する制御タイミングは、例えばシステム初期化時に、メモリコントローラによって実施される較正プロシージャで決定される。このような場合、メモリコントローラ４００は、読出しコマンドを発行する時と各メモリデバイスに向けたフラグ信号を発行する時との間のタイミングオフセットを決定する。このタイミングオフセットは、同じフラグ信号線（例えばフラグ信号線４０４）に結合されたメモリデバイス（例えばＤＲＡＭ−１ １０１とＤＲＡＭ−３ １０３）のシステム読出し待ち時間を均一化することになる。較正プロセスは、フラグ信号線ごとに実施する。
較正プロセスは、較正されるフラグ信号線（例えばフラグ信号線４０４）に結合されたメモリデバイスのうちでメモリコントローラ４００から最も遠くに位置するメモリデバイス（例えばＤＲＡＭ−３ １０３）にメモリコントローラ４００が較正コマンドを送る時に開始する。較正コマンドは、メモリデバイス１０３に基準較正パターンを出力させる特別な読出しコマンドである。基準較正パターンは、データが最初にメモリコントローラに到着した時をメモリコントローラが容易に識別できるようにフォーマット化されている。例示的な実施形態では、メモリデバイス１０３は、１つの読出しコマンドにつき８ビットのデータを返す。メモリデバイス１０３は、データ信号線４０１ａにわたってメモリコントローラ４００にデータを順次ドライブする。適切な較正パターンなら、メモリコントローラは、第１のデータビットがメモリコントローラに到着した時を容易に認識することができる。例示的な実施形態では、好ましい基準較正パターンは、メモリコントローラに到着する第１ビットが所定の状態にセットされて残りのビットが異なる状態にセットされたバイトである。したがって、（２進数）０１１１１１１１、または（２進数）１０００００００が適切な較正パターンとなる。この２つのパターン間の選択は、バスアーキテクチャの影響を受ける場合がある。例えば例示的な実施形態では、メモリバス１５０は、自然な論理状態「１」を有する「プルアップ」バスである。このため、パターン（２進数）０１１１１１１１が理想的である。というのは、「０」がバス上に現れるのはこのパターンがバス上にドライブされている場合だけになるからである。しかし、データバス１５０の自然な論理状態が「０」であるように構築されている場合は、好ましいパターンはそうではなく（２進数）１０００００００になる。
メモリコントローラ４００は、較正コマンドを発行する時、同時にフラグ信号線４０４上でフラグ信号ＦＬ１もアサートする。ＤＲＡＭ−３ １０３がフラグ信号を受け取ると、ＤＲＡＭ−３ １０３は、所定数の読出しクロックサイクルが経過した後で較正パターンの出力を開始する。
フラグ信号線４０４は、フラグ信号ＦＬ１が、フラグ信号ＦＬ１に関連するフラグ信号線４０４に結合された各メモリデバイス１０３、１０１を横断してからメモリコントローラ４００に戻るようにルーティングされる。メモリコントローラ４００は、戻ってきたフラグ信号ＦＬ１を受け取ると、所定数の読出しクロックサイクルが経過した後で、データ信号線４０１ａから較正パターンを読み取ることを試みる。基準較正パターンが検出された場合は、この所定数の読出しクロックサイクルは、メモリデバイス１０３が適切に動作するのに十分なデバイス読出し待ち時間を課す読出しクロックサイクルである。基準較正パターンが検出されなかった場合は、メモリコントローラは、フラグ信号ＦＬ１を送るのが早すぎ、結果としてメモリデバイス１０３をその最低デバイス読出し待ち時間よりも短いデバイス読出し待ち時間で動作させようとしたと判断する。この場合、したがってメモリコントローラ４００は、較正コマンドの送出とフラグ信号ＦＬ１の送出との間の読出しクロックサイクル数を増加させて前述の手順を繰り返し、基準較正パターンを適切に受け取るまでこれを行う。
次いでメモリコントローラ４００は、同じフラグ信号線に結合された残りの各メモリデバイスに対して上記の手順を繰り返す。メモリコントローラは、フラグ信号線４０４に結合された次に近いメモリデバイス（例えばＤＲＡＭ−１ １０１）の処理を継続し、同じフラグ信号線（例えばフラグ信号線４０４）に結合された最も近いメモリデバイスに対して較正手順を実施し終えるまで処理を行う。各反復で、メモリコントローラ４００は、前の反復で使用した最終タイミングオフセットを初期タイミング差として採用する。この手順によって最も近いメモリデバイス（例えばＤＲＡＭ−１ １０１）を較正し終えた後、メモリコントローラ４００は、最終タイミングオフセットを、そのフラグ信号線（例えばフラグ信号線４０４）に結合されたメモリデバイスに対して読出しトランザクションを実施するのに採用する。このタイミングオフセットにより、同じフラグ信号線に結合された各メモリデバイス（例えばフラグ信号線４０４およびメモリデバイスＤＲＡＭ−１ １０１、ＤＲＡＭ−３ １０３）は、このメモリデバイスの組のうちで最も遅いメモリデバイスの最低デバイス読出し待ち時間で動作する。フラグ信号は、パス長および信号伝搬特性の類似により、読出しクロックパスと同等の信号伝搬特性で伝搬するので、フラグ信号の信号伝搬遅延は自動的に、同じフラグ信号線（例えばフラグ信号線４０４）に結合されたメモリデバイス間（例えばＤＲＡＭ−１ １０１とＤＲＡＭ−３ １０３）の信号伝搬時間の差を補償する。
例えば図２に示したシステムでは、ＤＲＡＭ−１ １０１とＤＲＡＭ−３ １０３の両方が同じフラグ信号線（すなわち４０４）に結合されており、ＤＲＡＭ−３ １０３がメモリコントローラ４００から最も遠いメモリデバイスなので、メモリコントローラ４００はまずＤＲＡＭ−３ １０３を較正することになる。この第１ステップ中に、メモリコントローラは、較正コマンドとフラグ信号ＦＬ１を同時に送る。メモリデバイス１０３の制御回路２０００は、フラグ信号から所定数の読出しクロックサイクル後に、メモリデバイスから読出しデータを出力させる。例示的な実施形態では、所定数は４読出しクロックサイクルである。戻ってきたフラグ信号ＦＬ１がメモリコントローラ４００で検出されてから４サイクル後に、較正パターンがメモリコントローラ４００によって適切に受け取られなかった場合、このことは、メモリデバイス１０３が指定の時点で読出しデータを出力する準備ができていなかったことを意味する。すなわち、メモリデバイス１０３の最低デバイス読出し待ち時間が満たされていなかった。したがって、メモリコントローラ４００はもう一度較正コマンドを送るが、ただし、読出しコマンドとフラグ信号ＦＬ１との間の遅延を１読出しクロックサイクルだけ増加させたことに相当する修正済みのタイミングを用いてフラグ信号ＦＬ１を送る。このプロセスを、戻ってきたフラグ信号ＦＬ１をメモリコントローラが受け取ってから４クロックサイクル後に較正パターンがメモリコントローラ４００で検出されるまで繰り返す。このタイミングは、メモリデバイス１０３をその最低デバイス読出し待ち時間で動作させることに等しい。
次いでメモリコントローラ４００は、フラグ信号線４０４に結合された残りのメモリデバイスを較正することに進む。較正は、次に近いメモリデバイスで継続し、最も近いメモリデバイスが較正された時に完了する。この例では、次に近いメモリデバイスはＤＲＡＭ−１ １０１である。較正される残りの各メモリデバイスにつき、読出しコマンドとフラグ信号との間の初期遅延を、前に較正したメモリデバイスに使用した最終タイミングオフセットに設定する。この例では、メモリコントローラ４００は、ＤＲＡＭ−１ １０１を較正することによって較正プロセスを継続する。前に較正されたメモリデバイス（すなわちＤＲＡＭ−３ １０３）に使用された最終タイミング差が１読出しクロックのタイミング差だったので、メモリコントローラ４００は、較正コマンドをＤＲＡＭ−１ １０１に送り、１読出しクロックサイクルだけ待機した後でフラグ信号ＦＬ１を送る。基準較正パターンがメモリコントローラ４００によって適切に受け取られない場合、メモリコントローラ４００は、読出しコマンドとフラグ信号ＦＬ１との間の読出しクロックサイクルオフセットを各較正コマンドごとに増加させて使用して、較正コマンドをＤＲＡＭ−１ １０１に送ることを継続する。メモリコントローラ４００が３つの較正コマンドをＤＲＡＭ−３ １０３に送った後で基準較正パターンがメモリコントローラで適切に受け取られたと仮定する。このことは、較正コマンドとフラグ信号との間に３読出しクロックサイクルのタイミングオフセットがあることに対応する（第１の較正コマンドは前のメモリモジュールからのタイミングを採用し、このタイミングは１読出しクロックサイクル遅延に等しく、第２の較正コマンドはタイミングを１読出しクロックサイクル増加させて２読出しクロックサイクルとし、最後に第３の較正コマンドはタイミングをさらに１読出しクロックサイクル増加させて３読出しクロックサイクルとするので）。ＤＲＡＭ−１ １０１は、フラグ信号線４０４に結合された最も近いメモリデバイスなので、このフラグ信号線４０４に結合されたメモリデバイスに対する較正プロセスが完了した。通常動作では、メモリコントローラ４００は、読出しコマンドを送ってから３読出しクロックサイクル後にフラグ信号ＦＬ１をアサートすることになり、フラグ信号線４０４に結合された各メモリデバイスＤＲＡＭ−１ １０１、ＤＲＡＭ−３ １０３から返されるデータは、同じシステム待ち時間を有することになる。
前述の手順を、各フラグ信号線（例えばフラグ信号線４０５）に対して実施する。例えば図１のシステムでは、フラグ信号ＦＬ２がメモリデバイスＤＲＡＭ−４ １０４およびＤＲＡＭ−２ １０２に使用されている。メモリコントローラは、各フラグ線を同時に較正することが好ましい。メモリコントローラはまた、各フラグ線についての最終タイミングオフセットの最大値を、あらゆるフラグ線上で使用する共通タイミングオフセットとして採用することもでき、それによりメモリシステム全体を同じシステム待ち時間で動作させることができる。
本発明の一態様では、複数のフラグ信号ＦＬ１、ＦＬ２が、複数の読出しクロックＲＣＬＫと同等の信号伝搬時間を有する。フラグ信号ＦＬ１、ＦＬ２は、メモリデバイス１０１〜１０４からのデータ出力を同期させるのに使用される読出しクロック信号ＲＣＬＫと同等の伝搬時間を有するので、メモリサブシステムのメモリモジュール３０１と３０２の間における信号伝搬時間の差を自動的に補償する。図１で示した実施形態では、複数のフラグ信号線４０４、４０５が読出しクロック信号線４０２ａ、４０２ｂと並列にルーティングされ、それにより、複数のフラグ信号線４０４、４０５と読出しクロック信号線４０２ａ、４０２ｂが同等の伝搬時間を有することが保証される。
図５に、本発明の第２の実施形態のメモリサブシステム１００’を示す。メモリサブシステム１００’は、単一の送出読出しクロック信号ＲＣＬＫ’を、送出読出しクロック信号線４０２’上でメモリコントローラ４００からクロックバッファ４０１にルーティングする。クロックバッファ４０１は低遅延デバイスであり、単一の送出読出しクロック信号ＲＣＬＫ’とほぼ同一の位相整合で、複数の読出しクロック信号線４０２ａ、４０２ｂ上に複数の読出しクロック信号ＲＣＬＫを生成する。複数のフラグ信号線４０４、４０５はまず、メモリコントローラ４００からクロックバッファ４０１に近い領域まで、単一の送出読出しクロック信号線４０２’と並列にルーティングされる。次いで、複数のフラグ信号線４０４、４０５は、複数の読出しクロック信号線４０２ａ、４０２ｂと並列にルーティングされる。この構成は、フラグ信号ＦＬ１、ＦＬ２と読出しクロック信号ＲＣＬＫ’、ＲＣＬＫとの間で同等の伝搬時間を維持する。
次に図６を参照すると、本発明の第３の実施形態が示してある。第３の実施形態のメモリサブシステム１００”は、フラグリピータ付きクロックバッファ４０１’を使用する。したがって、送出読出しクロック信号ＲＣＬＫ’ならびに複数の送出フラグ信号ＦＬ１’、ＦＬ２’が、まずメモリコントローラ４００からフラグリピータ付きクロックバッファ４０１’まで相互に並列にルーティングされる。次いで、フラグリピータ付きクロックバッファ４０１’は、これらの信号を複数の読出しクロック信号ＲＣＬＫおよび複数のフラグ信号ＦＬ１、ＦＬ２として転送する。フラグリピータ付きクロックバッファは、読出しクロック信号とフラグ信号との間で同等の信号伝搬タイミング関係を維持する。
次に図７を参照すると、本発明の一実施形態によるメモリサブシステム１００”’が示してある。この場合、フラグ信号ＦＬ１、ＦＬ２は、メモリコントローラ４００によってではなくメモリモジュール上の内部論理４１０によって生成される。各メモリモジュール（例えばメモリモジュール３０１）上のフラグ信号線４０４、４０５は、他のメモリモジュール（例えばメモリモジュール３０２）上の対応するフラグ信号から独立しており、したがって、他のメモリモジュールのフラグ信号線４０４、４０５に結合されていない。図７に示すメモリサブシステム１００”’は通常、より小さいメモリシステムにある。より小さいメモリシステムはタイミングスキューがより小さいので、クロック信号線４０２”上で単一のクロックＣＬＫ”を使用することが可能である。ただし、この実施形態は小さいメモリシステムだけに限定しない。より大きいメモリシステムでは、クロック信号線４０２”上の単一のクロック信号ＣＬＫ”を、独立した読出しクロックおよび書込みクロックで置き換えることができる。
各メモリモジュールの内部論理４１０の機能は、内部フラグ信号ＦＬ１、ＦＬ２を生成することである。これらの内部信号を使用して、メモリモジュール（例えばメモリモジュール３０１）内のメモリデバイス（例えばＤＲＡＭ−１ １０１とＤＲＡＭ−２ １０２）のデバイス読出し待ち時間を均一化することができる。較正プロセスは、同じメモリモジュール内のメモリデバイス間を移動するように修正される。例えば、メモリモジュール３０１中で、較正プロセスは「トップ」メモリデバイス（例えばＤＲＡＭ−１ １０１）で開始し、「ボトム」メモリデバイス（例えばＤＲＡＭ−２ １０２）が較正されるまで継続することができる。したがって、この手順により、メモリモジュール（例えばメモリモジュール３０１）の各メモリデバイス（例えばＤＲＡＭ−１ １０１とＤＲＡＭ−２ １０２）が同じデバイス読出し待ち時間で動作することが保証される。このため較正後には、メモリコントローラ４００は、同じメモリモジュールからのメモリデバイスなら同じシステム読出し待ち時間で読み出すことができる。
モジュール間タイミングスキューの増大した、より大きいメモリシステムにメモリシステム１００”’を適用する場合は、信号線４０２”上の単一のクロックＣＬＫ”を独立した読出しクロックおよび書込みクロックで置き換えることに加えて、他の実施形態のモジュール間較正技法も採用することができる。他の実施形態の較正手順も、この実施形態の大規模メモリシステム実装形態に適用可能である。ただし、メモリコントローラ４００から各メモリモジュール３０１、３０２の中を通るフラグ信号線がないので、メモリコントローラは単に較正パターンが適切に受け取られたかどうかを決定するだけであり、適切に受け取られなかった場合は、較正中のメモリモジュールの内部論理４１０に、そのフラグ信号タイミングオフセットを増加させるよう命令する（モジュール内フラグＦＬ１、ＦＬ２のそれぞれについて）。メモリコントローラ４００は、例えば特別なコマンドを複数のコマンド線４０６上で送ることや専用信号線（図示せず）を介して送ることを含めて、様々な機構によってメモリモジュール（例えばメモリモジュール３０２）の内部論理４１０にそのフラグタイミングを増加させるよう命令することができる。
次に図８を参照すると、本発明の別の実施形態によるメモリサブシステム１００””が示してある。メモリシステム１００””は、図２のメモリシステム１００と同様である。ただし、メモリシステム１００””のメモリモジュール３０１、３０２はそれぞれ、構成メモリ１０５、１０６と、関連する少なくとも１つの信号線４１０を備える。構成メモリ１０５、１０６は、メモリモジュール３０１、３０２上のメモリデバイスＤＲＡＭ−１ １０１〜ＤＲＡＭ−４ １０４に関する所定の構成情報を記憶する任意のメモリとすることができる。例えば、構成メモリ１０５、１０６は、シリアルプレゼンス検出すなわちＳＰＤ ＥＥＰＲＯＭとすることができる。
所定の構成データＳＰＤＤＣは、メモリコントローラ４００によって、少なくとも１つの信号線４１０を使用して読み出すことができる。構成データＳＰＤＤＣは、各フラグ信号線についての所定のフラグタイミング遅延を含む。所定のフラグタイミング遅延は、各フラグ信号線ごとの単一の値（すなわちメモリコントローラが使用すべき実際の遅延）の連なりとして指定することもでき、あるいは、値の組合せであって、全部合わせて使用することでメモリコントローラが各フラグ信号線に必要な遅延値を計算できる値の組合せとすることもできる。例えば、構成メモリは、メモリモジュール上のすべてのメモリデバイスに共通のシステム待ち時間を表す単一の値、ならびに、各メモリデバイスについての最低デバイス読出し待ち時間を表す単一の値を記憶することができる。メモリコントローラは、システム待ち時間を適切な最低デバイス読出し待ち時間と合計して、そのメモリデバイスに関連するフラグについての提案フラグタイミング遅延を計算する。したがって、メモリコントローラ４００は、システム初期化中に較正ルーチンを実施する必要はない。そうではなく、必要とされるフラグタイミング遅延は、構成メモリ１０５、１０６に記憶されたデータから読み出すかまたは計算することができる。構成メモリ１０５、１０６が、同じフラグ信号について異なるフラグタイミング遅延を指定している場合は、メモリコントローラ４００は、このフラグに関するこれらのフラグタイミング遅延のうちで最も大きいフラグタイミング遅延を採用する。これによりメモリコントローラは、メモリモジュール３０１、３０２を、それぞれのメモリモジュールのタイミング要件に対応するタイミングで動作させることができる。
この実施形態の原理は、前述の他の実施形態にも適用可能である。例えば、図５〜７に示したメモリシステム１００’、１００”、１００”’を、構成メモリおよびそれらに関連する信号線を含むように同様に修正して、較正の必要をなくすことができる。
したがって、本発明は１つまたは複数のフラグ信号を利用し、このフラグ信号により、メモリデバイスは、フラグ信号が到着してから所定数の読出しクロックサイクル後に、前に受け取られた読出しコマンドに関連するデータを出力する。システム初期化中に較正ルーチンを実施して、読出しコマンドのアサートとフラグ信号のアサートとの間のタイミング遅延を得る。代替として、タイミング遅延は、事前に決定してメモリモジュール上の構成メモリに記憶しておいてもよい。その後、通常動作中にこのタイミング遅延を使用してフラグ信号をアサートする。フラグ信号を使用することで、各メモリデバイスのシステム読出し待ち時間が均一化される。フラグ信号がメモリモジュールの外部で（例えばメモリコントローラによって）生成される場合は、フラグ信号を使用して、フラグ信号線に結合されたメモリデバイスのシステム読出し待ち時間を均一化することができる。代替として、フラグ信号は、各メモリモジュール内でオンモジュール論理によって生成することもできる。オンモジュールのフラグ信号がそのメモリモジュールを離れることがない場合、これらのフラグ信号は、他のメモリモジュールのメモリデバイスのシステム読出し待ち時間を均一化するのに使用することはできない。しかし、そのメモリモジュールの各メモリデバイスのシステム読出し待ち時間を均一化するのに使用することができる。
以上、本発明のいくつかの実施形態について説明および図示したが、本発明の趣旨および範囲を逸脱することなく多くの修正、変更、および等価な要素の代用を行うことができるので、本発明はこれらの特定の実施形態に限定しない。したがって、本発明の範囲は、説明および図示した特定の構造の詳細に限定するものと考えるべきではなく、添付の特許請求の範囲によってのみ限定する。
高速メモリサブシステムを備えるコンピュータシステムを示すブロック図である。 本発明の第１の実施形態による高速メモリシステムのブロック図である。 図２に示した高速メモリシステムのメモリデバイスを示すブロック図である。 メモリデバイスがどのようにフラグ信号に応答するかを示すフローチャートである。 本発明の第２の実施形態による高速メモリシステムを示すブロック図である。 本発明の第３の実施形態による高速メモリシステムを示すブロック図である。 本発明の第５の実施形態による高速メモリシステムを示すブロック図である。 本発明の第６の実施形態による高速メモリシステムを示すブロック図である。

Claims (28)

  1. メモリアレイと、
    前記メモリアレイに結合された少なくとも１つのデータ信号線と、
    制御回路と、
    前記制御回路に結合された、読出しクロック信号を受け取るための読出しクロック信号線と、
    前記制御回路に結合されたフラグ信号線であって、メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を受け取るためのフラグ信号線と、
    前記制御回路に結合された、コマンドを受け取るための少なくとも１つのコマンド信号線とを備え、
    前記制御回路は、前記制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータを前記メモリデバイスが前記アレイから前記少なくとも１つのデータ信号線上に出力開始し、前記メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められていることを特徴とするメモリデバイス。
  2. 前記前に受け入れたコマンドは読出しコマンドであることを特徴とする請求項１に記載のメモリデバイス。
  3. 前記前に受け入れたコマンドは較正コマンドであることを特徴とする請求項１に記載のメモリデバイス。
  4. 出力の前記データは較正パターンであることを特徴とする請求項３に記載のメモリデバイス。
  5. 前記較正パターンは、異なる論理状態を有する連続する２つのビットを少なくとも含むことを特徴とする請求項４に記載のメモリデバイス。
  6. 前記較正パターンは、第１ビットが２進数０にセットされ、後続のすべてのビットが２進数１にセットされていることを特徴とする請求項５に記載のメモリデバイス。
  7. 前記較正パターンは、第１ビットが２進数１にセットされ、後続のすべてのビットが２進数０にセットされていることを特徴とする請求項５に記載のメモリデバイス。
  8. 前記メモリデバイスは少なくとも１つの他のメモリデバイスと共に構成され、前記メモリデバイスおよび前記少なくとも１つの他のメモリデバイスそれぞれは、フラグ信号線同士が結合され、コマンド信号線同士が結合され、
    各メモリデバイスは、該各メモリデバイスが読出しコマンドを受け取ってからそれぞれのフラグ信号線を介して前記フラグ信号を受け取ることを特徴とする請求項１に記載のメモリデバイス。
  9. 前記メモリデバイスはメモリモジュール上で少なくとも１つの他のメモリデバイスと共に構成され、前記メモリデバイスおよび前記少なくとも１つの他のメモリデバイスそれぞれで、それらのフラグ信号線は前記メモリモジュール上に位置するフラグ生成論理に結合されたことを特徴とする請求項１に記載のメモリデバイス。
  10. 複数のメモリデバイスを備え、
    前記メモリデバイスはそれぞれさらに、
    メモリアレイと、
    前記メモリアレイに結合された少なくとも１つのデータ信号線と、
    制御回路と、
    前記制御回路に結合された、読出しクロック信号を受け取るための読出しクロック信号線と、
    前記制御回路に結合されたフラグ信号線であって、前記メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を受け取るためのフラグ信号線と、
    前記制御回路に結合された、読出しコマンドを受け取るための少なくとも１つのコマンド信号線とを備え、
    前記制御回路は、前記制御回路が前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前に受け入れたコマンドに関連するデータを前記メモリデバイスが前記アレイから前記少なくとも１つのデータ信号線上に出力開始し、前記メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められていることを特徴とするメモリモジュール。
  11. プロセッサと、
    前記プロセッサに結合されたメモリコントローラと、
    複数の第１のメモリデバイスを有する第１のメモリモジュールとを備え、
    前記複数の第１のメモリデバイスは、
    読出しクロック信号を受け取るための第１の読出しクロック信号線であって、第２のメモリモジュールのうちの複数の第２のメモリデバイスの読出しクロック信号線に結合された第１の読出しクロック信号線と、
    コマンドを受け取るためのコマンド信号線と、
    メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を受け取るためのフラグ信号線であって、前記複数の第１のメモリデバイスおよび前記複数の第２のメモリデバイスに結合されたフラグ信号線とを備え、
    前記フラグ信号は、前記メモリコントローラによりフラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前記コマンド信号線上で受け取った前に受け入れたコマンドに対応するデータを前記複数の第１のメモリデバイスおよび複数の第２のメモリデバイスが出力開始するようにすることを特徴とするコンピュータシステム。
  12. メモリコントローラと、読出しクロック信号源と、フラグ信号源とに結合されたメモリデバイスを動作させる方法であって、
    前記メモリコントローラからコマンドを受け取るステップと、
    前記フラグ信号源から前記メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を受け取るステップと、
    前記読出しクロック信号源から読出しクロック信号を受け取るステップと、
    前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前記コマンドに関連するデータを前記読出しクロック信号と同期させて出力開始し、前記メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められているステップとを含むことを特徴とする方法。
  13. 前記コマンドは読出しコマンドであることを特徴とする請求項１２に記載の方法。
  14. 前記コマンドは較正コマンドであることを特徴とする請求項１２に記載の方法。
  15. 前記データは較正パターンであることを特徴とする請求項１４に記載の方法。
  16. 前記較正パターンは、異なる論理状態を有する連続する２つのビットを少なくとも含むことを特徴とする請求項１５に記載の方法。
  17. 前記較正パターンは、第１ビットが２進数０にセットされ、後続のすべてのビットが２進数１にセットされていることを特徴とする請求項１６に記載の方法。
  18. 前記較正パターンは、第１ビットが２進数１にセットされ、後続のすべてのビットが２進数０にセットされていることを特徴とする請求項１６に記載の方法。
  19. 前記読出しクロック源はメモリコントローラであり、前記フラグ信号源は前記メモリコントローラであることを特徴とする請求項１２に記載の方法。
  20. 前記メモリデバイスはメモリモジュール上に位置し、前記フラグ信号源は前記メモリモジュール上に位置するフラグ生成論理であることを特徴とする請求項１２に記載の方法。
  21. 複数のメモリデバイスについての読出し待ち時間を制御する方法であって、
    前記複数のメモリデバイスに順次、読出しクロック信号を提供するステップと、
    前記メモリデバイスのうちの１つに読出しコマンドを発行するステップと、
    前記読出しコマンドを発行してから第１の所定数の読出しクロック周期後に、前記１つのメモリデバイスに該メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を発行するステップと、
    前記フラグ信号を前記メモリデバイスにおいて受け取ってから第２の所定数の読出しクロック周期後に、前記読出しコマンドに関連するデータを前記メモリデバイスから出力するステップとを含み、
    前記メモリデバイスの読み出し待ち時間と等しくするために、前記読み出しクロックサイクルの数は信号伝播の特徴にしたがって予め定められていることを特徴とする方法。
  22. 前記第１の所定数の読出しクロック周期と前記第２の所定数の読出しクロック周期を足した長さは、前記複数のメモリデバイスに対応する最低デバイス読出し待ち時間の最大値以上であることを特徴とする請求項２１に記載の方法。
  23. 前記第２の所定数の読出しクロックサイクル周期が４であることを特徴とする請求項２１に記載の方法。
  24. プロセッサと、
    前記プロセッサに結合されたメモリコントローラと、
    前記メモリコントローラに結合された少なくとも１つのメモリモジュールとを備えるコンピュータシステムであって、
    前記少なくとも１つのメモリモジュールはそれぞれ少なくとも１組のメモリデバイスを含み、前記少なくとも１組のメモリデバイスはそれぞれさらに、
    フラグ生成論理と、
    複数のメモリデバイスとを備え、前記メモリデバイスはそれぞれ、
    読出しクロック信号を受け取るための読出しクロック信号線であって、前記少なくとも１つのメモリモジュールのうちの他のメモリモジュール上の対応する他のメモリデバイスの読出しクロック信号線に結合された読出しクロック信号線と、
    コマンドを受け取るための少なくとも１つのコマンド信号線と、
    メモリアレイに結合された少なくとも１つのデータ信号線と、
    前記フラグ生成論理に結合されたフラグ信号線であって、メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を受け取るためのフラグ信号線とを備え、
    前記フラグ信号は、前記フラグ信号を受け取ってから所定数の読出しクロックサイクル後に、前記コマンド信号線上で受け取った前に受け入れたコマンドに対応するデータを前記メモリデバイスに前記データ信号線上に出力させ、
    前記少なくとも１つのメモリモジュールはそれぞれさらに、前記複数のフラグ信号をいつ生成するかを決定するために前記フラグ生成論理によって使用される提案遅延を記憶した構成メモリを備えることを特徴とするコンピュータシステム。
  25. メモリアレイと、
    制御回路と、
    読出しクロック信号を受け取るために前記制御回路に第１の端子で結合され、前記読み出しクロック信号を前記制御回路に返すために第２の端子で結合された読出しクロック信号線と、
    メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号を受け取るために前記制御回路に第３の端子で結合され、前記フラグ信号を前制御回路に返すために第４の端子で結合され、前記フラグ信号線および前記読み出しクロック信号線は同等の信号伝播時間を有するように経路化されるフラグ信号線と
    を備えたことを特徴とするメモリデバイス。
  26. 前記制御回路は前記第４の端子で前記フラグ信号を受け取った後、予め定められた遅延時間で前記メモリアレイから較正信号を受け取るように構成されていることを特徴とする請求項２５に記載のメモリデバイス。
  27. メモリデバイスを動作させる方法であって、
    前記メモリデバイスの制御入力で読み出しコマンドを受け取るステップと、
    メモリデバイスからのデータの出力タイミングを較正するためのフラグ信号であって、メモリコントローラのフラグ出力から特定の電気的な距離をおいて到達するフラグ信号を受け取るステップと、
    前記フラグ信号を受け取った後、出力時期まで予め定めた時間、待機するステップと、
    前記出力時期に前記メモリデバイスからデータ値を出力ステップと
    を具えたことを特徴とする方法。
  28. 前記フラグ信号を受け取った後、出力時期まで前記予め定めた時間、待機するステップは、
    フリーランニングのクロック信号であって、前記メモリデバイスで受け取るクロック信号を予め定めたクロックサイクル数だけ計数するステップと、
    前記予め定めたクロックサイクル数の後、前記メモリデバイスの読み出しデータパスを活性化するステップと
    を有することを特徴とする請求項２７に記載の方法。
JP2007174529A 2001-02-23 2007-07-02 高速メモリシステムにおいて読出しタイミングを同期させる方法 Expired - Fee Related JP5415677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/790,538 2001-02-23
US09/790,538 US6445624B1 (en) 2001-02-23 2001-02-23 Method of synchronizing read timing in a high speed memory system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002568374A Division JP4030875B2 (ja) 2001-02-23 2002-02-01 高速メモリシステムにおいて読出しタイミングを同期させる方法

Publications (2)

Publication Number Publication Date
JP2007299522A true JP2007299522A (ja) 2007-11-15
JP5415677B2 JP5415677B2 (ja) 2014-02-12

Family

ID=25150999

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002568374A Expired - Fee Related JP4030875B2 (ja) 2001-02-23 2002-02-01 高速メモリシステムにおいて読出しタイミングを同期させる方法
JP2007174529A Expired - Fee Related JP5415677B2 (ja) 2001-02-23 2007-07-02 高速メモリシステムにおいて読出しタイミングを同期させる方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002568374A Expired - Fee Related JP4030875B2 (ja) 2001-02-23 2002-02-01 高速メモリシステムにおいて読出しタイミングを同期させる方法

Country Status (8)

Country Link
US (3) US6445624B1 (ja)
EP (1) EP1374244B1 (ja)
JP (2) JP4030875B2 (ja)
KR (1) KR100626506B1 (ja)
CN (1) CN100385570C (ja)
AT (1) ATE303649T1 (ja)
DE (1) DE60205877T2 (ja)
WO (1) WO2002069341A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016516255A (ja) * 2013-03-14 2016-06-02 マイクロン テクノロジー， インク． 選択的な自己参照読出し

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445624B1 (en) * 2001-02-23 2002-09-03 Micron Technology, Inc. Method of synchronizing read timing in a high speed memory system
US6901471B2 (en) * 2001-03-01 2005-05-31 Synopsys, Inc. Transceiver macrocell architecture allowing upstream and downstream operation
US6658523B2 (en) * 2001-03-13 2003-12-02 Micron Technology, Inc. System latency levelization for read data
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
DE10123769C1 (de) * 2001-05-16 2002-12-12 Infineon Technologies Ag Verfahren zur Anpassung unterschiedlicher Signallaufzeiten zwischen einer Steuerung und wenigstens zweier Verarbeitungseinheiten sowie Rechnersystem
US6697926B2 (en) * 2001-06-06 2004-02-24 Micron Technology, Inc. Method and apparatus for determining actual write latency and accurately aligning the start of data capture with the arrival of data at a memory device
DE10149031A1 (de) * 2001-10-05 2003-04-24 Infineon Technologies Ag Speichervorrichtung
US6941433B1 (en) * 2002-05-22 2005-09-06 Juniper Networks, Inc. Systems and methods for memory read response latency detection
JP3866618B2 (ja) * 2002-06-13 2007-01-10 エルピーダメモリ株式会社 メモリシステム及びその制御方法
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US6851032B2 (en) 2002-08-16 2005-02-01 Micron Technology, Inc. Latency reduction using negative clock edge and read flags
US20040078615A1 (en) * 2002-10-17 2004-04-22 Intel Corporation (A Delaware Corporation) Multi-module system, distribution circuit and their methods of operation
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
US7149841B2 (en) * 2003-03-31 2006-12-12 Micron Technology, Inc. Memory devices with buffered command address bus
US6947349B1 (en) 2003-09-03 2005-09-20 T-Ram, Inc. Apparatus and method for producing an output clock pulse and output clock generator using same
US7089439B1 (en) 2003-09-03 2006-08-08 T-Ram, Inc. Architecture and method for output clock generation on a high speed memory device
US7464282B1 (en) 2003-09-03 2008-12-09 T-Ram Semiconductor, Inc. Apparatus and method for producing dummy data and output clock generator using same
US6891774B1 (en) 2003-09-03 2005-05-10 T-Ram, Inc. Delay line and output clock generator using same
US7299329B2 (en) * 2004-01-29 2007-11-20 Micron Technology, Inc. Dual edge command in DRAM
KR100840441B1 (ko) * 2004-03-31 2008-06-20 마이크론 테크놀로지, 인크. 집적 회로들에서의 신호 타이밍의 재구성
DE102004015868A1 (de) * 2004-03-31 2005-10-27 Micron Technology, Inc. Rekonstruktion der Signalzeitgebung in integrierten Schaltungen
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7519877B2 (en) * 2004-08-10 2009-04-14 Micron Technology, Inc. Memory with test mode output
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7542322B2 (en) * 2004-09-30 2009-06-02 Intel Corporation Buffered continuous multi-drop clock ring
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7966439B1 (en) * 2004-11-24 2011-06-21 Nvidia Corporation Apparatus, system, and method for a fast data return memory controller
KR100588599B1 (ko) * 2005-05-03 2006-06-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US7187599B2 (en) 2005-05-25 2007-03-06 Infineon Technologies North America Corp. Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
KR100717113B1 (ko) * 2005-09-12 2007-05-10 삼성전자주식회사 반도체 메모리 모듈 및 반도체 메모리 시스템
US7397684B2 (en) * 2005-09-15 2008-07-08 Infineon Technologies, Ag Semiconductor memory array with serial control/address bus
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7636813B2 (en) 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7594055B2 (en) 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7584336B2 (en) 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7539842B2 (en) * 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7606988B2 (en) 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
US20100185810A1 (en) * 2007-06-12 2010-07-22 Rambus Inc. In-dram cycle-based levelization
US8098539B2 (en) * 2009-08-26 2012-01-17 Qualcomm Incorporated Hybrid single and dual channel DDR interface scheme by interleaving address/control signals during dual channel operation
US8312193B2 (en) * 2010-01-08 2012-11-13 International Business Machines Corporation Eager protocol on a cache pipeline dataflow
KR101132797B1 (ko) * 2010-03-30 2012-04-02 주식회사 하이닉스반도체 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법
US9021181B1 (en) * 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP2015056129A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 メモリコントローラ及び印刷装置
CN105677320B (zh) * 2015-12-28 2019-06-21 小米科技有限责任公司 一种设置等待时长的方法和装置
US10592114B2 (en) 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
US10558388B2 (en) * 2016-03-03 2020-02-11 Samsung Electronics Co., Ltd. Memory system and method of controlling the same
KR102601143B1 (ko) * 2018-10-29 2023-11-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US11609868B1 (en) 2020-12-31 2023-03-21 Waymo Llc Control calibration timing to avoid memory write blackout period
KR20220101502A (ko) 2021-01-11 2022-07-19 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
CN116206648B (zh) * 2022-01-27 2024-02-20 北京超弦存储器研究院 动态存储器及其读写方法、存储装置
US11887687B2 (en) * 2022-02-23 2024-01-30 Micron Technology, Inc. Read operations for a memory array and register
US12373106B2 (en) 2022-04-04 2025-07-29 Samsung Electronics Co., Ltd. Memory system for controlling heterogeneous clock signal delay modes, method of operating the memory system, and memory controller
CN115080469B (zh) * 2022-05-13 2024-06-14 珠海全志科技股份有限公司 一种存储器传输时延校准方法及装置
US12362007B2 (en) 2023-06-02 2025-07-15 SanDisk Technologies, Inc. Memory controller support for mixed read

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250280A (ja) * 1992-03-09 1993-09-28 Fujitsu Ltd データ転送方法
JPH11149437A (ja) * 1997-11-14 1999-06-02 Fujitsu Ltd データ転送メモリ装置
US5917760A (en) * 1996-09-20 1999-06-29 Sldram, Inc. De-skewing data signals in a memory system
JP2000076122A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd データ処理装置
JP2004525453A (ja) * 2001-02-23 2004-08-19 マイクロン テクノロジー インコーポレイテッド 高速メモリシステムにおいて読出しタイミングを同期させる方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519034A (en) 1982-06-30 1985-05-21 Elxsi I/O Bus clock
US5748914A (en) 1995-10-19 1998-05-05 Rambus, Inc. Protocol for communication with dynamic memory
JPH1166851A (ja) * 1997-08-21 1999-03-09 Mitsubishi Electric Corp クロックシフト回路装置、クロックシフト回路およびこれを用いた同期型半導体記憶装置
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000163965A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3706772B2 (ja) * 1999-07-12 2005-10-19 富士通株式会社 半導体集積回路
EP1122734B1 (en) * 2000-01-31 2005-03-30 STMicroelectronics S.r.l. Burst interleaved memory with burst mode access in synchronous read phases wherein the two sub-arrays are independently readable with random access during asynchronous read phases

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250280A (ja) * 1992-03-09 1993-09-28 Fujitsu Ltd データ転送方法
US5917760A (en) * 1996-09-20 1999-06-29 Sldram, Inc. De-skewing data signals in a memory system
JPH11149437A (ja) * 1997-11-14 1999-06-02 Fujitsu Ltd データ転送メモリ装置
JP2000076122A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd データ処理装置
JP2004525453A (ja) * 2001-02-23 2004-08-19 マイクロン テクノロジー インコーポレイテッド 高速メモリシステムにおいて読出しタイミングを同期させる方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016516255A (ja) * 2013-03-14 2016-06-02 マイクロン テクノロジー， インク． 選択的な自己参照読出し
US11379286B2 (en) 2013-03-14 2022-07-05 Ovonyx Memory Technology, Llc Selective reading of memory with improved accuracy
US11789796B2 (en) 2013-03-14 2023-10-17 Ovonyx Memory Technology, Llc Selective reading of memory with improved accuracy

Also Published As

Publication number Publication date
JP4030875B2 (ja) 2008-01-09
DE60205877T2 (de) 2006-06-29
WO2002069341A2 (en) 2002-09-06
DE60205877D1 (de) 2005-10-06
US6847583B2 (en) 2005-01-25
US20020118578A1 (en) 2002-08-29
JP5415677B2 (ja) 2014-02-12
ATE303649T1 (de) 2005-09-15
US6724666B2 (en) 2004-04-20
WO2002069341A3 (en) 2002-11-28
US20030002355A1 (en) 2003-01-02
EP1374244B1 (en) 2005-08-31
US6445624B1 (en) 2002-09-03
CN100385570C (zh) 2008-04-30
EP1374244A2 (en) 2004-01-02
CN1503974A (zh) 2004-06-09
KR20040005877A (ko) 2004-01-16
KR100626506B1 (ko) 2006-09-20
US20040160832A1 (en) 2004-08-19
JP2004525453A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
JP5415677B2 (ja) 高速メモリシステムにおいて読出しタイミングを同期させる方法
US5926838A (en) Interface for high speed memory
JP4891925B2 (ja) メモリモジュールからローカルデータをマージするためのメモリバッファ
US7178001B2 (en) Semiconductor memory asynchronous pipeline
US8751754B2 (en) Memory systems and methods for controlling the timing of receiving read data
CN100565481C (zh) 确定写等待时间和对准数据捕获开始和到达的方法和设备
US6052329A (en) Output circuit and synchronous semiconductor memory device having a function of preventing output of invalid data
US7983101B2 (en) Circuit for generating data strobe signal in DDR memory device and method therefor
JP2007272929A (ja) リードデータ用のシステムレイテンシーレベライゼーション
JP4308461B2 (ja) 半導体記憶装置
CN109313918B (zh) 具有输入/输出数据速率对齐的存储器部件
KR100623801B1 (ko) 반도체 메모리 비동기식 파이프라인
JP2003050738A (ja) キャリブレーション方法及びメモリシステム
JP3832947B2 (ja) データ転送メモリ装置
JPH1021684A (ja) 同期型半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100929

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101028

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20111205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111205

RD15 Notification of revocation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7435

Effective date: 20121005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees