JP2007299934A - 窒化物系半導体発光素子及びその製造方法、並びにランプ - Google Patents

窒化物系半導体発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
JP2007299934A
JP2007299934A JP2006126710A JP2006126710A JP2007299934A JP 2007299934 A JP2007299934 A JP 2007299934A JP 2006126710 A JP2006126710 A JP 2006126710A JP 2006126710 A JP2006126710 A JP 2006126710A JP 2007299934 A JP2007299934 A JP 2007299934A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
nitride
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006126710A
Other languages
English (en)
Inventor
Hiroshi Osawa
弘 大澤
Takashi Hodota
高史 程田
Hironao Shinohara
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006126710A priority Critical patent/JP2007299934A/ja
Publication of JP2007299934A publication Critical patent/JP2007299934A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】高い光取り出し効率を有し、発光特性に優れるとともに、生産性に優れた窒化物系半導体発光素子及びその製造方法、並びにランプを提供する。
【解決手段】基板11と、少なくともn型半導体層12、発光層13、及びp型半導体層14が基板11上に順次積層されてなる積層半導体10とを具備してなる窒化物系半導体発光素子であって、積層半導体10の側面が、ブラスト加工により形成された傾斜面とされており、基板11として、積層半導体10よりも高いビッカース硬度を有する基板が用いられた構成としている。
【選択図】図1

Description

本発明は、窒化物系半導体発光素子及びその製造方法、並びにランプに関する。
近年、短波長発光素子用の半導体材料として、窒化物系半導体であるGaN系化合物半導体材料が注目を集めている。GaN系化合物半導体は、サファイア単結晶をはじめ、種々の酸化物やIII−V族化合物を基板として、この基板上に有機金属気相成長法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。
GaN系化合物半導体材料の特性として、横方向への電流拡散が小さいことが挙げられる。このため、電極の直下の半導体にしか電流が注入されず、発光層で発光した光は電極に遮られて外部に取り出されない。そこで、このような半導体発光素子では、通常、透光性正極が用いられ、透光性正極を通して光が取り出されるようになっている。
従来から用いられている透光性正極は、NiやCoの酸化物と、コンタクト金属としてAu等を組み合わせた層構造とされていた。また、近年では、ITO等より導電性の高い酸化物を使用することにより、コンタクト金属の膜厚を極力薄くして透光性を高めた層構造とされた透光性正極が用いられるようになり、発光層からの光が効率良く外部に取り出される構成とされている。
ところで、発光素子の外部量子効率は、光取出し効率と内部量子効率を掛け合わせたものとして表される。内部量子効率とは、発光素子に注入した電流のエネルギーの内、光に変換されるエネルギーの割合である。また、光取り出し効率とは、半導体結晶内部で発生した光の内、外部へ取り出すことのできる光の割合である。
発光素子の内部量子効率は、結晶状態の改善や構造の適正化等の検討によって、現在では70〜80%程度まで向上していると言われており、注入電流量に対して十分な効果が得られていると言える。
しかしながら、GaN系化合物半導体のみならず発光ダイオード(LED)においては、一般的に光取り出し効率が押並べて低いため、注入電流のエネルギーに対し、内部発光を充分に外部に取り出しているとは言い難い。
発光ダイオードの発光取り出し効率が低いのは、GaN系化合物半導体における発光層の屈折率が約2.5と、空気の屈折率が1であるのに対して非常に高く、臨界角が約25°と小さいため、結晶内で反射及び吸収を繰り返すことにより、光を外部に取り出すことができない事が原因となっている。
GaN系化合物半導体からなる発光素子の光取り出し効率を向上させるため、側面がブラスト加工によって傾斜面として形成された半導体発光素子が提案されている(例えば、特許文献1)。
しかしながら、特許文献1に記載の半導体発光素子は、ブラスト加工の角度制御を行ないながら傾斜面を形成する方法で製造されるため、傾斜面を安定して形成するための角度制御が難しく、生産性が低いという問題がある。
また、半導体発光素子に用いられるサファイア基板の一部に、ブラスト加工によって凹凸が形成された半導体発光素子が提案されている(例えば、特許文献2)。
特許文献2に記載の半導体発光素子は、上記構成により、光取り出し効率の向上に一定の効果が見られる。
しかしながら、GaN系化合物からなる半導体発光素子の光取り出し効率が低いのは、GaN系化合物の屈折率が大きいために内部から光を取り出しにくいことが主な原因であるため、特許文献2に記載の半導体発光素子のように、サファイア基板の一部に凹凸が形成された構成では、光取り出し効率を充分に向上させることができなかった。
特開平10−341035号公報 特開2004−56088号公報
本発明は上記事情に鑑みてなされたものであり、高い光取り出し効率を有し、発光特性に優れるとともに、生産性に優れた窒化物系半導体発光素子及びその製造方法、並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意努力検討した結果、基板材料と半導体材料との間にビッカース硬度の差を持たせる点に着目し、半導体材料よりもビッカース硬度が高い基板を用いるとともに、基板よりもビッカース硬度が低いブラスト粒子を用いて、積層半導体側からブラスト加工を行うことにより、発光素子の積層半導体側面に安定した形状の傾斜面を形成することができ、これにより、光取り出し効率が向上することを見出した。
即ち、本発明は以下に関する。
[1] 基板と、少なくともn型半導体層、発光層、及びp型半導体層が前記基板上に順次積層されてなる積層半導体とを具備してなる窒化物系半導体発光素子であって、前記積層半導体の側面が、ブラスト加工により形成された傾斜面とされており、前記基板として、前記積層半導体よりも高いビッカース硬度を有する基板を用いたことを特徴とする窒化物系半導体発光素子。
[2] 前記積層半導体は、ビッカース硬度が、前記基板に対して90%以下とされていることを特徴とする[1]に記載の窒化物系半導体発光素子。
[3] 前記基板がサファイアからなることを特徴とする[1]又は[2]に記載の窒化物系半導体発光素子。
[4] 前記積層半導体がGaN系半導体からなることを特徴とする[1]〜[3]の何れかに記載の窒化物系半導体発光素子。
[5] 窒化物系半導体からなる半導体層を基板上に積層する窒化物系半導体発光素子の製造方法であって、基板上に、少なくともn型半導体層、発光層、及びp型半導体層を順次積層して半導体層を形成した後、該半導体層側をブラスト加工することにより、前記半導体層を、前記ブラスト加工によって形成される傾斜面からなる側面を有する積層半導体とし、前記基板として、前記半導体層よりも高いビッカース硬度を有する基板を用いることを特徴とする窒化物系半導体発光素子の製造方法。
[6] 前記半導体層のビッカース硬度が、前記基板のビッカース硬度の90%以下であることを特徴とする[5]に記載の窒化物系半導体発光素子の製造方法。
[7] 前記ブラスト加工を、前記基板よりもビッカース硬度が低いブラスト粒子を用いて行なうことを特徴とする[5]又は[6]に記載の窒化物系半導体発光素子の製造方法。
[8] 前記ブラスト加工を、平均粒径が5〜50μmの範囲のブラスト粒子を用いて行なうことを特徴とする[5]〜[7]の何れかに記載の窒化物系半導体発光素子の製造方法。
[9] 前記ブラスト粒子は、アルミナ又はシリコンを主成分としてなるものであることを特徴とする[7]又は[8]に記載の窒化物系半導体発光素子の製造方法。
[10] 前記ブラスト加工は、前記半導体層側にレジストでパターニングを施して行うことを特徴とする[5]〜[9]の何れかに記載の窒化物系半導体発光素子の製造方法。
[11] 前記基板がサファイアからなることを特徴とする[5]〜[10]の何れかに記載の窒化物系半導体発光素子の製造方法。
[12] 前記半導体層がGaN系半導体からなることを特徴とする[5]〜[11]の何れかに記載の窒化物系半導体発光素子の製造方法。
[13] 上記[5]〜[12]の何れかに記載の製造方法によって得られる窒化物系半導体発光素子。
[14] 上記[1]〜[4]及び[13]の何れか1項に記載の窒化物系半導体発光素子を備えたことを特徴とするランプ。
本発明の窒化物系半導体発光素子によれば、積層半導体の側面が、ブラスト加工により形成された傾斜面とされているため、光取り出し効率が向上するとともに、生産性が向上する。これにより、発光特性に優れた窒化物系半導体発光素子を安価に得ることが可能となる。
以下に、本発明の窒化物系半導体発光素子及びその製造方法、並びにランプの実施形態について、図1〜6を適宜参照しながら説明する。
但し、本発明は、以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。
[第1の実施形態:フリップチップタイプ]
以下、本発明に係る窒化物系半導体発光素子(以下、半導体発光素子と略称することがある)及び製造方法について、フリップチップタイプの半導体発光素子を例に詳述する。
「窒化物系半導体発光素子」
本実施形態のフリップチップタイプの半導体発光素子1は、図1(a)、(b)、(c)に示すように、基板11と、少なくともn型半導体層12、発光層13、及びp型半導体層14が基板11上に順次積層されてなる積層半導体10とを具備してなり、積層半導体10の側面が、ブラスト加工により形成された傾斜面とされており、基板11として、積層半導体10よりも高いビッカース硬度を有する基板を用いて、概略構成されている。さらに、本例の半導体発光素子1は、積層半導体10表面にオーミックコンタクト層15、反射層16が積層されており、反射層16表面には正極17が設けられている。また、上記各層の一部が除去されることによって露出したn型半導体層12の露出面には、負極18が設けられている。
本実施形態のようなフリップチップタイプの半導体発光素子1では、正極17及び負極18の両電極が積層半導体10側の面に配置され、各々が配された位置が、図1(b)の断面図に示すように段差がある関係とされている。
<基板>
基板11に用いられる基板材料としては、サファイア単結晶(Al;A面、C面、M面、R面)、スピネル単結晶(MgAl)、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB等のホウ化物単結晶等の材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でも、サファイア単結晶(ビッカース硬度Hv:2300)、及びSiC単結晶(ビッカース硬度Hv:2400)を用いることが、ビッカース硬度が高い点で特に好ましい。
本例の基板11は、上述したように、後述の積層半導体10よりも高いビッカース硬度を有してなるものである。
<積層半導体>
積層半導体10は、GaN系半導体からなるn型半導体層12、発光層13及びp型半導体層14によって構成され、通常、GaNからなる図示略のバッファ層を介して上記基板11上に積層される。また、使用する基板やエピタキシャル層の成長条件によっては、バッファ層が不要な場合がある。
また、図1(b)、(c)に示すように、本例の積層半導体10は、側面が、ブラスト加工により形成された傾斜面とされている。
積層半導体10としては、GaN系単結晶、GaP系単結晶、GaAs系単結晶、ZnO系単結晶等、従来周知の半導体発光素子材料を用いることができるが、基板11に用いられるサファイア単結晶又はSiC単結晶上に、エピタキシャル成長させることが可能な窒化物系化合物であるGaN系単結晶や、ZnO系単結晶等を用いることがより好ましい。この中で、GaN系単結晶を用いることがより好ましい。
GaN系半導体としては、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるGaN系半導体が多数知られており、本発明においても、それら周知のGaN系半導体を含めて一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるGaN系半導体を何ら制限なく用いることができる。
GaN系半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P、As及びBなどの元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
GaN系半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)等、GaN系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性や量産性の観点から、MOCVD法が挙げられる。
MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH)またはジシラン(Si)を、Ge原料としてゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物を利用できる。
MBE法では、元素状のゲルマニウムもドーピング源として利用できる。p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(CpMg)またはビスエチルシクロペンタジエニルマグネシウム(EtCpMg)を用いる。
(n型半導体層)
n型半導体層12は、図示を省略するが、通常、下地層、nコンタクト層およびnクラッド層から構成される。nコンタクト層は下地層および/またはnクラッド層を兼ねることができる。
下地層はAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。下地層の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。膜厚を1μm以上とすることにより、結晶性の良好なAlGa1―XN層が得られやすくなる。
下地層には、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)の方が、良好な結晶性を維持する点から好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
下地層を成長させる際の成長温度は、800〜1200℃が好ましく、1000〜1200℃の範囲に調整することがより好ましい。この温度範囲内で成長させれば、結晶性の高い下地層が得られる。また、MOCVD成長炉内の圧力は15〜40kPaに調整することが好ましい。
nコンタクト層としては、前記下地層と同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、nコンタクト層には、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等が挙げられ、好ましくはSiおよびGeである。成長温度は前記下地層と同様である。
nコンタクト層を構成するGaN系化合物半導体は、下地層と同一組成であることが好ましく、また、nコンタクト層と下地層の合計の膜厚は1〜20μmが好ましく、より好ましくは2〜15μmの範囲であり、3〜12μmの範囲に設定することが最も好ましい。nコンタクト層と下地層との合計の膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
nコンタクト層と発光層13との間には、nクラッド層を設けることが好ましい。nクラッド層を設けることにより、nコンタクト層の最表面に生じた、平坦性の悪化した箇所を埋めることできる。nクラッド層はAlGaN、GaN、GaInN等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
nクラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmの範囲であり、より好ましくは0.005〜0.1μmの範囲である。
また、nクラッド層のn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持、及び発光素子の動作電圧低減の点で好ましい。
(発光層)
n型半導体層12上に積層される発光層13としては、GaN系半導体、好ましくはGa1−sInN(0<s<0.4)のGaN系半導体からなる発光層が通常用いられる。
発光層14の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましく、例えば1〜10nmの範囲が好ましく、より好ましくは2〜6nmの範囲である。膜厚が上記範囲であると、発光出力を向上させる点で好ましい。
また、発光層は、上記のような単一量子井戸(SQW)構造の他、上記Ga1−sInNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlGa2BN(0≦c<0.3かつb>c)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
AlGa2BN障璧層の成長温度は700℃以上が好ましく、800〜1100℃の温度で成長させると結晶性が良好になるため、より好ましい。また、GaInN井戸層は600〜900℃、好ましくは700〜900℃の温度で成長させる。すなわちMQWの結晶性を良好にするためには、層間で成長温度を変化させることが好ましい。
(p型半導体層)
p型半導体層14は、図示を省略するが、通常、pクラッド層およびpコンタクト層から構成される。また、pコンタクト層がpクラッド層を兼ねる構成としてもよい。
pクラッド層としては、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。pクラッド層が、このようなAlGaNからなると、発光層13へのキャリアの閉じ込めの点で好ましい。
pクラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
pクラッド層のp型ドープ濃度は、1×1018〜1×1021が好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
pコンタクト層としては、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなるGaN系半導体層が用いられる。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。
p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
pコンタクト層の膜厚は、特に限定されないが、0.01〜0.5μmが好ましく、より好ましくは0.05〜0.2μmである。膜厚がこの範囲であると、発光出力を向上させる点で好ましい。
(積層半導体側面にブラスト加工により形成された傾斜面)
図1(b)、(c)に示すように、積層半導体10の側面が傾斜面として形成されている。
本例の積層半導体10の側面に形成された傾斜面は、詳細を後述するブラスト加工によって形成された傾斜面であり、図示例では、積層半導体10が、基板11側からオーミックコンタクト層15側へ向かうに従って縮寸するように形成されている。
なお、積層半導体10に、ブラスト加工によって形成される傾斜面は、全体として傾斜した形状であればどのような形状でも構わない。例えば、テーパ形状でもよく、また、単斜面形状としても良い。また、傾斜角度が20〜70度の範囲であることが、光取り出し効率がより向上するので好ましい。
また、本実施形態の半導体素子1では、積層半導体10のビッカース硬度(Hv)を、基板11のビッカース硬度に対して90%以下とすることが好ましい。
積層半導体10及び基板11のビッカース硬度(Hv)を上述のような関係とすることにより、詳細を後述するブラスト加工の処理において、側面が安定した形状の傾斜面とされた積層半導体10を形成することができる。
<オーミックコンタクト層>
積層半導体10上には、オーミックコンタクト層15を積層して設けることができる。
オーミックコンタクト層15に要求される性能としては、p型半導体層14との接触抵抗が小さいことが必須として挙げられる。
また、オーミックコンタクト層15の材料としては、p型半導体層14との接触抵抗の観点から、Pt、Ru、Os、Rh、Ir、Pd等の白金族、又はAgを用いることが好ましい。さらに好ましくは、Pt、Ir、Rh及びRuであり、Ptが特に好ましい。
オーミックコンタクト層15にAgを用いることは、良好な反射を得るためには好ましいが、接触抵抗はPtよりも大きい。従って、接触抵抗がそれほど要求されない用途にはAgを用いることも可能である。
オーミックコンタクト層15の厚さは、低接触抵抗を安定して得るため、0.1nm以上とすることが好ましい。さらに好ましくは1nm以上であり、この厚さであれば均一な接触抵抗が得られる。
<反射層>
オーミックコンタクト層15上には、Ag合金、Al合金等からなる反射層16を設けることができる。
オーミックコンタクト層15に用いられるPt、Ir、Rh、Ru、OS、Pd等は、Ag合金と比較すると、可視光から紫外領域の反射率が低い。このため、発光層13からの光が十分に反射せず、発光出力の高い素子を得ることが困難となる。
このような場合には、オーミックコンタクト層15を、光が充分に透過するように薄く形成するとともに、オーミックコンタクト層15上にAg合金等からなる反射層16を形成して反射光を得ることにより、良好なオーミック接触が得られ、且つ、発光出力の高い半導体発光素子を得ることができる。この場合の上記オーミックコンタクト層15の膜厚は、30nm以下とすることが好ましく、より好ましくは10nm以下である。
反射層16の膜厚は、良好な反射率を得るためには0.1nm以上とすることが好ましい。さらに好ましくは1nm以上であり、反射層16をこのような厚さとすることにより、均一な密着性が得られる。また、反射層16にAg合金を用いた場合、Ag合金はマイグレーションを起こしやすいので、これを防止するため、200nm以下とすることが好ましい。
反射層16の成膜方法については、特に制限されず、従来公知のスパッタ法や蒸着法を用いることができる。スパッタ法は、スパッタ粒子が高エネルギーで基板表面に衝突し、成膜されるので、密着力の高い膜を得ることができる。従って、スパッタ法を用いることが好ましい。
<正極及び負極>
正極17は、図1に示す例のように、反射層16上に設けられる。
正極17としては、例えば、Au、Al、Ni及びCu等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。
負極18は、図1に示すように、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、n型半導体層12のnコンタクト層(図示略)を露出させ、この上に形成される。
負極18としては、各種組成及び構造の負極が公知であり、これら公知の構成の負極を何ら制限なく用いることができ、また、この技術分野でよく知られた慣用の手段で設けることができる。
以上説明したように、本実施形態の半導体発光素子1によれば、積層半導体10の側面が、ブラスト加工により形成された傾斜面とされており、且つ、基板11が積層半導体10よりも高いビッカース硬度とされているので、積層半導体10の側面は安定した形状の傾斜面となる。これにより、半導体発光素子の光取り出し効率が向上するとともに、生産性が向上する。
従って、発光特性に優れる窒化物系半導体発光素子が安価に得られる。
「窒化物系半導体発光素子の製造方法」
本実施形態の窒化物系半導体発光素子の製造方法は、基板11上に、少なくともn型半導体層12、発光層13、及びp型半導体層14を順次積層して半導体層を形成した後、該半導体層側をブラスト加工することにより、前記半導体層を、前記ブラスト加工によって形成される傾斜面からなる側面を有する積層半導体10とし、基板11として、前記半導体層よりも高いビッカース硬度を有する基板を用いる方法として概略構成されている。
<ブラスト加工による積層半導体側面の傾斜面の形成>
以下、本実施形態の製造方法において、半導体層をブラスト加工して傾斜面を形成し、該傾斜面からなる側面を有する積層半導体とする方法について詳述する。
本実施形態では、図3(a)、(b)、(c)に示すように、基板11上に積層された半導体層10A上に、レジストフィルム51でパターニングを施し(図3(a)、(b))、ブラスト粒子50を用いて半導体層10Aをブラスト加工することにより、側面が傾斜面として形成された積層半導体10とする(図3(c))。
まず、図3(a)に示すように、基板11上に積層された半導体層10A表面全体に、レジストフィルム51を貼り付ける。
次いで、図3(b)に示すように、レジストフィルム51を露光現像することによって、半導体層10A上において加工を施す位置からレジストフィルム51を除去する。
次いで、図3(c)に示すように、ブラスト粒子51を用いて、半導体層10上の、レジストフィルム51を除去した位置をブラスト加工する。
この際、基板11よりもビッカース硬度が低いブラスト粒子を用いることにより、基板11側にブラスト粒子51による加工が生じることはほとんど無い。また、ブラスト粒子は、一般的に球形状又は針状であるので、図3(c)に示すように、ブラスト加工時は、レジストフィルム51及び基板11にその動きが規制されることにより、半導体層10Aの基板11側の面に、ブラスト加工されない領域が発生する。図示例では、ブラスト粒子が球形状又は針状であるので、上述したような半導体層10Aのブラスト加工されない領域は、基板11側の面に向かうほど大きくなる(図3(c)の左右方向)。
このようなブラスト加工を行うことにより、図1に示すように、側面が安定した形状の傾斜面とされた積層半導体10を形成することができる。
一方、従来の窒化物系半導体発光素子の製造方法のように、ブラスト粒子の硬度が基板よりも大きい場合や、ブラスト粒子の硬度が基板よりも低いものの、ブラスト粒子の半導体層及び基板への衝突速度が極端に大きい場合、また、長時間に渡ってブラスト加工を行った場合には、基板側への加工が進行してしまうことがある。
このような従来の製造方法の場合、図4(a)に示すように、基板101上に積層された半導体層102の加工領域側面の角度が、徐々に基板101上面に対して直角となる方向に近づいてゆき、最終的に、図4(b)に示すように、基板101上面に対して直角となり、傾斜面が消滅した形状となる。
図4に示す従来の製造方法のように、基板にまでブラスト加工を施してしまうことは、半導体層をブラスト加工して、側面が傾斜面とされた積層半導体を形成するにあたり、好ましくない。
しかしながら、ブラスト加工によって基板が全く加工されないことのみが求められるのではなく、例えば、積層半導体の側面を傾斜面として形成できるような僅かな程度の加工代であれば、基板がブラスト加工されても構わない。
また、基板よりもビッカース硬度が低いブラスト粒子を用いた場合であっても、半導体層側に比べれば極めて遅いものの、基板側も一定の加工レートを有するので、通常、ある程度の加工が生じる。
図5に、サファイアからなる基板A上にGaN系半導体からなる半導体層Bが積層された半導体発光素子に対し、ブラスト加工を施した際の半導体側面のSEM像を示す。
図5に示すように、基板A側も1μm程度加工されているものの、半導体層B側面に傾斜角が約45度の傾斜面が形成されていることがわかる。
なお、本発明に係る製造方法では、ブラスト粒子のビッカース硬度が基板よりも低い構成とされているため、基板へのブラスト粒子による加工がほとんど無く、且つ、ブラスト粒子の動きを規制することにより、側面が傾斜面とされた積層半導体を形成する方法であるが、ブラスト粒子のビッカース硬度が基板よりも高い構成とした場合であっても、側面が傾斜面とされた積層半導体を形成することは可能である。
しかしながら、ブラスト粒子のビッカース硬度が基板よりも高い場合、基板側をほとんど加工せずに、側面が傾斜面とされた積層半導体を形成するためには、ブラスト粒子の突出圧や加工時間等をより厳密に制御しなければならず、製造装置が複雑になるとともに、工程管理が難しくなる虞がある。
上述のような観点からも、ブラスト粒子のビッカース硬度は、基板よりも低いことが好ましい。
図3に示す半導体層10Aのビッカース強度は、基板11のビッカース硬度の90%以下であることが好ましい。この数値が90%を超えると、基板11と半導体層10Aのビッカース硬度の差がほとんどなくなるので、半導体層10Aのブラスト加工条件によっては、基板11も加工されてしまう可能性が高くなってしまう。また、下限は特に限定されないが、レジストフィルム51の貼付けや露光現像等によって半導体層10Aにダメージが加わらないようにするため、半導体層10Aのビッカース強度は10%以上であることが好ましい。
なお、ビッカース硬度は、測定方法によって測定数値に差が生じることがあるので、ビッカース硬度の比較は同じ装置を用いて実施することが好ましい。また、半導体層10Aは薄膜(1〜20μm程度)であるので、薄膜用のビッカース硬度測定装置を用いることがより好ましい。
レジストフィルム51は、ブラスト加工に対する加工耐性のあるものであれば、どのようなものを用いても構わないが、ブラスト加工用のレジストフィルムを用いることが好ましい。市販されているレジストフィルムとしては、東京応化工業製オーディルBFシリーズや、旭化成エレクトロニクス製サンフォート等が挙げられ、適宜選択して用いることができる。
また、レジストフィルム51の露光は、通常のフォトリソグラフィーと同様に、露光機を用いて実施することができる。
また、レジストフィルム51の現像は、炭酸ナトリウム水溶液をシャワー状に吹き付ける等の方法によって実施することができる。
半導体層10A側にレジストフィルム51が貼り付けられ、露光現像したものに、半導体層10A側からブラスト処理を施すことにより、側面が傾斜面とされた積層半導体10を形成することができる。この際、レジストフィルム51が残存している部分は加工されず、レジストフィルム51が除去された所定の位置にのみブラスト加工が施される。
ブラスト加工に用いるブラスト粒子50は、如何なる形をしていても構わないが、球状または針状であることが、半導体層をブラスト加工した際、安定した形状の傾斜面を有する積層半導体を形成することができるので好ましい。また、球状であることがより好ましい。
ブラスト粒子51の粒径としては、加工幅や、加工対象の半導体層10Aの厚さによって変化するが、加工幅が30〜100μm、半導体層10Aの厚さが3〜15μmの範囲である場合、ブラスト粒子51の平均粒径は5〜50μmの範囲であることが好ましい。この範囲であれば、側面が安定した形状の傾斜面とされた積層半導体10を形成することができる。
サファイア単結晶、又はSiC単結晶からなる基板上にエピタキシャル成長させたGaN系単結晶からなる半導体層をブラスト加工する場合には、アルミナ又はシリコンを主成分としてなるブラスト粒子を用いることが好ましい。
アルミナやシリコンは、サファイア単結晶、SiC単結晶に比べてビッカース硬度が低く、且つ、GaN系単結晶とはビッカース硬度が同等程度であるため、アルミナ又はシリコンを主成分としてなるブラスト粒子を用いてブラスト加工を行うことが、安定した形状の傾斜面を有する積層半導体10を、効率良く形成できる点から好ましい。
サファイアからなる基板や、サファイア上に積層された半導体層のビッカース硬度は、薄膜用のビッカース硬度測定装置で測定することができるが、薄膜用の測定装置でブラスト粒子のビッカース硬度を測定することは困難である。このため、ブラスト粒子のビッカース硬度としては、材料のバルク状態のビッカース硬度を代用することになるが、この測定値と薄膜用のビッカース硬度測定装置による測定値とを、正確に比較することは困難である。
従って、現実的には、一定条件でブラスト加工を行い、半導体層に対する加工レートが基板に対する加工レートよりも大きければ良い。この際、半導体層に対する加工レートが基板に対する加工レートの3倍以上であれば好ましく、さらに、10倍以上であればより好ましい。
また、半導体層10Aをブラスト加工する工程は、半導体層10A(n型半導体層、発光層、及びp型半導体層)を積層した後、次いでブラスト加工を行う方法としても良いし、あるいは正極及び負極を形成した後に行なっても良い。また、その他の途中工程においてブラスト加工を行っても良い。
半導体層10Aをブラスト加工することで形成される積層半導体10側面の傾斜面は、上述したように、全体として傾斜した形状であればどのような形状でも構わない。例えば、テーパ形状でもよく、また、単斜面形状としても良い。また、傾斜角度が20〜70度の範囲であることが、光取り出し効率がより向上するので好ましい。
<正極及び負極の形成>
そして、図1に示す半導体発光素子のように、積層半導体10上に、オーミックコンタクト層15、反射層16をこの順で積層した後、該反射層16上に正極17を形成する。
また、図1に示すように、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、n型半導体層12のnコンタクト層(図示略)を露出させ、この上に負極18を形成する。
正極17及び負極18としては、各種組成及び構造の電極が公知であり、これら公知の構成の電極を何ら制限なく用いることができ、また、この技術分野でよく知られた慣用の手段で設けることができる。
<素子の分割>
上述のようにして製造される半導体発光素子は、素子毎に分割することにより、最終的に、図1に示すような半導体発光素子1として得ることができる。素子の分割方法としては、レーザスクライブ法やダイシング法等、公知の技術を何ら制限なく用いることが出来る。
以上説明したように、本実施形態の半導体発光素子の製造方法によれば、半導体層10Aをブラスト加工することにより、側面が傾斜面とされた積層半導体層10を形成し、且つ、基板11として、半導体層10Aよりも高いビッカース硬度を有する基板と用いた構成としている。
これにより、側面が安定した形状の傾斜面とされた積層半導体層10を形成することが可能となり、生産性が向上するとともに、光取り出し効率が向上した半導体発光素子を製造することができる。
従って、発光特性に優れた窒化物系半導体発光素子を安価に得ることができる。
[第2の実施形態:フェイスアップタイプ]
以下、本発明に係る窒化物系半導体発光素子の第2の実施形態として、フェイスアップタイプの半導体発光素子について、図2(a)、(b)、(c)を参照しながら詳述する。
なお、本実施形態において、第1の実施形態と共通の構成については、その詳細な説明を省略する。
「窒化物系半導体発光素子」
本実施形態のフェイスアップタイプの半導体発光素子2は、図2(a)、(b)、(c)に示すように、基板21と、少なくともn型半導体層22、発光層23、及びp型半導体層24が基板21上に順次積層されてなる積層半導体20とを具備してなり、積層半導体20の側面が、ブラスト加工により形成された傾斜面とされており、基板21として、積層半導体20よりも高いビッカース硬度を有する基板が用いられ、概略構成されている。さらに、本例の半導体発光素子2は、積層半導体20上に透光性正極25が積層され、該透光性正極25上にはボンディングパッドである正極26が設けられている。また、上記各層の一部が除去されることによって露出したn型半導体層22上には、負極27が設けられている。
本例のようなフェイスアップタイプの半導体発光素子2では、正極26及び負極27の両電極が積層半導体側の面に配置され、各々が配された位置が、図2(b)の断面図に示すように段差がある関係とされている。
<基板>
基板21としては、第1の実施形態におけるリップチップタイプの半導体発光素子1と同様の基板材料を何ら制限無く用いることができ、また、半導体発光素子1と同様に、サファイア単結晶(ビッカース硬度Hv:2300)、及びSiC単結晶(ビッカース硬度Hv:2400)を用いることが、ビッカース硬度が高い点で特に好ましい。
本例の基板21は、上述したように、後述の積層半導体20よりも高いビッカース硬度を有してなるものである。
<積層半導体>
本例の積層半導体20としては、第1の実施形態の半導体発光素子1と同様、GaN系単結晶等の半導体を何ら制限無く用いることにより、n型半導体層22、発光層23、及びp型半導体層24が順次積層された構成とすることができる。
本例の積層半導体20は、図2(b)、(c)に示すように、第1の実施形態で説明した半導体発光素子1の積層半導体10と同様、側面が傾斜面とされている。
本例の積層半導体20側面の傾斜面は、ブラスト加工によって形成された傾斜面であり、図示例では、積層半導体20が、基板21側からオーミックコンタクト層25側へ向かうに従って縮寸するように形成されている。
積層半導体20側面にブラスト加工によって形成される傾斜面は、第1の実施形態の半導体発光素子1と同様、傾斜面の形状であればどのような形状でも構わないが、傾斜角度が20〜70度の範囲であることが、光取り出し効率がより向上するので好ましい。
<透光性正極>
透光性正極25は、少なくとも上記積層半導体20のp型半導体層24と接するように積層して設けられ、透光性導電酸化膜層からなる。
透光性正極25の材質としては、ITO(InO3−SnO)、AZnO(ZnO−Al)、IZnO(In−ZnO)、GZO(ZnO−GeO)の内、少なくとも一種以上を含有した材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性正極25は、p型半導体層24上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。また、透光性正極25を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
<正極及び負極>
透光性正極25上の所定の位置には、回路基板又はリードフレーム等との間で電気接続するためのボンディングパッドである正極26が設けられる。
正極26の材料としては、Au、Al、NiおよびCu等が挙げられ、このような材料を用いてなる各種構造が周知であり、これら周知の材料及び構造のものを何ら制限無く用いることができる。
正極26の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドとしての特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極26の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から、正極26の厚さは500nm以下とすることが好ましい。
負極27は、図2に示すように、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、n型半導体層22のnコンタクト層(図示略)を露出させ、この上に形成される。
負極27としては、各種組成及び構造の負極が公知であり、これら公知の構成の負極を何ら制限なく用いることができ、また、この技術分野でよく知られた慣用の手段で設けることができる。
「窒化物系半導体発光素子の製造方法」
本実施形態のフェイスアップタイプの窒化物系半導体発光素子2の製造方法では、第1の実施形態におけるフリップチップタイプの半導体発光素子と同様の材質の基板21及び積層半導体20を使用し、該積層半導体20上に透光性正極25を形成することができる。また、正極26を、この技術分野でよく知られた慣用の手段で透光性正極25上に設けるとともに、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、n型半導体層22のnコンタクト層(図示略)を露出させ、この上に負極26を形成する。
また、積層半導体20の側面を傾斜面として形成する方法についても、第1の実施形態と同様の方法で行なうことができ、その詳細な説明を省略する。
本実施形態のフェイスアップタイプの半導体発光素子2によれば、第1の実施形態のフリップチップタイプの半導体発光素子と同様に、積層半導体20の側面に安定した形状の傾斜面が形成された構成であり、半導体発光素子の光取り出し効率が向上するとともに、生産性が向上する。
従って、発光特性に優れたフェイスアップタイプの窒化物系半導体発光素子が安価に得られる。
[第3の実施形態:上下電極構造]
本発明に係る窒化物系半導体発光素子は、例えば、図6に示す例のような上下電極構造の半導体素子において、積層半導体30の側面が傾斜面とされた構成とすることができる。
以下、本実施形態の窒化物系半導体発光素子について詳述するが、本実施形態において、第1及び第2の実施形態と共通の構成については、その詳細な説明を省略する。
「窒化物系半導体発光素子」
図6に示す本実施形態の半導体発光素子3は、SiC単結晶からなる基板31と、少なくともn型半導体層32、発光層33、及びp型半導体層34が基板31上に順次積層されてなる積層半導体30とを具備してなり、積層半導体30の側面が、ブラスト加工により形成された傾斜面とされており、基板31として、積層半導体30よりも高いビッカース硬度を有する基板を用いて、概略構成されている。さらに、本例の半導体発光素子3は、積層半導体10表面にオーミックコンタクト層35、反射層36が積層されており、反射層36表面には正極37が設けられている。また、基板31上には負極38が設けられている。
本実施形態のような上下電極構造の半導体発光素子3では、正極37及び負極38の両電極がそれぞれ反対側(図6の上下方向)の面に配置された関係とされている。
<基板>
図6に示す例のような上下電極構造の半導体素子に用いられる基板としては、材質は特に限定されず、第1及び第2の実施形態と同様の基板材料を何ら制限されること無く用いることができる。図示例の半導体発光素子3では、基板31上に負極38が設けられた構造とされているため、導電性材料のSiC単結晶を基板31の材料に用いているが、基板材料にSiC単結晶を用いることは、ビッカース硬度が高い点(ビッカース硬度(Hv)2400)からも好ましい。
<積層半導体>
基板31の材質をSiC単結晶とした場合も、第1及び第2の実施形態と同様、積層半導体30(n型半導体層32、発光層33、p型半導体層34)の半導体材料としてGaN系単結晶、GaP系単結晶、GaAs系単結晶、ZnO系単結晶等、周知の半導体発光材料を用いることができるが、SiC単結晶上にエピタキシャル成長可能なGaN系単結晶、ZnO系単結晶を用いることがより好ましい。また、GaN系単結晶を用いることがより好ましい。
本例の積層半導体30は、図6に示すように、第1及び第2の実施形態で説明した半導体発光素子の積層半導体と同様、側面が、ブラスト加工によって形成された傾斜面とされており、図示例では、積層半導体30が、基板31側からオーミックコンタクト層35側へ向かうに従って縮寸するように形成されている。
積層半導体30側面にブラスト加工によって形成される傾斜面は、第1及び第2の実施形態の半導体発光素子と同様、傾斜面の形状であればどのような形状でも構わず、傾斜角度が20〜70度の範囲であることが、光取り出し効率がより向上するので好ましい。
<正極及び負極>
本実施形態の半導体発光素子3では、積層半導体30表面にオーミックコンタクト層35及び反射層36が積層され、該反射層36表面に正極37が形成されている。
正極37としては、Au、Al、Ni及びCu等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。
また、半導体発光素子3では、SiC単結晶からなる基板31上に積層して、負極38が形成されている。
負極38としては、各種組成及び構造の負極が公知であり、これら公知の負極を何ら制限なく用いることが出来る。
本実施形態で説明する上下電極構造の半導体発光素子3では、正極37及び負極38が上述のような配置で構成されていることにより、両電極が、基板31及び積層半導体30を介して、それぞれ反対側の面に配置された関係とされている。
「窒化物系半導体発光素子の製造方法」
本実施形態の上下電極構造の窒化物系半導体発光素子3の製造方法では、第1の実施形態と同様の材質の基板21及び積層半導体20を使用し、該積層半導体20表面に上述のオーミックコンタクト層35及び反射層36を積層することができる。また、正極37を、この技術分野でよく知られた慣用の手段で反射層36表面に形成するとともに、基板31上に負極38を形成することができる。
また、積層半導体30の側面を傾斜面として形成する方法についても、第1の実施形態と同様の方法で行なうことができ、その詳細な説明を省略する。
本実施形態の上下電極構造の半導体発光素子3によれば、第1及び第2の実施形態の半導体発光素子と同様に、積層半導体30の側面に安定した形状の傾斜面が形成された構成であり、半導体発光素子の光取り出し効率が向上するとともに、生産性が向上する。
従って、発光特性に優れた上下電極構造の窒化物系半導体発光素子が安価に得られる。
[窒化物系半導体発光素子を用いたランプ]
本発明の半導体発光素子は、当業者周知の方法を用いてなんら制限無くLEDランプとして構成することができる。
図7は、本発明のランプの一例を模式的に示した断面図であり、このランプ4は、図2に示す本発明のフェイスアップタイプの半導体発光素子2が砲弾型に実装されたものである。図7において、符号41、42はフレームを示し、符号43、44はワイヤー、符号45はモールドを示している。
図7に示すランプ4は、図2に示す本発明の半導体発光素子2を用いて、従来公知の方法により製造することができる。具体的には、例えば、2本のフレームの内の一方(図7ではフレーム42)に半導体発光素子2を銀ペーストなどの導電性接着材で接着し、半導体発光素子2の負極(図2に示す符号27参照)を、金等の材質からなるワイヤー43でフレーム41に接合し、半導体発光素子2の正極(図2に示す符号26参照)をワイヤー44でフレーム42に接合する。そして、透明な樹脂からなるモールド45で半導体発光素子2の周辺をモールドすることにより、図7に示すような砲弾型のランプを作成することができる。
なお、本発明のランプは上記の構成には限定されず、例えば、本発明の半導体発光素子と蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明のランプは、上述のフェイスアップタイプの半導体発光素子に限らず、図1に示す半導体発光素子1のようなフリップチップタイプのものや、図6に示すような上下電極構造のもの等、各種用いることができる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
次に、本発明の窒化物系半導体発光素子を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
[実施例1]
「半導体発光素子の作製」
図1に示すような、サファイア単結晶からなる基板11上に、AlNからなる図示略のバッファ層を介して、窒化ガリウム(GaN)系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ4μmのアンドープGaNからなる下地層(図示せず)、厚さ2μmのGeドープn型GaNコンタクト層及び厚さ0.02μmのn型In0.1Ga0.9Nクラッド層がこの順序で積層されたn型半導体層12、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.06Ga0.94N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層13、及び、厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層と厚さ0.18μmのMgドープp型Al0.02Ga0.98Nコンタクト層がこの順序で積層されたp型半導体層14からなり、各層をこの順で積層して形成した。
この構造において、n型GaNコンタクト層のキャリア濃度は1×1019cm−3であり、GaN障壁層のSiドープ量は1×1017cm−3であり、p型AlGaNコンタクト層のキャリア濃度は5×1018cm−3であり、p型AlGaNクラッド層のMgドープ量は5×1019cm−3であった。
また、GaN系化合物からなる半導体層の積層(図1の符号12、13、14を参照)は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
そして、上述のようにして基板11上に半導体層(図3(a)の半導体層10A参照)を積層した試料のビッカース硬度を測定した。測定装置として、CSM Instruments社製:Nano Hardness Testerを用いた。GaN系化合物からなる積層半導体10は、ビッカース硬度(Hv)1850、ヤング率:280GPaであった。また、サファイアからなる基板11は、ビッカース硬度(Hv)2530、ヤング率:417GPaであった。
この測定結果により、基板11が、半導体層よりも高いビッカース強度を有していることが確認できた。
次に、公知のフォトリソグラフィーを用いて、負極18を形成する部分を、n型半導体層12が露出するまで、ドライエッチング法により除去した。
次に、基板11上に積層された半導体層をブラスト加工し、以下のような工程により、側面に傾斜面が形成された積層半導体10を形成した(図3(a)、(b)、(c)参照)。
(1)レジストフィルム51(東京応化製:BF45Z)を半導体層10A表面に密着させた。
(2)レジストフィルム51を、露光機を用いて所定のパターンに露光することにより、350μm角の格子状パターンとし、幅50μmでレジストフィルムを除去した。
(3)炭酸ナトリウム水溶液を用いて現像した。
(4)ブラスト装置により、平均粒径20μmのホワイトアランダム(図3のブラスト粒子50:ビッカース硬度(Hv)2000)を用いてブラスト加工を行った。
(5)超音波洗浄にてレジストフィルム51及びブラスト粒子50の残渣を除去した。
次に、p型半導体層14上に、オーミックコンタクト層15としてPtを1.5nm、反射層16としてAgを20nm、この順でスパッタ法により成膜した。
次に、反射層16上に、Ptからなる第1の層(膜厚=40nm)、及びAuからなる第2の層(膜厚=100nm)を、この順でスパッタ法によって成膜することにより、正極17を形成した。
次に、真空蒸着法により、n型半導体層12上にCrからなる第1の層(層厚=40nm)、Tiからなる第2の層(層厚=100nm)、及びAuからなる第3の層(層厚=400nm)を、この順で積層することにより、負極18を形成した。
次いで、素子をダイシングによって分割し、図1に示すような、350μm角の、フリップチップタイプのGaN系半導体発光素子とした。
「素子特性評価」
上述のようにして得られた半導体発光素子を、TO−18缶パッケージに実装し、テスターによって印加電流を20mAとした際の発光出力(Po)及び駆動電圧(Vf)を測定した。
実施例1の半導体発光素子は、発光出力(Po)=17mW、駆動電圧(Vf)=3.3Vであった。
[比較例1]
半導体層の加工にブラスト法を用いず、公知のフォトリソグラフィー法で加工した点以外は、実施例1と同様にしてGaN系半導体発光素子を作製し、実施例1と同様に評価した。
得られたGaN系半導体発光素子について、TO−18缶パッケージに実装し、テスターによって印加電流20mAとした際の発光出力(Po)及び駆動電圧(Vf)を測定した。
比較例1の半導体発光素子は、発光出力(Po)=13mW、駆動電圧(Vf)=3.3Vであった。
[実施例2]
「半導体発光素子の作製」
図2に示すような、サファイア単結晶からなる基板21上に、AlNからなる図示略のバッファ層を介して、窒化ガリウム(GaN)系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ4μmのアンドープGaNからなる下地層(図示せず)、厚さ2μmのGeドープn型GaNコンタクト層及び厚さ0.02μmのn型In0.1Ga0.9Nクラッド層がこの順序で積層されたn型半導体層22、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.06Ga0.94N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層23、及び、厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層と厚さ0.18μmのMgドープp型Al0.02Ga0.98Nコンタクト層がこの順序で積層されたp型半導体層24からなり、各層をこの順で積層して形成した。
この構造において、n型GaNコンタクト層のキャリア濃度は1×1019cm−3であり、GaN障壁層のSiドープ量は1×1017cm−3であり、p型AlGaNコンタクト層のキャリア濃度は5×1018cm−3であり、p型AlGaNクラッド層のMgドープ量は5×1019cm−3であった。
また、GaN系化合物からなる半導体層の積層(図2の符号22、23、24を参照)は、MOCVD法により、当該技術分野においてよく知られた通常の条件で行なった。
次に、公知のフォトリソグラフィーを用いて、負極27を形成する部分を、n型半導体層22が露出するまで、ドライエッチング法により除去した。
次に、基板21上に積層された半導体層をブラスト加工し、以下のような工程により、側面に傾斜面が形成された積層半導体20を形成した(図3(a)、(b)、(c)参照)。
(1)レジストフィルム51(東京応化製:BF45Z)を半導体層20A表面に密着させた。
(2)レジストフィルム51を、露光機を用いて所定のパターンに露光することにより、350μm角の格子状パターンとし、幅50μmでレジストフィルム51を除去した。
(3)炭酸ナトリウム水溶液を用いて現像した。
(4)ブラスト装置により、平均粒径20μmのホワイトアランダム(ブラスト粒子50:ビッカース硬度(Hv)2000)を用いてブラスト加工を行った。
(5)超音波洗浄にてレジストフィルム51及びブラスト粒子50の残渣を除去した。
次に、p型半導体層24上に、透光性正極25として、ITO(SnO2:10wt%)を厚さ400nmでスパッタ法により成膜した。
次に、真空蒸着法により、p型半導体層24上に、Crからなる第1の層(層厚=40nm)、Tiからなる第2の層(層厚=100nm)、Auからなる第3の層(層厚=400nm)を、この順で積層し、正極26を形成した。
次に、真空蒸着法により、n型半導体層22上にCrからなる第1の層(層厚=40nm)、Tiからなる第2の層(層厚=100nm)、及びAuからなる第3の層(層厚=400nm)を、この順で積層することにより、負極27を形成した。
次いで、素子をダイシングによって分割し、図2に示すような350μm角の、フェイスアップタイプのGaN系半導体発光素子とした。
「素子特性評価」
上述のようにして得られた実施例2のフェイスアップタイプの半導体発光素子を、TO−18缶パッケージに実装し、テスターによって印加電流を20mAとした際の発光出力(Po)及び駆動電圧(Vf)を測定した。
実施例2の半導体発光素子は、発光出力(Po)=16mW、駆動電圧(Vf)=3.3Vであった。
[比較例2]
半導体層の加工にブラスト法を用いず、公知のフォトリソグラフィー法で加工した点以外は、実施例2と同様にしてGaN系半導体発光素子を作製し、実施例2と同様に評価した。
得られたGaN系半導体発光素子について、TO−18缶パッケージに実装し、テスターによって印加電流20mAとした際の発光出力(Po)及び駆動電圧(Vf)を測定した。
比較例2の半導体発光素子は、発光出力(Po)=12mW、駆動電圧(Vf)=3.3Vであった。
以上の結果、ブラスト加工により、側面が安定した形状の傾斜面として形成された積層半導体を有する本発明の半導体発光素子が、高い光取り出し効率を有し、発光特性に優れているとともに、高い生産性を有していることが明らかである。
本発明に係る窒化物系半導体発光素子の一例を模式的に説明する図であり、フリップチップタイプの半導体発光素子を示す、(a)平面図、(b)Ib−Ib断面図、(c)Ic−Ic断面図である。 本発明に係る窒化物系半導体発光素子の他例を模式的に説明する図であり、フェイスアップタイプの半導体発光素子を示す、(a)平面図、(b)IIb−IIb断面図、(c)IIc−IIc断面図である。 本発明に係る窒化物系半導体発光素子の製造方法の一例を模式的に説明する図であり、(a)レジストフィルム貼り付け状態、(b)レジストフィルムパターニング状態、(c)ブラスト粒子によるブラスト加工、の各工程を示す部分断面図である。平面図、(b)IIb−IIb断面図、(c)IIc−IIc断面図である。 従来の窒化物系半導体発光素子の製造方法を模式的に説明する図であり、ブラスト粒子によるブラスト加工の処理状態を示す部分断面図である。 本発明に係る窒化物系半導体発光素子の製造方法の一例を説明する図であり、ブラスト加工によって半導体層に傾斜面を形成した際の断面図である。 本発明に係る窒化物系半導体発光素子の他例を模式的に説明する断面図である。 本発明に係る窒化物系半導体発光素子が用いられたランプを模式的に説明する概略図である。
符号の説明
1、2、3…窒化物系半導体発光素子(半導体発光素子)、11、21、31…基板、12、22、32…n型半導体層、13、23、33…発光層、14、24、34…p型半導体層、17、26、37…正極、18、27、38…負極、25…透光性正極、3…ランプ、50…ブラスト粒子、51…レジストフィルム

Claims (14)

  1. 基板と、少なくともn型半導体層、発光層、及びp型半導体層が前記基板上に順次積層されてなる積層半導体とを具備してなる窒化物系半導体発光素子であって、
    前記積層半導体の側面が、ブラスト加工により形成された傾斜面とされており、
    前記基板として、前記積層半導体よりも高いビッカース硬度を有する基板を用いたことを特徴とする窒化物系半導体発光素子。
  2. 前記積層半導体は、ビッカース硬度が、前記基板に対して90%以下とされていることを特徴とする請求項1に記載の窒化物系半導体発光素子。
  3. 前記基板がサファイアからなることを特徴とする請求項1又は2に記載の窒化物系半導体発光素子。
  4. 前記積層半導体がGaN系半導体からなることを特徴とする請求項1〜3の何れか1項に記載の窒化物系半導体発光素子。
  5. 窒化物系半導体からなる半導体層を基板上に積層する窒化物系半導体発光素子の製造方法であって、
    基板上に、少なくともn型半導体層、発光層、及びp型半導体層を順次積層して半導体層を形成した後、該半導体層側をブラスト加工することにより、前記半導体層を、前記ブラスト加工によって形成される傾斜面からなる側面を有する積層半導体とし、
    前記基板として、前記半導体層よりも高いビッカース硬度を有する基板を用いることを特徴とする窒化物系半導体発光素子の製造方法。
  6. 前記半導体層のビッカース硬度が、前記基板のビッカース硬度の90%以下であることを特徴とする請求項5に記載の窒化物系半導体発光素子の製造方法。
  7. 前記ブラスト加工を、前記基板よりもビッカース硬度が低いブラスト粒子を用いて行なうことを特徴とする請求項5又は6に記載の窒化物系半導体発光素子の製造方法。
  8. 前記ブラスト加工を、平均粒径が5〜50μmの範囲のブラスト粒子を用いて行なうことを特徴とする請求項5〜7の何れか1項に記載の窒化物系半導体発光素子の製造方法。
  9. 前記ブラスト粒子は、アルミナ又はシリコンを主成分としてなるものであることを特徴とする請求項7又は8に記載の窒化物系半導体発光素子の製造方法。
  10. 前記ブラスト加工は、前記半導体層側にレジストでパターニングを施して行うことを特徴とする請求項5〜9の何れか1項に記載の窒化物系半導体発光素子の製造方法。
  11. 前記基板がサファイアからなることを特徴とする請求項5〜10の何れか1項に記載の窒化物系半導体発光素子の製造方法。
  12. 前記半導体層がGaN系半導体からなることを特徴とする請求項5〜11の何れか1項に記載の窒化物系半導体発光素子の製造方法。
  13. 請求項5〜12の何れか1項に記載の製造方法によって得られる窒化物系半導体発光素子。
  14. 請求項1〜4及び請求項13の何れか1項に記載の窒化物系半導体発光素子を備えたことを特徴とするランプ。
JP2006126710A 2006-04-28 2006-04-28 窒化物系半導体発光素子及びその製造方法、並びにランプ Pending JP2007299934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006126710A JP2007299934A (ja) 2006-04-28 2006-04-28 窒化物系半導体発光素子及びその製造方法、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006126710A JP2007299934A (ja) 2006-04-28 2006-04-28 窒化物系半導体発光素子及びその製造方法、並びにランプ

Publications (1)

Publication Number Publication Date
JP2007299934A true JP2007299934A (ja) 2007-11-15

Family

ID=38769184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006126710A Pending JP2007299934A (ja) 2006-04-28 2006-04-28 窒化物系半導体発光素子及びその製造方法、並びにランプ

Country Status (1)

Country Link
JP (1) JP2007299934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114377A (ja) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp 半導体発光素子
WO2012137406A1 (ja) * 2011-04-06 2012-10-11 パナソニック株式会社 半導体発光デバイス

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648137A (en) * 1979-09-27 1981-05-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS59104989A (ja) * 1982-12-08 1984-06-18 Noritake Co Ltd サンドブラスト用の多層型転写紙
JPH05266791A (ja) * 1991-10-23 1993-10-15 Oki Electric Ind Co Ltd ガス放電表示パネルの隔壁形成方法
JPH1069851A (ja) * 1996-08-28 1998-03-10 Hitachi Chem Co Ltd 隔壁の製造法
JPH11104963A (ja) * 1997-10-02 1999-04-20 Brother Ind Ltd ショットブラスト加工方法
JPH11214749A (ja) * 1998-01-29 1999-08-06 Sanyo Electric Co Ltd 半導体発光装置
JP2000284700A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 電気光学装置及びこれを備えた投射型表示装置
JP2001254685A (ja) * 2000-03-09 2001-09-21 Komatsu Ltd 可変容量ポンプ又は可変速モータ
JP2001274458A (ja) * 2000-03-27 2001-10-05 Toshiba Electronic Engineering Corp 半導体発光装置及びその製造方法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2002280618A (ja) * 2001-03-21 2002-09-27 Seiwa Electric Mfg Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2002302793A (ja) * 2001-04-09 2002-10-18 Nippon Steel Corp コンダクターロール及びその製造方法
JP2003342058A (ja) * 2002-05-23 2003-12-03 Sumitomo Special Metals Co Ltd 薄膜磁気ヘッド用セラミックス基板材料
JP2004025424A (ja) * 2002-03-07 2004-01-29 Yasuhiro Tani 研磨用工具プレート及びこれを用いた研磨方法
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004299964A (ja) * 2003-03-31 2004-10-28 Toshiba Ceramics Co Ltd シリコン含浸炭化ケイ素部材およびその表面処理方法
JP2005272203A (ja) * 2004-03-24 2005-10-06 Neomax Co Ltd 膜形成用基板および半導体膜の形成方法
JP2005308287A (ja) * 2004-04-21 2005-11-04 Sharp Corp 冷蔵庫
JP2006019586A (ja) * 2004-07-02 2006-01-19 Sanyo Electric Co Ltd 窒化物半導体発光素子の製造方法
JP2006066496A (ja) * 2004-08-25 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法並びに窒化ガリウム基板

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648137A (en) * 1979-09-27 1981-05-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS59104989A (ja) * 1982-12-08 1984-06-18 Noritake Co Ltd サンドブラスト用の多層型転写紙
JPH05266791A (ja) * 1991-10-23 1993-10-15 Oki Electric Ind Co Ltd ガス放電表示パネルの隔壁形成方法
JPH1069851A (ja) * 1996-08-28 1998-03-10 Hitachi Chem Co Ltd 隔壁の製造法
JPH11104963A (ja) * 1997-10-02 1999-04-20 Brother Ind Ltd ショットブラスト加工方法
JPH11214749A (ja) * 1998-01-29 1999-08-06 Sanyo Electric Co Ltd 半導体発光装置
JP2000284700A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 電気光学装置及びこれを備えた投射型表示装置
JP2001254685A (ja) * 2000-03-09 2001-09-21 Komatsu Ltd 可変容量ポンプ又は可変速モータ
JP2001274458A (ja) * 2000-03-27 2001-10-05 Toshiba Electronic Engineering Corp 半導体発光装置及びその製造方法
JP2001284290A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2002280618A (ja) * 2001-03-21 2002-09-27 Seiwa Electric Mfg Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2002302793A (ja) * 2001-04-09 2002-10-18 Nippon Steel Corp コンダクターロール及びその製造方法
JP2004025424A (ja) * 2002-03-07 2004-01-29 Yasuhiro Tani 研磨用工具プレート及びこれを用いた研磨方法
JP2003342058A (ja) * 2002-05-23 2003-12-03 Sumitomo Special Metals Co Ltd 薄膜磁気ヘッド用セラミックス基板材料
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004299964A (ja) * 2003-03-31 2004-10-28 Toshiba Ceramics Co Ltd シリコン含浸炭化ケイ素部材およびその表面処理方法
JP2005272203A (ja) * 2004-03-24 2005-10-06 Neomax Co Ltd 膜形成用基板および半導体膜の形成方法
JP2005308287A (ja) * 2004-04-21 2005-11-04 Sharp Corp 冷蔵庫
JP2006019586A (ja) * 2004-07-02 2006-01-19 Sanyo Electric Co Ltd 窒化物半導体発光素子の製造方法
JP2006066496A (ja) * 2004-08-25 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法並びに窒化ガリウム基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114377A (ja) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp 半導体発光素子
WO2012137406A1 (ja) * 2011-04-06 2012-10-11 パナソニック株式会社 半導体発光デバイス
JP5069386B1 (ja) * 2011-04-06 2012-11-07 パナソニック株式会社 半導体発光デバイス

Similar Documents

Publication Publication Date Title
JP4637781B2 (ja) GaN系半導体発光素子の製造方法
CN101405879B (zh) 氮化镓系化合物半导体发光元件的制造方法、氮化镓系化合物半导体发光元件以及使用该发光元件的灯
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
KR101007202B1 (ko) 질화갈륨계 화합물 반도체 발광소자
TWI423475B (zh) 發光裝置、其製造方法、燈、電子機器及機械裝置
CN101326649B (zh) 氮化镓类化合物半导体发光元件及其制造方法
KR20080033545A (ko) 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법
JP2007299935A (ja) 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP2007220971A (ja) 発光素子及びその製造方法、並びにランプ
JP2007073789A (ja) 半導体発光素子用電極
JP2007103891A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2010206230A (ja) GaN系半導体発光素子の製造方法およびランプ
JP2007220973A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN101258614A (zh) 氮化镓基化合物半导体发光器件及其制造方法
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207