JP2008022331A - 表示制御装置、情報再生装置及び電子機器 - Google Patents

Abstract

【課題】 パケットデータに基づいて行われる画像データの表示制御に融通性を与えることができる表示制御装置、情報再生装置及び電子機器を提供する。
【解決手段】 表示制御装置１０は、設定された時刻にタイムアウトを発生させるタイマ１２と、表示時刻がテーブル化された表示制御テーブルに基づいて再生データの転送制御を行う表示制御部１４とを含む。表示制御部１４が、表示制御テーブルの表示時刻を前記タイマに設定すると共に、タイマ１２において該表示時刻にタイムアウトが発生したときに再生データの転送制御を行う場合に、表示制御装置１０は、表示時刻をタイマ１２に設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻をタイマ１２に設定する。
【選択図】 図１

Description

本発明は、表示制御装置、情報再生装置及び電子機器に関する。

地上アナログ放送に替わって登場する地上デジタル放送では、画像及び音声の高品質化に加えて種々の新サービスの提供に期待が寄せられている。地上デジタル放送の導入によって新たに提供されるサービスの１つに、携帯端末向けサービスとして、いわゆる「１セグメント放送」がある。「１セグメント放送」では、ＱＰＳＫ（Quadrature Phase Shift Keying）変調方式で変調されたデジタル変調波をＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式で多重化することで、携帯端末の移動時でも安定した放送受信が可能となる。

このような携帯端末の一例として、携帯電話機がある。携帯電話機に「１セグメント放送」の受信機能を付加する場合、圧縮処理後の映像データ及び音声データが多重化されたトランスポートストリームの分離処理や分離処理後のデータのデコード処理を行う。そして、デコード処理後の映像データ及び音声データを、同期をとりながら再生する。

「１セグメント放送」では、上述のように受信状況がある程度劣化した場合でも、これまでより安定して放送を受信することができる。しかしながら、その受信状況が更に劣化した場合、映像、音声、字幕が同時に乱れてしまうという問題がある。そこで、例えば特許文献１では、受信状況が劣化した場合であっても、時間インターリーブ処理により置換可能な映像データを、時間的に間隔をあけて放送する技術が開示されている。こうすることで、受信状況の劣化時に、本来の映像、音声、字幕のデータを正常に受信できない場合であっても、別の映像データに置換して映像出力を行うことができる。
特開２００４−１４０５０６号公報

ところで、映像データのデコード処理を行う場合、Ｉピクチャのデコード処理時間とＰピクチャのデコード処理時間とで大きく異なるばかりか、同じＩピクチャであっても自然の画像のデコード処理時間と例えば単純模様の画像のデコード処理時間とで大きく異なる。そのため、パケットデータが連続するストリームデータから映像と音声の同期再生を行う「１セグメント放送」においては、Ｐピクチャの画像のデコード処理が終了して数フレーム分をバッファに蓄積させる必要があると考えられる。

しかしながら、特許文献１に開示された技術では、このように画像が生成される時間間隔がその都度異なるような場合、上述のように置換して映像出力することは困難となる上に、欠落したフレームを管理することができない。

また、表示間隔時間を変更することが構成上極めて困難であり、融通性に富んだ表示制御が困難になるという問題がある。

その一方、デコード処理の遅延等に起因して表示すべき時刻が遅れると、管理していた表示時刻を再度調整する等の制御が複雑となる。特に、一度表示すべき時刻が遅れた後に、別の要因等に起因して表示すべき時刻が更に遅れてしまうと、その管理を一層複雑化してしまう。従って、デコード処理の遅延等に起因して表示すべき時刻が遅れた場合であっても、簡素な制御で、上記の同期再生を実現する表示制御を行うことが望ましい。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、パケットデータに基づいて行われる画像データの表示制御に融通性を与えることができる表示制御装置、情報再生装置及び電子機器を提供することにある。

本発明の他の目的は、表示データの生成が遅延した場合であっても表示制御の管理を簡素化できる表示制御装置、情報再生装置及び電子機器を提供することにある。

上記課題を解決するために本発明は、
設定された時刻にタイムアウトを発生させるタイマと、
表示時刻がテーブル化された表示制御テーブルに基づいて表示データの転送制御を行う表示制御部とを含み、
前記表示制御部が、前記表示制御テーブルの表示時刻を前記タイマに設定すると共に、前記タイマにおいて該表示時刻にタイムアウトが発生したときに前記表示データの転送制御を行う場合に、
前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻を前記タイマに設定する表示制御装置に関係する。

本発明によれば、表示時刻を前記タイマに設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻をタイマに設定し、該タイマのタイムアウトの発生に起因して表示データの転送制御を行うようにしたので、デコード処理の遅延等に起因して、表示データを出力すべき表示時刻が現在時刻より遅延した場合であっても、表示制御テーブルに記憶された表示時刻を変更することなく、タイマには補正時刻が直接設定される。従って、表示制御テーブルの表示時刻の管理を簡素化できる。特に、一度表示すべき時刻が遅れた後に、別の要因等に起因して表示すべき時刻が更に遅れた場合であっても、表示制御テーブルの管理が複雑になることはない。

また本発明に係る表示制御装置では、
前記表示時刻又は補正時刻を前記タイマに設定したにもかかわらず該表示時刻又は補正時刻に出力すべき前記表示データの生成が完了していないとき、
前記タイマが、計時動作を停止すると共に、
前記表示データの生成後、前記表示制御テーブルの表示時刻又は補正時刻にかかわらず所定のタイムアウト時刻を前記タイマに設定し、前記タイマを起動させることができる。

本発明によれば、表示データの生成後に、次の表示時刻を待つことなく、直ぐに表示データの転送制御を行わせることができる。

また本発明に係る表示制御装置では、
前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延する遅延時間が所定の時間以内であることを条件に、前記表示制御部が、前記補正時刻を前記タイマに設定することができる。

本発明によれば、遅延時間が長くなると、補正時刻を設定する処理を省いたので、異常な表示制御状態が長く継続する状態を早期に回避できるようになる。

また本発明に係る表示制御装置では、
前記補正時刻をＴｓｅｔ、前記表示時刻を前記タイマに設定する時刻をＴｃｕｒ、所与の表示時刻間隔をＴｉｔｖ、係数をｋ（ｋは、０より大きく１より小さい実数）とした場合に、Ｔｓｅｔ＝Ｔｃｕｒ＋Ｔｉｔｖ×ｋであってもよい。

また本発明に係る表示制御装置では、
前記補正時刻をＴｓｅｔ、前記表示時刻をＴ１、該表示時刻を前記タイマに設定する時刻をＴｃｕｒとした場合に、Ｔｓｅｔが、（Ｔｃｕｒ−Ｔ１）に対応した時刻であってもよい。

上記のいずれかの発明によれば、簡素な構成で補正時刻を求めることができる。

また本発明に係る表示制御装置では、
ＰＥＳ（Packetized Elementary Stream）パケットに含まれるＰＴＳ（Presentation Time Stamp）が検出される毎に、新規の表示制御テーブルの先頭に、前記ＰＴＳに基づいて求められる表示時刻を設定すると共に、
前記ＰＴＳが検出されない限り、前記ＰＴＳ及び前記ＰＥＳパケットのペイロード部に含まれるＳＥＩ（Supplemental Enhancement Information)及びＶＵＩ（Video Usability Information）に基づいて求められる表示時刻を、順番に同じ表示制御テーブルに設定することができる。

例えばＰＥＳパケットのペイロード部から生成されるＥＳデータについては、表示時刻の管理ができなくなる。しかしながら、本発明によれば、ＰＥＳＨが検出されるたびに新規の表示時刻テーブルを生成することで、ＥＳデータへの変換後も表示時刻の管理が可能となる。

また、ＰＥＳＨが検出されても１つの表示時刻テーブルに単に順番に表示時刻データを設定してしまうと、ＰＴＳを基準に計算する必要がある表示時刻の算出のために、表示時刻テーブル中のＰＴＳの位置を管理する必要が生じる。これに対して、ＰＥＳＨが検出されるたびに新規の表示時刻テーブルを生成することで、各表示時刻テーブルのテーブル番号「０」の表示時刻データがＰＴＳの値（又はＰＴＳに対応した値）となるため、表示時刻テーブル中のＰＴＳの位置を管理する必要がない。

また本発明は、
映像データ及び音声データの少なくとも１つを再生するための情報再生装置であって、
設定された時刻にタイムアウトを発生させるタイマと、
映像データを生成するための第１のＴＳ（Transport Stream）パケット、音声データを生成するための第２のＴＳパケット、前記第１及び第２のＴＳパケット以外の第３のＴＳパケットを、トランスポートストリームから抽出する分離処理部と、
前記第１のＴＳパケットが格納される第１の記憶領域と、前記第２のＴＳパケットが格納される第２の記憶領域と、前記第３のＴＳパケットが格納される第３の記憶領域と、表示画像の映像データが格納される出力映像データ記憶領域とを有するメモリと、
前記第１の記憶領域から読み出された前記第１のＴＳパケットに基づいて前記映像データを生成する映像デコード処理を行い、映像デコード処理後のデータを前記メモリの出力映像データ記憶領域に格納する映像デコーダと、
前記第２の記憶領域から読み出された前記第２のＴＳパケットに基づいて前記音声データを生成する音声デコード処理を行う音声デコーダとを含み、
前記映像デコーダが、前記第１の記憶領域から前記第１のＴＳパケットを、前記音声デコーダとは独立して読み出し、該第１のＴＳパケットに基づいて前記映像デコード処理を行うと共に、
前記音声デコーダが、前記第２の記憶領域から前記第２のＴＳパケットを、前記映像デコーダとは独立して読み出し、該第２のＴＳパケットに基づいて前記音声デコード処理を行い、
表示時刻がテーブル化された表示制御テーブルの表示時刻を前記タイマに設定すると共に、前記タイマにおいて該表示時刻にタイムアウトが発生したときに前記メモリの出力映像データ記憶領域から映像データの転送制御を行う場合に、
前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻を前記タイマに設定する情報再生装置に関係する。

本発明によれば、パケットデータに基づいて行われる画像データの表示制御に融通性を与えることができる表示制御装置が適用された情報再生装置を提供できる。また、本発明によれば、映像データの生成が遅延した場合であっても表示制御の管理を簡素化できる情報再生装置を提供できる。

また本発明に係る情報再生装置では、
前記表示時刻又は補正時刻を前記タイマに設定したにもかかわらず該表示時刻又は補正時刻に出力すべき前記映像データの生成が完了していないとき、
前記タイマが、計時動作を停止すると共に、
前記映像データの生成後、前記表示制御テーブルの表示時刻又は補正時刻にかかわらず所定のタイムアウト時刻を前記タイマに設定し、前記タイマを起動させることができる。

また本発明に係る情報再生装置では、
前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延する遅延時間が所定の時間以内であることを条件に、前記補正時刻を前記タイマに設定することができる。

また本発明に係る情報再生装置では、
前記補正時刻をＴｓｅｔ、前記表示時刻を前記タイマに設定する時刻をＴｃｕｒ、所与の表示時刻間隔をＴｉｔｖ、係数をｋ（ｋは、０より大きく１より小さい実数）とした場合に、Ｔｓｅｔ＝Ｔｃｕｒ＋Ｔｉｔｖ×ｋであってもよい。

また本発明に係る情報再生装置では、
ＰＥＳ（Packetized Elementary Stream）パケットに含まれるＰＴＳ（Presentation Time Stamp）が検出される毎に、新規の表示制御テーブルの先頭に、前記ＰＴＳに基づいて求められる表示時刻を設定すると共に、
前記ＰＴＳが検出されない限り、前記ＰＴＳ及び前記ＰＥＳパケットのペイロード部に含まれるＳＥＩ（Supplemental Enhancement Information)及びＶＵＩ（Video Usability Information）に基づいて求められる表示時刻を、順番に同じ表示制御テーブルに設定することができる。

また本発明に係る情報再生装置では、
前記映像データ及び音声データのうち前記映像データのみを再生するときは、前記音声デコーダの動作を停止させ、
前記映像データ及び音声データのうち前記音声データのみを再生するときは、前記デコード装置の動作を停止させることができる。

更には、映像デコーダ及び音声デコーダを並列動作させることができるため、各デコーダの処理能力を低くて済み、より低消費電力化及び低コスト化を実現できる。

また本発明は、
上記のいずれか記載の情報再生装置を含む電子機器に関係する。

また本発明は、
上記のいずれか記載の情報再生装置と、
前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含む電子機器に関係する。

また本発明は、
チューナと、
前記チューナからのトランスポートストリームが供給される上記のいずれか記載の情報再生装置と、
前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含む電子機器に関係する。

上記のいずれかの発明によれば、パケットデータに基づいて行われる画像データの表示制御に融通性を与えることができる表示制御装置が適用された情報再生装置を含む電子機器を提供できる。また、本発明によれば、映像データの生成が遅延した場合であっても表示制御の管理を簡素化できる情報再生装置を含む電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 表示制御装置
図１に、本実施形態における表示制御装置の構成例のブロック図を示す。

表示制御装置１０は、パケットデータが連続するストリームデータから生成される画像データ（広義には表示データ、再生データ）の表示部３０への転送制御を行うことで、表示部３０の表示制御を行う。ここで、表示部３０は、例えば電気光学装置としての液晶表示（Liquid Crystal Display：以下、ＬＣＤと略す）パネル（図示せず）と、該ＬＣＤパネルの複数の走査線及び複数のデータ線を駆動する駆動回路（図示せず）とを含むことができる。駆動回路は、ＬＣＤパネルの複数の走査線を走査しながら、該ＬＣＤパネルの複数のデータ線を画像データに基づいて駆動する。この場合、表示制御装置１０は、表示部３０の駆動回路に対して画像データを転送する。

このような表示制御装置１０に入力されるストリームデータは、１又は複数のパケットデータを含む。各パケットデータは、ヘッダ情報とペイロード部とを含む。このストリームデータは、トランスポートストリーム（Transport Stream）としてＴＳパケット（広義にはパケットデータ）が多重化されたデータあり、例えばＭＰＥＧ−２システム（ISO/IEC 13818-1）で規定されている。そしてペイロード部のデータに基づいて生成された１又は複数の画像データを、該パケットデータに基づいて指定される表示時刻に、表示部３０に表示させるための制御を行う。このようなパケットデータは、ＰＥＳ（Packetized Elementary Stream）パケットデータであり、表示時刻情報がＰＴＳ（Presentation Time Stamp）である。

より具体的には、表示制御装置１０は、タイマ１２と、表示制御部１４とを含む。更に表示制御装置１０は、ヘッダ解析部１６、デコーダ１８、表示制御テーブル記憶部２０、バッファ２２を含むことができる。なお、表示制御部１４が、デコーダ１８を含んでもよい。またバッファ２２が、表示制御テーブル記憶部２０を含んでもよい。

ヘッダ解析部１６は、ストリームデータを構成するパケットデータのヘッダ情報に含まれる表示時刻情報を検出し、表示時刻の生成に必要な情報を取得する。表示制御装置１０（又はヘッダ解析部１６）は、表示時刻情報に基づいて表示制御テーブルを生成し、表示制御テーブル記憶部２０に保持させる。より具体的には、ヘッダ解析部１６は、パケットデータのヘッダ情報の解析結果に基づいて表示時刻情報に対応した表示時刻、又は該表示時刻情報及びパケットデータのペイロード部に基づいて求められる表示時刻を、フレーム単位に、表示制御テーブルに設定する。

ヘッダ解析部１６によって解析されたパケットデータは、一旦バッファ２２に蓄えられる。デコーダ１８は、バッファ２２に蓄えられたパケットデータに対してデコード処理を行い、再生データとしての画像データ（又は音声データ）を生成する。デコーダ１８は、生成した画像データ（又は音声データ）をバッファ２２に書き戻す。より具体的には、バッファ２２には、ヘッダ解析部１６によってヘッダ情報及びペイロード部が解析されたパケットデータのペイロード部又はそのペイロード部のデータに基づいて生成される１又は複数フレーム分の画像データが格納される。そして表示制御部１４は、バッファ２２に格納された画像データのうち、１フレーム分の画像データを表示部３０に転送する制御を行う。

タイマ１２は、設定された時刻にタイムアウトを発生させる。そしてタイマ１２は、該タイムアウトの発生に起因して表示制御部１４に対して割り込み（表示割り込み）を発生させる。表示制御部１４は、タイマ１２においてタイムアウトが発生したときに画像データの転送制御を行う。従って、表示制御部１４は、表示制御テーブルに基づいて画像データの表示部３０への転送制御を行うということができる。この表示制御テーブルは、１垂直走査期間に対応する１フレーム期間単位で、画像データの表示時刻（広義には出力時刻）がテーブル化されたデータである。転送制御は、バッファ２２から画像データ（音声データ）を読み出して、表示部３０に転送する制御である。

より具体的には、表示制御部１４が、画像データの表示時刻（出力すべき時刻、表示すべき時刻）をタイマ１２に設定する。通常、この表示時刻は、表示制御テーブルから順次読み出してきた時刻である。タイマ１２は、設定された表示時刻にタイムアウトを発生させ、その発生を表示割り込みとして表示制御部１４に通知することができるようになっている。この割り込みを受けた表示制御部１４は、画像データの転送制御を行うと共に、次の画像データの転送タイミングとして、表示制御テーブルに記憶された次の表示時刻をタイマ１２に設定して、次の割り込みを待つ。

このとき、表示制御部１４は、表示制御テーブルに記憶された次の表示時刻をタイマ１２に設定する時刻（現在時刻）が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻をタイマ１２に設定する。これにより、デコード処理の遅延等に起因して、画像データを出力すべき表示時刻が現在時刻より遅延した場合であっても、表示制御テーブルに記憶された表示時刻を変更することなく、タイマ１２には補正時刻が直接設定される。従って、表示制御テーブル記憶部２０にテーブル化された表示時刻の管理を簡素化できる。特に、一度表示すべき時刻が遅れた後に、別の要因等に起因して表示すべき時刻が更に遅れた場合であっても、表示制御テーブルの管理が複雑になることはない。また、一度求めた表示時刻に拘泥されることなく、画像データの表示制御に融通性を与え、柔軟な画像表示を実現させることができる。

図２に、本実施形態における表示制御テーブルの説明図を示す。

本実施形態では、第１〜第Ｍ（Ｍは２以上の整数）の表示制御テーブルが設けられる。第１〜第Ｍの表示制御テーブルの各表示制御テーブルには、テーブルＩＤが付与される。そして各表示制御テーブルは、テーブルＩＤによって識別される。各表示制御テーブルは、テーブル番号（テーブルＮｏ．）の「０」から順にフレーム単位で表示時刻（表示時刻データ）が設定される。例えばテーブル番号に対応して、フレーム番号（フレームＮｏ．）及び表示時刻が設定される。

この表示時刻は、パケットデータのヘッダ情報の表示時刻情報に基づいて求められたり、該表示時刻情報及び上記パケットデータのペイロード部に基づいて求められたりする。そして、表示制御テーブルの最終のテーブル番号の表示時刻のデータとして、所定の終了コードであるＥＯＴ（End Of Table）コードが設定される。表示制御テーブルの表示時刻を順番に参照したときに、表示時刻がＥＯＴコードであるか否かを判別することで、該表示制御テーブルの表示時刻をすべて読み出したか否かを判断することができるようになっている。

この場合、ヘッダ解析部１６は、ＰＴＳが検出される毎に、新規の表示制御テーブルの先頭に、ＰＴＳに基づいて求められる表示時刻を設定すると共に、ＰＴＳが検出されない限り、ＰＴＳ及び該パケットデータのペイロード部（ＳＥＩ及びＶＵＩ）に基づいて求められる表示時刻を、順番に同じ表示制御テーブルにフレーム単位に設定する。

そして、表示制御部１４が、複数種類の表示制御テーブルの１つから読み出したデータがＥＯＴコード（所定の終了データ）であるとき、次の表示制御テーブルの先頭から表示時刻を読み出す。この表示制御テーブルの読み出し順序は、予め決めても良い。

上記のように表示制御装置１０を構成し、表示制御テーブルを生成することにより、該表示制御テーブルに設定された表示時刻データにより表される表示時刻（再生時刻）であるか否かによって、画像データの転送制御の可否を決定することができる。このため、例えば画像が生成される時間間隔がフレーム毎に異なった場合であっても、各フレームの画像の管理が容易となり、表示間隔時間を変更する等の表示制御の融通性を向上させることができるようになる。また、無駄に多くの画像をバッファリングさせる必要がなくなり、表示制御装置１０が適用される機器の低コスト化に寄与できるようになる。

図３に、図１のタイマ１２の構成例のブロック図を示す。

タイマ１２は、表示時刻設定レジスタ４０、カウンタ４２、コンパレータ４４、割り込み発生部４６を含むことができる。表示時刻設定レジスタ４０には、表示制御部１４から表示制御テーブルの表示時刻の１つが設定される。カウンタ４２は、所与の基準クロックのカウント数をカウントし、カウント値としてコンパレータ４４に出力する。コンパレータ４４は、カウンタ４２のカウント値と表示時刻設定レジスタ４０の設定値とを比較し、両者の値が一致したときに一致検出パルスを割り込み発生部４６に出力する。割り込み発生部４６は、一致検出パルスが入力されたときに割り込み信号を出力する。この割り込み信号は、表示制御部１４に入力される。

そして、表示制御部１４は、タイマ１２からの割り込みを受信したことを条件にバッファ２２の画像データの転送指示を行う。その後、表示制御部１４は、表示制御テーブル記憶部２０に記憶された表示制御テーブルの次の表示時刻を、タイマ１２の表示時刻設定レジスタ４０に設定し、次の割り込み信号の受信を待つ。

図４に、本実施形態における表示制御装置１０の表示制御処理の一例のフロー図を示す。

表示制御装置１０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ)及びメモリを有し、該ＣＰＵがメモリに記憶されたプログラムに従って図４に示す処理を実行することができる。

まず、表示制御装置１０は、初期化処理を行って内部の変数等を初期化する（ステップＳ１０）。続いて、表示制御装置１０では、バッファ２２がフル状態であるか否かを検出してバッファが利用可か否かが判別される（ステップＳ１１）。バッファ２２がフル状態ではなくバッファ２２が利用可能と判別されたとき（ステップＳ１１：Ｙ）、表示制御装置１０のヘッダ解析部１６がストリームデータからＰＴＳ情報を取得し（ステップＳ１２）、該ストリームデータからＴＳパケットを分離し、バッファ２２に格納する。バッファ２２に格納されたＴＳパケットは、デコーダ１８によりデコード処理が行われ、例えばＥＳ（Elementary Stream）データ（ＰＥＳ（Packetized Elementary Stream）パケット）としてバッファ２２に書き戻される（ステップＳ１３）。その後、ステップＳ１１に戻る。

ステップＳ１１において、バッファ２２がフル状態で、バッファ２２が利用不可と判別されたとき（ステップＳ１１：Ｎ）、表示制御装置１０のデコーダ１８が、ＰＥＳパケットからピクチャタイミングＳＥＩを取得し（ステップＳ１４）、ピクチャタイミングＳＥＩに設定される表示時刻の制御パラメータとしてのcpb_removal_delayを取得する（ステップＳ１５）。このcpb_removal_delayを用いて、後述するように表示時刻を求めることができる。更に、デコーダ１８は、cpb_removal_delay等のパラメータが取得されたことを示す制御パラメータとしてのactive_spsを取得し（ステップＳ１６）、１フレームの表示時刻等を設定するフレーム情報更新処理を行う（ステップＳ１７）。

その後、表示制御装置１０が、表示制御テーブルの更新処理を行い（ステップＳ１８）、デコーダ１８が、バッファ２２のデータに対してデコード処理を行う（ステップＳ１９）。デコード処理完了後、デコーダ１８は、デコード完了フラグをセットし（ステップＳ２０）、表示制御装置１０は、次のフレームの表示制御を行うとき（ステップＳ２１：Ｙ）、ステップＳ１１に戻る。

一方、ステップＳ２１において、表示制御装置１０は、次のフレームの表示制御を行わないとき（ステップＳ１２：Ｎ）、一連の処理を終了する（エンド）。

ここで、表示制御テーブルの更新処理とデコード処理と並列に、表示制御装置１０は、タイマ１２からの表示割り込みをトリガとして、表示制御テーブルの表示時刻に合わせて、画像データを表示部３０に対して転送する制御を行う。このとき、表示制御装置１０は、デコード処理の遅延等に起因して、現在時刻が表示時刻より遅延したときに、該表示時刻を補正した補正時刻で、表示制御を行うようになっている。このような制御は、図１の表示制御部１４の処理によって実現される。

図５に、表示制御部１４による表示制御の処理例のフロー図を示す。

表示制御部１４は、図示しないＣＰＵ及びメモリを有し、該ＣＰＵがメモリに記憶されたプログラムに従って図５に示す処理を実行することができる。

まず、表示制御部１４は、タイマ１２から表示割り込みを監視しており（ステップＳ３０：Ｎ）、タイマ１２から表示割り込みがあったとき（ステップＳ３０：Ｙ）、表示制御テーブルに設定される次の表示時刻をタイマ１２に設定する時刻である現在時刻が、該表示時刻より遅延しているか否かを判別する（ステップＳ３１）。ここで、既にタイマ１２に設定されている表示時刻が、図２の複数の表示制御テーブルのうちの１つの例えばテーブル番号がＬ（Ｌは正の整数）の表示時刻のとき、次の表示時刻とは、該表示制御テーブルのテーブル番号が（Ｌ＋１）の表示時刻をいうものとする。もし、次の表示時刻がＥＯＴのとき、次のテーブルＩＤで特定される表示制御テーブルの先頭のテーブル番号の表示時刻が、次の表示時刻となる。

現在時刻が、次の表示時刻より遅延していないと判別されたとき（ステップＳ３１：Ｎ）、表示制御部１４は、表示制御テーブルに設定される次の表示時刻をタイマ１２に設定する処理を行い（ステップＳ３２）、ステップＳ３０に戻る（リターン）。

ステップＳ３１において、現在時刻が、次の表示時刻より遅延していると判別されたとき（ステップＳ３１：Ｙ）、表示制御部１４は、その遅延時間が所定の遅延閾値時間Δｄｔ以下であるか否かを判別する（ステップＳ３３）。

ステップＳ３３において、遅延時間が遅延閾値時間Δｄｔ以下ではないと判別されたとき（ステップＳ３３：Ｎ）、表示制御部１４は、表示時刻を補正できないと判断して所定のエラー処理を行い（ステップＳ３４）、一連の処理を終了する（エンド）。

ステップＳ３３において、遅延時間が遅延閾値時間Δｄｔ以下であると判別されたとき（ステップＳ３３：Ｙ）、表示制御部１４は、補正時刻Ｔｓｅｔを求める（ステップＳ３５）。ここで、次の表示時刻をタイマ１２に設定する時刻をＴｃｕｒ、ＴＳパケットで指定される所与の表示時刻間隔をＴｉｔｖ、係数をｋ（ｋは、０より大きく１より小さい実数）とした場合に、補正時刻Ｔｓｅｔは、次の式により求められる。

Ｔｓｅｔ＝Ｔｃｕｒ＋Ｔｉｔｖ×ｋ ・・・（１）
そして、表示制御部１４は、（１）で求められる補正時刻Ｔｓｅｔを、タイマ１２に設定し（ステップＳ３６）、ステップＳ３０に戻る（リターン）。

図６に、本実施形態における補正時刻の説明図を示す。

図６において、表示制御テーブルの次の表示時刻として本来表示すべき時刻をＴ１とすると、この時刻Ｔ１に代えて補正時刻Ｔｓｅｔをタイマ１２に設定する。このとき、補正時刻Ｔｓｅｔは、時刻Ｔ１に依存しない時刻である。図６では、ｋが２／３である。Ｔｉｔｖ×ｋを、表示時刻間隔ということができる。

Ｔ１＞Ｔｃｕｒとなるまで、表示時刻間隔としてＴｉｔｖ×ｋを用いることが望ましい。即ち、Ｔ１＞Ｔｃｕｒとなるまで、（１）式に従って求められる補正時刻Ｔｓｅｔを、その都度タイマ１２に設定することが望ましい。

従って、本実施形態では、次の表示時刻をタイマ１２に設定する時刻が該表示時刻より遅延する遅延時間が所定の時間以内であることを条件に、表示制御部１４が、補正時刻をタイマ１２に設定することができる。これにより、遅延時間が長くなると、補正時刻を設定する処理を省いたので、異常な表示制御状態が長く継続する状態を早期に回避できるようになる。

なお、補正時刻Ｔｓｅｔは、（１）式により求められる時刻に限定されるものではない。表示制御テーブルの次の表示時刻をＴ１、該表示時刻をタイマ１２に設定する時刻である現在時刻をＴｃｕｒとした場合に、Ｔｓｅｔが、（Ｔｃｕｒ−Ｔ１）に対応した時刻であってもよい。こうすることで、表示制御テーブルの次の表示時刻と現在時刻との差に応じて補正時刻が設定されるため、表示制御テーブルの表示時刻を基準とした遅延時間を早期に短縮できるようになる。

図７に、図５の表示制御テーブルを用いた時刻設定の詳細な処理例のフロー図を示す。図７に示す処理が、図５のステップＳ３２において行われる。

表示制御部１４は、まず、現在のテーブルＩＤの表示制御テーブルを参照し、現在のポインタが示すテーブル番号に対応付けられた、表示すべきフレームのアドレスとして予め設定されたバッファ２２のアドレスを指定し、該アドレスに記憶された画像データの転送指示を行う（ステップＳ４０）。

その後、表示制御部１４は、表示制御テーブルのテーブル番号を指定するポインタをインクリメントして、次の表示時刻を指定する（ステップＳ４１）。そして、表示制御部１４は、ステップＳ４１でインクリメントされたポインタが指すテーブル番号の表示時刻がＥＯＴであるか否かを判別する（ステップＳ４２）。

そして、ポインタが指すテーブル番号の表示時刻がＥＯＴであると判別されたとき（ステップＳ４２：Ｙ）、表示制御部１４は、テーブルＩＤをインクリメントし（ステップＳ４３）、テーブル番号を０に設定する（初期化する）（ステップＳ４４）。

ステップＳ４４の次、又はステップＳ４２において、ポインタが指すテーブル番号の表示時刻がＥＯＴではないと判別されたとき（ステップＳ４２：Ｎ）、ステップＳ４１でインクリメントされたポインタが指すテーブル番号の表示時刻を、タイマ１２の表示時刻設定レジスタ４０に設定し（ステップＳ４５）、一連の処理を終了する（エンド）。

ところで、表示時刻又は補正時刻をタイマ１２に設定したにもかかわらず該表示時刻又は補正時刻に出力すべき画像データの生成が完了していないときがある。例えば、これは、デコーダ１８によるデコード処理が完了していないときである。このとき、本実施形態では、タイマ１２が、タイマ動作（計時動作）を停止すると共に、表示制御装置１０は、画像データの生成後、表示制御テーブルの表示時刻又は補正時刻にかかわらず所定のタイムアウト時刻をタイマ１２に設定して、タイマ１２を起動させるタイマ停止制御を行うことができる。

こうすることで、画像データの生成後、所定のタイムアウト時刻になると、画像の表示を直ぐに行わせることができる。そのため、タイムアウト時刻は、次の表示時刻より前になるように設定されることが望ましい。例えば、タイムアウト時刻として、現在時刻を基準に直後の時刻となるように、現在時刻に所定の時刻を加算した時刻とすることができる。

図８に、本実施形態における表示制御部１４の構成の概要を示す。

表示制御部１４は、タイマ書き込みフラグ５０、デコード完了フラグ５２、ディレイフラグ５４を含む。タイマ書き込みフラグ５０は、表示制御部１４により次の表示時刻又は補正時刻がタイマ１２に設定されたことを条件にセットされるフラグである。デコード完了フラグ５２は、デコーダ１８により当該フレームのデコード処理が完了したことを条件にセットされるフラグである。ディレイフラグ５４は、表示割り込みが発生した時点で、タイマ書き込みフラグ５０がセットされているにもかかわらずデコード完了フラグ５２がセットされていないことを条件にセットされるフラグである。

タイマ書き込みフラグ５０、デコード完了フラグ５２、ディレイフラグ５４は、例えば当該フレームの画像データの転送が行われたことを条件にリセットされる。

図９に、図８の表示制御部１４によるタイマ停止制御の処理例のフロー図を示す。

表示制御部１４では、図５、図７の処理とは別に、図９の処理を行うことで、タイマ停止制御を行う。表示制御部１４は、まず、タイマ書き込みフラグ５０が１（セット状態）であるか否かを判別し（ステップＳ５０）、タイマ書き込みフラグ５０が１になるまで待つ（ステップＳ５０：Ｎ）。タイマ書き込みフラグ５０が１になったとき（ステップＳ５０：Ｙ）、表示制御部１４は、デコード完了フラグ５２が０（リセット状態）であるか否かを判別する（ステップＳ５１）。

デコード完了フラグ５２が０であると判別されたとき（ステップＳ５１：Ｙ）、表示制御部１４は、ディレイフラグ５４を１にセットし（ステップＳ５２）、タイマ１２の動作を停止させて（ステップＳ５３）、ステップＳ５０に戻る（リターン）。

ステップＳ５１において、デコード完了フラグ５２が１であると判別されたとき（ステップＳ５１：Ｎ）、ステップＳ５０に戻る（リターン）。

以上のような処理で、表示時刻又は補正時刻をタイマ１２に設定したにもかかわらず該表示時刻又は補正時刻に出力すべき画像データの生成が完了していないとき、タイマ１２の動作を停止させることができる。

図１０に、図９のディレイフラグを参照するデコーダ１８の処理例のフロー図を示す。

図１０の処理が、例えば図４のステップＳ１９において行われる。デコーダ１８は、まず、デコード完了フラグが１にセットされているか否かを監視し（ステップＳ６０：Ｎ）、デコード完了フラグが１にセットされているとき（ステップＳ６０：Ｙ）、ディレイフラグが１にセットされているか否かを判別する（ステップＳ６１）。

ディレイフラグが１にセットされていると判別されたとき（ステップＳ６１：Ｙ）、デコーダ１８が、所定のタイムアウト時刻をタイマ１２に設定すると共に（ステップＳ６２）、タイマ１２を起動させて（ステップＳ６３）、一連の処理を終了する（エンド）。

ステップＳ６１において、ディレイフラグが０にセットされていると判別されたとき（ステップＳ６１：Ｎ）、デコーダ１８が、当該フレームのデータに対して所定のデコード処理を行い（ステップＳ６４）、一連の処理を終了する（エンド）。

以上のような処理で、デコーダ１８は、ディレイフラグを参照して、所定のタイムアウト時刻をタイマ１２に設定することができ、且つタイマ１２を起動させることができる。

図１１に、本実施形態の表示制御装置１０の動作例のシーケンス図を示す。

図１１では、デコーダ１８がデコード処理を開始している状態で（Ｔ１０）、タイマ１２がタイマ動作を行って（Ｔ１１）、表示制御部１４に対して表示割り込みを発生させた（Ｔ１２）時点からのシーケンスを示すものとする。この時点では、デコーダ１８のデコード処理が完了していない状態であるものとする。

表示割り込みを受けた表示制御部１４は、図９に示す処理に従ってフラグチェックを行い（Ｔ１３）、ディレイフラグを１にセットする（Ｔ１４）。そして、表示制御部１４は、タイマ１２に対してタイマ動作を停止させる制御を行う（Ｔ１５）。

この時点で、デコーダ１８のデコード処理が完了すると（Ｔ１６）、表示制御部１４はデコーダ１８のデコード処理の完了の通知を受けて（Ｔ１７）、デコード完了フラグを１にセットする。

デコーダ１８は、表示制御部１４からデコード完了フラグ及びディレイフラグのステータスを受け（Ｔ１８）、図１０に示す処理に従って、タイマ１２に対して、所定のタイムアウト時刻を設定すると共に、タイマ１２を起動させる（Ｔ１９）。

これにより、タイマ１２がタイマ動作を開始し（Ｔ２０）、タイムアウト時刻に、表示制御部１４に対して表示割り込みを発生させる（Ｔ２１）。

ここで、現在時刻が、表示制御テーブルの次の表示時刻より遅延しているとき、表示制御部１４は、図５に示す処理に従って補正時刻を算出し（Ｔ２２）、該補正時刻をタイマ１２に設定する（Ｔ２３）。タイマ１２は、タイマ動作を行って、補正時刻に、表示制御部１４に対して表示割り込みを発生させる（Ｔ２５）。この後、同様に、表示制御部１４の補正時刻の算出、タイマ１２に対する補正時刻の設定、タイマ１２による表示割り込みの発生が行われる（Ｔ２６〜Ｔ２９）。即ち、現在時刻が、表示制御テーブルの次の表示時刻として本来表示すべき時刻より遅れている限り、（１）式に従った補正時刻に、表示割り込みを発生させる。

そして、表示割り込みが発生したとき（Ｔ２９）、現在時刻が表示制御テーブルの次の表示時刻より遅延していないとき、表示制御部１４は、表示制御テーブルを参照して（Ｔ３０）、次の表示時刻をタイマ１２に設定する（Ｔ３１）。タイマ１２は、タイマ動作を行って、設定された表示時刻に、表示制御部１４に対して表示割り込みを発生させることになる。

１．１ 表示制御テーブル
次に、本実施形態における表示制御テーブルの生成処理について具体的に説明する。以下では、パケットデータが、ＰＥＳ（Packetized Elementary Stream）パケットデータであり、表示時刻情報がＰＴＳ（Presentation Time Stamp）であるものとする。

図１２（Ａ）、図１２（Ｂ）に、ＰＥＳパケットの説明図を示す。

ここでは、１つのＰＥＳパケットは、例えばデコード処理が行われるデータ単位であるアクセスユニット（Access Unit：ＡＵ)を１つ含むものと説明するが、１つのＰＥＳパケットが２以上のＡＵを含んでいても良い。

図１２（Ａ）は、ＩＤＲ（Instantaneous Decoding Refresh）ピクチャを含むＰＥＳパケットの構成例を示す、図１２（Ｂ）は、ＩＤＲピクチャを含まないＰＥＳパケットの構成例を示す。図１２（Ａ）、図１２（Ｂ）に示すように、ＰＥＳパケットは、ＰＥＳヘッダ（PES Header：ＰＥＳＨ）（広義にはヘッダ情報）とペイロード部とを含む。ＰＥＳＨは、ＰＴＳを含む。

図１２（Ａ）において、ペイロード部は、ＳＰＳ（Sequence Parameter Set)、ＰＰＳ（Picture Parameter Set）、ＳＥＩ（Supplemental Enhancement Information)、ビットデータ部、ＥＯＳ（End Of Sequence）を含む。一方、図１２（Ｂ）において、ペイロード部は、ＰＰＳ、ＳＥＩ、ビットデータ部、ＥＯＳを含む。

ＳＰＳは、連続した複数のピクチャを単位とするシーケンス全体のパラメータが設定される。ＳＰＳは、ビデオ表示情報としてＶＵＩ（Video Usability Information）パラメータを含み、表示時刻の制御パラメータ等が設定される。このようなＶＵＩに設定される表示時刻の制御パラメータとして、例えばnum_units_in_tick、time_scale、fixed_frame_rate_flagがある。num_units_in_tickはクロック動作周波数での時間単位数、time_scaleは１秒間の時間単位数、fixed_frame_rate_flagは固定フレームレートか可変フレームレートかを示すフラグである。

ＰＰＳは、ピクチャ単位で設定されるパラメータであり、ＩＤＲピクチャを含むＰＥＳパケットパケットには必ず設定される。

ＳＥＩは、バッファリング期間ＳＥＩ、ピクチャタイミングＳＥＩ、パンスキャン矩形ＳＥＩ、フィラーペイロードＳＥＩがあり、ＩＤＲピクチャを含むＡＵは上記の４種類のＳＥＩが設定され、ＩＤＲピクチャを含まないＡＵはピクチャタイミングＳＥＩ、フィラーペイロードＳＥＩが設定される。ピクチャタイミングＳＥＩに設定される表示時刻の制御パラメータとして、cpb_removal_delayがある。cpb_removal_delayは、直前のバッファリング期間ＳＥＩが付与されたＡＵに対するデコード時間を基準に、当該ＡＵをデコードするまでの遅延時間に相当する。

ビットデータ部には、画像データを生成するためのビットストリームが設定される。例えば、このビットストリームのデコード処理を行うことで画像データを生成できる。

ＥＯＳは、シーケンスの終了を示すコードである。

従って、表示時刻は、ＰＥＳＨのＰＴＳや、ＰＴＳとＶＵＩ及びＳＥＩに基づいて生成できる。そして、以下に示すフローに従って、表示制御テーブルが生成される。

図１３に、本実施形態における表示制御テーブルの生成処理例のフロー図を示す。

例えば表示制御装置１０が、図示しないＣＰＵ及びメモリを有し、該メモリに記憶されたプログラムに従って処理を実行するＣＰＵが、ヘッダ解析部１６の機能を実現することができる。そして、ヘッダ解析部１６として機能するＣＰＵが、以下に示す処理に従って表示制御テーブルを生成することができる。

まず、ヘッダ解析部１６（図示しないＣＰＵ）は、ストリームデータからＰＥＳＨのＰＴＳを検出する（ステップＳ７０）。ＰＥＳＨのＰＴＳが検出されたとき（ステップＳ７０：Ｙ）、ヘッダ解析部１６は、テーブルＩＤをインクリメントし（ステップＳ７１）、このインクリメントされたテーブルＩＤに対応した新規の表示制御テーブルの先頭に、ＰＴＳに対応した表示時刻をフレーム番号と共に設定する（ステップＳ７２）。そして、ヘッダ解析部１６は、この表示制御テーブルのテーブル番号を指定するポインタをインクリメントして（ステップＳ７３）、一連の処理を終了する（エンド）。

ステップＳ７０においてＰＥＳＨのＰＴＳが検出されないとき（ステップＳ７０：Ｎ）、ヘッダ解析部１６は、ＶＵＩのfixed_frame_rate_flagが０であるか否かを判別する（ステップＳ７４）。fixed_frame_rate_flagが０であると判別されたとき（ステップＳ７４：Ｙ）、ヘッダ解析部１６は、可変フレームレートであると判断して、このＡＵがＩＤＲピクチャを含むＡＵ（ＩＤＲ＿ＡＵ）であるか否かを判別する（ステップＳ７５）。

ステップＳ７５において、当該ＡＵがＩＤＲ＿ＡＵであると判別されたとき（ステップＳ７５：Ｙ）、ヘッダ解析部１６は、９０ｋＨｚの所与の基準クロックでカウントされるカウンタで設定可能な表示時刻CTimeを、次式のように求める（ステップＳ７６）。

CTime=PTS+(Cn×num_units_in_tick/time_scale×90000) ・・・（２）
（２）式において、PTSはＰＥＳＨのＰＴＳの値、Cnは、ＰＥＳパケットに含まれるｎ（ｎは自然数）番目のＡＵのピクチャタイミングＳＥＩに設定されたcpb_removal_delay
の値、num_units_in_tick及びtime_scaleはＶＵＩに設定された制御パラメータの値である。

ステップＳ７５において、当該ＡＵがＩＤＲ＿ＡＵであると判別されたとき（ステップＳ７５：Ｙ）、ヘッダ解析部１６は、表示時刻CTimeを、次式のように求める（ステップＳ７７）。

CTime=PTS+(Cn-C1)×num_units_in_tick/time_scale×90000 ・・・（３）
（３）式において、C1は、ＰＥＳパケットに含まれる１番目のＡＵのピクチャタイミングＳＥＩに設定されたcpb_removal_delayの値、Cn（ここでｎは２以上の整数）は、ＰＥＳパケットに含まれるｎ番目のＡＵのピクチャタイミングＳＥＩに設定されたcpb_removal_delayの値である。

また、ステップＳ７４において、fixed_frame_rate_flagが１であると判別されたとき（ステップＳ７４：Ｎ）、ヘッダ解析部１６は、固定フレームレートであると判断して、表示時刻CTimeを、次式のように求める（ステップＳ７８）。

CTime=PTS+(N-1)×num_units_in_tick/time_scale ・・・（４）
（４）式において、Ｎは、ＰＥＳパケットに含まれるＮ番目のＡＵであることを示すパラメータである。

ステップＳ７６、ステップＳ７７、ステップＳ７８のいずれかにより表示時刻CTimeが求められると、ヘッダ解析部１６は、表示制御テーブルにこの表示時刻CTimeをフレーム番号と共に設定する（ステップＳ７９）。ステップＳ７９の後、ステップＳ７３に移って、ヘッダ解析部１６は、この表示制御テーブルのテーブル番号を指定するポインタをインクリメントして（ステップＳ７３）、一連の処理を終了する（エンド）。

ストリームデータが入力されるたびに、以上のような処理を行うことで、ヘッダ解析部１６は、ＡＵ毎に表示時刻を表示制御テーブルに設定し、図２に示す表示制御テーブルを生成することができる。なお、表示制御テーブルの最終テーブル番号の表示時刻として、終了コードであるＥＯＴコードを公知の処理で挿入することが望ましい。

１．２ 変形例
なお、本実施形態では、表示制御部１４が、タイマ１２からの割り込み通知により表示時刻の到来を認識したが、これに限定されるものではない。例えば、表示制御部１４が、タイマ１２をポーリングして、表示時刻の到来を認識するようにしてもよい。

図１４に、本実施形態のタイマ１２の他の構成例のブロック図を示す。

図１４において図３と同一部分には同一符号を付し、適宜説明を省略する。図１４において、図３と異なる点は、割り込み発生部４６に代えてステータスレジスタ６０が設けられている点である。

即ち、コンパレータ４４は、カウンタ４２のカウント値と表示時刻設定レジスタ４０の設定値とを比較し、両者の値が一致したときに一致検出パルスをステータスレジスタ６０に出力する。ステータスレジスタ６０は、コンパレータ４４からの一致検出パルスにより表示時刻到来フラグをセットする。なお、この表示時刻到来フラグは、表示時刻設定レジスタ４０への表示時刻の設定時やステータスレジスタ６０への読み出しアクセス時にリセットされる。

そして、表示制御部１４は、該タイマ１２をポーリングした結果、ステータスレジスタ６０の表示時刻到来フラグがセット状態になっていると検出されたことを条件に画像データの転送指示を行う。その後、表示制御部１４は、表示制御テーブル記憶部２０に記憶された表示制御テーブルの次の表示時刻を、タイマ１２の表示時刻設定レジスタ４０に設定し、次のポーリング動作を行うことになる。

即ち、タイマ１２は、計時を行う。そして、表示制御部１４が、表示制御テーブルの表示時刻の１つをタイマ１２に設定した後、タイマ１２をポーリングして表示制御テーブルの表示時刻データにより表される表示時刻を経過したか否かを判別し、タイマ１２の時刻が表示時刻を経過したと判別されたことを条件に画像データの転送制御を行う。

２． 情報再生装置
次に、本実施形態における表示制御装置が適用される情報再生装置について説明する。本実施形態における情報再生装置は、地上デジタル放送の再生を可能とし、Ｈ．２６４／ＡＶＣ規格で符号化された映像データを復号することができる。

２．１ １セグメント放送の概要
地上アナログ放送に代わって登場する地上デジタル放送では、画像及び音声の高品質化に加えて種々の新サービスの提供に期待が寄せられている。

図１５に、地上デジタル放送のセグメントの概念の説明図を示す。

地上デジタル放送では、予め割り当てられた周波数帯域を１４個のセグメントに分割し、そのうちの１３個のセグメントＳＥＧ１〜ＳＥＧ１３を使って放送が行われる。残り１個のセグメントは、ガードバンドとして用いられる。そして、放送を行うための１３個のセグメントのうちの１個のセグメントＳＥＧｍが、携帯端末向けの放送の周波数帯域に割り当てられる。

１セグメント放送では、それぞれが符号化（圧縮処理）された映像データ、音声データ、その他のデータ（制御データ）が多重化されたトランスポートストリーム（Transport Stream：ＴＳ）が伝送される。より具体的には、ＴＳの各パケットにリードソロモン符号の誤り訂正用符号が付加された後、階層分割され、各階層において畳み込み符号化やキャリア変調が施される。そして、階層合成後に、周波数インターリーブ、時間インターリーブが行われ、受信側に必要なパイロット信号を付加してＯＦＤＭセグメントフレームが形成される。このＯＦＤＭセグメントフレームに対し、逆フーリエ変換演算が施されてＯＦＤＭ信号として伝送される。

図１６に、ＴＳの説明図を示す。

ＴＳは、図１６に示すように複数のＴＳパケット列で構成されている。各ＴＳパケットの長さは、１８８バイトに固定されている。各ＴＳパケットは、４バイトのＴＳヘッダ（TS Header：ＴＳＨ）と呼ばれるヘッダ情報が付加されており、ＴＳパケットの識別子となるＰＩＤ（Packet Identifier）を含む。１セグメント放送の番組は、ＰＩＤにより特定される。

ＴＳパケットは、アダプテーションフィールドを含み、映像データ、音声データ等の同期再生の基準となる時刻情報であるＰＣＲ（Program Clock Reference）やダミーデータが埋め込まれる。ペイロードは、ＰＥＳ（Packetized Elementary Stream）パケットやセクションを生成するためのデータを含む。

図１７に、ＰＥＳパケット及びセクションの説明図を示す。

ＰＥＳパケット及びセクションのそれぞれは、１又は複数のＴＳパケットの各ＴＳパケットのペイロードにより構成される。ＰＥＳパケットは、ＰＥＳヘッダとペイロードとを含み、該ペイロードには、映像データ、音声データ又は字幕データがＥＳ（Elementary Stream）データとして設定される。セクションには、ＰＥＳパケットに設定される映像データ等の番組情報等が設定される。

従って、ＴＳを受信すると、まずセクションに含まれる番組情報を解析し、放送される番組に対応するＰＩＤを特定する必要がある。そして、該ＰＩＤに対応する映像データ、音声データをＴＳから抽出し、抽出後の映像データ、音声データを再生することになる。

２．２ 携帯端末
１セグメント放送の受信機能を有する携帯端末では、上記のようなパケットの解析等の処理が必要となる。即ち、このような携帯端末では、高い処理能力が要求される。そのため、携帯端末（広義には電子機器）としての従来の携帯電話機に、１セグメント放送の受信機能を付加する場合には、高い処理能力を有するプロセッサ等を更に追加する必要がある。

図１８に、本実施形態の比較例におけるマルチメディア処理ＣＰＵを含む携帯電話機の構成例のブロック図を示す。

この携帯電話機９００では、アンテナ９１０を介して受信された受信信号を復調して電話用ＣＰＵ９２０が着呼処理を行い、電話用ＣＰＵ９２０が発呼処理を行った信号が変調されてアンテナ９１０を介して送信される。電話用ＣＰＵ９２０は、メモリ９２２に格納されたプログラムを読み込んで着呼処理及び発呼処理を行うことができる。

またアンテナ９３０を介して受信された受信信号から、チューナ９４０を介して希望信号が取り出されると、該希望信号をＯＦＤＭ信号として上記と逆の手順でＴＳが生成される。マルチメディア処理ＣＰＵ９５０は、生成されたＴＳからＴＳパケットを解析してＰＥＳパケット及びセクションを判別し、所望の番組のＴＳパケットから映像データ、音声データのデコード処理を行う。マルチメディア処理ＣＰＵ９５０は、メモリ９５２に格納されたプログラムを読み込んで上記のパケットの解析処理やデコード処理を行うことができる。表示パネル９６０は、デコード処理後の映像データに基づいて表示出力を行い、スピーカ９７０は、デコード処理後の音声データに基づいて音声出力を行う。

このようにマルチメディア処理ＣＰＵ９５０として、非常に高い処理能力が必要となる。高い処理能力を有するプロセッサは、一般的に、動作周波数が高くなったり、回路規模が大きくなってしまう。

ところで、１セグメント放送のビットレートを考慮すると、その帯域のほとんどが映像データや音声データの帯域となり、データ放送自体の帯域が狭くなると考えられる。従って、マルチメディア処理ＣＰＵで実現できる処理のうち、映像データや音声データの再生処理のみで済む場合もあるにもかかわらず、マルチメディア処理ＣＰＵを常に動作させる必要があり、消費電力の増大を招く。

そこで、本実施形態では、映像データのデコード処理を行う映像デコーダと音声データのデコード処理を行う音声デコーダとを独立して設け、それぞれ独立にデコード処理を行わせることで、それぞれの処理能力として低いものを採用できる。更に、映像デコーダ及び音声データの一方の動作を適宜停止させて柔軟に低消費電力化を図ることができる。

更には、映像デコーダ及び音声デコーダを並列動作させることができるため、各デコーダの処理能力を低くて済み、より低消費電力化及び低コスト化を実現できる。

図１９に、本実施形態における情報再生装置を含む携帯電話機の構成例のブロック図を示す。なお図１９において、図１８と同一部分には同一符号を付し、適宜説明を省略する。

携帯電話機１００は、ホストＣＰＵ（広義にはホスト）１１０、ＲＡＭ（Random Access Memory）１２０、ＲＯＭ（Read Only Memory）１３０、表示ドライバ１４０、ＤＡＣ（Digital-to-Analog Converter）１５０、画像処理ＩＣ（Integrated Circuit)（広義には情報再生装置）２００を含むことができる。更に携帯電話機１００は、アンテナ９１０、９３０、チューナ９４０、表示パネル９６０、スピーカ９７０を含む。

ホストＣＰＵ１１０は、図１８の電話用ＣＰＵ９２０の機能を有すると共に、画像処理ＩＣ２００を制御する機能を有する。ホストＣＰＵ１１０は、ＲＡＭ１２０又はＲＯＭ１３０に格納されたプログラムを読み出し、図１８の電話用ＣＰＵ９２０の処理、画像処理ＩＣ２００を制御する処理を行う。この際、ホストＣＰＵ１１０は、ＲＡＭ１２０をワークエリアとして用いることができる。

画像処理ＩＣ２００は、チューナ９４０からのＴＳから、映像データを生成するための映像用ＴＳパケット（第１のＴＳパケット）、音声データを生成するための音声用ＴＳパケット（第２のＴＳパケット）を抽出し、図示しない共有メモリにバッファリングする。そして画像処理ＩＣ２００は、互いに独立して動作停止制御が可能な映像デコーダ及び音声デコーダ（図示せず）を含み、映像デコーダ及び音声デコーダが、それぞれ映像用ＴＳパケット及び音声用ＴＳパケットをデコードして映像データ及び音声データを生成する。映像データ及び音声データは、同期しながら、それぞれ表示ドライバ１４０及びＤＡＣ１５０に供給される。ホストＣＰＵ１１０は、このような画像処理ＩＣ２００に対し、映像デコード処理及び音声デコード処理の処理開始を指示することができる。なおホストＣＰＵ１１０は、画像処理ＩＣ２００に対し、映像デコード処理及び音声デコード処理の少なくとも１つの処理開始を指示するようにしてもよい。

表示ドライバ（広義には駆動回路）１４０は、映像データに基づいて表示パネル（広義には電気光学装置）９６０を駆動する。より具体的には、表示パネル９６０は、複数の走査線、複数のデータ線、各画素が各走査線及び各データ線により特定される複数の画素を有し、表示パネル９６０として液晶表示（Liquid Crystal Display）パネルを採用できる。表示ドライバ１４０は、複数の走査線を走査する走査ドライバの機能と、該映像データに基づいて複数のデータ線を駆動するデータドライバの機能とを有する。

ＤＡＣ１５０は、デジタル信号である音声データをアナログ信号に変換し、スピーカ９７０に供給する。スピーカ９７０は、ＤＡＣ１５０からのアナログ信号に対応した音声出力を行う。

２．３ 情報再生装置
図２０に、本実施形態の情報再生装置としての図１９の画像処理ＩＣ２００の構成例のブロック図を示す。

画像処理ＩＣ２００は、ＴＳ分離部（分離処理部）２１０と、メモリ（共有メモリ）２２０と、映像デコーダ２３０と、音声デコーダ２４０とを含む。また画像処理ＩＣ２００は、更に、映像データ転送制御部２５０と、チューナＩ／Ｆ（Interface）２６０と、ホストＩ／Ｆ２７０と、ドライバＩ／Ｆ２８０と、オーディオＩ／Ｆ２９０とを含む。

ＴＳ分離部２１０は、映像データを生成するための映像用ＴＳパケット（第１のＴＳパケット）、音声データを生成するための音声用ＴＳパケット（第２のＴＳパケット）、映像用ＴＳパケット及び音声用ＴＳパケット以外のパケット（第３のＴＳパケット）を、ＴＳから抽出する。ＴＳ分離部２１０は、ＴＳから一旦抽出された第３のＴＳパケットを解析するホストＣＰＵ１１０の解析結果に基づいて、第１及び第２のＴＳパケットを抽出することができる。

映像デコーダ２３０は、メモリ２２０の記憶領域のうち映像用ＴＳパケット専用に設けられた記憶領域から映像用ＴＳパケットを読み出し、該映像用ＴＳパケットに基づいて映像データを生成する映像デコード処理を行う。

音声デコーダ２４０は、メモリ２２０の記憶領域のうち音声用ＴＳパケット専用に設けられた記憶領域から音声用ＴＳパケットを読み出し、該音声用ＴＳパケットに基づいて音声データを生成する音声デコード処理を行う。

映像データ転送制御部２５０は、メモリ２２０から読み出された映像データにより表される画像の向きを回転させる回転処理や該画像のサイズを縮小又は拡大させるリサイズ処理を行う。回転処理後のデータやリサイズ処理後のデータは、ドライバＩ／Ｆ２８０に供給される。

チューナＩ／Ｆ２６０は、チューナ９４０とのインタフェース処理を行う。より具体的には、チューナＩ／Ｆ２６０は、チューナ９４０からのＴＳを受信する制御を行う。チューナＩ／Ｆ２６０は、ＴＳ分離部２１０に接続される。

ホストＩ／Ｆ２７０は、ホストＣＰＵ１１０とのインタフェース処理を行う。より具体的には、ホストＩ／Ｆ２７０は、ホストＣＰＵ１１０との間のデータの送受信の制御を行う。ホストＩ／Ｆ２７０は、ＴＳ分離部２１０、メモリ２２０、映像データ転送制御部２５０、オーディオＩ／Ｆ２９０に接続される。

ドライバＩ／Ｆ２８０は、映像データ転送制御部２５０を介してメモリ２２０から所定の周期で映像データを読み出し、該映像データを表示ドライバ１４０に対して供給する。ドライバＩ／Ｆ２８０は、表示ドライバ１４０に対して映像データを送信するためのインタフェース処理を行う。

オーディオＩ／Ｆ２９０は、メモリ２２０から所定の周期で音声データを読み出し、該音声データをＤＡＣ１５０に対して供給する。オーディオＩ／Ｆ２９０は、ＤＡＣ１５０に対して音声データを送信するためのインタフェース処理を行う。

図２０において、ＴＳ分離部２１０は、図１のタイマ１２の機能を実現することができる。メモリ２２０は、図１のバッファ２２の機能を実現できる。映像デコーダ２３０は、ヘッダ解析部１６、デコーダ１８、表示制御テーブル記憶部２０、表示制御部１４の機能を実現できる。

従って、画像処理ＩＣ２００は、表示時刻がテーブル化された表示制御テーブルの表示時刻をタイマに設定すると共に、タイマにおいて該表示時刻にタイムアウトが発生したときにメモリ２２０の出力画像データ記憶領域から画像データの転送制御を行う場合に、表示時刻をタイマに設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻をタイマに設定することができる。

そして、表示時刻又は補正時刻をタイマに設定したにもかかわらず該表示時刻又は補正時刻に出力すべき前記映像データの生成が完了していないとき、タイマが、計時動作を停止すると共に、映像データの生成後、表示制御テーブルの表示時刻又は補正時刻にかかわらず所定のタイムアウト時刻をタイマに設定し、タイマを起動させることができる。

更に、表示時刻を前記タイマに設定する時刻が該表示時刻より遅延する遅延時間が所定の時間以内であることを条件に、補正時刻をタイマに設定することができる。また、補正時刻をＴｓｅｔ、表示時刻をタイマに設定する時刻をＴｃｕｒ、所与の表示時刻間隔をＴｉｔｖ、係数をｋとした場合に、Ｔｓｅｔ＝Ｔｃｕｒ＋Ｔｉｔｖ×ｋであってもよい。

このような画像処理ＩＣ２００では、ＴＳ分離部２１０により、チューナ９４０からのＴＳからＴＳパケットが抽出される。ＴＳパケットは、共有メモリとしてのメモリ２２０の予め割り当てられた記憶領域に格納される。そして、映像デコーダ２３０及び音声デコーダ２４０が、それぞれメモリ２２０に割り当てられた専用の記憶領域からＴＳパケットを読み出して、映像データ及び音声データを生成し、互いに同期した映像データ及び音声データを表示ドライバ１４０及びＤＡＣ１５０に対して供給することができる。

図２１に、図２０の画像処理ＩＣ２００の動作説明図を示す。

図２１において、図２０と同一部分には同一符号を付し、適宜説明を省略する。

メモリ２２０は、第１〜第８の記憶領域ＡＲ１〜ＡＲ８を有し、各記憶領域が予め割り当てられている。

第１の記憶領域ＡＲ１には、映像用ＴＳパケット専用の記憶領域として、ＴＳ分離部２１０によって抽出された映像用ＴＳパケット（第１のＴＳパケット）が格納される。第２の記憶領域ＡＲ２には、音声用ＴＳパケット専用の記憶領域として、ＴＳ分離部２１０によって抽出された音声用ＴＳパケット（第２のＴＳパケット）が格納される。第３の記憶領域ＡＲ３には、ＴＳ分離部２１０によって抽出されたＴＳパケットのうち映像用ＴＳパケット及び音声用ＴＳパケットを除くＴＳパケット（第３のＴＳパケット）が格納される。

第４の記憶領域ＡＲ４には、映像用ＥＳデータ専用の記憶領域として、映像デコーダ２３０によって生成された映像用ＥＳデータが格納される。第５の記憶領域ＡＲ５には、音声用ＥＳデータ専用の記憶領域として、音声デコーダ２４０によって生成された音声用ＥＳデータが格納される。

第６の記憶領域ＡＲ６には、ホストＣＰＵ１１０によって生成されるＴＳが、ＴＳＲＡＷデータとして格納される。ＴＳＲＡＷデータは、チューナ９４０からのＴＳに替わってホストＣＰＵ１１０により設定される。そして、ＴＳ分離部２１０は、ＴＳＲＡＷデータとして設定されたＴＳから、映像用ＴＳパケット、音声用ＴＳパケット、その他のＴＳパケットが抽出されるようになっている。

第７の記憶領域ＡＲ７（広義には出力映像データ記憶領域）には、映像デコーダ２３０によるデコード処理後の映像データが格納される。第７の記憶領域ＡＲ７に格納された映像データは、映像データ転送制御部２５０によって読み出され、表示パネル９６０による映像出力に供される。第８の記憶領域ＡＲ８には、音声デコーダ２４０によるデコード処理後の音声データが格納される。第８の記憶領域ＡＲ８に格納された音声データは、スピーカ９７０による音声出力に供される。

映像デコーダ２３０は、ヘッダ解析部２３２と、映像デコード処理部２３４とを含む。ヘッダ解析部２３２は、第１の記憶領域ＡＲ１から映像用ＴＳパケットを読み出し、該映像用ＴＳパケットのＴＳヘッダを解析してＰＥＳパケット（第１のＰＥＳパケット）を生成した後、そのＰＥＳヘッダを削除する処理を行ってそのペイロード部を映像用ＥＳデータとしてメモリ２２０の第４の記憶領域ＡＲ４に格納する。

そして、ヘッダ解析部２３２は、上述のように本実施形態における表示制御テーブルを生成する。そして、ヘッダ解析部２３２を含む映像デコーダ２３０が、該表示制御テーブルに従って映像データ転送制御部２５０に対して画像データの転送指示を行う。

映像デコード処理部２３４は、第４の記憶領域ＡＲ４から映像用ＥＳデータを読み出し、Ｈ．２６４／ＡＶＣ（Advanced Video Coding）の規格に従ったデコード処理（広義には映像デコード処理）を行って生成される映像データを第７の記憶領域ＡＲ７（出力映像データ記憶領域）に書き込む。

音声デコーダ２４０は、ヘッダ削除処理部２４２と、音声デコード処理部２４４とを含む。ヘッダ削除処理部２４２は、第２の記憶領域ＡＲ２から音声用ＴＳパケットを読み出し、該音声用ＴＳパケットのＴＳヘッダを解析してＰＥＳパケット（第２のＰＥＳパケット）を生成した後、そのＰＥＳヘッダを削除する処理を行ってそのペイロード部を音声用ＥＳデータとしてメモリ２２０の第５の記憶領域ＡＲ５に格納する。音声デコード処理部２４４は、第５の記憶領域ＡＲ５から音声用ＥＳデータを読み出し、ＭＰＥＧ−２ＡＡＣ（Advanced Audio Coding）の規格に従ったデコード処理（広義には音声デコード処理）を行って生成される音声データを第８の記憶領域ＡＲ８に書き込む。

そして、映像デコーダ２３０が、第１の記憶領域ＡＲ１から映像用ＴＳパケット（第１のＴＳパケット）を、音声デコーダ２４０とは独立して読み出し、該映像用ＴＳパケットに基づいて上記の映像デコード処理を行う。また音声デコーダ２４０が、第２の記憶領域ＡＲ２から音声用ＴＳパケット（第２のＴＳパケット）を、映像デコーダ２３０とは独立して読み出し、該音声用ＴＳパケットに基づいて上記の音声デコード処理を行う。こうすることで、映像と音声とを同期させて出力させる場合には映像デコーダ２３０及び音声デコーダ２４０を動作させることができる一方、映像のみを出力させる場合には映像デコーダ２３０のみを動作させて音声デコーダ２４０の動作を停止させることができる。また音声のみを出力させる場合には音声デコーダ２４０のみを動作させて映像デコーダ２３０の動作を停止させることができる。

ホストＣＰＵ１１０は、第３の記憶領域ＡＲ３に格納されたその他のＴＳパケット（第３のＴＳパケット）を読み出し、該ＴＳパケットからセクションを生成する。そして該セクションに含まれる各種テーブル情報を解析する。ホストＣＰＵ１１０は、その解析結果をメモリ２２０の所定の記憶領域に設定すると共にＴＳ分離部２１０に対し制御情報として指定する。それ以降、ＴＳ分離部２１０は、チューナ９４０からのＴＳを該制御情報に従ってＴＳパケットを抽出する。一方、ホストＣＰＵ１１０は、映像デコーダ２３０及び音声デコーダ２４０に対して、それぞれ別個に起動コマンドを発行することができる。映像デコーダ２３０及び音声デコーダ２４０は、それぞれ独立してメモリ２２０にアクセスしてホストＣＰＵ１１０の解析結果を読み出し、該解析結果に対応したデコード処理を行う。

図２１において、ヘッダ解析部２３２は本実施形態におけるヘッダ解析部１６の機能を実現する。またメモリ２２０の第７の記憶領域ＡＲ７がバッファ２２の機能を実現する。

２．３．１ 再生動作
次に、本実施形態における情報再生装置としての画像処理ＩＣ２００において、ＴＳに多重化された映像データ又は音声データを再生する場合の動作について説明する。

図２２に、ホストＣＰＵ１１０による再生処理の動作例のフロー図を示す。ホストＣＰＵ１１０は、ＲＡＭ１２０又はＲＯＭ１３０に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図２２に示す処理を行うことができるようになっている。

まずホストＣＰＵ１１０は、放送受信開始処理を行う（ステップＳ１００）。これによって、ＴＳとして受信された複数の番組のうち所望の番組の映像データ又は音声データをＴＳから抽出することができる。そして、ホストＣＰＵ１１０は、画像処理ＩＣ２００の映像デコーダ２３０及び音声デコーダ２４０の少なくとも１つを起動させる。

その後、ホストＣＰＵ１１０は、映像及び音声の再生を行う場合には映像デコーダ２３０及び音声デコーダ２４０によりデコード処理を行わせる。或いはホストＣＰＵ１１０は、映像のみの再生を行う場合には音声デコーダ２４０の動作を停止させて映像デコーダ２３０によりデコード処理を行わせる。或いはまた、ホストＣＰＵ１１０は、音声のみの再生を行う場合には映像デコーダ２３０の動作を停止させて音声デコーダ２４０によりデコード処理を行わせる（ステップＳ１０１）。

次に、ホストＣＰＵ１１０は、放送受信終了処理を行い（ステップＳ１０２）、一連の処理を終了する（エンド）。これによって、ホストＣＰＵ１１０は、画像処理ＩＣ２００の各部の動作を停止させる。

２．３．１．１ 放送受信開始処理
続いて、図２２に示す放送受信開始処理の処理例について説明する。ここでは、映像及び音声の再生を行う場合について説明する。

図２３に、図２２の放送受信開始処理の動作例のフロー図を示す。ホストＣＰＵ１１０は、ＲＡＭ１２０又はＲＯＭ１３０に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図２３に示す処理を行うことができるようになっている。

まずホストＣＰＵ１１０は、画像処理ＩＣ２００の映像デコーダ２３０、音声デコーダ２４０を起動する（ステップＳ１１０）。その後、ホストＣＰＵ１１０は、チューナ９４０を初期化すると共に所与の動作情報を設定する（ステップＳ１１１）。そしてホストＣＰＵ１１０は、ＤＡＣ１５０に対しても初期化を行って所与の動作情報を設定する（ステップＳ１１２）。

その後ホストＣＰＵ１１０は、ＴＳの受信を監視する（ステップＳ１１３：Ｎ）。ＴＳの受信が開始されると、画像処理ＩＣ２００では、ＴＳ分離部２１０が、上述のようにＴＳから映像用ＴＳパケット、音声用ＴＳパケット及びそれ以外のＴＳパケットに分離し、分離されたＴＳパケットは、専用に設けられたメモリ２２０の記憶領域に格納される。例えば画像処理ＩＣ２００のメモリ２２０における第３の記憶領域ＡＲ３にＴＳパケットが格納されたことを条件に発生する割り込み信号により、ホストＣＰＵ１１０はＴＳの受信を検出できる。或いはホストＣＰＵ１１０が、周期的にメモリ２２０の第３の記憶領域ＡＲ３をアクセスすることで、ＴＳパケットの書き込みが行われた否かを判断して、ＴＳの受信を判別できる。

このようにしてＴＳの受信が検出されたとき（ステップＳ１１３：Ｙ）、ホストＣＰＵ１１０は、第３の記憶領域ＡＲ３に記憶されたＴＳパケットを読み出してセクションを生成する。そして、セクションに含まれるＰＳＩ（Program Specific Information：番組特定情報）／ＳＩ（Service Information：番組配列情報）を解析する（ステップＳ１１４）。このＰＳＩ／ＳＩは、ＭＰＥＧ−２システム（ISO/IEC 13818-1）にて規定されている。

ＰＳＩ／ＳＩは、ＮＩＴ（Network Information Table：ネットワーク情報テーブル）やＰＭＴ（Program Map Table：番組対応テーブル）を含む。ＮＩＴは、例えばどの放送局からのＴＳかを特定するためのネットワーク識別子、ＰＭＴを特定するためのサービス識別子、放送の種類を示すサービスタイプ識別子等を含む。ＰＭＴには、例えばＴＳにおいて多重化される映像用ＴＳパケットのＰＩＤと音声用ＴＳパケットのＰＩＤが設定される。

従って、ホストＣＰＵ１１０は、ＰＳＩ／ＳＩからＰＭＴを特定するためのサービス識別子を抽出し、該サービス識別子に基づき、受信したＴＳの映像用ＴＳパケット及び音声用ＴＳパケットのＰＩＤを特定できる（ステップＳ１１５）。そして、携帯端末のユーザに選択させた番組に対応するＰＩＤ、若しくは予め決められた番組に対応するＰＩＤを、ホストＣＰＵ１１０が、映像デコーダ２３０及び音声デコーダ２４０に参照できるようにメモリ２２０の所定の記憶領域（例えば第３の記憶領域ＡＲ３）に設定し（ステップＳ１１６）、一連の処理を終了する（エンド）。

こうすることで、映像デコーダ２３０及び音声デコーダ２４０は、メモリ２２０に設定されたＰＩＤを参照しながら、映像用ＴＳパケット及び音声用ＴＳパケットに対してデコード処理を行うことができる。

なおホストＣＰＵ１１０は、例えばＰＭＴを特定するためのサービス識別子に対応する情報を、画像処理ＩＣ２００のＴＳ分離部２１０に設定する。こうすることで、ＴＳ分離部２１０は、所定の時間間隔を置いて周期的に受信されるセクションを判別し、上記のサービス識別子に対応したＰＭＴを解析し、該ＰＭＴにより特定される映像用ＴＳパケット及び音声用ＴＳパケットとそれ以外のＴＳパケットを抽出してメモリ２２０に格納していく。

図２４に、図２０及び図２１の画像処理ＩＣ２００の放送受信開始処理における動作説明図を示す。図２４において、図２０又は図２１と同一部分には同一符号を付し、適宜説明を省略する。

なお図２４において、第７の記憶領域ＡＲ７を第４の記憶領域ＡＲ４と共用化し、第８の記憶領域ＡＲ８を第５の記憶領域ＡＲ５と共用化している。また、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴは、第３の記憶領域ＡＲ３内の所定の記憶領域に格納されるものとする。

まずチューナ９４０からＴＳが入力される（ＳＱ１）とＴＳ分離部２１０は、ＰＳＩ／ＳＩが含まれるＴＳパケットをメモリ２２０に格納する（ＳＱ２）。このとき、ＴＳ分離部２１０は、該ＴＳパケットのＰＳＩ／ＳＩ自体を抽出してメモリ２２０に格納することができる。更にＴＳ分離部２１０は、ＰＳＩ／ＳＩからＮＩＴを抽出してメモリ２２０に格納することができる。

ホストＣＰＵ１１０は、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴを読み出して（ＳＱ３）、これらを解析し、デコード処理対象の番組に対応するＰＩＤを特定する。そしてホストＣＰＵ１１０は、サービス識別子に対応する情報又はデコード処理対象の番組に対応するＰＩＤを、ＴＳ分離部２１０に設定する（ＳＱ４）。なおホストＣＰＵ１１０は、ＰＩＤを、メモリ２２０の所定の記憶領域にも設定し、映像デコーダ２３０及び音声デコーダ２４０のデコード処理の際に参照させる。

ＴＳ分離部２１０は、設定されたＰＩＤに基づいてＴＳから映像用ＴＳパケット及び音声用ＴＳパケットを抽出し、それぞれ第１及び第２の記憶領域ＡＲ１、ＡＲ２に書き込む（ＳＱ５）。

その後、ホストＣＰＵ１１０によって起動された映像デコーダ２３０及び音声デコーダ２４０は、第１及び第２の記憶領域ＡＲ１、ＡＲ２から映像用ＴＳパケット及び音声用ＴＳパケットを順次読み出して（ＳＱ６）、映像デコード処理及び音声デコード処理を行う。

２．３．１．２ 放送受信終了処理
次に、図２２に示す放送受信終了処理の動作例について説明する。ここでは、映像及び音声の再生を行う場合について説明する。

図２５に、図２２の放送受信終了処理の処理例のフロー図を示す。ホストＣＰＵ１１０は、ＲＡＭ１２０又はＲＯＭ１３０に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図２５に示す処理を行うことができるようになっている。

まずホストＣＰＵ１１０は、画像処理ＩＣ２００の映像デコーダ２３０、音声デコーダ２４０を停止させる（ステップＳ１２０）。これは、例えばホストＣＰＵ１１０から画像処理ＩＣ２００に対し制御コマンドを発行し、画像処理ＩＣ２００が該制御コマンドのデコード結果を用いて映像デコーダ２３０、音声デコーダ２４０を停止させることができる。

その後、ホストＣＰＵ１１０は、同様にＴＳ分離部２１０を停止させる（ステップＳ１２１）。そして、ホストＣＰＵ１１０は、チューナ９４０を停止させる（ステップＳ１２２）。

図２６に、図２０及び図２１の画像処理ＩＣ２００の放送受信終了処理における動作説明図を示す。図２６において、図２４と同一部分には同一符号を付し、適宜説明を省略する。

まずホストＣＰＵ１１０が、映像データ転送制御部２５０の動作を停止させる制御を行い、表示ドライバ１４０への映像データの供給を停止させる（ＳＱ１０）。次に、ホストＣＰＵ１１０が、映像デコーダ２３０及び音声デコーダ２４０の動作を停止させ（ＳＱ１１）、その後ＴＳ分離部２１０、チューナ９４０の順に動作を停止させていく（ＳＱ１２、ＳＱ１３）。

２．３．１．３ 再生処理
次に、映像データの再生処理を行う映像デコーダ２３０の動作例について説明する。

図２７に、映像デコーダ２３０の動作例のフロー図を示す。

映像デコーダ２３０は、ホストＣＰＵ１１０によって起動されると、例えばメモリ２２０の所定の記憶領域に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図２７に示す処理を行うことができるようになっている。即ち、映像デコーダ２３０はＣＰＵ（中央演算処理装置）を含み、画像処理ＩＣ２００（情報再生装置）の初期化処理後に、画像処理ＩＣ２００の外部から、ＣＰＵに映像デコード処理を実現するためのプログラムが読み込まれ、該ＣＰＵが映像デコード処理を実現することができる。なお、映像デコーダ２３０の処理の少なくとも一部が、組み合わせ回路や論理回路等のハードウェアによって行われてもよい。

なお、映像デコーダ２３０及び音声デコーダ２４０のうち少なくとも１つが、ＣＰＵを含み、画像処理ＩＣ２００の初期化処理後に、画像処理ＩＣ２００の外部から、ＣＰＵに各デコード処理を実現するためのプログラムが読み込まれるようにしてもよい。

まず、映像デコーダ２３０は、映像用ＴＳバッファとして設けられた第１の記憶領域ＡＲ１がエンプティ状態か否かを判別する（ステップＳ１３０）。第１の記憶領域ＡＲ１から読み出されるべき映像用ＴＳパケットがない場合、エンプティ状態となる。

ステップＳ１３０において映像用ＴＳバッファである第１の記憶領域ＡＲ１がエンプティ状態でないと判別されたとき（ステップＳ１３０：Ｎ）、映像デコーダ２３０は、更に映像用ＥＳバッファとして設けられた第４の記憶領域ＡＲ４がフル状態か否かを判別する（ステップＳ１３１）。これ以上映像用ＥＳデータを第４の記憶領域ＡＲ４に格納できない場合、フル状態となる。

ステップＳ１３１において映像用ＥＳバッファである第４の記憶領域ＡＲ４がフル状態でないと判別されたとき（ステップＳ１３１：Ｎ）、映像デコーダ２３０は、第１の記憶領域ＡＲ１から映像用ＴＳパケットを読み出し、図２３のステップＳ１１６においてホストＣＰＵ１１０により特定されたＰＩＤ（指定ＰＩＤ）か否かを検出する（ステップＳ１３２）。

ステップＳ１３２において、映像用ＴＳパケットのＰＩＤが指定ＰＩＤであると検出されたとき（ステップＳ１３２：Ｙ）、映像デコーダ２３０は、ＴＳヘッダ、ＰＥＳヘッダの解析を行い（ステップＳ１３３）、映像用ＥＳデータを映像用ＥＳバッファとして設けられた第４の記憶領域ＡＲ４に格納する（ステップＳ１３４）。

その後、映像デコーダ２３０は、映像用ＴＳバッファである第１の記憶領域ＡＲ１の読み出しアドレスを特定するための読み出しポインタを更新し（ステップＳ１３５）、ステップＳ１３０に戻る（リターン）。

なお、ステップＳ１３２において映像用ＴＳパケットのＰＩＤが指定ＰＩＤではないと検出されたとき（ステップＳ１３２：Ｎ）、ステップＳ１３５に進む。また、ステップＳ１３０において映像用ＴＳバッファである第１の記憶領域ＡＲ１がエンプティ状態であると判別されたとき（ステップＳ１３０：Ｙ）、又はステップＳ１３１において映像用ＥＳバッファである第４の記憶領域ＡＲ４がフル状態であると判別されたとき（ステップＳ１３１：Ｙ）、ステップＳ１３０に戻る（リターン）。

こうして第４の記憶領域ＡＲ４に格納された映像用ＥＳデータは、映像デコーダ２３０により、Ｈ．２６４／ＡＶＣの規格に従ったデコード処理が行われて、映像データとして第７の記憶領域ＡＲ７（図２１参照）に書き込まれる。

図２８に、図２０及び図２１の画像処理ＩＣ２００の映像デコーダの動作説明図を示す。図２８において、図２４と同一部分には同一符号を付し、適宜説明を省略する。

なお図２８において、第７の記憶領域ＡＲ７を第４の記憶領域ＡＲ４と共用化し、第８の記憶領域ＡＲ８を第５の記憶領域ＡＲ５と共用化している。また、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴは、第３の記憶領域ＡＲ３内の所定の記憶領域に格納されるものとする。

まず図２３に示すようにホストＣＰＵ１１０によりデコード処理対象の番組に対応するＰＩＤがＴＳ分離部２１０に設定される（ＳＱ２０）。チューナ９４０からＴＳが入力されたとき（ＳＱ２１）、ＴＳ分離部２１０は、チューナ９４０からのＴＳから映像用ＴＳパケット、音声用ＴＳパケット及びそれ以外のＴＳパケットをそれぞれ分離する（ＳＱ２２）。ＴＳ分離部２１０によって分離された映像用ＴＳパケットは、第１の記憶領域ＡＲ１に格納される。ＴＳ分離部２１０によって分離された音声用ＴＳパケットは、第２の記憶領域ＡＲ２に格納される。ＴＳ分離部２１０によって分離された映像用ＴＳパケット及び音声用ＴＳパケット以外のＴＳパケットは、ＰＳＩ／ＳＩとして第３の記憶領域ＡＲ３に格納される。この際、ＴＳ分離部２１０は、ＰＳＩ／ＳＩの中のＮＩＴ、ＰＭＴを抽出して第３の記憶領域ＡＲ３に格納する。

次にホストＣＰＵ１１０によって起動された映像デコーダ２３０は、第１の記憶領域ＡＲ１から映像用ＴＳパケットを読み出し（ＳＱ２３）、映像用ＥＳデータを生成し、該映像用ＥＳデータを第４の記憶領域ＡＲ４に格納する（ＳＱ２４）。

その後、映像デコーダ２３０は、第４の記憶領域ＡＲ４から映像用ＥＳデータを読み出して（ＳＱ２５）、Ｈ．２６４／ＡＶＣの規格に従ったデコード処理を行う。図２８では、デコード処理後の映像データが映像データ転送制御部２５０に直接供給されている（ＳＱ２６）が、例えばデコード処理後の映像データを、一旦、メモリ２２０の所定の記憶領域に書き戻し、その後、音声データの出力タイミングと同期を取りながら映像データ転送制御部２５０に供給することが望ましい。

こうして映像データ転送制御部２５０に供給された映像データに基づいて、表示ドライバ１４０が表示パネルを駆動する（ＳＱ２７）。

続いて、音声データの再生処理を行う音声デコーダ２４０の動作例について説明する。

図２９に、音声デコーダ２４０の動作例のフロー図を示す。

音声デコーダ２４０は、ホストＣＰＵ１１０によって起動されると、例えばメモリ２２０の所定の記憶領域に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図２９に示す処理を行うことができるようになっている。即ち、音声デコーダ２４０はＣＰＵ（中央演算処理装置）を含み、画像処理ＩＣ２００（情報再生装置）の初期化処理後に、画像処理ＩＣ２００の外部から、ＣＰＵに音声デコード処理を実現するためのプログラムが読み込まれ、該ＣＰＵが音声デコード処理を実現することができる。なお、音声デコーダ２４０の処理の少なくとも一部が、組み合わせ回路や論理回路等のハードウェアによって行われてもよい。

まず、音声デコーダ２４０は、音声用ＴＳバッファとして設けられた第２の記憶領域ＡＲ２がエンプティ状態か否かを判別する（ステップＳ１４０）。第２の記憶領域ＡＲ２から読み出されるべき音声用ＴＳパケットがない場合、エンプティ状態となる。

ステップＳ１４０において音声用ＴＳバッファである第２の記憶領域ＡＲ２がエンプティ状態でないと判別されたとき（ステップＳ１４０：Ｎ）、音声デコーダ２４０は、更に音声用ＥＳバッファとして設けられた第５の記憶領域ＡＲ５がフル状態か否かを判別する（ステップＳ１４１）。これ以上音声用ＥＳデータを第５の記憶領域ＡＲ５に格納できない場合、フル状態となる。

ステップＳ１４１において音声用ＥＳバッファである第５の記憶領域ＡＲ５がフル状態でないと判別されたとき（ステップＳ１４１：Ｎ）、音声デコーダ２４０は、第２の記憶領域ＡＲ２から音声用ＴＳパケットを読み出し、図２３のステップＳ１１６においてホストＣＰＵ１１０により特定されたＰＩＤ（指定ＰＩＤ）か否かを検出する（ステップＳ１４２）。

ステップＳ１４２において、音声用ＴＳパケットのＰＩＤが指定ＰＩＤであると検出されたとき（ステップＳ１４２：Ｙ）、音声デコーダ２４０は、ＴＳヘッダ、ＰＥＳヘッダの解析を行い（ステップＳ１４３）、音声用ＥＳデータを音声用ＥＳバッファとして設けられた第５の記憶領域ＡＲ５に格納する（ステップＳ１４４）。

その後、音声デコーダ２４０は、音声用ＴＳバッファである第２の記憶領域ＡＲ２の読み出しアドレスを特定するための読み出しポインタを更新し（ステップＳ１４５）、ステップＳ１４０に戻る（リターン）。

なお、ステップＳ１４２において、音声用ＴＳパケットのＰＩＤが指定ＰＩＤではないと検出されたとき（ステップＳ１４２：Ｎ）、ステップＳ１４５に進む。また、ステップＳ１４０において音声用ＴＳバッファである第２の記憶領域ＡＲ２がエンプティ状態であると判別されたとき（ステップＳ１４０：Ｙ）、又はステップＳ１４１において音声用ＥＳバッファである第５の記憶領域ＡＲ５がフル状態であると判別されたとき（ステップＳ１４１：Ｙ）、ステップＳ１４０に戻る（リターン）。

こうして第５の記憶領域ＡＲ５に格納された音声用ＥＳデータは、音声デコーダ２４０により、ＭＰＥＧ−２ＡＡＣの規格に従ったデコード処理が行われて、音声データとして第８の記憶領域ＡＲ８（図２１参照）に書き込まれる。

図３０に、図２０及び図２１の画像処理ＩＣ２００の音声デコーダの動作説明図を示す。図３０において、図２４と同一部分には同一符号を付し、適宜説明を省略する。

なお図３０において、第７の記憶領域ＡＲ７を第４の記憶領域ＡＲ４と共用化し、第８の記憶領域ＡＲ８を第５の記憶領域ＡＲ５と共用化している。また、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴは、第３の記憶領域ＡＲ３内の所定の記憶領域に格納されるものとする。

まず図２３に示すようにホストＣＰＵ１１０によりデコード処理対象の番組に対応するＰＩＤがＴＳ分離部２１０に設定される（ＳＱ３０）。チューナ９４０からＴＳが入力されたとき（ＳＱ３１）、ＴＳ分離部２１０は、チューナ９４０からのＴＳから映像用ＴＳパケット、音声用ＴＳパケット及びそれ以外のＴＳパケットをそれぞれ分離する（ＳＱ３２）。ＴＳ分離部２１０によって分離された映像用ＴＳパケットは、第１の記憶領域ＡＲ１に格納される。ＴＳ分離部２１０によって分離された音声用ＴＳパケットは、第２の記憶領域ＡＲ２に格納される。ＴＳ分離部２１０によって分離された映像用ＴＳパケット及び音声用ＴＳパケット以外のＴＳパケットは、ＰＳＩ／ＳＩとして第３の記憶領域ＡＲ３に格納される。更にＴＳ分離部２１０は、ＰＳＩ／ＳＩの中のＮＩＴ、ＰＭＴを抽出して第３の記憶領域ＡＲ３の所定の記憶領域に書き込むことができる。

次にホストＣＰＵ１１０によって起動された音声デコーダ２４０は、第２の記憶領域ＡＲ２から音声用ＴＳパケットを読み出し（ＳＱ３３）、音声用ＥＳデータを生成し、該音声用ＥＳデータを第５の記憶領域ＡＲ５に格納する（ＳＱ３４）。

その後、音声デコーダ２４０は、第５の記憶領域ＡＲ５から音声用ＥＳデータを読み出して（ＳＱ３５）、ＭＰＥＧ−２ＡＡＣの規格に従ったデコード処理を行う。図３０では、デコード処理後の音声データがＤＡＣ１５０に直接供給されている（ＳＱ３６）が、例えばデコード処理後の音声データを、一旦、メモリ２２０の所定の記憶領域に書き戻し、その後、映像データの出力タイミングと同期を取りながらＤＡＣ１５０に供給することが望ましい。

以上のような音声デコーダ２４０の動作は、映像デコーダ２３０の動作とは独立して行われる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。なお上記の実施形態では、地上デジタル放送に適用可能な例について説明したが、本発明は地上デジタル放送に適用可能なものに限定されるものではない。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態における表示制御装置の構成例のブロック図。 本実施形態における表示制御テーブルの説明図。 図１のタイマの構成例のブロック図。 本実施形態における表示制御装置１０の表示制御処理の一例のフロー図 表示制御部による表示制御の処理例のフロー図。 本実施形態における補正時刻の説明図。 図５の表示制御テーブルを用いた時刻設定の詳細な処理例のフロー図。 本実施形態における表示制御部の構成の概要を示す図。 図８の表示制御部によるタイマ停止制御の処理例のフロー図。 図９のディレイフラグを参照するデコーダの処理例のフロー図。 本実施形態の表示制御装置の動作例のシーケンス図。 図１２（Ａ）、図１２（Ｂ）はＰＥＳパケットの説明図。 本実施形態における表示制御テーブルの生成処理例のフロー図。 本実施形態のタイマの他の構成例のブロック図。 地上デジタル放送のセグメントの概念の説明図。 ＴＳの説明図。 ＰＥＳパケット及びセクションの説明図。 本実施形態の比較例におけるマルチメディア処理ＣＰＵを含む携帯電話機の構成例のブロック図。 本実施形態における情報再生装置を含む携帯電話機の構成例のブロック図。 本実施形態の情報再生装置としての図１９の画像処理ＩＣの構成例のブロック図。 図２０の画像処理ＩＣの動作説明図。 ホストＣＰＵによる再生処理の動作例のフロー図。 図２２の放送受信開始処理の動作例のフロー図。 図２０及び図２１の画像処理ＩＣの放送受信開始処理における動作説明図。 図２２の放送受信終了処理の処理例のフロー図。 図２０及び図２１の画像処理ＩＣの放送受信終了処理における動作説明図。 映像デコーダの動作例のフロー図。 図２０及び図２１の画像処理ＩＣの映像デコーダの動作説明図。 音声デコーダの動作例のフロー図。 図２０及び図２１の画像処理ＩＣの音声デコーダの動作説明図。

符号の説明

１０ 表示制御装置、 １２ タイマ、 １４ 表示制御部、 １６ ヘッダ解析部、
２８ デコーダ、 ２０ 表示制御テーブル記憶部、 ２２ バッファ、
３０ 表示部、 ４０ 表示時刻設定レジスタ、 ４２ カウンタ、
４４ コンパレータ、 ４６ 割り込み発生部、 ５０ スデータスレジスタ、
１１０ ホストＣＰＵ、 ２００ 画像処理ＩＣ、 ２１０ ＴＳ分離部、
２２０ メモリ、 ２３０ 映像デコーダ、 ２３２ ヘッダ解析部、
２３４ 映像デコード処理部、 ２４０ 音声デコーダ、 ２４２ ヘッダ削除処理部、
２４４ 音声デコード処理部、 ２５０ 映像データ転送制御部、
２６０ チューナＩ／Ｆ、 ２７０ ホストＩ／Ｆ、 ２８０ ドライバＩ／Ｆ、
２９０ オーディオＩ／Ｆ、 ９４０ チューナ

Claims (15)

1. 設定された時刻にタイムアウトを発生させるタイマと、
   表示時刻がテーブル化された表示制御テーブルに基づいて表示データの転送制御を行う表示制御部とを含み、
   前記表示制御部が、前記表示制御テーブルの表示時刻を前記タイマに設定すると共に、前記タイマにおいて該表示時刻にタイムアウトが発生したときに前記表示データの転送制御を行う場合に、
   前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻を前記タイマに設定することを特徴とする表示制御装置。
2. 請求項１において、
   前記表示時刻又は補正時刻を前記タイマに設定したにもかかわらず該表示時刻又は補正時刻に出力すべき前記表示データの生成が完了していないとき、
   前記タイマが、計時動作を停止すると共に、
   前記表示データの生成後、前記表示制御テーブルの表示時刻又は補正時刻にかかわらず所定のタイムアウト時刻を前記タイマに設定し、前記タイマを起動させることを特徴とする表示制御装置。
3. 請求項１又は２において、
   前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延する遅延時間が所定の時間以内であることを条件に、前記表示制御部が、前記補正時刻を前記タイマに設定することを特徴とする表示制御装置。
4. 請求項１乃至３のいずれかにおいて、
   前記補正時刻をＴｓｅｔ、前記表示時刻を前記タイマに設定する時刻をＴｃｕｒ、所与の表示時刻間隔をＴｉｔｖ、係数をｋ（ｋは、０より大きく１より小さい実数）とした場合に、Ｔｓｅｔ＝Ｔｃｕｒ＋Ｔｉｔｖ×ｋであることを特徴とする表示制御装置。
5. 請求項１乃至３のいずれかにおいて、
   前記補正時刻をＴｓｅｔ、前記表示時刻をＴ１、該表示時刻を前記タイマに設定する時刻をＴｃｕｒとした場合に、Ｔｓｅｔが、（Ｔｃｕｒ−Ｔ１）に対応した時刻であることを特徴とする表示制御装置。
6. 請求項１乃至５のいずれかにおいて、
   ＰＥＳ（Packetized Elementary Stream）パケットに含まれるＰＴＳ（Presentation Time Stamp）が検出される毎に、新規の表示制御テーブルの先頭に、前記ＰＴＳに基づいて求められる表示時刻を設定すると共に、
   前記ＰＴＳが検出されない限り、前記ＰＴＳ及び前記ＰＥＳパケットのペイロード部に含まれるＳＥＩ（Supplemental Enhancement Information)及びＶＵＩ（Video Usability Information）に基づいて求められる表示時刻を、順番に同じ表示制御テーブルに設定することを特徴とする表示制御装置。
7. 映像データ及び音声データの少なくとも１つを再生するための情報再生装置であって、
   設定された時刻にタイムアウトを発生させるタイマと、
   映像データを生成するための第１のＴＳ（Transport Stream）パケット、音声データを生成するための第２のＴＳパケット、前記第１及び第２のＴＳパケット以外の第３のＴＳパケットを、トランスポートストリームから抽出する分離処理部と、
   前記第１のＴＳパケットが格納される第１の記憶領域と、前記第２のＴＳパケットが格納される第２の記憶領域と、前記第３のＴＳパケットが格納される第３の記憶領域と、表示画像の映像データが格納される出力映像データ記憶領域とを有するメモリと、
   前記第１の記憶領域から読み出された前記第１のＴＳパケットに基づいて前記映像データを生成する映像デコード処理を行い、映像デコード処理後のデータを前記メモリの出力映像データ記憶領域に格納する映像デコーダと、
   前記第２の記憶領域から読み出された前記第２のＴＳパケットに基づいて前記音声データを生成する音声デコード処理を行う音声デコーダとを含み、
   前記映像デコーダが、前記第１の記憶領域から前記第１のＴＳパケットを、前記音声デコーダとは独立して読み出し、該第１のＴＳパケットに基づいて前記映像デコード処理を行うと共に、
   前記音声デコーダが、前記第２の記憶領域から前記第２のＴＳパケットを、前記映像デコーダとは独立して読み出し、該第２のＴＳパケットに基づいて前記音声デコード処理を行い、
   表示時刻がテーブル化された表示制御テーブルの表示時刻を前記タイマに設定すると共に、前記タイマにおいて該表示時刻にタイムアウトが発生したときに前記メモリの出力映像データ記憶領域から映像データの転送制御を行う場合に、
   前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延していることを条件に、該表示時刻を補正した補正時刻を前記タイマに設定することを特徴とする情報再生装置。
8. 請求項７において、
   前記表示時刻又は補正時刻を前記タイマに設定したにもかかわらず該表示時刻又は補正時刻に出力すべき前記映像データの生成が完了していないとき、
   前記タイマが、計時動作を停止すると共に、
   前記映像データの生成後、前記表示制御テーブルの表示時刻又は補正時刻にかかわらず所定のタイムアウト時刻を前記タイマに設定し、前記タイマを起動させることを特徴とする情報再生装置。
9. 請求項７又は８において、
   前記表示時刻を前記タイマに設定する時刻が該表示時刻より遅延する遅延時間が所定の時間以内であることを条件に、前記補正時刻を前記タイマに設定することを特徴とする情報再生装置。
10. 請求項７乃至９のいずれかにおいて、
    前記補正時刻をＴｓｅｔ、前記表示時刻を前記タイマに設定する時刻をＴｃｕｒ、所与の表示時刻間隔をＴｉｔｖ、係数をｋ（ｋは、０より大きく１より小さい実数）とした場合に、Ｔｓｅｔ＝Ｔｃｕｒ＋Ｔｉｔｖ×ｋであることを特徴とする情報再生装置。
11. 請求項７乃至１０のいずれかにおいて、
    ＰＥＳ（Packetized Elementary Stream）パケットに含まれるＰＴＳ（Presentation Time Stamp）が検出される毎に、新規の表示制御テーブルの先頭に、前記ＰＴＳに基づいて求められる表示時刻を設定すると共に、
    前記ＰＴＳが検出されない限り、前記ＰＴＳ及び前記ＰＥＳパケットのペイロード部に含まれるＳＥＩ（Supplemental Enhancement Information)及びＶＵＩ（Video Usability Information）に基づいて求められる表示時刻を、順番に同じ表示制御テーブルに設定することを特徴とする情報再生装置。
12. 請求項７乃至１１のいずれかにおいて、
    前記映像データ及び音声データのうち前記映像データのみを再生するときは、前記音声デコーダの動作を停止させ、
    前記映像データ及び音声データのうち前記音声データのみを再生するときは、前記デコード装置の動作を停止させることを特徴とする情報再生装置。
13. 請求項７乃至１２のいずれか記載の情報再生装置を含むことを特徴とする電子機器。
14. 請求項７乃至１２のいずれか記載の情報再生装置と、
    前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含むことを特徴とする電子機器。
15. チューナと、
    前記チューナからのトランスポートストリームが供給される請求項７乃至１２のいずれか記載の情報再生装置と、
    前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含むことを特徴とする電子機器。

Images