JP2009004518A - 薄膜トランジスタ基板、および表示デバイス - Google Patents

薄膜トランジスタ基板、および表示デバイス Download PDF

Info

Publication number
JP2009004518A
JP2009004518A JP2007163093A JP2007163093A JP2009004518A JP 2009004518 A JP2009004518 A JP 2009004518A JP 2007163093 A JP2007163093 A JP 2007163093A JP 2007163093 A JP2007163093 A JP 2007163093A JP 2009004518 A JP2009004518 A JP 2009004518A
Authority
JP
Japan
Prior art keywords
oxygen
thin film
layer
tft
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007163093A
Other languages
English (en)
Inventor
Aya Hino
綾 日野
Yasushi Goto
裕史 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2007163093A priority Critical patent/JP2009004518A/ja
Priority to US12/126,527 priority patent/US7943933B2/en
Priority to CN2008101085637A priority patent/CN101330102B/zh
Priority to TW097121547A priority patent/TWI425640B/zh
Priority to KR1020080057675A priority patent/KR100966205B1/ko
Publication of JP2009004518A publication Critical patent/JP2009004518A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】バリアメタル層を省略しても優れたＴＦＴ特性を発揮し得、ソース−ドレイン電極をＴＦＴの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】薄膜トランジスタの半導体層３３と、ソース−ドレイン電極２８，２９とを有する薄膜トランジスタ基板において、ソース−ドレイン電極２８，２９は、酸素を含有する酸素含有層２８ａ、２９ａと、純ＣｕまたはＣｕ合金の薄膜２８ｂ、２９ｂとからなっている。酸素含有層を構成する酸素の一部若しくは全部は、薄膜トランジスタの半導体層３３のＳｉと結合している。また、純ＣｕまたはＣｕ合金の薄膜２８ｂ、２９ｂは、酸素含有層２８ａ、２９ａを介して薄膜トランジスタの半導体層３３と接続している。
【選択図】図７

Description

本発明は、液晶ディスプレイ、半導体、光学部品などに使用される薄膜トランジスタ基板、および表示デバイスに関し、特に、ソース−ドレイン電極を薄膜トランジスタの半導体層と直接接続することが可能な新規な薄膜トランジスタ基板に関するものである。
小型の携帯電話から、３０インチを超す大型テレビに至るまで様々な分野に用いられている液晶ディスプレイは、画素の駆動方法によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプレイに分けられる。このうちスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶ。）を有するアクティブマトリックス型液晶ディスプレイは、高精度の画質を実現でき、高速の動画にも対応できるため、汎用されている。
図１を参照しながら、アクティブマトリックス型液晶ディスプレイに適用される代表的な液晶ディスプレイの構成および動作原理を説明する。ここでは、活性半導体層として水素アモルファスシリコンを用いたＴＦＴ基板（以下、アモルファスシリコンＴＦＴ基板と呼ぶ場合がある。）の例を説明する。
図１に示すように、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを備えている。ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、透明画素電極５、走査線や信号線を含む配線部６を有している。透明画素電極５は酸化インジウム（Ｉｎ２Ｏ３）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫（ＩＴＯ）膜などから形成されている。ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３および制御回路１４によって駆動される。
対向基板２は、ＴＦＴ基板１側に絶縁性のガラス基板１ｂの全面に形成された共通電極７と、透明画素電極５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は、液晶層３に含まれる液晶分子（不図示）を所定の向きに配向させるための配向膜１１を更に有している。
ＴＦＴ基板１および対向基板２の外側（液晶層３側とは反対側）には、それぞれ、偏光板１０ａ、１０ｂが配置されている。
液晶パネル１００では、対向基板２と透明画素電極５との間に形成される電界によって液晶層３における液晶分子の配向が制御され、液晶層３を通過する光が変調される。これにより、対向基板２を透過する光の透過量が制御され、画像として表示される。
次に、図２を参照しながら液晶パネルに好適に用いられる従来のアモルファスシリコンＴＦＴ基板の構成および動作原理を詳しく説明する。図２は図１中、Ａの要部拡大図である。
図２では、ガラス基板（不図示）上に走査線（ゲート配線）２５が形成されており、走査線２５の一部はＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（Ｓｉ窒化膜）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース−ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２８として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル層（活性半導体層）３３、信号線（ソース−ドレイン配線）３４、層間絶縁Ｓｉ窒化膜（保護膜）３０が順次形成されている。このタイプは一般にボトムゲート型とも呼ばれる。
アモルファスシリコンチャネル層３３は、Ｐ（リン）がドープされたドープト層（ｎ層）と、Ｐがドープされていないイントリンシック層（ｉ層、ノンドーピング層とも呼ばれる）とからなる。ゲート絶縁膜２７上の画素領域には、例えばＩｎ２Ｏ３中にＳｎＯを含むＩＴＯ膜によって形成された透明画素電極５が配置されている。ＴＦＴのドレイン電極２９は、透明画素電極５に直接コンタクトして電気的に接続される。
走査線２５を介してゲート電極２６にゲート電圧が供給されると、ＴＦＴ４はオン状態となり、予め信号線３４に供給された駆動電圧により、ソース電極２８から、ドレイン電極２９を介して透明画素電極５へ電流が流れる。そして、透明画素電極５に所定レベルの駆動電圧が供給されると、図１で説明したように、透明画素電極５と対向電極２との間に電位差が生じる結果、液晶層３に含まれる液晶分子が配向して光変調が行われる。
ＴＦＴ基板１において、ソース−ドレイン電極に電気的に接続されるソース−ドレイン配線３４、ゲート電極２６に電気的に接続される走査線２５は、従来、加工が容易であるなどの理由により、Ａｌ−ＮｄなどのＡｌ合金（以下、これらをＡｌ系合金と呼ぶ。）の薄膜から形成されている。ところが、液晶ディスプレイの大型化に伴い、配線のＲＣ遅延（配線を伝わる電気信号が遅れる現象）などの問題が顕在化しており、より低い電気抵抗率を有する配線材料へのニーズが高まっている。そこで、Ａｌ−２．０ａｔ％ＮｄなどのＡｌ系合金に比べて電気抵抗率が低いＣｕが注目されている。
純Ｃｕなどを配線に使用するときには、ソース−ドレイン配線３４、ゲート電極２６、および走査線２５の下部には、それぞれ、図２に示すように、Ｍｏ、Ｃｒ、Ｔｉ、Ｗなどの高融点金属からなるバリアメタル層５１、５２、５３が形成されている。特許文献１〜６には、このようなバリアメタル層を有するソース−ドレイン電極などの技術が記載されており、代表的には例えば、厚さ約５０ｎｍのＭｏ層（下部バリアメタル層）、厚さ約２５０ｎｍの純ＣｕやＣｕ合金が順次形成された二層構造の積層配線が挙げられる。
ここで、図２に示すように、アモルファスシリコンチャネル層３３と純ＣｕやＣｕ合金からなるソース−ドレイン配線３４との間に下部バリアメタル層５３を介在させる主な理由は、純Ｃｕなどの薄膜とアモルファスシリコンチャネル層との界面（以下、単に界面と呼ぶ場合がある。）において、ＳｉとＣｕとが相互に拡散するのを防止するためである。
つまり、純Ｃｕ薄膜やＣｕ合金薄膜をアモルファスシリコンチャネル層と直接接合した状態で、ＴＦＴの後工程において、シンタリングやアニールなどの熱処理を行うと、純ＣｕやＣｕ合金のＣｕがアモルファスシリコン中に拡散したり、アモルファスシリコンのＳｉがＣｕ中に拡散したり、界面にて、ＣｕとＳｉの反応層を形成したりする。その結果、アモルファスシリコンの半導体性能が著しく劣化し、オン電流が低下したり、ＴＦＴのスイッチングのオフ時に流れるリーク電流（オフ電流）が上昇したり、ＴＦＴのスイッチング速度が低下したり、エッチング不良を生じたりするといった不良を招く。そのため所望のＴＦＴ特性を得ることができないばかりか、ＴＦＴを作製することが困難であるといった問題を生じる。下部バリアメタル層５３は、このようなＣｕとＳｉとの相互拡散を抑制するのに有効である。
また、配線材料として純ＣｕやＣｕ合金を使用する場合、アモルファスシリコンチャネル層３３から配線が浮き上がり、断線するなどの不良が生じる。これは、Ｃｕとアモルファスシリコンチャネル層との密着性が悪いためである。そのため、アモルファスシリコンチャネル層３３と純ＣｕやＣｕ合金との間に下部バリアメタル層５３を介在させて密着性を高めている。
しかし、上記のように下部のバリアメタル層５３を形成するためには、純ＣｕやＣｕ合金の配線形成用の成膜装置に加え、バリアメタル層形成用の成膜装置が別途必要になる。具体的には、バリアメタル層形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置（代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール）を用いなければならない。液晶ディスプレイの大量生産に伴なって低コスト化が進むにつれて、バリアメタル層の形成にともなう製造コストの上昇や生産性の低下は軽視できなくなっている。
このように、下部バリアメタル層を形成するためには、ゲート電極やソース電極−ドレイン電極の形成に必要な成膜チャンバーに加えて、バリアメタル層形成用の成膜チャンバーを余分に装備しなければならず、製造コストの上昇や生産性の低下を招く。
そのため、バリアメタル層の形成を省略でき、ソース−ドレイン電極をアモルファスシリコンチャネル層などの半導体層と直接接合し得る配線材料が切望されている。例えば、特許文献７〜特許文献１１には、純ＣｕやＣｕ合金ではないが、純ＡｌまたはＡｌ合金を配線材料として用いた場合におけるバリアメタル層の省略技術が開示されている。
上記では、液晶ディスプレイを代表的に取り上げて説明したが、前述した課題は液晶ディスプレイに限定されず、アモルファスシリコンＴＦＴ基板に共通して見られる。また、上記課題は、ＴＦＴの半導体層として、アモルファスシリコンのほか、多結晶シリコンを用いたＴＦＴ基板においても見られる。
特開平７−６６４２３号公報 特開２００１−１９６３７１号公報 特開２００２−３５３２２２号公報 特開２００４−１３３４２２号公報 特開２００４−２１２９４０号公報 特開２００５−１６６７５７号公報 特開平１１−３３７９７６号公報 特開平１１−２８３９３４号公報 特開平１１−２８４１９５号公報 特開２００４−２１４６０６号公報 特開２００３−２７３１０９号公報
本発明は上記のような事情に着目してなされたものであって、その目的は、ソース−ドレイン電極とＴＦＴの半導体層との間に通常設けられるバリアメタル層を省略しても優れたＴＦＴ特性を発揮し得、ソース−ドレイン配線をＴＦＴの半導体層に直接かつ確実に接続することができる技術を提供することにある。
上記課題を解決することのできた本発明の薄膜トランジスタ基板は、薄膜トランジスタの半導体層と、ソース−ドレイン電極とを有する薄膜トランジスタ基板において、前記ソース−ドレイン電極は、酸素を含有する酸素含有層と、純ＣｕまたはＣｕ合金の薄膜とからなり、前記酸素含有層を構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のＳｉと結合しており、前記純ＣｕまたはＣｕ合金の薄膜は、前記酸素含有層を介して前記薄膜トランジスタの半導体層と接続していることに要旨を有している。
好ましい実施形態において、前記酸素含有層を構成する酸素原子数（［Ｏ］）とＳｉ原子数（［Ｓｉ］）との比（［Ｏ］／［Ｓｉ］）の最大値は、０．３以上２．０以下の範囲内である。
好ましい実施形態において、前記［Ｏ］／［Ｓｉ］の最大値が０．３以上２．０以下の範囲である酸素含有層の厚さは、０．１７ｎｍ以上３ｎｍ以下の範囲内である。
好ましい実施形態において、前記薄膜トランジスタの前記半導体層は、アモルファスシリコンまたは多結晶シリコンからなる。
本発明の表示デバイスは、上記の薄膜トランジスタ基板を備えている。
本発明の薄膜トランジスタ基板は、上記の構成を有しているため、従来のようにソース−ドレイン電極とＴＦＴの半導体層との間にバリアメタル層を形成しなくても、優れたＴＦＴ特性が得られる。
本発明に用いられるソース−ドレイン電極用配線材料としては、純Ｃｕや、合金成分として、Ｎｉ，Ｚｎ，Ｍｇ，Ｍｎ，Ｐｔ，Ｐｄ，Ｉｒ，Ｇｅ，Ｎｂ，Ｃｒ，および希土類元素からなる群（グループＸ）から選択される少なくとも一種の元素を含有するＣｕ−Ｘ合金を用いることができる。
本発明の薄膜トランジスタ基板を用いれば、生産性に優れ、安価で且つ高性能の表示デバイスが得られる。
本発明者は、ＴＦＴの半導体層に直接接続可能なソース−ドレイン電極を備えた新規な薄膜トランジスタ基板提供するため、検討してきた。詳細には、従来のように、ソース−ドレイン電極と半導体層との間にバリアメタル層を介在させなくても優れたＴＦＴ特性を発揮し得る薄膜トランジスタ基板を提供するため、検討を行った。
その結果、ソース−ドレイン電極用の配線材料として、酸素を含有する酸素含有層と、純ＣｕまたはＣｕ合金の薄膜（以下、Ｃｕ系薄膜と呼ぶ場合がある。）とからなる材料を用い、上記酸素含有層を構成する酸素の一部若しくは全部が、薄膜トランジスタの半導体層のＳｉと結合するような構成（半導体層側からみれば、Ｓｉ半導体層の表層の少なくとも一部が酸化されている）とすれば、所期の目的が達成されることを見出し、本発明を完成した。これにより、Ｃｕ系薄膜は、酸素含有層を介してＴＦＴの半導体層と直接接続されるようになる。
本明細書において、「ソース−ドレイン電極」は、ソース−ドレイン電極自体と、ソース−ドレイン配線の両方を含んでいる。すなわち、本発明のソース−ドレイン電極は、ソース−ドレイン電極とソース−ドレイン配線とが一体に形成されたものであり、ソース−ドレイン配線はソース−ドレイン電極領域に接している。
（本発明に用いられるソース−ドレイン電極）
本発明に用いられるソース−ドレイン電極２８、２９は、図７に示すように、酸素含有層２８ａ、２９ａと、Ｃｕ系薄膜２８ｂ、２９ｂとからなる。酸素含有層２８ａ、２９ａは、ＴＦＴの半導体層３３を覆うように形成されており、例えば、酸素含有層の酸素原子（Ｏ）の一部または全部は、半導体層のＳｉと結合した状態で存在している。酸素含有層を構成するＯは、半導体層を構成するＳｉよりもＣｕとの密着性に優れており、パターニング後の電極の剥離が生じない。更に、酸素含有層２８ａ、２９ａは、Ｃｕ系薄膜２８ｂ、２９ｂとＴＦＴの半導体層３３との界面におけるＣｕとＳｉとの相互拡散を防止するためのバリア（拡散バリア）として作用する。
本発明によれば、後記する実施例で実証するように、従来のようにＭｏなどのバリアメタル層を形成しなくても、優れたＴＦＴ特性が得られる。また、酸素含有層は、後で詳しく説明するように、半導体層を形成した後であって、Ｃｕ系薄膜を形成する前に、例えば、プラズマ法などによって簡便に作製できるため、従来のように、バリアメタル層形成用の特別な成膜装置は不要である。
本発明を特徴付ける酸素含有層の詳細は、以下のとおりである。
酸素含有層の酸素原子（Ｏ）の一部または全部は、半導体層のＳｉと結合し、主に、Ｓｉ酸化物（ＳｉＯｘ）となっている。Ｓｉ酸化物は、例えば、Ｓｉ半導体層の表面を酸化することによって得られる。
上記の酸素含有層（Ｓｉ酸化物）はＣｕ系薄膜との密着性に優れており、アモルファスシリコン（ａ−Ｓｉ）よりもＣｕ系薄膜との密着性が強い。Ｓｉ酸化膜は、バリアメタル層に用いられている代表的な高融点金属（Ｍｏなど）に比べて密着性の程度は若干劣るものの、液晶ディスプレイなどの製造においては、以下に記載のように、実用上何ら問題のないレベルにあることを確認した。
密着性の程度の確認は、従来例である純Ｃｕと純Ｍｏの積層膜（酸素含有層を有しないアモルファスシリコン層の上部に純Ｍｏ膜を例えば５０ｎｍ形成した後に、同一チャンバー内にて、純Ｍｏ膜の上部に純Ｃｕ膜を例えば２５０ｎｍ形成した積層膜）、純Ｃｕ膜（酸素含有層なし、後記する比較例１）、および酸素含有層（Ｓｉ酸化物）を有する純Ｃｕ膜（後記する実施例２）を用い、フォトリソグラフィー法にて純Ｃｕと純Ｍｏの積層膜、および純Ｃｕ膜をパターニングし、膜の状態を確認した。
その結果、従来例では、基板表面に残渣は発生しなかったものの、純Ｍｏ膜と純Ｃｕ膜のエッチングレートの差により、純Ｍｏ線幅と純Ｃｕ線幅が異なり、配線の断面形状に段差が生じた。比較例１では、配線断面形状に段差は生じなかったものの、基板全面にエッチング残渣が生じていることが確認された。これに対し、実施例２では、配線形状が良好で、かつエッチング残渣も発生していないことが確認された。
更に、上記の各パターンを室温にて保管し、パターン状態の観察を行った。その結果、比較例１では数日間の放置後に基板全面にてパターンが剥がれ落ちたのに対し、従来例および実施例２では、数ヶ月間保管してもパターン剥がれが全く生じなかった。
その結果、酸素含有層を有する純Ｃｕ膜を用いれば、酸素含有層を有しない従来の純Ｃｕ膜に比べ、アモルファスシリコン層との密着性に優れていることが確認された。
上記の酸素含有層は、以下の要件を更に満足していることが好ましい。
酸素含有層を構成する酸素原子数（［Ｏ］）とＳｉ原子数（［Ｓｉ］）との比（［Ｏ］／［Ｓｉ］、以下、便宜上、Ｐ値と呼ぶ場合がある。）の最大値は、０．３以上２．０以下の範囲内であることが好ましい。これにより、ＴＦＴ特性を劣化させることなく、酸素含有層によるバリア作用を有効に発揮させることができる。Ｐ値の最大値は、０．４以上がより好ましく、０．５以上が更に好ましく、０．７以上が更により好ましい。
Ｐ値の好ましい下限（０．３）は、アモルファスシリコン層の表面酸化による拡散抑制が可能な「Ｏ／Ｓｉ」から設定したものである。一方、Ｐ値の好ましい上限（２．０）は、ＳｉＯ２形成時における「Ｏ／Ｓｉ」の最大値がほぼ２．０であると考え、設定したものである。
Ｐ値の最大値は、酸素含有層（後述する。）の形成工程において、例えば、プラズマ照射時間を概ね１秒間から１０分間の範囲内に制御することによって調節することができる。
Ｐ値は、酸素含有層の深さ方向の元素（ＯおよびＳｉ）をＲＢＳ法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ，ラザフォード後方散乱分光法）によって分析することによって算出される。
酸素含有層の厚さは、０．１７ｎｍ以上３ｎｍ以下の範囲内であることが好ましい。上記厚さの下限（０．１７ｎｍ）は、おおむね、ＳｉＯ２のＳｉ−Ｏ結合の原子間距離に相当する。上記の厚さは、Ｐ値が０．３以上を満足する層の厚さを意味し、Ｐ値が０．３未満の層の厚さは除外している。
前述したように、酸素含有層は、Ｃｕ系薄膜とＴＦＴの半導体層との界面におけるＣｕとＳｉとの相互拡散を防止するためのバリア層として有用であり、ＴＦＴの半導体層表面に、ほぼ、ＳｉＯｘの１原子層程度形成されていれば優れたバリア性を発揮するが、酸素含有層が厚くなりすぎるとＣｕ系薄膜と半導体層界面での電圧降下が生じ、オン電流が低下するなど、ＴＦＴ特性が劣化する。酸素含有層の厚さを上記範囲内に制御することにより、酸素含有層の形成によるＣｕ系薄膜と半導体界面での電気抵抗の上昇を、ＴＦＴ特性に悪影響を及ぼさない範囲内に抑えられる。酸素含有層の厚さは３ｎｍ以下であることがより好ましく、２．７ｎｍ以下が更に好ましい。
酸素含有層の厚さは、種々の物理分析手法によって求めることができる。例えば、前述したＲＢＳ法のほか、ＸＰＳ（Ｘ線光電子分光分析）法、ＳＩＭＳ（二次イオン質量分析）法、ＧＤ−ＯＥＳ（高周波グロー放電発光分光分析）法などを利用することができる。
酸素含有層は、例えば、半導体層の上部に酸化処理を行うことによって形成される。これらの処理方法は特に限定されず、例えば、（ｉ）プラズマを用いる方法、（ｉｉ）加熱による方法などの方法を採用することができる。
上記（ｉ）のようにプラズマを用いる場合、例えば、酸素ガスを用いて酸素含有層を形成すればよい。プラズマ処理に用いられる酸素ガスは、Ａｒなどの不活性ガスで希釈してもよい。酸素含有プラズマ源から酸素を供給する場合、酸素イオンを用いたイオン注入法を利用することもできる。
また、上記（ｉｉ）のように加熱を行う場合、酸素ガス雰囲気中でＳｉ半導体層を加熱すればよく、これにより、酸素含有層が得られる。加熱処理に用いられる酸素ガスは、Ａｒなどの不活性ガスで希釈してもよい。
上記方法のほか、例えば、ソース−ドレイン電極の形成過程で、Ｓｉ半導体層の表面に存在する酸素原子がＣｕ系薄膜などに拡散し、酸素含有層を形成することもあり得るが、このような自然拡散法を利用することもできる。
以下、上記（ｉ）〜（ｉｉ）について、詳細に説明する。
（ｉ）プラズマ酸化法
プラズマ酸化法は、プラズマを利用するものであり、後述する実施形態および実施例１に示すように、酸素含有ガスを用いることが好ましい。酸素含有ガスとしては、Ｏ２、Ｈ２Ｏ、Ｎ２Ｏなどのガスが挙げられる。これらは、単独で、もしくは二種以上の混合ガスとして使用される。具体的には、酸素を含有するプラズマ源の近傍にＴＦＴの半導体層を設置することが好ましい。ここで、プラズマ源と半導体層との距離は、プラズマの種類や、プラズマ発生条件［パワー（投入電力）、圧力、温度、照射時間、ガス組成など］などに応じて適宜適切な範囲に設定すればよいが、おおむね、数十ｃｍの範囲であることが好ましい。このようなプラズマ近傍には、高エネルギーの酸素原子が存在しており、これにより、半導体層表面に所望の酸素含有層を容易に形成することができる。
酸素含有プラズマ源などから酸素を供給する場合、イオン注入法を利用することもできる。イオン注入法によれば、電界によって加速されたイオンは、長距離を移動できるため、プラズマ源と半導体層との距離を任意に設定することが可能である。イオン注入法は、プラズマ近傍に設置された半導体層に負の高電圧パルスを印加することにより、半導体層の表面全体にイオンを注入することが好ましい。あるいは、専用のイオン注入装置を用いてイオン注入を行ってもよい。
また、処理温度は３００℃以上であることが好ましい。処理温度が３００℃未満の場合、酸化反応の進行が遅く、拡散バリアとして有効に作用し得る酸素含有層の形成に長時間を要し、より良好なＴＦＴ特性を得ることが難しくなる。ただし、温度が高くなり過ぎると、処理対象である半導体層の変質や半導体層への損傷を招くため、おおむね、３６０℃以下であることが好ましい。
また、圧力に関しては、５５Ｐａ以上の圧力で行うことが好ましい。圧力が５５Ｐａ未満の場合、酸化反応の進行が遅く、拡散バリアとして有効に作用し得る酸素含有層の形成に長時間を要する。圧力を高くすれば酸化反応の進行が短時間で進み、半導体層へのダメージが少なく、良好なバリア性を示す酸素含有層を形成することができ、ＴＦＴ特性が向上する。上記の観点からすれば、圧力は高いほど良く、例えば、６０Ｐａ以上であることがより好ましく、６６Ｐａ以上であることが更に好ましい。なお、圧力の上限は、使用する装置の性能などに依存するために一義的に決定し難いが、プラズマを安定して供給するという観点からすれば、おおむね、４００Ｐａ以下であることが好ましく、２６６Ｐａ以下であることがより好ましい。
プラズマ照射時間は、５分以下とすることが好ましい。プラズマ照射時間が５分超の場合、アモルファスシリコン層の表面に形成された酸素含有層による電圧降下が無視できなくなり、ＴＦＴ特性が低下する。プラズマ照射時間は、３分以下であることがより好ましく、１分以下であることが一層好ましい。プラズマ照射時間の下限に関しては、アモルファスシリコン層の表面に一層程度の酸素含有層が形成されていれば本発明の効果は充分発揮されると考えられることを勘案すれば、少なくとも、アモルファスシリコン層の表面に酸素含有層が一層程度形成される時間以上とすれば良い。プラズマ照射時間は、１秒以上であることが好ましく、５秒以上であることがより好ましい。後記する実施例では、プラズマ照射時間が５秒程度で充分な拡散バリア特性が得られることを確認している。
また、投入電力は、５０Ｗ以上とすることが好ましい。投入電力が５０Ｗ未満の場合、酸化反応の進行が遅く、適切な［Ｏ］／［Ｓｉ］比の酸素含有層を形成しにくく、拡散バリアとして有効に作用し得る酸素含有層の形成に長時間を要するなど、ＴＦＴ特性が低下する。上記の観点からすれば、投入電力は高いほど良く、例えば、６０Ｗ以上であることがより好ましく、７５Ｗ以上であることが更に好ましい。
ガス組成は、前述した酸素含有ガス（Ｏ２、Ｈ２Ｏ、Ｎ２Ｏなど）のみであっても良いが、酸素含有ガスをＡｒなどの不活性ガスで希釈してもよい。
（ｉｉ）熱酸化法
熱酸化法は、酸化皮膜のつきまわりが良いなどの理由によって汎用されている。具体的には、例えば、酸素ガス雰囲気下で、４００℃以下の温度で加熱することが好ましい。加熱温度が高いと、半導体層への損傷が大きくなり、一方、加熱温度が低い場合、所望の酸素含有層を十分形成できない恐れがある。加熱温度は、２００℃以上３８０℃以下に制御することがより好ましく、２５０℃以上３５０℃以下に制御することがさらに好ましい。上記の加熱処理は、前述したプラズマ酸化法と併用してもよく、これにより、酸素含有層の形成を更に促進することができる。
このように、酸素含有層は、好ましくは、前述した（ｉ）〜（ｉｉ）の方法によって形成されるが、更に、製造工程の簡略化や処理時間の短縮などの観点から、酸素含有層の形成に用いる装置やチャンバー、温度やガス組成を、以下のように制御して行うことが好ましい。
まず、装置は、製造工程の簡略化のため、半導体層形成装置と同じ装置で行うことが好ましい。これにより、装置間もしくは装置内で、処理対象のワークが余分に移動する必要がなくなる。
また、温度に関しては、半導体層の成膜温度と実質的に同じ温度で行うことが好ましく、これにより、温度変動に必要な調節時間を省略することができる。
あるいは、ガス組成は、前述した酸素含有ガスを、Ａｒなどの不活性ガスで希釈して用いてもよい。
以上、酸素含有層を形成する方法について、詳述した。
このようにしてＴＦＴの半導体層上に酸素含有層を形成した後、例えば、スパッタリング法によってＣｕ系薄膜を形成すると、所望のソース−ドレイン電極が得られる。本発明に用いられるソース−ドレイン電極は、単一のスパッタリングターゲット及び単一のスパッタリングガスを用いて形成できるため、前述した特許文献１１のように、スパッタリングガスの組成を変化させる必要はない。そのため、本発明によれば従来よりも工程の簡略化を更に図ることができる。
本発明に用いられるソース−ドレイン電極は、ＴＦＴの半導体層とＣｕ系薄膜との間に、ＴＦＴの半導体層を覆うように上記の酸素含有層を設けたところに特徴がある。従って、例えば、半導体層の種類は特に限定されず、ＴＦＴ特性に悪影響を及ぼさない限り、ソース−ドレイン電極に通常使用されるものを用いることができる。
半導体層は、代表的には、アモルファスシリコン（好ましくは水素化アモルファスシリコン）または多結晶シリコンなどが挙げられる。
また、ソース−ドレイン電極用の配線材料としては、従来汎用されている純Ｃｕをそのまま用いることもできる。
あるいは、ソース−ドレイン電極用の配線材料として、Ｎｉ，Ｚｎ，Ｍｇ，Ｍｎ，Ｐｔ，Ｐｄ，Ｉｒ，Ｇｅ，Ｎｂ，Ｃｒ，および希土類元素からなる群（グループＸ）から選択される少なくとも一種の元素を含有するＣｕ−Ｘ合金を用いても良い。
このようなソース−ドレイン電極を備えた薄膜トランジスタ基板を用いれば、従来のように、Ｃｕ系薄膜とＴＦＴの半導体層との間に下部バリアメタル層を介在させることが不要になり、当該Ｃｕ系薄膜を酸素含有層を介して半導体層と接合することができる。後記する実施例に示すように、純ＣｕやＣｕ合金の薄膜を用いて試作されたＴＦＴは、Ｃｒなどのバリアメタル層を介在させた従来例の場合と同レベル以上のＴＦＴ特性を実現できることが確認された。従って、本発明によれば、バリアメタル層の省略によって製造工程を簡略化することができ、製造コストを低減できる。
以下、図面を参照しながら、本発明に係るＴＦＴモジュールの好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板を備えた液晶ディスプレイを代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。本発明に用いられるソース−ドレイン電極は、例えば、外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極にも同様に適用できることを実験により確認している。
（実施形態１）
図３は、本発明に係るアモルファスシリコンＴＦＴ基板の実施形態を説明する概略断面図である。図３では、従来のＴＦＴ基板を示す前述した図２と同じ番号を付している。本実施形態によれば、以下に詳述するように、酸素を含有する層（酸素含有層）の形成が確認されている。
図３において、ソース電極２８およびドレイン電極２９に電気的に接続されるソース−ドレイン配線３４は、酸素含有層と純ＣｕまたはＣｕ合金薄膜（例えば、Ｃｕ−０．５原子％Ｍｎ合金、Ｃｕ−０．３４原子％Ｎｉ合金、Ｃｕ−１．３原子％Ｚｎ合金、Ｃｕ−１．０原子％Ｍｇ合金）とからなり、酸素含有層は、アモルファスシリコンチャネル層３３を覆うように形成されている。ソース−ドレイン配線３４の構成は、後述する図４（ｅ）および図４（ｆ）に示している。
図２と図３とを対比すると明らかなように、従来のＴＦＴ基板では、図２に示すように、ソース−ドレイン電極の下に、Ｍｏなどの下部バリアメタル層５３が形成されているのに対し、図３に示す本発明のＴＦＴモジュールでは、下部バリアメタル層５３を省略することができる。
本実施形態によれば、従来のように下部バリアメタル層を介在させることなく、酸素含有層を介してＣｕ系薄膜をアモルファスシリコンチャネル層と直接接続することができ、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例を参照）。
次に、図４を参照しながら、図３に示す、本実施形態に係るＴＦＴ基板の製造方法を説明する。図４には図３と同じ参照符号を付している。
まず、図４（ａ）に示すように、ガラス基板１ａ上に、スパッタリングなどの方法を用いて、厚さ５０ｎｍ程度の純Ｍｏ薄膜５２および厚さ２００ｎｍ程度のＣｕ合金薄膜６１（例えば、Ｃｕ−０．５原子％Ｍｎ合金、Ｃｕ−０．３４原子％Ｎｉ合金、Ｃｕ−１．３原子％Ｚｎ合金、Ｃｕ−１．０原子％Ｍｇ合金）を順次積層する。スパッタリングの成膜温度は室温とした。この積層薄膜上に、図４（ｂ）に示すように、フォトリソグラフィによってレジスト６２をパターニングした後、レジスト６２をマスクとして純Ｍｏ薄膜５２およびＣｕ合金薄膜６１の積層膜をエッチングすることにより、ゲート電極２６を形成する（図４（ｃ））。このとき、後に成膜されるゲート絶縁膜２７のカバレッジ性が良くなるように、上記積層薄膜の周縁を約３０°〜６０°のテーパー状にエッチングしておくのがよい。
次いで、図４（ｄ）に示すように、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度のＳｉ窒化膜（ゲート絶縁膜）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とした。続いて、例えば、プラズマＣＶＤ法などの方法を用いて、Ｓｉ窒化膜（ゲート絶縁膜）２７の上に、厚さ２００ｎｍ程度のアンドープト水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５および厚さ約８０ｎｍのリンをドーピングしたｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）５６を順次積層する。ｎ＋型水素化アモルファスシリコン膜は、ＳｉＨ４、ＰＨ３を原料としたプラズマＣＶＤを行うことによって形成される。
次に、Ｓｉ窒化膜の形成に用いたのと同じプラズマＣＶＤ装置内にて、図４（ｅ）に示すように、上記のようにして得られたｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）５６の上に酸素含有層６０を形成する。具体的には、チャンバー内に基板を保持したまま、アモルファスシリコン膜の成膜に用いた原料ガスを排除した。次いで、チャンバー内に、キャリアガスとして酸素のみを供給してプラズマを発生させ、ｎ＋型水素化アモルファスシリコン膜５６の表面を３０秒間処理し、酸素含有層を形成した。高周波（ＲＦ）パワー密度は０．１４Ｗ／ｃｍ２、成膜温度は３２０℃、ガス圧力は１３３Ｐａとした。
後記する実施例１は、上記の条件で実験を行なったときのＴＦＴ特性などを調べたものである。上記のようにして形成された酸素含有層表面をＲＢＳ法及びＸＰＳ法で分析した結果、上記層には酸素原子が含まれており、ＲＢＳ法による分析結果から、酸素原子とＳｉ原子との比（Ｐ値）は０．３を超える酸素含有層が約２．５ｎｍ形成されていることが確認された。
なお、本実施形態では、プラズマ酸化法によって酸素含有層６０を形成したが、これに限定されず、前述した（ｉｉ）の熱酸化法を採用しても、所望の酸素含有層が得られることを実験によって確認している。
次いで、図４（ｆ）に示すように、酸素含有層６０の上に、スパッタリングなどの方法を用いて、厚さ３００ｎｍ程度のＣｕ合金薄膜６３（例えば、Ｃｕ−０．５原子％Ｍｎ合金、Ｃｕ−０．３４原子％Ｎｉ合金、Ｃｕ−１．３原子％Ｚｎ合金、Ｃｕ−１．０原子％Ｍｇ合金膜）を形成する。スパッタリングの成膜温度は室温とした。次に、フォトリソグラフィによってレジストをパターニングした後、レジストをマスクとしてＣｕ合金薄膜６３（例えば、Ｃｕ−０．５原子％Ｍｎ合金、Ｃｕ−０．３４原子％Ｎｉ合金、Ｃｕ−１．３原子％Ｚｎ合金、Ｃｕ−１．０原子％Ｍｇ合金膜）をエッチングすることにより、ソース電極２８と、ドレイン電極２９とが形成される（図４（ｆ））。更に、ソース電極２８及びドレイン電極２９をマスクとして、ｎ＋型水素化アモルファスシリコン膜５６をドライエッチングして除去する（図４（ｇ））。
次に、例えばプラズマ窒化装置などを用いて厚さ３００ｎｍ程度のＳｉ窒化膜（保護膜）を形成する（不図示）。このときの成膜は、約２５０℃で行った。次に、Ｓｉ窒化膜３０上にレジストをパターニングし、ドライエッチングなどを行うことによってコンタクトホール５７を形成する。
次に、例えばアミン系などの剥離液を用いてレジスト（不図示）を剥離する。最後に、厚さ５０ｎｍ程度のＩＴＯ（酸化インジウムに１０質量％の酸化スズを添加）膜を成膜する。次いで、ウェットエッチングによるパターニングを行って透明画素電極５を形成すると、ＴＦＴが完成する。
本実施形態によれば、アモルファスシリコンチャネル層が酸素含有層を介してＣｕ系薄膜（例えば純ＣｕやＣｕ−０．５原子％Ｍｎ合金、Ｃｕ−０．３４原子％Ｎｉ合金、Ｃｕ−１．３原子％Ｚｎ合金、Ｃｕ−１．０原子％Ｍｇ合金薄膜）と接続されたＴＦＴ基板が得られる。
上記では、透明画素電極５として、ＩＴＯ膜を用いたが、ＩＺＯ膜を用いてもよい。また、活性半導体層としてアモルファスシリコンの代わりに多結晶シリコンを用いてもよい。
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶ディスプレイを作成する。
まず、上記のようにして作成したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
一方、対向基板２は、ガラス基板上に、例えばＣｒをマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面と夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
このようにして得られる空セルを真空中に起き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０を貼り付けて液晶パネルを完成させる。
次に、図１に示したように、液晶ディスプレイを駆動するドライバ回路１３を液晶パネルに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶ディスプレイを保持し、液晶ディスプレイを完成させる。
本発明の表示デバイスは、前述したソース−ドレイン電極を備えているため、格段に優れた性能と信頼性を実現することが可能である。なお、本発明の表示デバイスは、上記のソース−ドレイン電極を備えていれば良く、その他の表示デバイスの構成は特に限定されず、表示デバイスの分野において公知のあらゆる構成を採用することができる。
（実施例１〜２、比較例１）
以下の実施例１〜２では、酸素含有層を有するＣｕ合金薄膜のソース−ドレイン電極を用いれば、バリアメタル層を省略しても、半導体層へのＣｕの拡散が抑制され、良好なＴＦＴ特性が得られることを調べる目的で、種々の実験を行った。実施例１および実施例２では、前述した実施形態１と同様のプラズマ酸化法を用いて酸素含有層を形成した。具体的な実験条件および評価方法は以下の通りである。
（ソース−ドレイン電極）
実施例１では、ソース−ドレイン電極用の配線材料として、前述した実施形態１に記載のＣｕ−０．５原子％Ｍｎを用いた。
実施例２では、前述した実施形態１において、Ｃｕ−０．５原子％Ｍｎの代わりに純Ｃｕを用いた。
比較例１では純Ｃｕを用いたが、酸素プラズマ処理は行わなかった。
その結果、実施例１および実施例２では、いずれも、酸素を含む酸素含有層が約２．７ｎｍ形成されており、且つ、当該酸素含有層をＲＢＳ分析した結果、酸素原子とＳｉ原子との比（Ｐ値）は０．３を超えることが確認された。
これに対し、比較例１では、酸素含有層の形成は見られなかった。
（実験に供したＴＦＴ）
ここでは、ＴＦＴ特性を簡易的に調べるため、実施形態１の図４（ｇ）に示すＴＦＴに対し、種々の熱処理（１５０℃で３０分間、２００℃で３０分間、２５０℃で３０分間、３００℃で３０分間）を行ったものを実験に供した。この熱処理条件は、ＴＦＴ基板の製造工程で、熱履歴が最も高温となるＳｉ窒化膜（保護膜）の成膜工程の熱履歴を想定して設定されたものである。本実施例に供したＴＦＴは、現実のＴＦＴ基板のように種々の成膜工程が施されて完成されたものではないが、上記のアニールを行ったＴＦＴは、実際のＴＦＴ基板のＴＦＴ特性をほぼ反映していると考えられる。
（ＳｉとＣｕとの相互拡散の評価）
実施例１、実施例２、比較例１のそれぞれについて、実施形態１の図４（ｇ）に示すＴＦＴを作製し、アモルファスシリコンチャネル層との界面を観察し、アモルファスシリコン中のＳｉとＣｕとの相互拡散の有無を調べた。
詳細には、ＴＦＴ作製直後の各試料、及びＴＦＴに対して酸素雰囲気中にて３５０℃で３０分間熱処理した各試料のそれぞれについてＧＤ−ＯＥＳ法による分析を行い、深さ方向の元素濃度を調査した。ＧＤ−ＯＥＳ分析は、成膜完了後の試料の膜表面（上層）から、高周波スパッタによって膜を削りながら膜を分析する手法である。ＧＤ−ＯＥＳの分析条件は以下の通りである。
ガス圧力３００Ｐａ、電力２０Ｗ、周波数５００Ｈｚ、
デューティー比０．１２５
（ＳｉとＣｕとの相互拡散の評価結果）
成膜後の各試料におけるＧＤ−ＯＥＳ分析の結果を図５と図６に示す。詳細には、図５に比較例１（純Ｃｕのみ）の結果を、図６に実施例１の結果を、それぞれ示す。
まず、図５（比較例）を参照する。
図５（ａ）は、ＴＦＴ作製直後の試料の結果を、図５（ｂ）は３５０℃で３０分間熱処理した試料の結果を示している。横軸はスパッタリング時間（秒）であり、表面から深さ方向の距離を間接的に意味しており、縦軸はＣｕ原子、Ｏ原子、Ｓｉ原子、Ｎ原子の相対強度である。
図５（ａ）と図５（ｂ）とを対比すると明らかなように、酸素含有層を有していない比較例１では、熱処理により、試料中のＣｕ原子がアモルファスシリコン（ａ−Ｓｉ）側に拡散することが分かる。
次に、図６（本発明例）を参照する。
図６（ａ）と図６（ｂ）とを対比すると明らかなように、酸素含有層を含有する実施例１（Ｃｕ−０．５原子％Ｍｎ合金）では、熱処理を行っても、試料中のＣｕ原子はアモルファスシリコン（ａ−Ｓｉ）側に拡散しておらず、ａ−Ｓｉ内部へのＣｕ原子の拡散が抑制されていることが分かる。
上記と同様の傾向は、酸素含有層を含有する実施例２（純Ｃｕ）を用いた場合にもみられた（図には示さず）。
上記は、Ｃｕ−Ｍｎ合金を用いたときの結果であるが、Ｍｎ以外のＣｕ−Ｘ合金（Ｘ＝Ｎｉ，Ｚｎ，Ｍｇ，Ｐｔ，Ｐｄ，Ｉｒ，Ｇｅ，Ｎｂ，Ｃｒ，および希土類元素の少なくとも一種）を用いたときも、図６と同様の結果が得られることを、実験により確認している。
（実施例３）
本実施例では、前述した実施例２（純Ｃｕを使用）において、プラズマ酸化法を、表１に示す種々の条件（条件１〜条件７）下で行なって酸素含有層を形成したこと以外は、実施例１と同様にしてＴＦＴを作製し、このＴＦＴに対し、実施例１と同様にして種々の熱処理を行なった。比較のため、熱処理を行なわなかったものも用意した。いずれの条件下でも、キャリアガスとして酸素を用いた。
表１に示すプラズマ酸化処理条件１〜７のうち、条件１、２、４、５、７は本発明で規定する範囲に設定された例であり、特に、条件２は圧力がより高く、条件５はパワーがより高く、いずれも本発明で規定する好ましい範囲に設定された例である。これに対し、条件３は圧力が３８Ｐａと低く、条件６は時間が６００秒と長く、いずれも、本発明で規定する範囲を外れる例である。
次に、上記のＴＦＴを用い、ＴＦＴのドレイン電流−ゲート電圧のスイッチング特性を調べた。スイッチング特性を調べることにより、ＳｉとＣｕの相互拡散を間接的に評価することができる。ここでは、ＴＦＴのスイッチングのオフ時に流れるリーク電流（ゲート電圧に負電圧を印加したときのドレイン電流値、オフ電流）と、ＴＦＴのスイッチングのオン時に流れるオン電流とを、以下のようにして測定した。
ゲート長（Ｌ）３００μｍ、ゲート幅（Ｗ）２０μｍのＴＦＴを用い、ドレイン電流およびゲート電圧を測定した。測定時のドレイン電圧は１０Ｖとした。オフ電流はゲート電圧（−３Ｖ）を印加したときのドレイン電流と定義し、オン電流はゲート電圧が２０Ｖとなるときのドレイン電流と定義した。
このようにして測定される各ＴＦＴ特性は、従来例のＴＦＴ特性を基準値として以下のように評価した。従来例として、純Ｃｕの薄膜と純Ｍｏのバリアメタル層とからなるソース−ドレイン電極を用いて上記と同様にしてＴＦＴを作製し、ＴＦＴ特性を測定した。従来例のオン電流は約１×１０-6Ａ（μＡオーダー）であり、従来例のオフ電流は１×１０-11Ａ以下（ｐＡオーダー）であった。この値を基準値とし、オフ電流が上記基準値の１桁の増加の範囲内（１×１０−１1Ａ以下）に含まれるものを良好（○）、上記範囲を超えるものを不良（×）とした。また、オン電流が熱処理条件により上記基準値(１×１０−６Ａ)以上となるものを良好（○）、上記範囲よりもオン電流が小さくなるものを不良（×）とした。更に、総合評価として、オン電流、オフ電流とも良好なものを（○）、どちらか一方が良好で他方が不良なものを（△）、いずれも不良なものを（×）とした。本実施例では、総合評価が○または△のものを合格としている。
これらの結果を表２にまとめて示す。
更に、表１に示す条件２、条件３、および条件４の方法でＴＦＴを作製したときにおける、酸素含有層のＰ値および厚さを測定した。これらは、神戸製鋼所製高分解能ＲＢＳ分析装置「ＨＲＢＳ５００」を用いて測定した（表２には示さず）。なお、酸素含有層の厚さは、Ｐ値が０．３以上を満足する層の厚さである。
表２より、以下のように考察することができる。
まず、表２のＮｏ．６〜１０（条件２）およびＮｏ．１６〜２０（条件５）は、本発明の好ましい条件２および条件５でプラズマ酸化を行った例であり、熱処理を行なった場合でも、従来例とほぼ同程度の良好なＴＦＴ特性が得られた。なお、条件２でプラズマ酸化を行ったときのＰ値は２．０、酸素含有層の厚さは２．７ｎｍであり、所望の拡散抑制効果を有する酸素含有層が得られている。
これに対し、条件１、４、７は、それぞれ、パワーが若干低め、プラズマ照射時間が若干長め、加熱温度が若干高めに設定されているため、前述した条件２、５に比較すると、以下に示すように、ＴＦＴ特性が若干劣っている。
詳細には、表２のＮｏ．１〜５（条件１）は、パワーが若干低めの条件１でプラズマ酸化を行ったため、酸化反応の進行が遅かったことが影響し、ＴＦＴ特性（オフ電流）は、条件２および５を用いた場合に比べて、やや劣っている。
表２のＮｏ．１１〜１５（条件４）は、プラズマ照射時間が若干長めの条件４でプラズマ酸化を行なった例であり、Ｐ値は２．０であったが、酸素含有層の厚さは５．０ｎｍと、条件２でプラズマ酸化を行なった場合に比べてやや厚くなった。そのため、拡散抑制効果は見られるが、酸素含有層が厚くなりすぎたため、界面の電気的な抵抗が大きく、オン電流が若干低下した。
表２のＮｏ．２６〜３０（条件７）は、加熱温度が若干高めの条件７でプラズマ酸化を行なった例であり、ＴＦＴ特性（オン電流）が条件２、５に比較するとやや劣っている。
これに対し、圧力が本発明の好ましい範囲を下回る条件３でプラズマ酸化を行った場合、圧力が低すぎて十分な酸化反応が進まず、パターンニング中に剥離が生じたため、ＴＦＴ特性を測定できなかった。なお、パターンニング前に測定したＰ値は０．２５であり、本発明の好ましい範囲を満たさなかった。
表２のＮｏ．２１〜２５（条件６）は、プラズマ照射時間が６００秒と長すぎる条件でプラズマ酸化を行なったため、ＴＦＴ特性が劣っている。
これらの結果より、本発明の好ましい範囲を満足するプラズマ酸化条件下で作製したソース−ドレイン電極を用いれば、バリアメタル層を省略しても、アモルファスシリコンチャネル層とＣｕ系薄膜との界面におけるＳｉとＣｕとの相互拡散を有効に防止できる結果、良好なＴＦＴ特性を実現できることが確認された。
（実施例４）
本実施例では、前述した実施例２において、純Ｃｕの代わりに、表３に記載のＣｕ−Ｘ合金（Ｘ＝Ｎｉ、Ｚｎ、Ｍｎ、Ｍｇ）を使用したソース−ドレイン電極を用いたこと、および以下に示す条件で酸素プラズマ処理を行なったこと以外は、実施例１と同様にしてＴＦＴを作製し、このＴＦＴに対し、実施例１と同様にして種々の熱処理を行なった。比較のため、熱処理を行なわなかったものも用意した。更に、参考のため、純Ｃｕを使用したソース−ドレイン電極についても、上記と同様の実験を行なった。
プラズマ条件
温度：３２０℃、圧力：１３３Ｐａ、投入電力：１００Ｗ、照射時間：６０秒、
キャリアガス：酸素
次に、上記のＴＦＴを用い、実施例３と同様にして、ＴＦＴのドレイン電流−ゲート電圧のスイッチング特性を調べ、ＴＦＴ特性を評価した。
これらの結果を表３にまとめて示す。
表３より、Ｃｕ系合金として、Ｃｕ−Ｚｎ合金、Ｃｕ−Ｍｎ合金、Ｃｕ−Ｍｇ合金を用いても、純Ｃｕ合金およびＣｕ−Ｎｉ合金と用いたときと同様、優れたＴＦＴ特性が得られることが確認された。
図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。 図２は、従来の代表的なアモルファスシリコンＴＦＴ基板の構成を示す概略断面説明図である。 図３は、本発明の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。 図４は、図３に示すＴＦＴ基板の製造工程の一部を示す工程図である。 図５は、比較例１について、ＧＤ−ＯＥＳ分析を行った結果を示す図である。 図６は、実施例１について、ＧＤ−ＯＥＳ分析を行った結果を示す図である。 図７は、本発明に用いられるソース−ドレイン電極の構成を模式的に示す概略図である。
符号の説明
１ ＴＦＴ基板
１ａ、１ｂ ガラス基板
２ 対向基板
３ 液晶層
４ 薄膜トランジスタ（ＴＦＴ）
５ 透明画素電極
６ 配線部
７ 共通電極
８ カラーフィルタ
９ 遮光膜
１０ａ、１０ｂ 偏光板
１１ 配向膜
１２ ＴＡＢテープ
１３ ドライバ回路
１４ 制御回路
１５ スペーサー
１６ シール材
１７ 保護膜
１８ 拡散板
１９ プリズムシート
２０ 導光板
２１ 反射板
２２ バックライト
２３ 保持フレーム
２４ プリント基板
２５ 走査線
２６ ゲート電極
２７ ゲート絶縁膜（Ｓｉ窒化膜）
２８ ソース電極
２９ ドレイン電極
２８ａ、２９ａ 酸素含有層
２８ｂ、２９ｂ Ｃｕ系薄膜
３０ 層間絶縁Ｓｉ窒化膜（保護膜）
３１ フォトレジスト
３２ コンタクトホール
３３ アモルファスシリコンチャネル層（活性半導体層）
３４ 信号線（ソース−ドレイン配線）
５１、５２、５３ バリアメタル層
５５ アンドープト水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）
５６ ｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）
６０ 酸素含有層
６１ Ｃｕ合金薄膜
６２ レジスト
６３ Ｃｕ合金薄膜
１００ 液晶ディスプレイ

Claims (5)

  1. 薄膜トランジスタの半導体層と、ソース−ドレイン電極とを有する薄膜トランジスタ基板において、
    前記ソース−ドレイン電極は、酸素を含有する酸素含有層と、純ＣｕまたはＣｕ合金の薄膜とからなり、
    前記酸素含有層を構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のＳｉと結合しており、
    前記純ＣｕまたはＣｕ合金の薄膜は、前記酸素含有層を介して前記薄膜トランジスタの前記半導体層と接続していることを特徴とする薄膜トランジスタ基板。
  2. 前記酸素含有層を構成する酸素原子数（［Ｏ］）とＳｉ原子数（［Ｓｉ］）との比（［Ｏ］／［Ｓｉ］）の最大値は、０．３以上２．０以下の範囲内である請求項１に記載の薄膜トランジスタ基板。
  3. 前記酸素含有層の厚さは、０．１７ｎｍ以上３ｎｍ以下の範囲内である請求項２に記載の薄膜トランジスタ基板。
  4. 前記薄膜トランジスタの前記半導体層は、アモルファスシリコンまたは多結晶シリコンからなる請求項１〜３のいずれかに記載の薄膜トランジスタ基板。
  5. 請求項４に記載の薄膜トランジスタ基板を備えた表示デバイス。
JP2007163093A 2007-06-20 2007-06-20 薄膜トランジスタ基板、および表示デバイス Pending JP2009004518A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007163093A JP2009004518A (ja) 2007-06-20 2007-06-20 薄膜トランジスタ基板、および表示デバイス
US12/126,527 US7943933B2 (en) 2007-06-20 2008-05-23 Thin film transistor substrate and display device with oxygen-containing layer
CN2008101085637A CN101330102B (zh) 2007-06-20 2008-05-27 薄膜晶体管基板和显示器件
TW097121547A TWI425640B (zh) 2007-06-20 2008-06-10 薄膜電晶體基板，及顯示元件
KR1020080057675A KR100966205B1 (ko) 2007-06-20 2008-06-19 박막 트랜지스터 기판 및 표시 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007163093A JP2009004518A (ja) 2007-06-20 2007-06-20 薄膜トランジスタ基板、および表示デバイス

Publications (1)

Publication Number Publication Date
JP2009004518A true JP2009004518A (ja) 2009-01-08

Family

ID=40135529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007163093A Pending JP2009004518A (ja) 2007-06-20 2007-06-20 薄膜トランジスタ基板、および表示デバイス

Country Status (5)

Country Link
US (1) US7943933B2 (ja)
JP (1) JP2009004518A (ja)
KR (1) KR100966205B1 (ja)
CN (1) CN101330102B (ja)
TW (1) TWI425640B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038284A (ja) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp 薄膜トランジスター
JP2009043798A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
WO2010092725A1 (ja) * 2009-02-10 2010-08-19 シャープ株式会社 接続端子及び該接続端子を備えた表示装置
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2010230965A (ja) * 2009-03-27 2010-10-14 Hitachi Displays Ltd 表示装置及び表示装置製造方法
JP2010251583A (ja) * 2009-04-17 2010-11-04 Hitachi Cable Ltd 配線構造の製造方法、及び配線構造
JP2011061102A (ja) * 2009-09-14 2011-03-24 Hitachi Displays Ltd 表示装置
JP2011171581A (ja) * 2010-02-19 2011-09-01 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2011181607A (ja) * 2010-02-26 2011-09-15 Hitachi Displays Ltd 表示装置および表示装置の製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012033849A (ja) * 2010-07-07 2012-02-16 Hitachi Cable Ltd シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材
JP2012049535A (ja) * 2010-08-25 2012-03-08 Plansee Se 多重膜のエッチング液組成物及びそのエッチング方法
JP2012060015A (ja) * 2010-09-10 2012-03-22 Hitachi Cable Ltd 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造
JP2012149294A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd スパッタリングターゲット、半導体装置および半導体装置の製造方法
JP2013118367A (ja) * 2011-11-02 2013-06-13 Hitachi Cable Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材
JP2015065471A (ja) * 2009-10-09 2015-04-09 株式会社半導体エネルギー研究所 半導体装置
JPWO2015159328A1 (ja) * 2014-04-15 2017-04-13 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
JP2017175153A (ja) * 2010-02-26 2017-09-28 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
WO2008047726A1 (fr) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Substrat de transistor en film mince et dispositif d'affichage
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
WO2009104769A1 (ja) * 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) * 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR20100090628A (ko) * 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
CN102473732B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
US8957418B2 (en) * 2010-12-08 2015-02-17 Sharp Kabushiki Kaisha Semiconductor device and display apparatus
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN102664193A (zh) 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
JP6422754B2 (ja) * 2014-12-03 2018-11-14 東京応化工業株式会社 エッチングマスクを形成するためのガラス基板の前処理方法
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN110061011B (zh) * 2019-03-25 2022-04-05 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308384A (ja) 1987-06-10 1988-12-15 Fujitsu Ltd 薄膜トランジスタ
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
KR100495804B1 (ko) 1997-12-23 2005-09-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
US6075257A (en) * 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2002353222A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
US6866949B2 (en) * 2002-03-08 2005-03-15 Dai Nippon Printing Co., Ltd. Substrate film, gas barrier film, and display using the same
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4906039B2 (ja) 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
TWI261929B (en) * 2005-06-13 2006-09-11 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7507648B2 (en) 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2007079537A (ja) * 2005-08-18 2007-03-29 Fuji Xerox Co Ltd 発光素子、表示装置及び発光方法
KR101174780B1 (ko) 2005-09-14 2012-08-20 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
US8451394B2 (en) 2007-05-09 2013-05-28 Altiam Services Ltd. Llc Liquid crystal display device and manufacturing method therefor
JP2009038284A (ja) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp 薄膜トランジスター
JP2009043798A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP2009043797A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
WO2010092725A1 (ja) * 2009-02-10 2010-08-19 シャープ株式会社 接続端子及び該接続端子を備えた表示装置
JP5154665B2 (ja) * 2009-02-10 2013-02-27 シャープ株式会社 接続端子及び該接続端子を備えた表示装置
JP2010230965A (ja) * 2009-03-27 2010-10-14 Hitachi Displays Ltd 表示装置及び表示装置製造方法
JP2010251583A (ja) * 2009-04-17 2010-11-04 Hitachi Cable Ltd 配線構造の製造方法、及び配線構造
US8227347B2 (en) 2009-04-17 2012-07-24 Hitachi Cable, Ltd. Interconnecting structure production method, and interconnecting structure
JP2011061102A (ja) * 2009-09-14 2011-03-24 Hitachi Displays Ltd 表示装置
JP2015065471A (ja) * 2009-10-09 2015-04-09 株式会社半導体エネルギー研究所 半導体装置
TWI469357B (zh) * 2010-02-19 2015-01-11 Kobe Steel Ltd Thin film transistor substrate and display device
JP2011171581A (ja) * 2010-02-19 2011-09-01 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2011181607A (ja) * 2010-02-26 2011-09-15 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US12033867B2 (en) 2010-02-26 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10304696B2 (en) 2010-02-26 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017175153A (ja) * 2010-02-26 2017-09-28 株式会社半導体エネルギー研究所 半導体装置
US8410581B2 (en) 2010-07-07 2013-04-02 Hitachi Cable Ltd Silicon device structure, and sputtering target used for forming the same
JP2012033849A (ja) * 2010-07-07 2012-02-16 Hitachi Cable Ltd シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材
US9305470B2 (en) 2010-07-21 2016-04-05 Kobe Steel, Ltd. Cu alloy film for display device and display device
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012049535A (ja) * 2010-08-25 2012-03-08 Plansee Se 多重膜のエッチング液組成物及びそのエッチング方法
JP2012060015A (ja) * 2010-09-10 2012-03-22 Hitachi Cable Ltd 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造
JP2012149294A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd スパッタリングターゲット、半導体装置および半導体装置の製造方法
JP2013118367A (ja) * 2011-11-02 2013-06-13 Hitachi Cable Ltd 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた表示装置、スパッタリングターゲット材
JPWO2015159328A1 (ja) * 2014-04-15 2017-04-13 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9824942B2 (en) 2014-04-15 2017-11-21 Joled Inc. Method of manufacturing thin-film transistor substrate including a copper alloy film

Also Published As

Publication number Publication date
US7943933B2 (en) 2011-05-17
KR100966205B1 (ko) 2010-06-25
KR20080112132A (ko) 2008-12-24
CN101330102A (zh) 2008-12-24
TWI425640B (zh) 2014-02-01
US20080315203A1 (en) 2008-12-25
CN101330102B (zh) 2012-07-25
TW200910605A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
KR100966205B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
KR101043508B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4541787B2 (ja) 表示デバイス
JP4170367B2 (ja) 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
US7411298B2 (en) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2008098611A (ja) 表示装置
JP4746021B2 (ja) 薄膜トランジスタ基板の製造方法、および表示デバイス
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP5580619B2 (ja) 薄膜トランジスタ基板および表示デバイス
WO2012153364A1 (ja) 表示用薄膜半導体装置及び表示用薄膜半導体装置の製造方法
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2006332606A (ja) 薄膜トランジスタの作製方法、その薄膜トランジスタを用いた表示装置及びその表示装置が組み込まれた電子機器
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
WO2011145286A1 (ja) 表示用薄膜半導体装置の製造方法
KR100851131B1 (ko) 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스
WO2011125802A1 (ja) 配線構造、表示装置、および半導体装置
JP2008010801A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2009016862A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP5096522B2 (ja) 表示デバイス
JP5687133B2 (ja) 半導体装置及び表示装置
CN101960607B (zh) 半导体装置、其制造方法以及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106