JPS63308384A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS63308384A JPS63308384A JP62145489A JP14548987A JPS63308384A JP S63308384 A JPS63308384 A JP S63308384A JP 62145489 A JP62145489 A JP 62145489A JP 14548987 A JP14548987 A JP 14548987A JP S63308384 A JPS63308384 A JP S63308384A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- metallic
- thin film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、絶縁ゲート型薄膜トランジスタのドレイン電
極及びソース電極を、金属層、絶縁物薄層、コンタクト
層の積層構造としたことにより、金属材料のコンタクト
層への拡散を阻止し、オフ電流がアニールによって変化
することを防止したものである。
極及びソース電極を、金属層、絶縁物薄層、コンタクト
層の積層構造としたことにより、金属材料のコンタクト
層への拡散を阻止し、オフ電流がアニールによって変化
することを防止したものである。
本発明は液晶駆動用薄膜トランジスタ（ＴＰＴ）に関す
る。
る。
ＴＰＴ駆動液晶ディスプレイは大容量、高品質の表示が
実現できることから、ポータプルＴＶ。
実現できることから、ポータプルＴＶ。
ＯＡ端末機用など各方面において実用に供されるように
なっている。
なっている。
ＴＰＴはゲート電圧による５〜７桁のコンダクタンスの
変化を利用し、液晶のスイッチングを行うが、オフ状態
で十分な高抵抗が得られることが必要である。しかしな
がらオフ電流を再現性よく制御することは困難であり、
特に製造工程において熱処理が加えられると、ソース・
ドレイン電極材料の金属が拡散し、その影響でオフ電流
が増大する。
変化を利用し、液晶のスイッチングを行うが、オフ状態
で十分な高抵抗が得られることが必要である。しかしな
がらオフ電流を再現性よく制御することは困難であり、
特に製造工程において熱処理が加えられると、ソース・
ドレイン電極材料の金属が拡散し、その影響でオフ電流
が増大する。
第３図は従来のＴＰＴのアニールによるオフ電流の変化
、即ち、ゲート電圧Ｖ６に対するドレイン電流■。特性
のアニール温度依存性を示す図である。同図に見られる
ように、アニール温度が高いほどオフ電流の増加も大き
くなる。
、即ち、ゲート電圧Ｖ６に対するドレイン電流■。特性
のアニール温度依存性を示す図である。同図に見られる
ように、アニール温度が高いほどオフ電流の増加も大き
くなる。
第４図は従来のＴＰＴの構造を示す要部断面図である。
従来のＴＰＴは、絶縁性基板１上にＴｉ（チタン）等か
らなるゲート電極６を形成し、これを被覆するゲート絶
縁膜として５ｉＮ（窒化シリコン）Ｎ２を形成し、その
上に半導体層としてａ−３ｉ１３．コンタクト層として
のｎ”Ｓｉ層４、ドレイン及びソース電極材料のＡｆの
ような金属層５を積層する。
らなるゲート電極６を形成し、これを被覆するゲート絶
縁膜として５ｉＮ（窒化シリコン）Ｎ２を形成し、その
上に半導体層としてａ−３ｉ１３．コンタクト層として
のｎ”Ｓｉ層４、ドレイン及びソース電極材料のＡｆの
ような金属層５を積層する。
Ｌ記構造でオーミックコンタクト部はａ−３ｉ（アモル
ファスシリコン）層３．ｎ’ ＳｉＮ４゜金属層５の積
層構造を有するため、熱処理により金属層５の材料がｎ
”ｓｉ層４に拡散し、ａ−３ｉ層３とｎ”Ｓｉ層４との
界面に達すると、正孔に対する電流バスができてＴＰＴ
のオフ電流が増大する。金属の拡散する量はアニール温
度とともに増大し、アニール温度の増大とともに正孔電
流が増すため、前記第３図に示した如くアニール温度が
高くなるほどオフ電流が増大していく。
ファスシリコン）層３．ｎ’ ＳｉＮ４゜金属層５の積
層構造を有するため、熱処理により金属層５の材料がｎ
”ｓｉ層４に拡散し、ａ−３ｉ層３とｎ”Ｓｉ層４との
界面に達すると、正孔に対する電流バスができてＴＰＴ
のオフ電流が増大する。金属の拡散する量はアニール温
度とともに増大し、アニール温度の増大とともに正孔電
流が増すため、前記第３図に示した如くアニール温度が
高くなるほどオフ電流が増大していく。
ＴＰＴの製造工程においては３００°Ｃ程度の熱処理は
工程上不可欠であるため、凡そ３００°Ｃ程度のアニー
ルによってオフ電流が増大しないＴＰＴ構造成いはＴＰ
Ｔの製造方法の出現が強く要望されている。
工程上不可欠であるため、凡そ３００°Ｃ程度のアニー
ルによってオフ電流が増大しないＴＰＴ構造成いはＴＰ
Ｔの製造方法の出現が強く要望されている。
そこで本発明においては、３００°Ｃ程度の熱処理によ
るオフ電流の増大を防止できるようにすることを目的と
する。
るオフ電流の増大を防止できるようにすることを目的と
する。
〔問題点を解決するための手段］
本発明においては、上述の金属の拡散によるオフ電流の
増大を抑制するため、オーミック電極のｎ”Ｓｉ層と金
属層との間に、非常に薄い絶縁膜Ｎ（膜厚１〜５ｎｍ）
を設け、これによって金属のｎゝＳｉＮへの拡散を阻止
する。このような金属の拡散阻止層としては、ＳｉＮ、
ＰＳＧ等の拡散阻止能力が貰い絶縁層を用いる。
増大を抑制するため、オーミック電極のｎ”Ｓｉ層と金
属層との間に、非常に薄い絶縁膜Ｎ（膜厚１〜５ｎｍ）
を設け、これによって金属のｎゝＳｉＮへの拡散を阻止
する。このような金属の拡散阻止層としては、ＳｉＮ、
ＰＳＧ等の拡散阻止能力が貰い絶縁層を用いる。
絶縁膜の電流−電圧特性は一般に非線型性を示し、特に
膜厚が薄い場合、電流がトンネリングによって流れるた
め、低電圧（０，２Ｖ）で１μＡ程度の電流を得ること
は可能である。ＴＰＴがオフの時はチャネルは高抵抗で
あるため、ドレイン電圧ＶＤはほぼチャネルにかかるが
、ＴＰＴがオンの時はチャネルは低抵抗になって、ｖｏ
はほぼソース・ドレイン電極の絶縁膜にかかり、トンネ
リングによって上記薄い絶縁膜を貫通する電流が流れる
ため、ソース・ドレイン間の抵抗は小さくなり、オン状
態を保つことができる。
膜厚が薄い場合、電流がトンネリングによって流れるた
め、低電圧（０，２Ｖ）で１μＡ程度の電流を得ること
は可能である。ＴＰＴがオフの時はチャネルは高抵抗で
あるため、ドレイン電圧ＶＤはほぼチャネルにかかるが
、ＴＰＴがオンの時はチャネルは低抵抗になって、ｖｏ
はほぼソース・ドレイン電極の絶縁膜にかかり、トンネ
リングによって上記薄い絶縁膜を貫通する電流が流れる
ため、ソース・ドレイン間の抵抗は小さくなり、オン状
態を保つことができる。
ソース・ドレイン電極部の絶縁膜は厚いほど金属の拡散
阻止能力は高いが、絶縁膜の厚さが５ｎｍ以上であると
トンネル電流が流れにくくなる。
阻止能力は高いが、絶縁膜の厚さが５ｎｍ以上であると
トンネル電流が流れにくくなる。
従って絶縁膜の厚さはこれ以下にすることが必要である
。
。
第１図に本発明の実施例であるＴＰＴの断面図を示す。
ガラス基板のような絶縁性基板１上にまず種子ビーム蒸
着法でＴｉ（チタン）を約７０ｎｍの厚さに形成した後
、フォトリソグラフィ工程でパターニングを行なってゲ
ート電極６を形成する。
着法でＴｉ（チタン）を約７０ｎｍの厚さに形成した後
、フォトリソグラフィ工程でパターニングを行なってゲ
ート電極６を形成する。
次いでＰ−ＣＶＤ （プラズマ化学気相成長）法で５ｉ
Ｎ（窒化シリコン）層２を厚さ約２００ ｎ ｍ 。
Ｎ（窒化シリコン）層２を厚さ約２００ ｎ ｍ 。
ａ−３ｉ（非晶質シリコン）層３を約１１００ｎ。
ｎ″Ｓｔｂ
コン）層７を約３ｎｍの厚さに同一真空中で積層する。
各膜の形成する際の圧力、電力の条件、及び反応ガスと
その流量は、ＳｉＮ層２が０．２Ｔｏｒｒ。
その流量は、ＳｉＮ層２が０．２Ｔｏｒｒ。
２００ Ｗ、 Ｓ ｉ Ｈ４／ Ｎ Ｈ３がそれぞれ５
０Ｓｃｃｍ 。
０Ｓｃｃｍ 。
ａ−３ｉ層３は０．７ Ｔｏｒｒ、５０Ｗ、 Ｓ ｉＨ
４が２５０Ｓｃｃｍ、 ｎ” Ｓ ｉ層４はＩ Ｔｏｒ
ｒ、 ５０Ｗ、 Ｓ ｉ Ｈ４／ＰＨ，がそれぞれ１５
０／１５０ Ｓｃｃｍ、 Ｓ ｉ Ｏｚ層７は０．１５
Ｔｏｒｒ、 ５０Ｗ、 Ｓ ｉ Ｈａ ／Ｎ２０がそ
れぞれ１５ Ｓｃｃｍ／ ７５ Ｓｃｃｍである。
４が２５０Ｓｃｃｍ、 ｎ” Ｓ ｉ層４はＩ Ｔｏｒ
ｒ、 ５０Ｗ、 Ｓ ｉ Ｈ４／ＰＨ，がそれぞれ１５
０／１５０ Ｓｃｃｍ、 Ｓ ｉ Ｏｚ層７は０．１５
Ｔｏｒｒ、 ５０Ｗ、 Ｓ ｉ Ｈａ ／Ｎ２０がそ
れぞれ１５ Ｓｃｃｍ／ ７５ Ｓｃｃｍである。
続いて電子ビーム蒸着法で、１Ｍ（アルミニウム）等を
蒸着して金属層５を形成した後、フォトリソグラフィ工
程でパターニングを行い、金属層５゜Ｓ ｉｏｚ Ｎ７
．ｎ” Ｓ １層４をエツチングして、１０８ｍのチャ
ネル８を形成する。
蒸着して金属層５を形成した後、フォトリソグラフィ工
程でパターニングを行い、金属層５゜Ｓ ｉｏｚ Ｎ７
．ｎ” Ｓ １層４をエツチングして、１０８ｍのチャ
ネル８を形成する。
このようにして形成したＴＰＴのオフ電流とアニール温
度との関係を第２図に示す。同図の白丸はＬ記−実施例
で得られたＴＰＴのオフ電流を示し、黒丸は従来のＴＰ
Ｔのオフ電流の変化を示すもので、本発明と比較のため
に掲げた。同図より明らかな如く、本実施例のＴＦＴは
アニール温度によってオフ電流が変化せずに一定であり
、プロセスで不可欠な３００°Ｃの熱処理後では従来型
と比較して３桁はどオフ電流を低減でき、ＴＰＴの特性
が大きく向上する。
度との関係を第２図に示す。同図の白丸はＬ記−実施例
で得られたＴＰＴのオフ電流を示し、黒丸は従来のＴＰ
Ｔのオフ電流の変化を示すもので、本発明と比較のため
に掲げた。同図より明らかな如く、本実施例のＴＦＴは
アニール温度によってオフ電流が変化せずに一定であり
、プロセスで不可欠な３００°Ｃの熱処理後では従来型
と比較して３桁はどオフ電流を低減でき、ＴＰＴの特性
が大きく向上する。
なお上記一実施例では金属の拡散阻止のための絶縁物薄
層７としてＳｉ２０層を用いた例を説明したが、これに
変えてＳｉＮ層を用いてもよい。
層７としてＳｉ２０層を用いた例を説明したが、これに
変えてＳｉＮ層を用いてもよい。
また、絶縁物薄層７の厚さはトンネル効果が生じる厚さ
であることが必要で、公知の如くきわめて薄いものでな
ければならない。本発明を実施するためには、これの厚
さは凡そ５ｎｍ以下であることが必要である。一方余り
薄くすると均一に成膜できず、実用上約１ｎｍ以上のｊ
γさとすることが必要である。
であることが必要で、公知の如くきわめて薄いものでな
ければならない。本発明を実施するためには、これの厚
さは凡そ５ｎｍ以下であることが必要である。一方余り
薄くすると均一に成膜できず、実用上約１ｎｍ以上のｊ
γさとすることが必要である。
以上説明した如く本発明によれば、アニール温度に関係
なく安定したオフ電流が得られ、３００°Ｃのアニール
後では従来型と比較して約３桁オフ電流を低減でき、Ｔ
ＰＴの特性が向上する。
なく安定したオフ電流が得られ、３００°Ｃのアニール
後では従来型と比較して約３桁オフ電流を低減でき、Ｔ
ＰＴの特性が向上する。
第１図は本発明一実施例のＴＰＴの構造を示す要部断面
図、 第２図は上記一実施例のオフ電流のアニール温度依存性
を示す図、 第３図は従来のＴＰＴのアニールによるオフ電流の変化
を示す図、 第４図は従来のＴＰＴの構造説明図である。 図において、１は絶縁性基板、２はＳｉＮ層、３はａ−
３ｉｊｉｉ、４はｎ”ｓｉ層、５は金属層、６はゲート
電極、７は絶縁薄Ｎ（Ｓ ｉ Ｏｘ ）層を示す。 ｕＥＩＨ４＃：１４ＴＦＴ４ Ｎｔｆｆｉｍ第１図 イシ谷日月−尖オ酸イ列−才フｅ；む７二一ル号【刀Ｃ
泊り５十１第２図
図、 第２図は上記一実施例のオフ電流のアニール温度依存性
を示す図、 第３図は従来のＴＰＴのアニールによるオフ電流の変化
を示す図、 第４図は従来のＴＰＴの構造説明図である。 図において、１は絶縁性基板、２はＳｉＮ層、３はａ−
３ｉｊｉｉ、４はｎ”ｓｉ層、５は金属層、６はゲート
電極、７は絶縁薄Ｎ（Ｓ ｉ Ｏｘ ）層を示す。 ｕＥＩＨ４＃：１４ＴＦＴ４ Ｎｔｆｆｉｍ第１図 イシ谷日月−尖オ酸イ列−才フｅ；む７二一ル号【刀Ｃ
泊り５十１第２図
Claims (1)
- 【特許請求の範囲】 半導体層（３）表面にコンタクト層（４）と金属層（５
）とが積層されたドレイン電極及びソース電極を具備す
る絶縁ゲート型薄膜トランジスタにおいて、 前記コンタクト層（４）と金属層（５）との間に絶縁物
薄層（７）を介在させたことを特徴とする薄膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145489A JPS63308384A (ja) | 1987-06-10 | 1987-06-10 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145489A JPS63308384A (ja) | 1987-06-10 | 1987-06-10 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308384A true JPS63308384A (ja) | 1988-12-15 |
Family
ID=15386444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62145489A Pending JPS63308384A (ja) | 1987-06-10 | 1987-06-10 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308384A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992006490A1 (en) * | 1990-10-05 | 1992-04-16 | General Electric Company | Device self-alignment by propagation of a reference structure's topography |
| US5196912A (en) * | 1988-10-28 | 1993-03-23 | Casio Computer Co., Ltd. | Thin film transistor having memory function and method for using thin film transistor as memory element |
| US5202572A (en) * | 1988-09-21 | 1993-04-13 | Fuji Xerox Co., Ltd. | Thin film transistor |
| US5391902A (en) * | 1989-05-20 | 1995-02-21 | Fujitsu Limited | Semiconductor device and production method thereof |
| US6399428B2 (en) | 1997-10-21 | 2002-06-04 | Kabushiki Kaisha Advanced Display | Liquid crystal display and manufacturing process of thin film transistor used therein |
| JP2008010801A (ja) * | 2005-08-17 | 2008-01-17 | Kobe Steel Ltd | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス |
| WO2008047726A1 (fr) * | 2006-10-13 | 2008-04-24 | Kabushiki Kaisha Kobe Seiko Sho | Substrat de transistor en film mince et dispositif d'affichage |
| JP2008118124A (ja) * | 2006-10-13 | 2008-05-22 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| WO2009128542A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| CN101866879A (zh) * | 2009-04-17 | 2010-10-20 | 日立电线株式会社 | 配线结构的制造方法及配线结构 |
| US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160769A (ja) * | 1986-01-10 | 1987-07-16 | Hitachi Ltd | 薄膜トランジスタ素子 |
| JPS63185066A (ja) * | 1987-01-28 | 1988-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ− |
-
1987
- 1987-06-10 JP JP62145489A patent/JPS63308384A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62160769A (ja) * | 1986-01-10 | 1987-07-16 | Hitachi Ltd | 薄膜トランジスタ素子 |
| JPS63185066A (ja) * | 1987-01-28 | 1988-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ− |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202572A (en) * | 1988-09-21 | 1993-04-13 | Fuji Xerox Co., Ltd. | Thin film transistor |
| US5196912A (en) * | 1988-10-28 | 1993-03-23 | Casio Computer Co., Ltd. | Thin film transistor having memory function and method for using thin film transistor as memory element |
| US5391902A (en) * | 1989-05-20 | 1995-02-21 | Fujitsu Limited | Semiconductor device and production method thereof |
| US5468664A (en) * | 1989-05-20 | 1995-11-21 | Fujitsu Limited | Method of making semiconductor device with alignment marks |
| WO1992006490A1 (en) * | 1990-10-05 | 1992-04-16 | General Electric Company | Device self-alignment by propagation of a reference structure's topography |
| GB2253742A (en) * | 1990-10-05 | 1992-09-16 | Gen Electric | Device self-alignment by propagation of a reference structure's topography |
| US5340758A (en) * | 1990-10-05 | 1994-08-23 | General Electric Company | Device self-alignment by propagation of a reference structure's topography |
| US6399428B2 (en) | 1997-10-21 | 2002-06-04 | Kabushiki Kaisha Advanced Display | Liquid crystal display and manufacturing process of thin film transistor used therein |
| JP2008010801A (ja) * | 2005-08-17 | 2008-01-17 | Kobe Steel Ltd | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス |
| WO2008047726A1 (fr) * | 2006-10-13 | 2008-04-24 | Kabushiki Kaisha Kobe Seiko Sho | Substrat de transistor en film mince et dispositif d'affichage |
| JP2008118124A (ja) * | 2006-10-13 | 2008-05-22 | Kobe Steel Ltd | 薄膜トランジスタ基板、および表示デバイス |
| KR101043508B1 (ko) | 2006-10-13 | 2011-06-23 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
| US8853695B2 (en) | 2006-10-13 | 2014-10-07 | Kobe Steel, Ltd. | Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer |
| US7943933B2 (en) | 2007-06-20 | 2011-05-17 | Kobe Steel, Ltd. | Thin film transistor substrate and display device with oxygen-containing layer |
| TWI425640B (zh) * | 2007-06-20 | 2014-02-01 | 神戶製鋼所股份有限公司 | 薄膜電晶體基板，及顯示元件 |
| WO2009128542A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| JP2009278057A (ja) * | 2008-04-18 | 2009-11-26 | Kobe Steel Ltd | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
| US8299614B2 (en) | 2008-04-18 | 2012-10-30 | Kobe Steel, Ltd. | Interconnection structure, a thin film transistor substrate, and a manufacturing method thereof, as well as a display device |
| CN101866879A (zh) * | 2009-04-17 | 2010-10-20 | 日立电线株式会社 | 配线结构的制造方法及配线结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183135B2 (en) | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film | |
| JP2008124392A (ja) | 半導体装置、その製造方法及び表示装置 | |
| US20140184990A1 (en) | Liquid crystal display device and manufacturing method for same | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| US6166400A (en) | Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers | |
| JP2010135502A (ja) | 半導体素子およびその製造方法 | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JP2851741B2 (ja) | 半導体装置 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61131481A (ja) | 薄膜トランジスタ | |
| JPS61278164A (ja) | 双方向型薄膜半導体装置 | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0454992B2 (ja) | ||
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0221663A (ja) | 薄膜トランジスタの製造方法 | |
| JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
| JPH08255917A (ja) | 薄膜トランジスタのアクティブ層およびその製造方法 | |
| JPH0376590B2 (ja) | ||
| JPS6367780A (ja) | 薄膜トランジスタおよびその製造法 |