JP2009059122A5 - - Google Patents

Claims (16)

1. イニシエータを有する第1の半導体集積回路と、ターゲットを有する第２の半導体集積回路と、前記イニシエータと前記ターゲットとを接続するインタフェース信号線とを有し、前記イニシエータがリクエストパケットを前記ターゲットに送信し、前記ターゲットがレスポンスパケットを前記イニシエータに送信することにより、パケットベースのスプリットトランザクションインタフェースを行うデータ処理システムであって、
   前記イニシエータは送信したリクエストパケットの数と受信したレスポンスパケットの数の差分値であるアウトスタンディング数を計数するアウトスタンディング数計数回路を備え、前記アウトスタンディング数計数回路の計数値が、ターゲットが対応可能なアウトスタンディング数以下となるようにリクエストパケット送信数を制御する、データ処理システム。
2. 前記ターゲットは、対応可能なアウトスタンディング数を保持するアウトスタンディングレジスタを備え、
   前記イニシエータは、前記アウトスタンディングレジスタの値を読み出し、前記読み出した値が前記アウトスタンディング数計数回路の計数値以下となるようにリクエストパケット送信数を制御する、請求項１記載のデータ処理システム。
3. 前記ターゲットは、対応可能なアウトスタンディング数を保持するアウトスタンディングレジスタを備え、
   前記イニシエータは、前記アウトスタンディングレジスタにアウトスタンディング数を設定し、前記設定した値が前記アウトスタンディング数計数回路の計数値以下となるようにリクエストパケット送信数を制御する、請求項１記載のデータ処理システム。
4. 前記イニシエータは、リクエストパケットと同じ転送経路を用いて割り込みパケットを前記ターゲットに送信し、
   前記ターゲットは、受信した割り込みパケットに基づいて割り込み信号を生成する、請求項１記載のデータ処理システム。
5. 前記ターゲットは、レスポンスパケットと同じパケット転送経路を用いて割り込みパケットを前記イニシエータに送信し、
   前記イニシエータは受信した割り込みパケットに基づいて割り込み信号を生成する、請求項１記載のデータ処理システム。
6. 前記ターゲットは、前記アウトスタンディングレジスタに保持された最大アウトスタンディング数に対応する数のパケットのデータを保持することが可能な複数のバッファを有し、前記アウトスタンディングレジスタに保持されたアウトスタンディング数に対応する数のパケットのデータを保持する必要のないバッファへの電力供給を遮断する、請求項２又は３記載のデータ処理システム。
7. 前記ターゲットは、前記アウトスタンディングレジスタに保持された最大アウトスタンディング数に対応する数のパケットのデータを保持することが可能な複数のバッファを有し、前記アウトスタンディングレジスタに保持されたアウトスタンディング数に対応する数のパケットのデータを保持する必要のないバッファへのクロック供給を遮断する、請求項２又は３記載のデータ処理システム。
8. 前記イニシエータはターゲットに、リクエストパケットを復号するための第１の暗号鍵とレスポンスパケットを暗号化するための第２の暗号鍵を供給し、
   前記ターゲットは、受信したリクエストパケットを前記第１の暗号鍵を用いて復号し、送信するレスポンスパケットを前記第２の暗号鍵を用いて暗号化する、請求項１記載のデータ処理システム。
9. イニシエータを有する第1の半導体集積回路と、ターゲットを有する第２の半導体集積回路と、前記イニシエータと前記ターゲットとを接続するインタフェース信号線とを有し、前記イニシエータがリクエストパケットを前記ターゲットに送信し、前記ターゲットがレスポンスパケットを前記イニシエータに送信することにより、パケットベースのスプリットトランザクションインタフェースを行うデータ処理システムであって、
   前記イニシエータは、送信したリードアクセスのリクエストパケットの数と受信したリードアクセスのレスポンスパケットの数の差分値であるリードアウトスタンディング数を計数するリードアウトスタンディング数計数回路を備え、前記リードアウトスタンディング数計数回路の計数値が、ターゲットが対応可能なリードアウトスタンディング数以下となるように、リードアクセスのリクエストパケット送信数を制御する、データ処理システム。
10. イニシエータを有する第1の半導体集積回路と、ターゲットを有する第２の半導体集積回路と、前記イニシエータと前記ターゲットとを接続するインタフェース信号線とを有し、前記イニシエータがリクエストパケットを前記ターゲットに送信し、前記ターゲットがレスポンスパケットを前記イニシエータに送信することにより、パケットベースのスプリットトランザクションインタフェースを行うデータ処理システムであって、
    前記イニシエータは、送信したライトアクセスのリクエストパケットの数と受信したライトアクセスのレスポンスパケットの数の差分値であるライトアウトスタンディング数を計数するライトアウトスタンディング数計数回路を備え、前記ライトアウトスタンディング数計数回路の計数値が、ターゲットが対応可能なライトアウトスタンディング数以下となるように、ライトアクセスのリクエストパケット送信数を制御する、データ処理システム。
11. イニシエータを有する第1の半導体集積回路と、ターゲットを有する第２の半導体集積回路と、前記イニシエータと前記ターゲットとを接続するインタフェース信号線とを有し、前記イニシエータがリクエストパケットを前記ターゲットに送信し、前記ターゲットがレスポンスパケットを前記イニシエータに送信することにより、パケットベースのスプリットトランザクションインタフェースを行うデータ処理システムであって、
    前記イニシエータは、リクエストパケットの転送タイミングを示すリクエストストローブ信号とリクエストパケットをターゲットに送信し、
    前記ターゲットは、レスポンスパケットの転送タイミングを示すレスポンスストローブ信号とレスポンスパケットをイニシエータに送信する、データ処理システム。
12. イニシエータを有する第1の半導体集積回路と、ターゲットを有する第２の半導体集積回路と、前記イニシエータと前記ターゲットとを接続するインタフェース信号線とを有し、前記イニシエータがリクエストパケットを前記ターゲットに送信し、前記ターゲットがレスポンスパケットを前記イニシエータに送信することにより、パケットベースのスプリットトランザクションインタフェースを行うデータ処理システムであって、
    前記ターゲットは、リクエストパケットの受信に用いる信号線の本数を保持するリクエストレーン数レジスタとレスポンスパケットの送信に用いる信号線の本数を保持するレスポンスレーン数レジスタを備え、
    前記イニシエータは、前記リクエストレーン数レジスタにリクエストパケットの送信に用いる信号線の本数を示す値を、前記レスポンスレーン数レジスタにレスポンスパケットの受信に用いる信号線の本数を示す値をそれぞれ設定する、データ処理システム。
13. 前記イニシエータは、リクエストパケットのビット数を計数するリクエスト計数回路とレスポンスパケットのビット数を計数するレスポンス計数回路を備え、前記リクエスト計数回路の計数結果と前記レスポンス計数回路の計数結果に基づいてリクエストパケットの送信に用いる信号線の本数とレスポンスパケットの受信に用いる信号線の本数を設定する、請求項１２記載のデータ処理システム。
14. スプリットトランザクションインタフェースにより通信を行うイニシエータとターゲットを夫々が有する第１半導体集積回路及び第２半導体集積回路を備え、前記第１半導体集積回路と前記第２半導体集積回路が通信用の信号線で接続されたデータ処理システムであて、
    前記第１半導体集積回路は、前記第２半導体集積回路のイニシエータを停止させた後に前記信号線の本数を変更する、データ処理システム。
15. スプリットトランザクションインタフェースにより暗号化情報の通信を行うイニシエータとターゲットを夫々が有する第１半導体集積回路及び第２半導体集積回路を備え、前記第１半導体集積回路と前記第２半導体集積回路が通信用の信号線で接続されたデータ処理システムであて、
    前記第１半導体集積回路は、前記第２半導体集積回路のイニシエータを停止させた後に暗号化に使用される暗号鍵を変更する、データ処理システム。
16. スプリットトランザクションインタフェースにより通信を行うイニシエータとターゲットを夫々が有する第１半導体集積回路及び第２半導体集積回路を備え、前記第１半導体集積回路と前記第２半導体集積回路が通信用の信号線で接続されたデータ処理システムであて、
    前記第１半導体集積回路は、前記第１半導体集積回路が備えるターゲットのアウトスタンディング数上限値に基づいて前記第２半導体集積回路のイニシエータのアウトスタンディング上限数を設定する、データ処理システム。