JP2009059882A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009059882A
JP2009059882A JP2007225689A JP2007225689A JP2009059882A JP 2009059882 A JP2009059882 A JP 2009059882A JP 2007225689 A JP2007225689 A JP 2007225689A JP 2007225689 A JP2007225689 A JP 2007225689A JP 2009059882 A JP2009059882 A JP 2009059882A
Authority
JP
Japan
Prior art keywords
film
conductive layer
semiconductor device
dielectric constant
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007225689A
Other languages
English (en)
Inventor
Takeo Matsuki
武雄 松木
Kazunari Torii
和功 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
NEC Electronics Corp
Original Assignee
Renesas Technology Corp
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, NEC Electronics Corp filed Critical Renesas Technology Corp
Priority to JP2007225689A priority Critical patent/JP2009059882A/ja
Priority to CNA200810211186XA priority patent/CN101378077A/zh
Priority to US12/202,467 priority patent/US20090057787A1/en
Publication of JP2009059882A publication Critical patent/JP2009059882A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/693—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ゲート電極と高誘電率ゲート絶縁膜の間に生じる反応を抑制でき、高集積化および高速化に適した素子構造を有する半導体装置を提供する。
【解決手段】絶縁ゲート電界効果トランジスタを有する半導体装置であって、この絶縁ゲート電界効果トランジスタは、高誘電率膜を含むゲート絶縁膜と、第１の導電層およびこの第１の導電層より抵抗率の低い第２の導電層を含む積層構造をもつゲート電極を有し、第１の導電層は、前記高誘電率膜上に接して設けられ、密度５ｇ/ｃｍ3以上の窒化チタンからなる半導体装置。
【選択図】図１

Description

本発明は、半導体装置、特に金属絶縁膜半導体電界効果トランジスタ（ＭＩＳＦＥＴ：metal insulator semiconductor field effect transistor）を備えた半導体装置に関するものである。
近年、半導体デバイスの高集積化に対する要求が高まり、素子間および素子寸法の縮小化・微細化が進められている。
現在使用されている最も薄い二酸化シリコンからなるゲート絶縁膜の厚さは約２ｎｍであるが、これ以上薄膜化すると、直接的トンネル効果によってリーク電流が増大し、消費電力が大きくなってしまう。さらに、そのような薄い二酸化シリコンからなる膜は、原子の数層から形成されるため、そのような薄膜を均一性良く、量産するには厳密な製造制御が必要となる。
そこで、更なる素子の微細化と低消費電力化を両立するために、二酸化シリコンからなる膜より厚く形成されても同等以上のトランジスタ性能が得られる「高誘電率（ｈｉｇｈ−ｋ）材料」の開発が精力的に進められている。このような材料としては、ジルコニア、ハフニアなどのＩＶ族酸化物と二酸化シリコンの固溶体であるシリケートや、ＩＶ族酸化物とアルミナの固溶体であるアルミネートなどが挙げられる。シリケートをゲート絶縁膜に用いた電界効果トランジスタは、例えば、特開平１１−１３５７７４号公報（特許文献１）に開示されている。
多結晶シリコンをゲート電極の構成材料に用いる場合、ゲート電極の空乏化による容量がゲート絶縁膜による容量に直列につながった形となるため、ゲート容量を低下させることになる。ゲート絶縁膜の膜厚が２ｎｍ以下になると、このゲート電極の空乏化による容量低下の効果が無視できなくなる。このようなゲート空乏化による容量低下は、ゲート電極材料を多結晶シリコンから金属に代えることにより抑制できる。
一方、半導体装置の高速化を目的として、内部配線材料の低抵抗化が検討されている。とりわけＲＣ遅延が顕著に現れるゲート電極では、低抵抗化が重要な課題となっている。従来、ゲート電極の低抵抗化を図るため、多結晶シリコン膜と金属シリサイド膜との２層構造からなるポリサイドゲートが広く採用されて来た。しかし、次世代以降の微細な配線に対応するためには、さらに配線の低抵抗化を行うことによって遅延時間を短縮することが求められている。この課題に対しても、ゲート電極材料に金属を用いることが効果的であり、すなわち多結晶シリコン膜を介さずにゲート絶縁膜上に直接金属膜が積層された構造、いわゆるメタルゲート電極構造が有効である。
従来の多結晶シリコン膜をゲート絶縁膜上に有するゲート電極構造の場合、トランジスタのしきい値電圧はチャネル領域の不純物濃度と多結晶シリコン膜中の不純物濃度で決定されるのに対し、メタルゲート電極構造の場合には、トランジスタのしきい値電圧はチャネル領域の不純物濃度とゲート電極の仕事関数で決定される。したがって、メタルゲート電極構造では、ｎ型トランジスタ及びｐ型トランジスタにそれぞれ適した仕事関数をもつ２種類の材料をゲート電極に用いる必要がある。たとえば、特開２００３−２７３３５０号公報（特許文献２）には、ｎ型トランジスタのゲート電極にＴｉＣｏＮを用い、ｐ型トランジスタのゲート電極には酸素をイオン注入したＴｉＣｏＮを用いた構造が開示されている。
しかし、適当な仕事関数を持った材料が必ずしも十分に抵抗が低いとは限らない。このため、しきい値電圧制御を目的とした金属層とゲート抵抗を低減するための金属層を積層したゲート電極構造が提案されている。例えば、特開２００１−１５７５６号公報（特許文献３）には、仕事関数制御層としての窒化チタン（ＴｉＮ）層と低抵抗配線としての高融点金属（Ｔａ、Ｍｏ、Ｚｒ等）層を積層した構造が開示されている。特開２００１−２０３２７６号公報（特許文献４）では、ｐ型トランジスタ及びｎ型トランジスタのゲート電極が窒化チタン／タングステンの積層構造を有し、ｎ型トランジスタの窒化チタン層に窒素をイオン注入して仕事関数を小さくした構造が開示されている。
特開平１１−１３５７７４号公報 特開２００３−２７３３５０号公報 特開２００１−１５７５６号公報 特開２００１−２０３２７６号公報
上記のような背景から、現在では、高誘電率ゲート絶縁膜とメタルゲート電極を組み合わせた構造のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）の開発が進められている。ゲート絶縁膜材料にシリコン酸化膜やシリコン酸窒化膜を用いた構造では、ゲート材料に窒化チタンや窒化タングステンあるいは窒化タンタル等の高融点金属窒化物を用いることで、後工程での熱処理に際してのゲート金属膜とゲート絶縁膜との間に生じる反応を抑制することができた。しかし、高誘電率ゲート絶縁膜の上にゲート材料として高融点金属窒化物を堆積した構造では、高融点金属窒化物と高誘電率ゲート絶縁膜の反応が生じ、仕事関数が変化したり、ゲート絶縁膜の電気的な膜厚が厚くなってしまうなどの問題が起こる。
本発明の目的は、ゲート電極と高誘電率ゲート絶縁膜の間に生じる反応を抑制でき、高集積化および高速化に適した素子構造を有する半導体装置を提供することにある。
本発明の一態様によれば、絶縁ゲート電界効果トランジスタを有する半導体装置であって、
前記絶縁ゲート電界効果トランジスタは、
高誘電率膜を含むゲート絶縁膜と、
第１の導電層およびこの第１の導電層より抵抗率の低い第２の導電層を含む積層構造をもつゲート電極を有し、
前記第１の導電層は、前記高誘電率膜上に接して設けられ、密度５ｇ/ｃｍ3以上の窒化チタンからなる半導体装置が提供される。
前記第１の導電層は、｛１００｝配向の窒化チタンからなる導電層を用いることができる。
本発明によれば、ゲート電極と高誘電率ゲート絶縁膜の間に生じる反応を抑制でき、高集積化および高速化に適した素子構造を有する半導体装置を提供することができる。
図１に、本発明による実施形態の一例である絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ）の断面構造を示す。図中、１はシリコン基板、２はシリコン酸化膜、３は窒化ハフニウムシリケート膜、４は窒化チタン層、５はタングステン層、６はエクステンション領域、７はゲート側壁、８はソース・ドレイン領域、９はＮｉシリサイド層、１０は層間絶縁膜、１１はコンタクトプラグ、１２は配線を示す。
高誘電率膜である窒化ハフニウムシリケート膜３上に、第１の導電層として窒化チタン層４が設けられ、その上に第２の導電層としてタングステン層５が設けられ、これらの層４、５がゲート電極を構成している。下層側の窒化チタン層４はしきい値電圧制御に影響し、上層側のタングステン層５は窒化チタン層より抵抗率が低く、ゲート抵抗を低減する役割をもつ。また、高誘電率膜に接する窒化チタン層は、密度５ｇ/ｃｍ3以上の窒化チタンで形成され、窒化チタン層と高誘電率膜との間に生じる反応を抑制できる。この窒化チタン層を構成する窒化チタンの密度は、５．３ｇ/ｃｍ3以上が好ましく、５．５ｇ/ｃｍ3以上がより好ましい。また、この窒化チタン層は｛１００｝配向の窒化チタンで形成されることが好ましい。
窒化チタン層の組成は、より十分な形成効果を得る点から、窒素に対するチタンの原子数比（Ｔｉ／Ｎ）が１以上であることが好ましく、さらにゲート絶縁膜の信頼性をより十分に確保する点から、１以上１．２以下であることがより好ましい。Ｔｉが過剰の場合、特に高温熱処理プロセスにおいて、ゲート絶縁膜の信頼性が低下する可能性がある。
窒化チタン層の厚みは、より十分な形成効果を得る点から１ｎｍ以上が好ましく、抵抗低減の点から２０ｎｍ以下が好ましい。また、微細化に伴うゲートアスペクト比低減の必要性の観点からも、窒化チタン層は薄い方が好ましく、上層側の第２の導電層（タングステン層等）より薄く形成することが好ましい。
第２の導電層は、第１の導電層（窒化チタン層）上に設けられ、第１導電層を構成する窒化チタンより抵抗率の低い材料から形成される。このような第２の導電層としては、金属層や、シリサイド層とｎ型またはｐ型の多結晶シリコン層を含む積層構造を持つ導電層を形成することができる。金属層としては、タングステン層またはモリブデン層を形成することができる。積層構造を持つ導電層としては、ｎ型またはｐ型の多結晶シリコン層とその上に積層された少なくともＮｉとＳｉとからなるシリサイド層とからなる二層構造を持つ導電層を形成することができる。Ｎｉは、多結晶シリコンに拡散してシリサイドを容易に形成できるため、微細なゲート多結晶シリコン層を低抵抗化するのに好適である。
第２の導電層の厚みは、３０ｎｍ以上１００ｎｍ以下が好ましく、３０ｎｍ以下５０ｎｍ以下がより好ましい。薄すぎると、表面あれによる伝導電子の散乱が起きて、抵抗が上昇する可能性がある。厚すぎると、ゲートアスペクト比が増大し、微細化が困難になる。
本発明におけるゲート絶縁膜は、高誘電率膜（本実施例では窒化ハフニウムシリケート膜３）とシリコン基板との間にシリコン酸化膜やシリコン酸窒化膜等の他の絶縁膜（本実施例ではシリコン酸化膜２）を設けた積層構造を有することができる。ゲート絶縁膜の厚みは、通常の技術に従って適宜設定することができる。
本発明による上記実施例の電界効果トランジスタは下記のようにして形成することができる。
まず、シリコン基板に、通常のＳＴＩ（shallow trench isolation）形成技術を用いて素子分離領域を形成し、この素子分離領域により囲まれた活性領域上にシリコン酸化膜を形成する。ここでは、２５０℃、３Ｔｏｒｒ（４．０×１０2Ｐａ）でオゾン（Ｏ3）を含むガスにシリコン基板表面を３分間晒すことにより物理膜厚約０．７ｎｍのシリコン酸化膜を形成した。
次に、高誘電率膜を形成する。本実施例ではハフニウム テトラターシャリー ブトキサイド（ＨＴＢ）とジシラン（Ｓｉ2Ｈ6）を原料ガスとしたＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法で物理膜厚約２．０ｎｍのハフニウムシリケート膜を堆積した。引き続き、このハフニウムシリケート膜に窒素原子を導入し、窒化ハフニウムシリケート膜を形成した。ここでは、アルゴン（Ａｒ）と窒素（Ｎ2）の混合ガスをマイクロ波によって励起したプラズマに、前記ハフニウムシリケート膜表面を晒すことにより約２０％の窒素原子を導入した。窒素原子の導入は、アンモニア雰囲気での熱処理などの方法を用いてもよい。引き続き、１０５０℃、５Ｔｏｒｒ（６．７×１０2Ｐａ）、Ｎ2雰囲気で５秒間アニールを行い、前記窒化ハフニウムシリケート膜を緻密化した。
次に、膜厚１０ｎｍの窒化チタン膜を窒化ハフニウムシリケート膜の表面に形成し、次いで膜厚５０ｎｍのタングステン膜を形成した。このタングステン膜に代えてモリブデン膜等の金属膜を形成してもよい。
ここで、窒化チタン膜の堆積には、チタンをターゲットに用いた反応性スパッタリング法を用いた。スパッタリング時の成膜温度を低くし、直流電力を抑制して、成膜速度を遅く設定することで、高密度で｛１００｝配向に配向した窒化チタン膜が得られる。本実施例では、基板温度を室温、圧力０．２Ｐａ、直流電力１ｋＷとし、スパッタリングガスとして窒素とＡｒを用いた。
窒化チタン膜の形成において、基板温度は室温から１００℃の範囲に設定することが好ましい。基板温度を高くすると密度を上げることができるが、高すぎると、窒素のゲート絶縁膜中の拡散により界面準位が増加し、ひいてはしきい値電圧の変動が生じるおそれがある。
直流電力は、０．１ｋＷ以上５ｋＷの範囲に設定することが好ましい。直流電力を高くすると成膜速度を上げることができるが、高すぎると、成膜に寄与する粒子の運動エネルギーの増大により基板表面へのダメージが大きくなり、そのダメージが残留することでゲートリーク電流が増大するおそれがある。
圧力は、０．１Ｐａ以上１Ｐａ以下が好ましく、０．１Ｐａ以上０．５Ｐａ以下がより好ましい。圧力が高すぎると、膜中に不要なガスが取り込まれたり、膜中に空隙が形成されたりして、膜密度が低下するおそれがある。
この後は通常の方法にしたがって、ゲート電極のパターニング、エクステンション領域６の形成、ゲート側壁７の形成、ソース・ドレイン領域８の形成、不純物の活性化、Ｎｉシリサイド層９の形成、層間絶縁膜の１０形成、コンタクトプラグ１１の形成、メタル配線１２の形成を行い、図１に示すＭＩＳ型トランジスタを形成した。
上記実施例では、ゲート絶縁膜の高誘電率膜として窒化ハフニウムシリケート膜を用いているが、これに限定されるものではなく、本発明における高誘電率膜としては、ハフニウムを含有する酸化物からなる膜、例えば、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、及びハフニウムアルミネートから選ばれる少なくとも一種の材料からなる膜を好適に用いることができる。また、本発明における高誘電率膜としては、窒化酸化シリコン（ＳｉＯＮ）、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、ジルコニウムシリケート、ジルコニア、ハフニウムアルミネート、ランタンオキサイド、アルミナ、セリア、イットリア、ガドリニア等の高誘電率材料、あるいはそれらの混合物からなる膜を用いてもよい。
なお、本発明において「高誘電率（Ｈｉｇｈ−ｋ）膜」とは、一般にゲート絶縁膜に用いられている二酸化ケイ素（ＳｉＯ2）の比誘電率３．９よりも高い比誘電率をもつ絶縁膜を意味し、上述の高誘電率材料からなる膜が挙げられる。
上記のトランジスタ形成方法において、シリコン酸化膜２の形成やハフニウムシリケートの堆積、窒化、アニールの方法は上記に限定されるものではない。
以下に本発明の効果を、実験結果に基づいて説明する。
窒化チタン膜の配向の測定は、Ｘ線回折（X-ray Diffraction：ＸＲＤ）により行い、密度の測定は、Ｘ線反射率測定（X-ray Reflectivity：ＸＲＲ）により行った。
図２、図３はそれぞれ、ゲート容量とゲートリーク電流の熱処理温度依存性を比較したものである。
試料１はＴｉＣｌ4とＮＨ3を原料に用いたＣＶＤ法により堆積した無配向の窒化チタン膜を用いた場合であり、その窒化チタン膜の密度は４．５ｇ／ｃｍ3である。試料２、試料３は反応性スパッタリング法による窒化チタン膜を用いた場合であり、いずれの場合も窒化チタン膜の配向は｛１００｝配向である。試料２の窒化チタン膜は、基板温度２５０℃、圧力０．５Ｐａ、直流電力１５ｋＷとした以外は前記実施例に従って形成した膜であり、その密度は５．３ｇ／ｃｍ3である。試料３の窒化チタン膜は、前記実施例（基板温度：室温、圧力：０．２Ｐａ、直流電力：１ｋＷ）に従って形成した膜であり、その密度は５．６ｇ／ｃｍ3である。
無配向の密度の低い膜を用いた場合（試料１）、熱処理温度が高いと、窒化チタン膜と窒化ハフニウムシリケート膜の界面反応が発生し、ゲート絶縁膜の電気的な膜厚が増大するため、図２及び図３に示されるように、ゲート容量およびゲートリーク電流の変化が大きくなっている。一方、密度の高い膜を用いた場合（試料２、試料３）、熱処理によるゲート容量およびゲートリーク電流の変化が抑えられ、特に試料３では、１０００℃の熱処理を行なってもゲート容量およびゲートリーク電流の大きな変化は見られない。
図４は、１０００℃の熱処理前後におけるゲート容量の変化率を窒化チタン膜の密度に対してプロットしたものである。この図が示すように、密度５ｇ/ｃｍ3以上で、ゲート容量の低下が抑制される効果が得られている。したがって、本発明によれば、通常の相補型ＭＩＳＦＥＴ集積化プロセスにおいて行われる熱処理（ソース・ドレイン領域の活性化熱処理等）に対する耐性が向上したメタルゲート／高誘電率ゲート絶縁膜のスタック構造を得ることができる。
本発明は、ｐ型ＭＩＳＦＥＴへの適用が好ましいが、ｎ型ＭＩＳＦＥＴへの適用も可能である。しきい値電圧の制御は、不純物の種類、不純物の濃度、ゲート絶縁膜の種類によって制御することができる。ＳＯＩ（silicon on insulator）を用いる場合は、ＴｉＮの仕事関数がシリコンのバンドギャップの中央（ミッドギャップ）付近にあるため、ｎ型トランジスタの場合もｐ型トランジスタの場合もシリコン層の低濃度の不純物で適切なしきい値に制御可能である。
本発明の一実施形態によるＭＩＳ型電界効果トランジスタの一例の断面図。 本発明の効果を説明するための、ゲート容量変化率の熱処理温度依存性を示す図。 本発明の効果を説明するための、ゲートリーク電流変化率の熱処理温度依存性を示す図。 本発明の効果を説明するための、ゲート容量変化率の密度依存性を示す図。
符号の説明
１：シリコン基板
２：シリコン酸化膜
３：窒化ハフニウムシリケート膜
４：窒化チタン層
５：タングステン層
６：エクステンション領域
７：ゲート側壁
８：ソース・ドレイン領域
９：Ｎｉシリサイド層
１０：層間絶縁膜
１１：コンタクトプラグ
１２：配線

Claims (9)

  1. 絶縁ゲート電界効果トランジスタを有する半導体装置であって、
    前記絶縁ゲート電界効果トランジスタは、
    高誘電率膜を含むゲート絶縁膜と、
    第１の導電層およびこの第１の導電層より抵抗率の低い第２の導電層を含む積層構造をもつゲート電極を有し、
    前記第１の導電層は、前記高誘電率膜上に接して設けられ、密度５ｇ/ｃｍ3以上の窒化チタンからなる半導体装置。
  2. 前記第１の導電層は、密度５．５ｇ/ｃｍ3以上の窒化チタンからなる請求項１に記載の半導体装置。
  3. 前記第１の導電層は、｛１００｝配向の窒化チタンからなる請求項１又は２に記載の半導体装置。
  4. 前記第２の導電層が金属からなる請求項１から３のいずれかに記載の半導体装置。
  5. 前記第２の導電層がタングステン又はモリブデンからなる請求項１から３のいずれかに記載の半導体装置。
  6. 前記第２の導電層が、シリサイド層とｎ型またはｐ型の多結晶シリコン層を含む積層構造を有する請求項１から３のいずれかに記載の半導体装置。
  7. 前記シリサイド層が、少なくともＮｉとＳｉとからなるシリサイド層である請求項６に記載の半導体装置。
  8. 前記高誘電率膜が、窒化酸化シリコン、窒化ハフニウムシリケート、ハフニウムシリケート、ハフニア、ジルコニウムシリケート、ジルコニア、ハフニウムアルミネート、ランタンオキサイド、アルミナ、セリア、イットリア、及びガドリニアから選ばれる少なくとも一種の材料からなる請求項１から７のいずれかに記載の半導体装置。
  9. 前記高誘電率膜がハフニウム含有酸化物からなる請求項１から７のいずれかに記載の半導体装置。
JP2007225689A 2007-08-31 2007-08-31 半導体装置 Pending JP2009059882A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007225689A JP2009059882A (ja) 2007-08-31 2007-08-31 半導体装置
CNA200810211186XA CN101378077A (zh) 2007-08-31 2008-09-01 半导体器件
US12/202,467 US20090057787A1 (en) 2007-08-31 2008-09-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225689A JP2009059882A (ja) 2007-08-31 2007-08-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2009059882A true JP2009059882A (ja) 2009-03-19

Family

ID=40406068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225689A Pending JP2009059882A (ja) 2007-08-31 2007-08-31 半導体装置

Country Status (3)

Country Link
US (1) US20090057787A1 (ja)
JP (1) JP2009059882A (ja)
CN (1) CN101378077A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013374A1 (ja) 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP4871433B2 (ja) * 2009-04-28 2012-02-08 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP2015153812A (ja) * 2014-02-12 2015-08-24 豊田合成株式会社 半導体装置およびその製造方法
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117740B2 (ja) * 2007-03-01 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8067806B2 (en) * 2009-09-11 2011-11-29 United Microelectronics Corp. Gate structures of CMOS device and method for manufacturing the same
US8860150B2 (en) * 2009-12-10 2014-10-14 United Microelectronics Corp. Metal gate structure
US9166020B2 (en) 2011-03-01 2015-10-20 United Microelectronics Corp. Metal gate structure and manufacturing method thereof
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US8324118B2 (en) 2011-03-28 2012-12-04 United Microelectronics Corp. Manufacturing method of metal gate structure
US9384962B2 (en) 2011-04-07 2016-07-05 United Microelectronics Corp. Oxygen treatment of replacement work-function metals in CMOS transistor gates
US8530980B2 (en) 2011-04-27 2013-09-10 United Microelectronics Corp. Gate stack structure with etch stop layer and manufacturing process thereof
US8841733B2 (en) 2011-05-17 2014-09-23 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US9490342B2 (en) 2011-06-16 2016-11-08 United Microelectronics Corp. Method for fabricating semiconductor device
US8673758B2 (en) 2011-06-16 2014-03-18 United Microelectronics Corp. Structure of metal gate and fabrication method thereof
US8536038B2 (en) 2011-06-21 2013-09-17 United Microelectronics Corp. Manufacturing method for metal gate using ion implantation
US8486790B2 (en) 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
US8551876B2 (en) 2011-08-18 2013-10-08 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US8872286B2 (en) 2011-08-22 2014-10-28 United Microelectronics Corp. Metal gate structure and fabrication method thereof
US8921238B2 (en) 2011-09-19 2014-12-30 United Microelectronics Corp. Method for processing high-k dielectric layer
US8426277B2 (en) 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process
US9000568B2 (en) 2011-09-26 2015-04-07 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8802579B2 (en) 2011-10-12 2014-08-12 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US8440511B1 (en) 2011-11-16 2013-05-14 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8691681B2 (en) 2012-01-04 2014-04-08 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
US8987096B2 (en) 2012-02-07 2015-03-24 United Microelectronics Corp. Semiconductor process
US8860181B2 (en) 2012-03-07 2014-10-14 United Microelectronics Corp. Thin film resistor structure
US9478627B2 (en) 2012-05-18 2016-10-25 United Microelectronics Corp. Semiconductor structure and process thereof
US9105623B2 (en) 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8501636B1 (en) 2012-07-24 2013-08-06 United Microelectronics Corp. Method for fabricating silicon dioxide layer
US8975666B2 (en) 2012-08-22 2015-03-10 United Microelectronics Corp. MOS transistor and process thereof
US9054172B2 (en) 2012-12-05 2015-06-09 United Microelectrnics Corp. Semiconductor structure having contact plug and method of making the same
US9117878B2 (en) 2012-12-11 2015-08-25 United Microelectronics Corp. Method for manufacturing shallow trench isolation
KR101491219B1 (ko) * 2012-12-17 2015-02-06 현대자동차주식회사 저마찰 코팅층, 코팅방법 및 코팅장비
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
US8735269B1 (en) 2013-01-15 2014-05-27 United Microelectronics Corp. Method for forming semiconductor structure having TiN layer
KR102051961B1 (ko) * 2013-03-13 2019-12-17 삼성전자주식회사 메모리 장치 및 이의 제조 방법
US9653300B2 (en) 2013-04-16 2017-05-16 United Microelectronics Corp. Structure of metal gate structure and manufacturing method of the same
US9159798B2 (en) 2013-05-03 2015-10-13 United Microelectronics Corp. Replacement gate process and device manufactured using the same
US9196542B2 (en) 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
US8921947B1 (en) 2013-06-10 2014-12-30 United Microelectronics Corp. Multi-metal gate semiconductor device having triple diameter metal opening
US9105720B2 (en) 2013-09-11 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US20150069534A1 (en) 2013-09-11 2015-03-12 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9196546B2 (en) 2013-09-13 2015-11-24 United Microelectronics Corp. Metal gate transistor
US8951884B1 (en) 2013-11-14 2015-02-10 United Microelectronics Corp. Method for forming a FinFET structure
US9231071B2 (en) 2014-02-24 2016-01-05 United Microelectronics Corp. Semiconductor structure and manufacturing method of the same
CN106663634B (zh) * 2015-03-30 2021-07-23 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
US10177043B1 (en) * 2017-08-14 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology
US10975464B2 (en) 2018-04-09 2021-04-13 International Business Machines Corporation Hard mask films with graded vertical concentration formed using reactive sputtering in a radio frequency deposition chamber
WO2022252000A1 (zh) * 2021-05-31 2022-12-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250452A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置及びその製造方法
JPH08250585A (ja) * 1995-03-07 1996-09-27 Fujitsu Ltd 半導体装置の製造方法
JP2001284580A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 半導体装置およびその製造方法
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4895765A (en) * 1985-09-30 1990-01-23 Union Carbide Corporation Titanium nitride and zirconium nitride coating compositions, coated articles and methods of manufacture
US5254499A (en) * 1992-07-14 1993-10-19 Micron Technology, Inc. Method of depositing high density titanium nitride films on semiconductor wafers
JP3613113B2 (ja) * 2000-01-21 2005-01-26 日本電気株式会社 半導体装置およびその製造方法
US7109077B2 (en) * 2002-11-21 2006-09-19 Texas Instruments Incorporated Dual work function gate electrodes using doped polysilicon and a metal silicon germanium compound
US20070059929A1 (en) * 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7704858B2 (en) * 2007-03-29 2010-04-27 Intel Corporation Methods of forming nickel silicide layers with low carbon content

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250585A (ja) * 1995-03-07 1996-09-27 Fujitsu Ltd 半導体装置の製造方法
JPH08250452A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001284580A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 半導体装置およびその製造方法
JP2005285809A (ja) * 2004-03-26 2005-10-13 Sony Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4871433B2 (ja) * 2009-04-28 2012-02-08 キヤノンアネルバ株式会社 半導体装置およびその製造方法
US8415753B2 (en) 2009-04-28 2013-04-09 Canon Anelva Corporation Semiconductor device and method of manufacturing the same
WO2011013374A1 (ja) 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
KR101178826B1 (ko) 2009-07-29 2012-09-03 캐논 아네르바 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5209791B2 (ja) * 2009-07-29 2013-06-12 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP2015153812A (ja) * 2014-02-12 2015-08-24 豊田合成株式会社 半導体装置およびその製造方法
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法

Also Published As

Publication number Publication date
CN101378077A (zh) 2009-03-04
US20090057787A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP2009059882A (ja) 半導体装置
CN103681671B (zh) 具有钨栅电极的半导体器件及其制造方法
JP4492783B2 (ja) 半導体装置及びその製造方法
TWI587513B (zh) 包含無氟之鎢阻障層的半導體裝置及其製造方法
TW564549B (en) Semiconductor device and the manufacturing method thereof
US8168547B2 (en) Manufacturing method of semiconductor device
CN102347362B (zh) 具有金属栅的半导体器件及其制造方法
US8203176B2 (en) Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
JP2002314067A (ja) 半導体装置およびｍｉｓ型電界効果トランジスタの製造方法
KR20100085988A (ko) 유전체막, 유전체막을 생산하는 방법, 반도체 디바이스 및 기록 매체
CN101986421A (zh) 介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备
WO2010073434A1 (ja) 半導体装置及びその製造方法
JP2004259906A (ja) 半導体装置及びその製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP5373619B2 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP5262233B2 (ja) 窒化ジルコニウム界面層を有するキャパシター構造
JP5197986B2 (ja) 半導体装置の製造装置
KR100729354B1 (ko) 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법
JP5960491B2 (ja) 半導体装置およびその製造方法
JP2010165705A (ja) 半導体装置の製造方法
JP2009049372A (ja) 半導体メモリ素子の誘電体膜形成方法
JP2008311661A (ja) 半導体素子及びそのゲート形成方法
KR102532520B1 (ko) 문턱 전압이 제어된 반도체 소자 및 그 제조방법
JP2009038229A (ja) 半導体装置
JP2007329286A (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100628

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409