JPH08250452A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08250452A
JPH08250452A JP4953395A JP4953395A JPH08250452A JP H08250452 A JPH08250452 A JP H08250452A JP 4953395 A JP4953395 A JP 4953395A JP 4953395 A JP4953395 A JP 4953395A JP H08250452 A JPH08250452 A JP H08250452A
Authority
JP
Japan
Prior art keywords
orientation
film
titanium nitride
semiconductor device
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4953395A
Other languages
English (en)
Other versions
JP3383113B2 (ja
Inventor
Hideo Takagi
英雄 高木
Kenichi Inoue
憲一 井上
Takayuki Toda
孝之 遠田
Tsutomu Hosoda
勉 細田
Tomoji Nakamura
友二 中村
Hotsubusu Ansonii
アンソニー・ホッブス
Hiroshi Mizutani
寛 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP04953395A priority Critical patent/JP3383113B2/ja
Publication of JPH08250452A publication Critical patent/JPH08250452A/ja
Application granted granted Critical
Publication of JP3383113B2 publication Critical patent/JP3383113B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 配線層を構成するAl,W等がTiN膜を通
してSi基板中に拡散することを生じ難くし拡散層によ
る接合部の破壊を抑えて、素子特性の劣化を抑えること
ができる。 【構成】 (111)に配向した窒化チタン膜よりも密
度が大きい(111)配向と(111)配向以外の配向
性とを有する窒化チタン膜を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、詳しくは、ICにおける基板あるいは配
線と配線との接続部の構造及びその製造方法に適用する
ことができ、特に、TiN膜のバリア性を向上させるこ
とができる半導体装置及びその製造方法に関する。
【0002】近年、ICの集積化に伴い、配線や配線と
配線の接続部等が微細化されてきているが、その微細化
時の信頼性についても厳しく要求されてきている。
【0003】
【従来の技術】図8は従来の半導体装置の配線の接続部
の構造を示す断面図である。図8において、1001は
Si基板であり、1002はSi基板1001上部に形
成した拡散層であり、1003はSi基板1001上に
形成した拡散層1002が露出されたコンタクトホール
と言われる開口部1003aを有するSiO 2 等の層間
絶縁膜である。1004〜1006は開口部1003a
の拡散層1002とコンタクトするように順次形成され
た各々Ti膜、TiN膜、Al,W等の配線となる金属
膜である。ここで、Ti膜1004は、Si基板100
1の拡散層1002とTiN膜1005間のコンタクト
抵抗を低減するために形成しており、TiN膜1005
は、Si基板1001のSiと金属膜1006のAl,
W等が拡散し反応して合金層を形成するのを防止するバ
リア性を持たせるために形成している。
【0004】次に、図9は従来の他の半導体装置の配線
の接続部の構造を示す断面図である。図9において、2
001はAl,W等の配線となる金属膜であり、200
2は金属膜2001上に形成したバリアメタルとなるT
iN膜であり、2003はTiN膜2002上に形成し
たTiN膜2002が露出されたビアと言われる開口部
2003aを有するSiO2 等の層間絶縁膜である。2
004〜2006は開口部2003a内のTiN膜20
02及び金属膜2001とコンタクトするように順次形
成された各々バリアメタルとなるTiN膜、W埋め込み
層、配線となるAl,W等の金属膜である。
【0005】
【発明が解決しようとする課題】上記したように、従来
の半導体装置においてもTiNのバリアメタルとして用
いられるが、通常、TiNを成長すると、(111)に
配向する傾向があった。そして、このようなTiN膜で
は、図10(a),(b)に示す如く、(111)に配
向したTiN膜1005の結晶間に隙間3001を生じ
てしまう。このため、上記した図8に示す従来の半導体
装置では、TiN膜1005上に形成した金属膜100
6を構成するAlやW等がTiN膜1005の結晶間に
生じた隙間3001を通してSi基板1001中に拡散
して、拡散層1002による接合部を破壊して素子特性
を劣化させるという問題があった。
【0006】また、TiN膜1005下に形成したTi
膜1004のTiがTiN膜1005の結晶間に生じた
隙間3001を通して金属膜1006中に拡散して、配
線となる金属膜1006の信頼性が低下するという問題
があった。更に、上記した図9に示す他の従来の半導体
装置では、開口部2003a内をW埋め込み層2005
で埋め込んで成膜する時に、WやFがTiN膜2004
の結晶間に生じた隙間3001を通してTiN膜200
4とTiN膜2002の界面にまで拡散し、TiN膜2
004とTiN膜2002の界面での密着性が劣化する
という問題があった。
【0007】また、上記した図9に示す従来の半導体装
置では、配向性を考慮せずに形成した配線となるAl金
属膜2001上に配向性を考慮せずにバリアメタルとな
るTiN膜2002を形成して構成していたため、Al
金属膜2001とTiN膜2002間にAlNやAl2
3 等の高抵抗層4001が形成され易く、コンタクト
抵抗が増加するという問題があった。
【0008】そこで、本発明は、配線層を構成するA
l,W等がTiN膜を通してSi基板中に拡散すること
を生じ難くし拡散層による接合部の破壊を抑えて、素子
特性の劣化を抑えることができるとともに、TiN膜下
に形成したTi膜のTiをTiN膜を通して配線層中に
拡散することを生じ難くして、配線層の信頼性の劣化を
抑えることができる他、開口部内にW埋め込み層を埋め
込んで成膜する時に、W,Fが上層のTiN膜を通して
上層のTiN膜と下層のTiN膜の界面に拡散すること
を生じ難くして、上層のTiN膜と下層のTiN膜の界
面での密着性の劣化を抑えることができ、また、Al配
線層とTiN膜間に高抵抗層を形成され難くして、Al
配線層とTiN膜間のコンタクト抵抗を低減することが
できる半導体装置及びその製造方法を提供することを目
的とする。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
(111)配向と(111)配向以外の配向性とを有
し、(111)に配向した窒化チタン膜よりも密度が大
きい窒化チタン膜を有することを特徴とするものであ
る。請求項2記載の発明は、上記請求項1記載の発明に
おいて、前記(111)配向と(111)配向以外の配
向性とを有する窒化チタン膜は、密度が4.5g/cm
3 以上であることを特徴とするものである。
【0010】請求項3記載の発明は、上記請求項1,2
記載の発明において、前記(111)配向以外の配向性
は、(200)配向であることを特徴とするものであ
る。請求項4記載の発明は、上記請求項1乃至3記載の
発明において、前記(111)配向と(111)配向以
外の配向性とを有する窒化チタン膜は、上層の金属膜と
下層のシリコン基板間に形成してなることを特徴とする
ものである。
【0011】請求項5記載の発明は、上記請求項1乃至
4記載の発明において、前記(111)配向と(11
1)配向以外の配向性とを有する窒化チタン膜の上下層
の少なくともどちらか一方にチタン膜を形成してなるこ
とを特徴とするものである。請求項6記載の発明は、上
記請求項1乃至5記載の発明において、前記(111)
配向と(111)配向以外の配向性とを有する窒化チタ
ン膜の上層に金属膜を形成し、下層に窒化シリコン膜を
形成してなることを特徴とするものである。
【0012】請求項7記載の発明は、上記請求項1乃至
6記載の発明において、前記(111)配向と(11
1)配向以外の配向性とを有する窒化チタン膜上に酸素
含有窒化チタン膜を形成してなることを特徴とするもの
である。請求項8記載の発明は、ターゲット表面におけ
る磁束密度が200G以上を有するマグネットを用いた
スパッタ法により、(111)に配向した窒化チタン膜
よりも密度が大きい(111)配向と(111)配向以
外の配向性とを有する窒化チタン膜を形成する工程を含
むことを特徴とするものである。
【0013】請求項9記載の発明は、上記請求項8記載
の発明において、前記スパッタ法は、コリメートスパッ
タ法であることを特徴とするものである。請求項10記
載の発明は、上記請求項8,9記載の発明において、前
記(111)配向と(111)配向以外の配向性とを有
する前記窒化チタン膜を、微量の酸素を含む窒素雰囲気
中でアニールすることにより、前記窒化チタン膜上に酸
素含有窒化チタン膜を形成することを特徴とするもので
ある。
【0014】請求項11記載の発明は、〈200〉面の
配向性を有する主な構成材料がアルミニウムからなる金
属膜上に〈200〉面の配向性を有する窒化チタン膜が
形成されてなることを特徴とするものである。請求項1
2記載の発明は、上記請求項11記載の発明において、
前記金属膜は、銅、シリコン及びチタンの少なくとも1
種を含有してなることを特徴とするものである。
【0015】請求項13記載の発明は、下地の膜上に
〈200〉面の配向性を有する主な構成材料がアルミニ
ウムからなる金属膜を形成する工程と、次いで、該金属
膜上に〈200〉面の配向性を有する窒化チタン膜を形
成する工程とを含むことを特徴とするものである。請求
項14記載の発明は、上記請求項13記載の発明におい
て、前記〈200〉面の配向性を有する窒化チタン膜
は、コリメートスパッタ法により形成することを特徴と
するものである。
【0016】請求項15記載の発明は、N2 100%雰
囲気中におけるDCマグネトロンスパッタ法にて(11
1)に配向した窒化チタン膜よりも密度が大きい(11
1)配向と(111)より大きい(200)配向を有す
る窒化チタン膜を形成する工程を含むことを特徴とする
ものである。
【0017】
【作用】本発明では、(111)と(111)以外のも
ので(111)よりも密度の大きい膜を形成すること
で、結晶間の隙間をなくすことができる。以下、後述す
る実施例を例示して説明する。なお、ここでは、(11
1)配向以外の配向性として(200)を例示して説明
するが、本発明は、これのみに限定されるものではな
い。例えば、後述する実施例1の図1〜3に示す如く、
Si基板1と配線となる金属膜7間のバリアメタルとし
て(111)と(200)に配向したTiN膜6を形成
して構成したため、図3(a),(b)に示す如く、
(111)と(200)に配向したTiN膜6のTiN
柱状結晶間の隙間15を密着させることができる。
【0018】このため、従来のTiN柱状結晶間に隙間
が大きく生じたTiN膜の場合よりも、(111)と
(200)に配向したTiN膜6のバリア性を向上させ
ることができるので、配線となる金属膜7を構成するW
が(111)と(200)に配向したTiN膜6を通し
てSi基板1中に拡散することを生じ難くすることがで
きる。従って、Si基板1上部に形成したソース/ドレ
イン拡散層2による接合部の破壊を抑えることができる
ため、素子特性の劣化を抑えることができる。
【0019】また、(111)と(200)に配向した
TiN膜6のバリア性を向上させることができるため、
(111)と(200)に配向したTiN膜6下に形成
したTi膜5のTiを、(111)と(200)に配向
したTiN膜6を通して配線となる金属膜7中に拡散す
ることを生じ難くすることができ、配線となる金属膜7
の信頼性の劣化を抑えることができる。
【0020】本発明では、後述する実施例1の図1〜3
に示す如く、配線の金属膜13とW埋め込み層11間の
バリアメタルとして(111)と(200)に配向した
TiN膜10,14を形成して構成したため、図3
(a),(b)に示す如く、(111)と(200)に
配向したTiN膜10,14のTiN柱状結晶間の隙間
15を密着させることができる。
【0021】このため、従来のTiN柱状結晶間に隙間
が大きく生じたTiN膜の場合よりも、(111)と
(200)に配向したTiN膜10,14のバリア性を
向上させることができるので、開口部9内にW埋め込み
層11を埋め込んで成膜する時に、WやFが上層の(1
11)と(200)に配向したTiN膜10を通して上
層の(111)と(200)に配向したTiN膜10と
下層の(111)と(200)に配向したTiN膜14
の界面に拡散することを生じ難くすることができる。従
って、上層の(111)と(200)に配向したTiN
膜10と下層の(111)と(200)に配向したTi
N膜14の界面での密着性の劣化を抑えることができ
る。
【0022】次に、本発明では、後述する実施例2の図
4,5に示す如く、〈200〉面の配向性を有するAl
金属膜34上に〈200〉面の配向性を有するTiN膜
35を形成して構成したため、比較例の〈200〉面の
配向性が存在しないAl金属膜34及びTiN膜35を
形成する場合よりも、コンタクト抵抗が1.07Ω→
0.803Ωと低減することができる。
【0023】次に、本発明は、後述する実施例1に示す
如く、(111)と(200)に配向したTiN膜6,
10,12,14をターゲット表面における磁束密度を
300Gを有するマグネットを用いたスパッタ法で形成
したため、マグネットの磁場を強くすることにより(1
11)と(200)に配向したTiN膜6,10,1
2,14の密度を高くするには、ターゲット表面におけ
る磁束密度が200G以上になるようなマグネットを用
いることが望ましい。
【0024】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 (実施例1)図1,2は本発明に係る実施例1の半導体
装置の製造方法を示す図である。図示例は、MOSトラ
ンジスタ等の半導体装置に適用する場合である。
【0025】本実施例では、まず、前工程にてSi基板
1に素子分離プロセス、ゲート形成及びソース/ドレイ
ン拡散層2等のプロセスを経た後、CVD法等によりS
i基板1上に酸化膜による絶縁層3を膜厚300nm程
度堆積した後、SOG等による平坦化を行う。次いで、
RIE等により絶縁層3を選択的にエッチングしてソー
ス/ドレイン拡散層2が露出されたコンタクトホールと
言われる開口部4を形成する(図1(a))。
【0026】次に、Ar雰囲気中にてDCマグネトロン
スパッタ法等により開口部4内のソース/ドレイン拡散
層2とコンタクトするように全面に膜厚20nm程度の
Ti膜5を形成した後、Ar/N2 を50/50scc
mとし、圧力を2mTorrとし、パワーを8.0Kw
とし、ターゲット表面の磁束密度を300GとしたDC
マグネトロンスパッタ法等により、Ti膜5上に膜厚5
0nm程度の(111)と(200)に配向したTiN
膜6を形成する。なお、このDCマグネトロンスパッタ
法により、配向性が変化されるのは、磁場を調整してプ
ラズマ密度を変化させることにより達成されるものと推
定される。例えば、磁場を強くすると、プラズマ密度を
上げることができる。次いで、WF6 雰囲気とし、Si
基板温度を480℃にしてCVD法等により、(11
1)と(200)に配向したTiN膜6上にWを堆積し
て配線となる膜厚150nm程度の金属膜7を形成する
(図1(b))。
【0027】次に、RIE等により金属膜7の配線部分
が残るように選択的にエッチングし、その後、CVD法
等により酸化膜による絶縁層8を800nm程度の膜厚
で堆積した後、SOG等による平坦化を行う。次いで、
RIE等により絶縁層8を選択的にエッチングしてビア
と言われる金属膜7が露出された開口部9を形成する
(図1(C))。
【0028】次に、Arスパッタエッチング等により開
口部9底部の金属膜7表面に生じた自然酸化膜等をエッ
チングした後、(111)と(200)に配向したTi
N膜6を成膜した時と同様の方法により、開口部9内の
金属膜7とコンタクトするように全面に膜厚50nm程
度の(111)と(200)に配向したTiN膜10を
形成する。次いで、WF6 雰囲気とし、450℃の基板
温度にしたCVD法等により、開口部9を覆うように
(111)と(200)に配向したTiN膜10上にW
膜を形成した後、RIE等によりW膜を開口部9内に埋
め込むようにエッチバックしてW埋め込み層11を形成
する。
【0029】次に、Arスパッタエッチング等により
(111)と(200)に配向したTiN膜10及びW
埋め込み層11表面に生じた自然酸化膜をエッチングし
た後、(111)と(200)に配向したTiN膜6,
10と同様の方法により、全面に膜厚20nm程度の
(111)と(200)に配向したTiN膜12を形成
する(図2(a))。
【0030】次に、100ppm以下の微量のO2 を含
む450℃,N2 雰囲気中にて30分アニールすること
により、(111)と(200)に配向したTiN膜1
2表面部分を酸化してTiNO膜12aを形成した後、
Arスパッタエッチングを行わずに、スパッタ法等によ
りTiNO膜12a上に配線となるAlCu合金等の膜
厚400nm程度の金属膜13及び膜厚100nm程度
の(111)と(200)に配向したTiN膜14を各
々独立のチャンバーにて成膜する(図2(b))。
【0031】そして、配線のパターニングを行い、RI
E等にて加工した後、前述した絶縁層8の形成工程から
(111)と(200)に配向したTiN膜14の形成
工程等までを繰り返し行うことにより、図2(C)に示
すような配線を積層構造にした半導体装置を得ることが
できる。このように、本実施例では、Si基板1と配線
となる金属膜7間のバリアメタルとして(111)と
(200)に配向したTiN膜6を形成して構成したた
め、図3(a),(b)に示す如く、(111)と(2
00)に配向したTiN膜6のTiN柱状結晶間の隙間
15を密着させることができる。
【0032】このため、従来のTiN柱状結晶間に隙間
が大きく生じたTiN膜の場合よりも、(111)と
(200)に配向したTiN膜6のバリア性を向上させ
ることができるので、配線となる金属膜7を構成するW
が(111)と(200)に配向したTiN膜6を通し
てSi基板1中に拡散することを生じ難くすることがで
きる。従って、Si基板1上部に形成したソース/ドレ
イン拡散層2による接合部の破壊を抑えることができる
ため、素子特性の劣化を抑えることができる。
【0033】また、(111)と(200)に配向した
TiN膜6のバリア性を向上させることができるため、
(111)と(200)に配向したTiN膜6下に形成
したTi膜5のTiを、(111)と(200)に配向
したTiN膜6を通して配線となる金属膜7中に拡散す
ることを生じ難くすることができ、配線となる金属膜7
の信頼性の劣化を抑えることができる。
【0034】本実施例では、配線の金属膜13とW埋め
込み層11間のバリアメタルとして(111)と(20
0)に配向したTiN膜10,14を形成して構成した
ため、図3(a),(b)に示す如く、(111)と
(200)に配向したTiN膜10,14のTiN柱状
結晶間の隙間15を密着させることができる。このた
め、従来のTiN柱状結晶間に隙間が大きく生じたTi
N膜の場合よりも、(111)と(200)に配向した
TiN膜10,14のバリア性を向上させることができ
るので、開口部9内にW埋め込み層11を埋め込んで成
膜する時に、WやFが上層の(111)と(200)に
配向したTiN膜10を通して上層の(111)と(2
00)に配向したTiN膜10と下層の(111)と
(200)に配向したTiN膜14の界面に拡散するこ
とを生じ難くすることができる。従って、上層の(11
1)と(200)に配向したTiN膜10と下層の(1
11)と(200)に配向したTiN膜14の界面での
密着性の劣化を抑えることができる。
【0035】また、本実施例は、(111)と(20
0)に配向したTiN膜6,10,12,14をターゲ
ット表面における磁束密度を300Gを有するマグネッ
トを用いたスパッタ法で形成したため、マグネットの磁
場を強くすることにより(111)と(200)に配向
したTiN膜6,10,12,14の密度を高くするこ
とができる。(111)と(200)に配向したTiN
膜6,10,12,14の密度を高くするには、ターゲ
ット表面における磁束密度が200G以上になるような
マグネットを用いることが望ましい。
【0036】本実施例は、(111)と(200)に配
向したTiN膜12を微量のO2 を含むN2 雰囲気でア
ニールすることにより、(111)と(200)に配向
したTiN膜12上にTiNO膜12aを形成して構成
したため、(111)と(200)に配向したTiN膜
12の結晶間に生じた隙間をTiNO膜12aにより埋
めることができる。
【0037】このため、(111)と(200)に配向
したTiN膜12のみで構成する場合よりも、更にバリ
ア性を高めることができる。なお、TiNO膜12a
は、コンタクト抵抗を考慮すると、できるだけ薄膜で形
成することが望ましい。なお、上記実施例1では、バリ
アメタルとして(111)に配向したTiN膜よりも密
度が大きい(111)と(200)に配向したTiN膜
6,10,12,14で構成してバリア性を向上させる
好ましい態様の場合を説明したが、本発明はこれのみに
限定されるものではなく、バリアメタルとしては、(1
11)に配向したTiN膜よりも密度が大きい(11
1)配向と(111)配向以外の配向性とを有するTi
N膜であればよい。この(111)配向と(111)配
向以外の配向性とを有するTiN膜は、バリア性を効果
的に上げることを考慮すると、密度が4.5g/cm3
以上であることが好ましい。
【0038】上記実施例は、(111)と(200)に
配向したTiN膜6,10,12,14をDCマグネト
ロンスパッタ法で形成する場合について説明したが、本
発明はこれのみに限定されるものではなく、例えばコリ
メートスパッタ法で形成してもよい。この場合、Si基
板1に対して、TiターゲットからTiを方向性を付け
て衝突させることができるため、TiN膜6,10,1
2,14に(200)配向の配向性を効率良く持たせる
ことができる。
【0039】上記実施例は、(111)と(200)に
配向したTiN膜6,10,12,14の上下層にT
i,Al・Cu,Wからなる層で構成する場合について
説明したが、上下層にはそれ以外の例えばTi合金、A
l,Al合金等で構成してもよいし、Co,Mo,C
u,Au等の高融点金属やNi,Pt等の遷移金属等を
含む合金で構成してもよい。
【0040】上記実施例は、コンタクト抵抗を低減化す
るために、Ti膜5を(111)と(200)に配向し
たTiN膜6下に形成して構成する場合について説明し
たが、本発明はこれのみに限定されるものではなく、
(111)と(200)に配向したTiN膜6上下に形
成して構成してもよいし、(111)と(200)に配
向したTiN膜6上のみに形成して構成してもよい。な
お、Ti膜5は、これ以外の層間に適宜設けて構成して
もよい。 (実施例2)次に、図4は本発明に係る実施例2の半導
体装置の構造を示す平面及び断面図である。
【0041】本実施例では、まず、スパッタ法によりS
i基板31上にコンタクト抵抗を低減化するためのTi
膜32、バリアメタルとなるTiN膜33、配線となる
Al金属膜34及びバリアメタルとなるTiN膜35を
順次形成する。このスパッタ成膜時、Al金属膜34及
びTiN膜35は、両方共〈200〉面が存在するよう
に面方位を調整する。ここでは、下地をSi基板31で
構成したが、下地はSi基板31以外のSiO2 等の絶
縁膜やAl等の金属膜で構成してもよい。次いで、RI
E等によりTiN膜35からTi膜32までを異方性エ
ッチングして下層配線36を形成する。
【0042】次に、CVD法等により下層配線36を覆
うようにSiO2 等の層間絶縁膜37を形成した後、R
IE等により層間絶縁膜37を選択的にエッチングして
ビアと言われる下層配線36が露出された開口部37a
を形成する。そして、スパッタ法とRIE法等により開
口部37a内の下層配線36とコンタクトするようにコ
ンタクト抵抗を低減化するためのTi膜38、バリアメ
タルとなるTiN膜39及び配線となるAl金属膜40
から構成される上層配線41を形成することにより、図
4に示すような配線が積層された構造の半導体装置を得
ることができる。 このように、本実施例では、〈20
0〉面の配向性を有するAl金属膜34上に〈200〉
面の配向性を有するTiN膜35を形成して構成したと
ころ、比較例の〈200〉面の配向性が存在しないAl
金属膜34及びTiN膜35を形成する場合よりも、図
5に示す如く、コンタクト抵抗が1.07Ω→0.80
3Ωと低減することができた。
【0043】なお、上記実施例2では、ビアとなる開口
部37aを、下層配線36及び上層配線41の配線幅よ
りも小さくして構成する場合について説明したが、本発
明はこれのみに限定されるものではなく、例えば図6に
示す如く、ビアとなる開口部37aを、下層配線36及
び上層配線41の配線幅と同じにして構成してもよい。
この場合も、図7に示す如く、コンタクト抵抗を比較例
の<200>面の配向性が存在しない場合の7.46Ω
から1.25Ωと著しく低減することができた。
【0044】上記実施例2は、金属膜34をAlから構
成する場合について説明したが、本発明はこれのみに限
定されるものではなく、Al・Cu,Al・Si,Al
・Ti等の合金から構成する場合であってもよい。上記
した2実施例は、〈200〉面の配向性を有するTiN
膜35を、通常のスパッタ法により形成する場合につい
て説明したが、本発明はこれのみに限定されるものでは
なく、配向性を制御し易いコリメートスパッタ法により
形成するように構成してもよい。
【0045】次に、本発明においては、N2 100%雰
囲気中におけるDCマグネトロンスパッタ法にて(11
1)に配向した窒化チタン膜よりも密度が大きい(11
1)配向と(111)より大きい(200)配向を有す
る窒化チタン膜を形成するように構成してもよい。即
ち、前述の如く、磁束密度を強くすることの他にN2
00%にすることで(200)配向を増加させることが
できる。Ar/N2 =60/30で(111)/(20
0)=112/40≒1:0.35となるのに対し、N
2 100%で63/106≒1:1.68となる。
【0046】
【発明の効果】本発明によれば、配線層を構成するA
l,W等がTiN膜を通してSi基板中に拡散すること
を生じ難くし拡散層による接合部の破壊を抑えて、素子
特性の劣化を抑えることができるとともに、TiN膜下
に形成したTi膜のTiをTiN膜を通して配線層中に
拡散することを生じ難くして、配線層の信頼性の劣化を
抑えることができる他、開口部内にW埋め込み層を埋め
込んで成膜する時に、W,Fが上層のTiN膜を通して
上層のTiN膜と下層のTiN膜の界面に拡散すること
を生じ難くして、上層のTiN膜と下層のTiN膜の界
面での密着性の劣化を抑えることができ、また、Al配
線層とTiN膜間に高抵抗層を形成され難くして、Al
配線層とTiN膜間のコンタクト抵抗を低減することが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明に係る実施例1の半導体装置の製造方法
を示す図である。
【図2】本発明に係る実施例1の半導体装置の製造方法
を示す図である。
【図3】TiN柱状結晶間の隙間が密着している様子を
示す図である。
【図4】本発明に係る実施例2の半導体装置の構造を示
す平面及び断面図である。
【図5】本発明と比較例における配線のコンタクト抵抗
の結果を示す図である。
【図6】本発明に適用できる半導体装置の構造を示す平
面及び断面図である。
【図7】本発明と比較例における配線のコンタクト抵抗
の結果を示す図である。
【図8】従来の半導体装置の構造を示す断面図である。
【図9】従来の半導体装置の構造を示す断面図である。
【図10】TiN柱状結晶間に隙間が生じている様子を
示す図である。
【図11】Al金属膜とTiN膜間に高抵抗層が形成さ
れる様子を示す図である。
【符号の説明】
1,31 Si基板 2 ソース/ドレイン拡散層 3,8 絶縁層 4,9,37a 開口部 5,32,38 Ti膜 6,10,12,14 (111)と(200)に配
向したTiN膜 7,13,34,40 金属膜 11 W埋め込み層 12a TiNO膜 15 隙間 33,35,39 TiN膜 36 下層配線 37 層間絶縁膜 41 上層配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 憲一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 遠田 孝之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 細田 勉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中村 友二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 アンソニー・ホッブス 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 水谷 寛 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】(111)配向と(111)配向以外の配
    向性とを有し、(111)に配向した窒化チタン膜より
    も密度が大きい窒化チタン膜を有することを特徴とする
    半導体装置。
  2. 【請求項2】前記(111)配向と(111)配向以外
    の配向性とを有する窒化チタン膜は、密度が4.5g/
    cm3 以上であることを特徴とする請求項1記載の半導
    体装置。
  3. 【請求項3】前記(111)配向以外の配向性は、(2
    00)配向であることを特徴とする請求項1,2記載の
    半導体装置。
  4. 【請求項4】前記(111)配向と(111)配向以外
    の配向性とを有する窒化チタン膜は、上層の金属膜と下
    層のシリコン基板間に形成してなることを特徴とする請
    求項1乃至3記載の半導体装置。
  5. 【請求項5】前記(111)配向と(111)配向以外
    の配向性とを有する窒化チタン膜の上下層の少なくとも
    どちらか一方にチタン膜を形成してなることを特徴とす
    る請求項1乃至4記載の半導体装置。
  6. 【請求項6】前記(111)配向と(111)配向以外
    の配向性とを有する窒化チタン膜の上層に金属膜を形成
    し、下層に窒化シリコン膜を形成してなることを特徴と
    する請求項1乃至5記載の半導体装置。
  7. 【請求項7】前記(111)配向と(111)配向以外
    の配向性とを有する窒化チタン膜上に酸素含有窒化チタ
    ン膜を形成してなることを特徴とする請求項1乃至6記
    載の半導体装置。
  8. 【請求項8】ターゲット表面における磁束密度が200
    G以上を有するマグネットを用いたスパッタ法により、
    (111)に配向した窒化チタン膜よりも密度が大きい
    (111)配向と(111)配向以外の配向性とを有す
    る窒化チタン膜を形成する工程を含むことを特徴とする
    半導体装置の製造方法。
  9. 【請求項9】前記スパッタ法は、コリメートスパッタ法
    であることを特徴とする請求項8記載の半導体装置の製
    造方法。
  10. 【請求項10】前記(111)配向と(111)配向以
    外の配向性とを有する前記窒化チタン膜を、微量の酸素
    を含む窒素雰囲気中でアニールすることにより、前記窒
    化チタン膜上に酸素含有窒化チタン膜を形成することを
    特徴とする請求項8,9記載の半導体装置の製造方法。
  11. 【請求項11】〈200〉面の配向性を有する主な構成
    材料がアルミニウムからなる金属膜上に〈200〉面の
    配向性を有する窒化チタン膜が形成されてなることを特
    徴とする半導体装置。
  12. 【請求項12】前記金属膜は、銅、シリコン及びチタン
    の少なくとも1種を含有してなることを特徴とする請求
    項11記載の半導体装置。
  13. 【請求項13】下地の膜上に〈200〉面の配向性を有
    する主な構成材料がアルミニウムからなる金属膜を形成
    する工程と、次いで、該金属膜上に〈200〉面の配向
    性を有する窒化チタン膜を形成する工程とを含むことを
    特徴とする半導体装置の製造方法。
  14. 【請求項14】前記〈200〉面の配向性を有する窒化
    チタン膜は、コリメートスパッタ法により形成すること
    を特徴とする請求項13記載の半導体装置の製造方法。
  15. 【請求項15】N2 100%雰囲気中におけるDCマグ
    ネトロンスパッタ法にて(111)に配向した窒化チタ
    ン膜よりも密度が大きい(111)配向と(111)よ
    り大きい(200)配向を有する窒化チタン膜を形成す
    る工程を含むことを特徴とする半導体装置の製造方法。
JP04953395A 1995-03-09 1995-03-09 半導体装置及びその製造方法 Expired - Lifetime JP3383113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04953395A JP3383113B2 (ja) 1995-03-09 1995-03-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04953395A JP3383113B2 (ja) 1995-03-09 1995-03-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08250452A true JPH08250452A (ja) 1996-09-27
JP3383113B2 JP3383113B2 (ja) 2003-03-04

Family

ID=12833810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04953395A Expired - Lifetime JP3383113B2 (ja) 1995-03-09 1995-03-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3383113B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236984B1 (ko) * 1996-12-20 2000-03-02 정선종 금속배선의 전자이주특성 개선 방법
JP2007005423A (ja) * 2005-06-22 2007-01-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009059882A (ja) * 2007-08-31 2009-03-19 Nec Electronics Corp 半導体装置
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
WO2011013374A1 (ja) * 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
KR20230017134A (ko) 2021-07-27 2023-02-03 도쿄엘렉트론가부시키가이샤 질화티타늄막을 형성하는 방법, 및 질화티타늄막을 형성하는 장치
WO2025141704A1 (ja) * 2023-12-26 2025-07-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236984B1 (ko) * 1996-12-20 2000-03-02 정선종 금속배선의 전자이주특성 개선 방법
JP2007005423A (ja) * 2005-06-22 2007-01-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009059882A (ja) * 2007-08-31 2009-03-19 Nec Electronics Corp 半導体装置
WO2010125810A1 (ja) * 2009-04-28 2010-11-04 キヤノンアネルバ株式会社 半導体装置およびその製造方法
JP4871433B2 (ja) * 2009-04-28 2012-02-08 キヤノンアネルバ株式会社 半導体装置およびその製造方法
US8415753B2 (en) 2009-04-28 2013-04-09 Canon Anelva Corporation Semiconductor device and method of manufacturing the same
WO2011013374A1 (ja) * 2009-07-29 2011-02-03 キヤノンアネルバ株式会社 半導体装置およびその製造方法
KR20230017134A (ko) 2021-07-27 2023-02-03 도쿄엘렉트론가부시키가이샤 질화티타늄막을 형성하는 방법, 및 질화티타늄막을 형성하는 장치
WO2025141704A1 (ja) * 2023-12-26 2025-07-03 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Also Published As

Publication number Publication date
JP3383113B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
US5763953A (en) Semiconductor device and method of manufacturing the same
JPH0936228A (ja) 配線形成方法
JPH07211668A (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JPH0897209A (ja) 半導体装置およびその製造方法
JP2000021813A (ja) 半導体装置の製造方法
JP3383113B2 (ja) 半導体装置及びその製造方法
JP3240725B2 (ja) 配線構造とその製法
JPH0922907A (ja) 埋め込み導電層の形成方法
JP2757796B2 (ja) 半導体集積回路装置
JP3040177B2 (ja) 半導体素子の配線形成方法
JP3194793B2 (ja) 半導体装置の製造方法
JPH0888224A (ja) 半導体装置およびその製造方法
JPH06204218A (ja) 半導体装置の製造方法
JP2001176875A (ja) 半導体装置
JP2850341B2 (ja) 半導体装置の製造方法
JPH0536839A (ja) 半導体装置の製造方法
JP2646897B2 (ja) 多層配線の形成方法
JPH07130849A (ja) 半導体装置及びその製造方法
JPH05308057A (ja) 半導体装置の製造方法
KR100606245B1 (ko) Ti 접착층을 이용한 TFT-LCD의 건식 식각 배선 형성방법
JPH09115906A (ja) 半導体装置の製造方法
JP2565292B2 (ja) 半導体装置
JP2904165B2 (ja) 半導体装置の製造方法
JPH0714917A (ja) 半導体装置の製造方法
JPH04324636A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

EXPY Cancellation because of completion of term