JP2009117743A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】誘電率が低く、且つ、良好な品質を有する絶縁膜を備え、配線間の寄生容量が抑制された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成され、第１の溝（第２の配線溝２８）を有し、高さ方向において組成比が異なる第１の絶縁膜（第３の絶縁膜２４）と、第１の溝（第２の配線溝２８）を埋める第１の金属配線（第２の金属配線２５）とを備えている。第１の絶縁膜（第３の絶縁膜２４）では、上部における機械的強度がその他の部分における機械的強度に比べて大きくなっている。
【選択図】図１

Description

本発明は銅等からなる金属配線を備えた半導体装置及びその製造方法に関する。

近年、半導体集積回路の高集積化に伴い配線パターンが高密度化し、配線間に生じる寄生容量が増大してきている。寄生容量が増大すると信号の配線遅延が生じるため、高速動作が必要な半導体集積回路においては、配線間の寄生容量の低減が重要課題となっている。現在、配線間の寄生容量を低減させるために、配線間及び層間絶縁膜の比誘電率を小さくすることが検討されている。

従来、配線間に設けられる絶縁膜の材料として、シリコン酸化膜（ＳｉＯ_２）（比誘電率３．９〜４．２）が多用されてきた。ここで、一部の半導体集積回路においては、フッ素（Ｆ）を含有するＳｉＯ_２膜（比誘電率３．５〜３．８）を用いることで、絶縁膜の比誘電率を低減している。さらに現在、配線間の絶縁膜として、比誘電率が３以下の炭素含有のシリコン酸化膜（ＳｉＯＣ膜）からなる低誘電率膜を用いることで、配線間の寄生容量が低減された半導体装置が提案されている。

しかしながら、配線間の絶縁膜としてＳｉＯＣからなる低誘電率膜を用いた場合、膜強度が低いために、配線形成時のＣＭＰ（化学的機械的研磨）工程においてＳｉＯＣ膜が物理的損傷を受けるという問題が発生する。こうした問題に対して、ＳｉＯＣ膜などの低強度膜上に例えば損傷を受けにくい保護膜（ＣＭＰ損傷防止膜）を形成する方法が提案されている（特許文献１、２参照）。また、一般的に低誘電率膜はドライエッチングやアッシング処理の際にもダメージを受け易いため誘電率が増大する問題が発生するが、上記のＣＭＰ損傷防止膜の採用はこれらの問題の対策としても有効である。

以下、図７を用いて、従来の半導体装置について説明する。図７は、配線間の絶縁膜としてＳｉＯＣ膜を用いた半導体装置の一例を示す断面図である。

図７に示すように、従来の半導体装置は、基板（図示せず）上に形成され、上部に第１の配線溝８を有し、ＳｉＯ_２膜などからなる第１の絶縁膜１と、第１の配線溝８の内面上に形成され、窒化タンタル（ＴａＮ）などからなるバリアメタル２ａとバリアメタル２ａ上に第１の配線溝８を埋めるように形成され、銅（Ｃｕ）などからなる導電膜２ｂとを有する第１の金属配線２と、第１の絶縁膜１及び第１の金属配線２の上に形成され、炭化シリコン（ＳｉＣ）などからなる第２の絶縁膜３と、第２の絶縁膜３上に形成され、ＳｉＯＣなどの低誘電率膜からなる第３の絶縁膜４と、第３の絶縁膜４上に形成され、ＳｉＯ_２などからなる第４の絶縁膜５とを備えている。ここで、第２の絶縁膜３、及び第３の絶縁膜４の下部にはビアホール７が形成されており、第３の絶縁膜４の上部及び第４の絶縁膜３には、ビアホール７に接続された第２の配線溝１０が形成されている。そして、従来の半導体装置は、ビアホール７上に形成されたＴａＮなどからなるバリアメタル６ａ及びＣｕなどからなる導電膜６ｂから構成された金属ビア９と、第２の配線溝１０上に形成されたバリアメタル６ａ及び導電膜６ｂから構成され、金属ビア９を介して第１の金属配線２に接続された第２の金属配線６とを備えている。

次に、上述の構成を有する従来の半導体装置の製造方法について、図８（ａ）〜（ｄ）を用いて説明する。図８（ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す断面図である。

まず、図８（ａ）に示すように、基板（図示せず）上に例えばＳｉＯ_２からなる第１の絶縁膜１を形成した後、第１の絶縁膜１上に、配線溝パターンをフォトリソグラフィ法により形成する。その後、ドライエッチング法により第１の絶縁膜１を選択的にエッチングして、第１の配線溝８を形成する。続いて、第１の配線溝８の内面上にＴａＮなどからなるバリアメタル２ａを形成した後、バリアメタル２ａ上にＣｕなどからなる導電膜２ｂを堆積して第１の配線溝８に埋め込む。次に、化学的機械的研磨（ＣＭＰ）法により、余分なＣｕを除去することで、バリアメタル２ａと導電膜２ｂとから構成される第１の金属配線２を形成する。

次に、図８（ｂ）に示すように、第１の絶縁膜１及び第１の金属配線２の上に、ＳｉＣなどからなる第２の絶縁膜３を膜厚が５０ｎｍで堆積する。続いて、第２の絶縁膜３上にＳｉＯＣなどの低誘電率膜からなる第３の絶縁膜４を膜厚が５００ｎｍで堆積した後、第３の絶縁膜４上にプラズマＣＶＤ法によりＳｉＯ_２からなる第４の絶縁膜５を膜厚が５０ｎｍで堆積する。

次に、図８（ｃ）に示すように、第４の絶縁膜５上に、ホールパターンをフォトリソグラフィにより形成した後、ドライエッチング法により第２の絶縁膜３、第３の絶縁膜４、及び第４の絶縁膜５を選択的にエッチングして、第１の金属配線２の上面を露出させるビアホール７を形成する。

次に、図８（ｄ）に示すように、第３の絶縁膜４上にマスクを形成した後、ドライエッチング法により、第３の絶縁膜４の上部及び第４の絶縁膜５の内、ビアホール７の周囲に形成された部分を選択的に除去することで、所定の形状を有する第２の配線溝１０を形成する。続いて、第２の配線溝１０及びビアホール７の内面上にＴａＮなどからなるバリアメタル６ａを形成した後、バリアメタル６ａ上にＣｕなどからなる導電膜６ｂを堆積して、ビアホール７及び第２の配線溝１０に埋め込む。その後、ＣＭＰ法により、余分なＣｕを除去することで、バリアメタル６ａと導電膜６ｂとからなる金属ビア９及び第２の金属配線６を同時に形成する。

ここで、従来の半導体装置の製造方法では、第４の絶縁膜５をＣＭＰ損傷防止膜として設けることで、図８（ｄ）に示す工程で第３の絶縁膜４がＣＭＰによりダメージを受けるのを抑制することができる。
特開２００４−１４６７９８号公報 特開２００５−０５１２１４号公報

しかし、ＳｉＯＣなどの低誘電率膜からなる第３の絶縁膜４は、互いに異なる材料からなる膜との界面における密着性が低い。そのため、半導体装置の製造する際に、例えばＣＭＰ工程やウェハダイシング工程において印加される機械的ストレスや、樹脂パッケージ内で印加される樹脂の収縮応力などによって、ＳｉＯＣ（第３の絶縁膜４）とＳｉＯ_２（第４の絶縁膜５）との界面で、剥離が生じるおそれがある。

本発明は、上記の不具合を解決するためになされたものであり、誘電率が低く、且つ、良好な品質を有する絶縁膜を備え、配線間の寄生容量が抑制された半導体装置及びその製造方法を提供することを目的とする。

上記目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板上に形成され、第１の溝を有し、高さ方向において組成比が異なり、上部における機械的強度がその他の部分における機械的強度に比べて大きい第１の絶縁膜と、前記第１の溝を埋める第１の金属配線とを備えている。

この構成によれば、上部における機械的強度がその他の部分よりも小さい第１の絶縁膜を備えているので、第１の絶縁膜に第１の金属配線を形成する際のＣＭＰ工程などで、第１の絶縁膜の上面がダメージを受けるのを抑制することができる。このため、第１の絶縁膜として、一般的に強度が弱い低誘電率膜を用いても、上部の機械的強度が大きいことで製造工程中のダメージに対して損傷を受けにくくなる。従って、本発明の半導体装置は、品質が良好な絶縁膜を備え、配線間の寄生容量が低減され、高速に動作可能で信頼性の高い半導体装置を実現することができる。

次に、本発明の半導体装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程（ａ）と、少なくとも前記第１の絶縁膜の上部における組成比がその他の部分における組成比と異なるように、前記第１の絶縁膜を処理する工程（ｂ）と、前記工程（ｂ）の後、前記第１の絶縁膜を貫通する第１の溝を形成し、前記第１の溝に導電性膜を埋めて研磨することにより、第１の金属配線を形成する工程（ｃ）とを備えている。

この方法によれば、工程（ｂ）で第１の絶縁膜の組成比を変化させる処理を行うことで、例えば、第１の絶縁膜として低誘電率膜の炭素を含むシリコン酸化膜を用いた場合、上部における炭素の含有率をその他の部分よりも小さくできる。これにより、第１の絶縁膜の上部の機械的強度は、その他の部分よりも大きくなるので、工程（ｃ）における第１の金属配線を形成する際の研磨で、第１の絶縁膜の表面が損傷するのを抑制することができる。その結果、ＣＭＰ損傷保護膜などを形成しなくとも、製造工程中に第１の絶縁膜がダメージを受けるのを抑制でき、良好な品質を有する半導体装置を得られる。従って、本発明の半導体装置の製造方法を用いると、配線間の寄生容量が低減され、高速に動作可能で信頼性の高い半導体装置を比較的容易に製造することができる。

本発明の半導体装置及びその製造方法によれば、低誘電率で、且つ、品質が良好な絶縁膜を備えることができ、配線間の寄生容量が低減された信頼性の高い半導体装置を実現することができる。

（実施形態）
本発明の実施形態に係る半導体装置について、図面を参照しながら説明する。図１は本実施形態に係る半導体装置の構成を示す断面図である。

図１に示すように、本実施形態の半導体装置は、例えばＳｉからなる基板（図示せず）と、基板上に形成され、酸化シリコン（ＳｉＯ_２）などからなり、上部に第１の配線溝２７が設けられた第１の絶縁膜２１と、第１の配線溝２７に埋め込まれて形成された第１の金属配線２２とを備えている。なお、第１の金属配線２２は、第１の配線溝２７の内面上に形成された窒化タンタル（ＴａＮ）などからなるバリアメタル２２ａと、バリアメタル２２ａ上に形成され、銅（Ｃｕ）などからなる導電膜２２ｂとから構成されている。

さらに、本実施形態の半導体装置は、第１の絶縁膜２１及び第１の金属配線２２上に形成され、炭化シリコン（ＳｉＣ）などからなる第２の絶縁膜２３と、第２の絶縁膜２３上に形成され、ＳｉＯＣからなる低誘電率膜の第３の絶縁膜２４とを備えている。ここで、第３の絶縁膜２４の下部及び第２の絶縁膜２３にはビアホール２６が形成されており、第３の絶縁膜２４の上部には、該ビアホール２６に接続された第２の配線溝２８が形成されている。そして、本実施形態の半導体装置は、ビアホール２６上に形成されたＴａＮなどからなるバリアメタル２５ａ及びＣｕなどからなる導電膜２５ｂから構成された金属ビア２９と、第２の配線溝２８上に形成されたバリアメタル２５ａ及びＣｕなどからなる導電膜２５ｂから構成され、金属ビア２９を介して第１の金属配線２２に接続された第２の金属配線２５とを備えている。なお、第２の絶縁膜２３は、第１の金属配線２２の材料として例えばＣｕなどを用いた場合、Ｃｕの拡散を防止するための金属防止膜として機能する。

ここで、本実施形態の半導体装置では、第３の絶縁膜２４は炭素含有酸化シリコン（ＳｉＯＣ）膜から構成されているが、上部２４ａにおける炭素の含有率がその他の部分における炭素の含有率に比べて小さくなっている。具体的には、Ｘ線光電子分光分析（ＸＰＳ）法により求めた各原子の原子百分率（組成比）の値は、第３の絶縁膜２４の上部２４ａでは、Ｓｉ：Ｏ：Ｃ＝３２：４４：２４であるのに対して、その他の部分では、Ｓｉ：Ｏ：Ｃ＝３０：４１：２９となっている。このように高さ方向において組成比が異なる第３の絶縁膜２４では、炭素の含有率が低い上部２４ａにおける機械的強度が、その他の部分よりも大きくなっている。

本実施形態の半導体装置の特徴は、第２の金属配線２５が形成され、低誘電率膜からなる第３の絶縁膜２４において、上部２４ａにおける炭素の含有率がその他の部分よりも小さくなっていることにある。この場合、第３の絶縁膜２４の上部２４ａにおける機械的強度がその他の部分よりも大きくなるため、第３の絶縁膜２４の上部２４ａは低誘電率膜であっても十分な強度を有する膜となる。これにより、第３の絶縁膜２４に埋め込み配線（第２の金属配線２５）を形成するためのＣＭＰ工程時などに、第３の絶縁膜２４の上面がダメージを受けるのを抑制することができる。その結果、本実施形態の半導体装置は、品質が良好な低誘電率膜を備え、寄生容量が低減され、高速に動作可能で信頼性の高い半導体装置を実現することができる。

続いて、本実施形態の半導体装置の製造方法について説明する。図２（ａ）〜（ｅ）は、本実施形態の半導体装置の製造方法を示す断面図である。

まず、図２（ａ）に示すように、基板（図示せず）上に例えばＳｉＯ_２からなる第１の絶縁膜２１を形成した後、第１の絶縁膜２１上にレジストを設けて、該レジストに配線溝パターンをフォトリソグラフィ法により形成する。その後、レジストをマスクとして、ドライエッチング法により第１の絶縁膜２１を選択的にエッチングすることで、第１の配線溝２７を形成する。続いて、アッシングによりレジストを除去して、第１の配線溝２７の内面上にＴａＮなどからなるバリアメタル２２ａを形成した後、バリアメタル２２ａ上にＣｕなどからなる導電膜２２ｂを堆積して第１の配線溝２７に埋め込む。次に、化学的機械的研磨（ＣＭＰ）法により、第１の配線溝２７からはみ出した余分なＣｕを除去することで、バリアメタル２２ａと導電膜２２ｂとから構成される第１の金属配線２２を形成する。

次に、図２（ｂ）に示すように、第１の絶縁膜２１及び第１の金属配線２２の上に、ＣＶＤ（Chemical Vapor Deposition）法などにより、ＳｉＣなどからなる第２の絶縁膜２３を膜厚が５０ｎｍで堆積する。続いて、第２の絶縁膜２３上に、ＣＶＤ法によりオルガノシラン又はオルガノシロキサンを含むガスを用いて、ＳｉＯＣなどの低誘電率膜などからなる第３の絶縁膜２４を膜厚が５５０ｎｍで形成する。これにより、膜中にメチル基（−ＣＨ_３）を多く含んだ第３の絶縁膜２４を形成することができる。

続いて、図２（ｃ）に示すように、紫外線源が配置された真空チャンバー（図示せず）内に基板を設置し、ヘリウム（Ｈｅ）やアルゴン（Ａｒ）などのガス雰囲気下で、第３の絶縁膜２４に対して紫外線を照射する。これにより、紫外線に曝された第３の絶縁膜２４の表面部分（上部２４ａ）で、ＳｉＯＣの組成比が変化する。

ここで、紫外線処理後の第３の絶縁膜２４について、高さ方向における炭素の含有率について説明する。図３（ａ）は、本実施形態の半導体装置の製造方法に係る紫外線処理後の第３の絶縁膜２４の高さ方向における炭素（Ｃ）及び酸素（Ｏ）の含有率の分布を測定した結果である。同図に示すように、第３の絶縁膜２４の炭素の含有率は、膜内部ではほぼ一定の値を示しているが、膜の高さが全体の２／３程度である部分から表面（上部２４ａ）に向かうに連れて大幅に減少している。このように、紫外線を照射することで、第３の絶縁膜２４の上部２４ａにおける炭素の含有率が、その他の部分における炭素の含有率よりも小さくなる。

次に、図２（ｄ）に示すように、第３の絶縁膜２４の上面にレジストを塗布し、リソグラフィ法を用いてパターンを形成する。そして、このパターンをマスクとして、第２の絶縁膜２３及び第３の絶縁膜２４を貫通し、第１の金属配線２２の上面に達するビアホール２６を形成した後、アッシングによりレジストを除去する。

続いて、図２（ｅ）に示すように、第３の絶縁膜２４の上面に再度レジストを塗布し、リソグラフィ法を用いて配線溝のパターンを形成する。そして、このパターンをマスクとして、第３の絶縁膜２４のうち、ビアホール２６の周囲であって上部に形成された部分を除去することで、第２の配線溝２８を形成する。その後、ビアホール２６及び第２の配線溝２８の内面上に、ＴａＮなどからなるバリアメタル２５ａをスパッタリングにより形成する。次に、バリアメタル２５ａ上にＣｕなどからなる導電膜２５ｂを電気メッキ法によりビアホール２６及び第２の配線溝２８に埋め込む。次に、化学的機械的研磨（ＣＭＰ）法により、第２の配線溝２８からはみ出した余分なＣｕを除去することで、バリアメタル２５ａと導電膜２５ｂとから構成された金属ビア２９及び第２の金属配線２５を同時に形成する。なお、本工程では、第２の配線溝２８とビアホール２６へ、同時に銅を堆積し埋め込むデュアル・ダマシン法が用いられているが、これに限定されるものではない。以上の方法により、本実施形態の半導体装置を製造することができる。

ここで、本実施形態の半導体装置の製造方法では、ＣＶＤ法により誘電率の低いＳｉＯＣ膜を用いて第３の絶縁膜２４を形成している。このＣＶＤ法により成膜したＳｉＯＣ膜における、Ｓｉに対するＣの比率（Ｃ／Ｓｉ）と、比誘電率及びヤング率との関係について、図４及び図５を用いてそれぞれ説明する。図４は、本実施形態の半導体装置の製造方法に係るＳｉＯＣ膜における、Ｃ／Ｓｉと比誘電率との関係を示す図である。また、図５は、本実施形態の半導体装置の製造方法に係るＳｉＯＣ膜における、Ｃ／Ｓｉとヤング率（ＧＰａ）との関係を示す図である。なお、両図において、Ｃ／Ｓｉが異なる各ＳｉＯＣ膜は、ＣＶＤ法によりオルガノシロキサンを含むガスを用いて成膜条件を変更して成膜したものであり、紫外線を照射した場合（ａ）と紫外線を照射しない場合（ｂ）における結果をそれぞれ示している。

まず、紫外線を照射しない場合（ａ）について説明する。図４からＳｉＯＣ膜の炭素の含有率が増大するに従って、比誘電率は低下することがわかる。この比誘電率の低下は、膜中のメチル基の比率が増加していることによるものである。一方、図５に示すように、ＳｉＯＣ膜の炭素の含有率が増大するに従って、ヤング率は低下する傾向を有する。ここで、ヤング率が大きいほど応力に対する歪み量が大きいと言える。従って、図４と図５の結果から、ＳｉＯＣ膜の炭素の含有率が増大するほど、比誘電率が小さくなるとともにヤング率も低下することを考慮すると、低誘電率膜は例えばＣＭＰ工程などにおいて引っかき傷などの損傷を受けやすい膜であることがわかる。

次に、紫外線を照射する場合（ｂ）について説明する。なお、紫外線（ＵＶ、UltraViolet）は、例えば温度を３００℃〜４５０℃、圧力を１×１０^−８Ｐａ〜１．０１×１０^５Ｐａ（１ａｔｍ）の範囲にそれぞれ設定し、窒素及びその他の元素を１種類以上含む窒素雰囲気下で、ＵＶパワーを１ｋＷ〜１０ｋＷとして、例えば２４０秒〜１２００秒間照射した。図４及び図５の結果より、ＳｉＯＣ膜に紫外線を照射すると、炭素の含有率が低下して、比誘電率とヤング率が共に増加することがわかる。これは、ＳｉＯＣ膜に紫外線を照射することで、紫外線のエネルギーにより膜中のメチル基が脱離する結果、誘電率が増加するとともに、基本骨格の結合が強固になりヤング率が増加するものだと考えられる。

従って、本実施形態の半導体装置の製造方法により形成された第３の絶縁膜２４は、図３（ａ）に示すように、上部２４ａにおける炭素の含有率が膜内部よりも小さくなっているため、上部２４ａにおけるヤング率は、膜内部よりも高くなっている。すなわち、第３の絶縁膜２４は、上部２４ａにおける機械的強度が膜内部に比べて大きい膜であると言える。

続いて、上述の性質を有する第３の絶縁膜２４の効果を確認するために、絶縁膜表面の欠陥検査を行った結果を図６に示す。図６は、本実施形態の半導体装置の製造方法に係る第３の絶縁膜２４の欠陥密度を示す結果である。なお、比較のため、紫外線を照射せずに形成された絶縁膜に対してＣＭＰ工程まで処理したサンプルを別途作成して、同様な欠陥検査を実施して欠陥密度を評価した。

図６に示すように、本実施形態の半導体装置の製造方法により紫外線を照射して形成された第３の絶縁膜２４の表面（上部２４ａ）は、紫外線を照射しない場合に比べて欠陥密度が劇的に小さくなっている。これにより、本実施形態の半導体装置の製造方法で形成された第３の絶縁膜２４は、ＣＭＰ工程時の損傷に対して高い耐性を有することがわかった。

以上、説明したように、本実施形態の半導体装置の製造方法の特徴は、図２（ｃ）に示す工程で、上部の組成比がその他の部分の組成比と異なるように、第３の絶縁膜２４を処理することにある。これにより、第３の絶縁膜２４が低誘電率膜で、例えば炭素を含む酸化シリコン膜である場合、上部の炭素の含有率をその他の部分よりも小さくすることができるため、上部における機械的強度はその他の部分よりも大きくなる。その結果、ＣＭＰ損傷防止膜などを形成しなくとも、図２（ｅ）に示すＣＭＰの工程などの製造工程中に、第３の絶縁膜の表面が損傷するのが抑制され、良好な品質を有する低誘電率膜が得られる。従って、本実施形態の半導体装置の製造方法を用いると、配線間の寄生容量が抑制され、高速に動作可能な半導体装置を比較的容易に製造することができる。

また、本実施形態の半導体装置の製造方法では、従来の半導体装置の製造方法と異なり、ＣＭＰ損傷防止膜を低誘電率膜上に形成する必要がないため、ＣＭＰ損傷防止膜と低誘電率膜との界面で剥離が起こるなどの不具合を解消することができる。

なお、本実施形態の半導体装置の製造方法では、図２（ｃ）に示す工程で第３の絶縁膜２４の上部２４ａの組成比を変化させる処理として、紫外線を照射する処理を行ったが、これに限定されるものではない。この処理として、例えば以下の３つの方法の１つを用いてもよい。

第１の方法として、第３の絶縁膜２４に対して電子線を照射してもよい。ここで、図３（ｂ）は、電子線照射後の第３の絶縁膜２４の高さ方向における炭素（Ｃ）及び酸素（Ｏ）の含有率の分布を測定した結果である。同図に示すように、電子線を照射した場合、第３の絶縁膜２４の炭素の含有率は、膜内部ではほぼ一定の値を示しているが、膜の高さが全体の半分程度である部分から表面（上部２４ａ）に向かうに連れて緩やかに減少している。これにより、電子線処理を行うことで、第３の絶縁膜２４の上部２４ａでは炭素の含有率が小さくなる結果、ヤング率が小さくなると言える。従って、電子線処理を行っても、上部における機械的強度がその他の部分よりも大きい第３の絶縁膜２４を形成することができ、上述と同様な効果が得られる。また、この電子線処理の場合、第３の絶縁膜２４の酸素の含有率が表面において著しく大きくなっている。このような組成比を有する第３の絶縁膜２４では、上部２４ａにおけるエッチングレートが下部付近のエッチングレートと大きく異なる。従って、電子線の照射を行った絶縁膜は、ＣＭＰ工程時においてより一層削れにくい膜となる。なお、電子線の照射は、例えば温度を３００℃〜４５０℃、圧力を１×１０^−８Ｐａ〜１×１０^−４Ｐａの範囲にそれぞれ設定し、ヘリウム雰囲気下で、電子線パワーを１０ｋＷ〜３０ｋＷとして、例えば６０秒〜１８０秒間照射した。

続いて、第２の方法として、第３の絶縁膜２４を熱源に曝してもよい。ここで、図３（ｃ）は、熱暴露後の第３の絶縁膜２４の高さ方向における炭素（Ｃ）及び酸素（Ｏ）の含有率の分布を測定した結果である。同図に示すように、熱源に暴露した場合、第３の絶縁膜２４の炭素の含有率は、膜の高さが高くなるに連れて徐々に小さくなり、表面（上部２４ａ）の炭素の含有率は、その他の部分よりも小さくなる。従って、熱暴露の処理を行っても、上部における機械的強度がその他の部分よりも大きい第３の絶縁膜２４を形成することができ、上述と同様な効果が得られる。なお、熱暴露は、例えば温度を６００℃〜１２００℃、圧力を１×１０^−４Ｐａ〜１．０１×１０^５Ｐａ（１ａｔｍ）の範囲にそれぞれ設定し、ヘリウム、窒素、又は水素雰囲気下で、１０分〜３０分間暴露した。

最後に、第３の方法として、第３の絶縁膜２４の表面にプリズムを配置し、該プリズムにＵＶ光を入射して生じるエバネッセンス波を用いて、第３の絶縁膜２４の表面を処理してもよい。この場合においても、第３の絶縁膜２４の上部２４ａの炭素の含有率は、その他の部分よりも小さくなり、上述と同様な効果が得られる。なお、ＵＶは、温度を３００℃〜４５０℃、圧力を１×１０^ー８Ｐａ〜１．０１×１０^５Ｐａ（１ａｔｍ）の範囲にそれぞれ設定し、窒素及びその他の元素を１種類以上含む窒素雰囲気下で、ＵＶパワーを１ｋＷ〜１０ｋＷとして、２４０秒〜１２００秒間照射した。

なお、本実施形態の半導体装置の製造方法では、第３の絶縁膜２４をＣＶＤ法により形成したが、これに限定されるものではなく、例えばメチルシルセスキオキサン（ＭＳＱ）やメチルハイドロシルセスキオキサン（ＭＨＳＱ）などのＳｉ、Ｏ、Ｃを含む材料を塗布することで第３の絶縁膜２４を形成してもよい。この場合においても、図２（ｃ）に示す工程で処理することで、上述と同様な効果が得られる。

本発明の半導体装置及びその製造方法は、半導体装置の高駆動化に有用である。

本発明の実施形態に係る半導体装置の構成を示す断面図である。 （ａ）〜（ｄ）は、実施形態に係る半導体装置の製造方法を示す断面図である。 （ａ）〜（ｃ）は、本実施形態の半導体装置の製造方法に係る第３の絶縁膜２４の高さ方向における炭素（ｃ）及び酸素（Ｏ）の含有率の分布を測定した結果である。 実施形態の半導体装置の製造方法に係るＳｉＯＣ膜における、Ｃ／Ｓｉと比誘電率との関係を示す図である。 実施形態の半導体装置の製造方法に係るＳｉＯＣ膜における、Ｃ／Ｓｉとヤング率（ＧＰａ）との関係を示す図である。 実施形態の半導体装置の製造方法に係る第３の絶縁膜の欠陥密度を示す結果である。 従来の半導体装置の構成を示す断面図である。 （ａ）〜（ｄ）は、従来の半導体装置の製造方法を示す断面図である。

符号の説明

２１ 第１の絶縁膜
２２ 第１の金属配線
２２ａ バリアメタル
２２ｂ 導電膜
２３ 第２の絶縁膜
２４ 第３の絶縁膜
２４ａ 上部
２５ 第２の金属配線
２５ａ バリアメタル
２５ｂ 導電膜
２６ ビアホール
２７ 第１の配線溝
２８ 第２の配線溝
２９ 金属ビア

Claims (14)

1. 半導体基板と、
   前記半導体基板上に形成され、第１の溝を有し、高さ方向において組成比が異なり、上部における機械的強度がその他の部分における機械的強度に比べて大きい第１の絶縁膜と、
   前記第１の溝を埋める第１の金属配線とを備えた半導体装置。
2. 前記第１の絶縁膜は、炭素を含む酸化シリコン膜からなり、上部における炭素の含有率が、その他の部分における炭素の含有率よりも小さい請求項１に記載の半導体装置。
3. 前記第１の絶縁膜の誘電率は、３．５以下である請求項１又は２に記載の半導体装置。
4. 前記半導体基板と前記第１の絶縁膜の間に形成され、第２の溝を有する第２の絶縁膜と、
   前記第１の金属配線と電気的に接続され、前記第２の溝を埋める第２の金属配線とをさらに備えている請求項１〜３のうちいずれか１つに記載の半導体装置。
5. 前記第２の金属配線は、銅からなり、
   前記第１の絶縁膜と前記第２の絶縁膜の間に形成され、前記第２の金属配線を覆う第３の絶縁膜をさらに備えている請求項１〜４のうちいずれか１つに記載の半導体装置。
6. 半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
   少なくとも前記第１の絶縁膜の上部における組成比がその他の部分における組成比と異なるように、前記第１の絶縁膜を処理する工程（ｂ）と、
   前記工程（ｂ）の後、前記第１の絶縁膜を貫通する第１の溝を形成し、前記第１の溝に導電性膜を埋めて研磨することにより、第１の金属配線を形成する工程（ｃ）とを備えている半導体装置の製造方法。
7. 前記工程（ｂ）で処理された前記第１の絶縁膜は、上部における機械的強度がその他の部分における機械的強度に比べて大きい請求項６に記載の半導体装置の製造方法。
8. 前記第１の絶縁膜は、炭素を含む酸化シリコン膜からなり、
   前記工程（ｂ）で処理された前記第１の絶縁膜は、上部における炭素の含有率がその他の部分における炭素の含有率よりも小さい請求項６又は７に記載の半導体装置の製造方法。
9. 前記工程（ａ）の前に、前記半導体基板上に第２の溝を有する第２の絶縁膜を形成する工程（ｄ１）と、前記工程（ｄ１）の後、前記第２の溝に導電性膜を埋めて研磨することにより、第２の金属配線を形成する工程（ｄ２）とを備え、
   前記工程（ａ）では、前記第２の絶縁膜及び前記第２の金属配線の上に、前記第１の絶縁膜を形成し、
   前記工程（ｃ）では、前記第２の金属配線の上面に達する前記第１の溝を形成することで、前記第２の金属配線に電気的に接続される前記第１の金属配線を形成する請求項６〜８のうちいずれか１つに記載の半導体装置の製造方法。
10. 前記第２の金属配線は、銅からなり、
    前記工程（ｄ２）の後、且つ、前記工程（ａ）の前に、前記第２の絶縁膜及び前記第２の金属配線上に第３の絶縁膜を形成する工程（ｄ３）をさらに備え、
    前記工程（ａ）では、前記第３の絶縁膜の上に前記第１の絶縁膜を形成し、
    前記工程（ｃ）では、前記第１の絶縁膜及び前記第３の絶縁膜を貫通する前記第１の溝を形成する請求項９に記載の半導体装置の製造方法。
11. 前記工程（ｂ）では、前記第１の絶縁膜の上面を紫外線に暴露することで、前記第１の絶縁膜の組成比を変化させる請求項６〜１０記載のうちいずれか１つに記載の半導体装置の製造方法。
12. 前記工程（ｂ）では、前記第１の絶縁膜の上面を電子線に曝すことで、前記第１の絶縁膜の組成比を変化させる請求項６〜１０のうちいずれか１つに記載の半導体装置の製造方法。
13. 前記工程（ｂ）では、前記第１の絶縁膜の上面を熱源に曝すことで、前記第１の絶縁膜の組成比を変化させる請求項６〜１０のうちいずれか１つに記載の半導体装置の製造方法。
14. 前記工程（ｂ）では、前記第１の絶縁膜の上面を、プリズムに紫外線を入射させて生じるエバネッセンス波に曝すことで、前記第１の絶縁膜の組成比を変化させる請求項６〜１０のうちいずれか１つに記載の半導体装置の製造方法。

Images