JP2009134384A - 通信システム - Google Patents

Abstract

【課題】本発明は、宅内装置の処理能力により更新するプログラムのダウンロード時間が制約されず、且つ宅内装置の構成が簡略可能な通信システムを提供することを目的とする。
【解決手段】本発明は、局内装置１と少なくとも１つの宅内装置４との間でデータを送受信する通信システムである。宅内装置４は、データを含む信号に対して所定の処理を行う宅内信号処理部９と、宅内信号処理部９で実行するプログラム情報を保存する不揮発性の宅内メモリ部１１と、宅内信号処理部９及び宅内メモリ部１１を制御する宅内制御部１０とを備えている。局内装置１は、プログラム情報を保存する演算メモリ部８と、宅内信号処理部９を介して宅内メモリ部１１を直接制御可能な演算処理部７とを備えている。演算処理部７は、宅内メモリ部１１に保存されているプログラム情報を更新する際、演算メモリ部８に保存しているプログラム情報を宅内メモリ部１１に直接書き込む。
【選択図】図１

Description

本発明は、通信システムに係る発明であって、特に、局内装置と少なくとも１つの宅内装置との間でデータを送受信する通信システムに関するものである。

近年、各家庭や会社等に設けられた宅内の通信装置と局内の通信装置とを光ファイバ等のネットワークで結び、データの送受信を行う通信システムが普及している。そして、従来の宅内の通信装置（以下、宅内装置ともいう）には、データを含む信号に対して所定の処理を行う信号処理部が設けられており、当該信号処理部には例えばＦＰＧＡ（Field Programmable Gate Array）等のプログラミング可能な半導体素子が採用されている。そして、信号処理部（ＦＰＧＡ）で実行するプログラムは、必要に応じて更新する必要がある（例えば、デバッグや機能拡張等のため）。

そして、従来、宅内装置の信号処理部（ＦＰＧＡ）で実行するプログラムを更新する場合、宅内装置内に設けられたプロセッサが、局内装置内に設けられたプロセッサとの間で通信状態を確立し、更新するプログラムを局内装置内のメモリ部から遠隔ダウンロードしていた。宅内装置がダウンロードしたプログラムは、一旦宅内装置のプロセッサに付属する揮発性メモリ部に蓄えられ、その後当該揮発性メモリ部から信号処理部（ＦＰＧＡ）に付属する不揮発性メモリ部に書き込まれる。不揮発性メモリ部に書き込まれたプログラムを信号処理部（ＦＰＧＡ）が読み出し、実行することで更新されたプログラムの内容が処理される。上述した構成の通信システムとしては、例えば特許文献１に開示されている。

特開２００５−１４２８０５号公報

従来の通信システムでは、宅内装置のプログラムを更新するために、局内装置のプロセッサと宅内装置のプロセッサとが互いに決められたプロトコルで通信して、更新するプログラムを局内装置側が送信し、当該プログラムを宅内装置側が受信している。そのため、局内装置又は宅内装置のプロセッサの能力や付属するメモリ容量により、プログラムを更新する処理が制約を受ける場合がある。当該制約として例えば、更新するプログラムのダウンロードに時間がかかったり、更新するプログラムを分割して送信する必要が生じたりする。

より具体的に説明すると、一般的に局内装置に設けたプロセッサの処理能力は高く、宅内装置に設けたプロセッサの処理能力は低い。このような場合、局内装置と宅内装置との間における通信能力は、処理能力が低いプロセッサに依存することになる。そして、処理能力の低いプロセッサを設けた宅内装置を一旦導入し、局内装置と接続させた場合、当該局内装置に設けるプロセッサ能力を、その後いくら向上させても局内装置と宅内装置との間の通信速度を速くすることはできず、更新するプログラムのダウンロードも時間がかかる。また、宅内装置に設けたプロセッサに付属する揮発性メモリは、当該プロセッサ自身の動作のための容量と、ダウンロードしたプログラムを保持するための容量との両方を確保する必要がある。そのため、宅内装置に設けたプロセッサに付属する揮発性メモリには、ダウンロードしたプログラムを保持するための容量を常に確保しておく必要があり非効率であった。

そこで、本発明は、宅内装置の処理能力により更新するプログラムのダウンロード時間が制約されず、且つ宅内装置の構成が簡略可能な通信システムを提供することを目的とする。

本発明に係る解決手段は、局内装置と少なくとも１つの宅内装置との間でデータを送受信する通信システムであって、宅内装置は、データを含む信号に対して所定の処理を行う宅内信号処理部と、宅内信号処理部で実行するプログラム情報を保存する不揮発性の宅内メモリ部と、宅内信号処理部及び宅内メモリ部を制御する宅内制御部とを備え、局内装置は、プログラム情報を保存する演算メモリ部と、宅内信号処理部を介して宅内メモリ部を直接制御可能な演算処理部とを備え、演算処理部は、宅内メモリ部に保存されているプログラム情報を更新する際、演算メモリ部に保存しているプログラム情報を宅内メモリ部に直接書き込む。

本発明に記載の通信システムは、演算処理部が、宅内メモリ部に保存されているプログラム情報を更新する際、演算メモリ部に保存しているプログラム情報を宅内メモリ部に直接書き込むので、宅内装置の処理能力により更新するプログラムのダウンロード時間が制約されず、且つ宅内装置の構成が簡略可能な通信システムを提供することができる。

（実施の形態１）
図１に、本実施の形態に係る通信システムのブロック図を示す。図１には、局内装置１と宅内装置４とが光ファイバ２５で接続された通信システムが図示されている。図１に示す局内装置１は、制御部２と当該制御部２に制御バス２８を介して接続された通信部３とを備え、当該通信部３が上位装置５と接続されている。また、宅内装置４は、ユーザ装置６と接続されている。上位装置５は、ユーザ装置６に送信するデータを生成したり、ユーザ装置６からのデータを処理する装置である。

次に、図１に示す制御部２は、プロセッサ（演算処理部）７と当該プロセッサ７に付属する揮発性メモリ（演算メモリ部）８とを備えいる。プロセッサ７は通信部３を制御し、ＲＪ−４５コネクタ２６やＲＳ−２３２Ｃ２７を介して外部機器と接続可能である。図１に示す通信部３は、上位装置５と接続するためのＲＪ−４５コネクタ２１と、ＲＪ−４５コネクタ２１を介して送受信したデータに対して所定の処理を行うＰＨＹ処理部１８とを備える。また、通信部３は、光ファイバ２５と接続するためのＳＣコネクタ２３と、ＳＣコネクタ２３で送受信する光信号を電気信号に変換する光／電気変換部２０と、光／電気変換部２０で変換した信号をシリアル／パラレル変換するシリアル／パラレル変換部１９とを備える。さらに、通信部３は、ＰＨＹ処理部１８で処理した信号及びシリアル／パラレル変換部１９で変換した信号に対して所定の処理を行って局内装置１と宅内装置４との通信を行う信号処理部１２とを備える。

一方、図１に示す宅内装置４は、ユーザ装置６と接続するためのＲＪ−４５コネクタ２２と、ＲＪ−４５コネクタ２２を介して送受信したデータに対して所定の処理を行うＰＨＹ処理部１７とを備える。また、宅内装置４は、光ファイバ２５と接続するためのＳＣコネクタ２４と、ＳＣコネクタ２４で送受信する光信号を電気信号に変換する光／電気変換部１５と、光／電気変換部１５で変換した信号をシリアル／パラレル変換するシリアル／パラレル変換部１６とを備える。さらに、宅内装置４は、ＰＨＹ処理部１７で処理した信号及びシリアル／パラレル変換部１６で変換した信号に対して所定の処理を行って局内装置１と宅内装置４との通信を行う信号処理部９と、信号処理部９に付属する不揮発性メモリ１１と、信号処理部９の状態を制御するコンフィグレーション制御部１０とを備える。

次に、宅内装置４の電源をオフからオンへと切り替え宅内装置４を起動させた時、まずコンフィグレーション制御部１０が不揮発性メモリ１１からプログラムを読み出し、信号処理部９へ渡す。信号処理部９は、ＦＰＧＡでありプログラミングすることができる半導体素子である。この信号処理部９は、コンフィグレーション制御部１０から受け取ったプログラムに従い起動し、宅内装置４の通信機能を動作させる。つまり、信号処理部９は、局内装置１の通信部３との間で通信を確立させ、ユーザ装置６と上位装置５との間でデータの送受信を可能にする。

また、この信号処理部９で実行させるプログラムは、デバッグや機能拡張等のため更新する必要がある。更新するプログラムは、局内装置１の揮発性メモリ８からダウンロードする必要がある。従来、宅内装置４では、当該装置内に設けたプロセッサが局内装置１の揮発性メモリ８から更新するプログラムをダウンロードしていた。しかし、宅内装置４に設けたプロセッサでダウンロードを行う場合、処理能力の低い宅内装置４のプロセッサによりダウンロードの速度が制限されてしまう点、宅内装置４に設けるプロセッサのコストの点が課題となっていた。なお、局内装置１の揮発性メモリ８への更新するプログラムの格納は、ＲＪ−４５コネクタ２６を介して接続された外部装置（図示せず）を用いて行う。

そこで、本実施の形態に係る通信システムでは、宅内装置４にプロセッサを設けず、局内装置１に設けたプロセッサ７が通信部２を介してコンフィグレーション制御部１０を制御し直接不揮発性メモリ１１に更新するプログラムを書き込む。より具体的に説明すると、宅内装置４の不揮発性メモリ１１に保存されているプログラムを更新する場合、まず、局内装置１のプロセッサ７が揮発性メモリ８から更新するプログラムを読み出す。局内装置１のプロセッサ７は、読み出した更新するプログラムを、通信部３の信号処理部１２、シリアル／パラレル変換部１９、光／電気変換部２０を経由させて、光ファイバ２５から宅内装置４へ送信する。さらに、局内装置１のプロセッサ７は、読み出した更新するプログラムを、宅内装置４の光／電気変換部１５、シリアル／パラレル変換部１６、信号処理部９を経由させて不揮発性メモリ１１に直接書き込む。

なお、信号処理部９は、図２に示す模式図のように、制御信号２，３，４を用いて不揮発性メモリ１１を直接制御できる構成を採用しているので、不揮発性メモリ１１に対して更新するプログラムの書き込み及び読み出しが可能である。図２に示す模式図では、ダウンロード時の破線の矢印が示すように、信号処理部９から不揮発性メモリ１１へ直接プログラムが書き込まれる様子が示されている。また、コンフィグレーション制御部１０は、制御信号１〜４を用いて不揮発性メモリ１１に保存されたプログラムを読み出し、且つ制御信号５〜１０を用いて読み出したプログラムを信号処理部９に送信する構成を採用している。図２に示す模式図では、コンフィグレーション時の破線の矢印が示すように、コンフィグレーション制御部１０から信号処理部９へプログラムが送信される様子が示されている。なお、図２に示す模式図において、プログラムを含むデータは図中のデータ線を、当該データのアドレスは図中のアドレス線を介してそれぞれ送受信される。

本実施の形態では、宅内装置４の信号処置部９で実行されるプログラムのみについて説明したが、信号処置部９で必要なパラメータ等も同様に更新可能であり、プログラムやパラメータ等のデータを含むプログラム情報が更新の対象である。また、図１では、１つの局内装置１に対して１つの宅内装置４が接続された図が示されているが、本発明はこれに限られず、１つの局内装置１に対して複数の宅内装置４が接続された構成でも良い。

以上のように、本実施の形態に係る通信システムでは、局内装置１のプロセッサ７が不揮発性メモリ１１に保存されているプログラム情報を更新する際、不揮発性メモリ１１に揮発性メモリ８に保存しているプログラム情報を直接書き込むので、宅内装置４の処理能力により更新するプログラム情報のダウンロード時間が制約されず、且つ宅内装置４の構成が簡略可能である。

また、仮に宅内装置４の機能を向上させるために信号処理部９の構成が増加して、当該信号処理部９で実行するプログラム情報のサイズが大きくなり、その結果不揮発性メモリ１１の容量が増加した場合でも、局内装置１のプロセッサ７が宅内装置４の不揮発性メモリ１１を直接制御可能であるので、従来のような制約を受けない。

（実施の形態２）
本実施の形態に係る通信システムでは、宅内装置４の不揮発性メモリ１１が２つのプログラム情報の格納領域を有している。図１に示す不揮発性メモリ１１では、第１領域１１ａと第２領域１１ｂとを備え、それぞれの領域にプログラム情報を保存できる。このように、不揮発性メモリ１１が２つの領域を有しているのは、プログラム情報のダウンロード中に電源がオフになるなどの障害が発生した場合でも正常に起動できるようにするためである。つまり、現在起動しているプロクラムが保存された領域Ａ（例えば、第１領域１１ａ）とは別の領域Ｂ（例えば、第２領域１１ｂ）に更新するプログラムを書き込む場合に障害が発生すると、当該領域に書き込み中のプログラムは破壊されている。そこで、領域Ｂのプログラムを使って信号処理部９を起動することはできないので、領域Ａに保存しているプログラムを再度読み出して信号処理装置９を起動する。

不揮発性メモリ１１の２つの領域の切り替えは、コンフィグレーション制御部１０が行い、正常に動作するプログラム情報が格納されている領域から信号処理部９にプログラム情報を読み出す。つまり、プログラム情報を更新した際の情報（バージョン情報）は、不揮発性メモリ１１のダウンロード完了時にコンフィグレーション制御部１０内のメモリに書き込まれる。そのため、プログラム情報を更新中に障害が生じた場合はバージョン情報を書き込めないため、コンフィグレーション制御部１０は障害が発生していない領域からプログラム情報を読み出すことができる。

より具体的に、コンフィグレーション制御部１０での処理について説明する。まず、例えば第１領域１１ａに現バージョンのプログラム情報、第１領域１１ｂに古いバージョンのプログラム情報がそれぞれ保存されており、対応するバージョン情報もコンフィグレーション制御部１０内のメモリに保存されている。そして、古いバージョンのプログラム情報が保存されている第１領域１１ｂに更新するプログラム情報（新しいバージョン）が書き込まれるが、途中で電源断により更新に失敗する。このとき、第１領域１１ｂの一部には新しいバージョンのプログラム情報が書き込まれているが、更新が完了していないので対応するバージョン情報はコンフィグレーション制御部１０内のメモリに書き込まれていない。

従って、コンフィグレーション制御部１０は、自身のメモリに書き込まれたバージョン情報から第１領域１１ａが現バージョン、第１領域１１ｂが古いバージョンと認識するので、第１領域１１ａから現バージョンのプログラム情報を読み出し、信号処理部９に渡すことになる。そのため、宅内装置４を再起動した場合、信号処理部９は現バージョンのプログラム情報のまま起動されることになり、ダウンロードの障害の影響を受けずに正常に動作することができる。

また、新しいバージョンのプログラム情報を第１領域１１ｂに正常に書き込めたが、当該プログラム情報自身にバグが存在し起動できない場合、コンフィグレーション制御部１０は、バージョン情報が更新されていることから、第１領域１１ｂから新しいバージョンのプログラム情報を読み出し、信号処理部９に渡すことになる。しかし、信号処理部９では、新しいバージョンのプログラム情報が起動できないので、コンフィグレーション制御部１０は、一定時間経過後に第１領域１１ａから現バージョンのプログラム情報を読み出し、信号処理部９に現バージョンのプログラム情報を実行するように切り替える。

以上のように、本実施の形態に係る通信システムでは、不揮発性メモリ１１が２つの領域を備えているので、安定したプログラム情報の更新が可能となる。さらに、本実施の形態に係る通信システムでは、更新するプログラム情報を不揮発性メモリ１１の１つの領域に保存し終わるまで、信号処理部９での処理を更新するプログラム情報に切り替えないのでプログラム情報の更新に障害が生じても、正常に宅内装置４を起動することができる。なお、本実施の形態に係る不揮発性メモリ１１は２つの領域を備えているとしたが、本発明はこれに限られず、プログラム情報を保存する領域が複数あっても良い。

（実施の形態３）
次に、本実施の形態に係る通信してシステムでは、図１に示すように局内装置１の通信部２に信号処理部１２に付属する不揮発性メモリ１４と、信号処理部１２の状態を制御するコンフィグレーション制御部１３とを備えている。コンフィグレーション制御部１３は、実施の形態１，２で説明したように宅内装置４の信号処理部９と同じ動作を、信号処理部１２に対して行う。具体的には、コンフィグレーション制御部１３は、不揮発性メモリ１４に保存されたプログラム情報を読み出し、信号処理部１２に実行させる。

また、不揮発性メモリ１４も、宅内装置４の不揮発性メモリ１１と同様に、２つの領域（第１領域１４ａ，第２領域１４ｂ）を備えている。そして、実施の形態２と同様に、更新するプログラム情報を不揮発性メモリ１４の１つの領域に保存し終わるまで、信号処理部１２での処理を更新するプログラム情報に切り替えないように、コンフィグレーション制御部１３がバージョン情報を管理している。

以上のように、本実施の形態に係る通信システムでは、局内装置１にもコンフィグレーション制御部１３及び不揮発性メモリ１４を備えているので、局内装置１の通信部３の処理能力により更新するプログラム情報のダウンロード時間が制約されず、且つ局内装置１の通信部３の構成が簡略可能である。さらに、本実施の形態に係る通信システムでは、不揮発性メモリ１４が２つの領域を備えているので、通信部３の信号処理部１２で実行するプログラム情報を安定して更新できる。なお、本実施の形態に係る不揮発性メモリ１４は２つの領域を備えているとしたが、本発明はこれに限られず、プログラム情報を保存する領域が複数あっても良い。

本発明の実施の形態１〜３に係る通信システムのブロック図である。 本発明の実施の形態１に係る信号処理部、コンフィグレーション制御部及び不揮発性メモリの接続を示す模式図である。

符号の説明

１ 局内装置、２ 制御部、３ 通信部、４ 宅内装置、５ 上位装置、６ ユーザ装置、７ プロセッサ、８ 揮発メモリ、９，１２ 信号処理部、１０，１３ コンフィグレーション制御部、１１，１４ 不揮発性メモリ、１５，２０ 光／電気変換部、１６，１９ シリアル／パラレル変換部、１７，１８ ＰＨＹ処理部、２１，２２，２６ ＲＪ−４５コネクタ、２３，２４ ＳＣコネクタ、２５ 光ファイバ、２６ ＲＳ−２３２Ｃ。

Claims (6)

1. 局内装置と少なくとも１つの宅内装置との間でデータを送受信する通信システムであって、
   前記宅内装置は、前記データを含む信号に対して所定の処理を行う宅内信号処理部と、前記宅内信号処理部で実行するプログラム情報を保存する不揮発性の宅内メモリ部と、前記宅内信号処理部及び前記宅内メモリ部を制御する宅内制御部とを備え、
   前記局内装置は、プログラム情報を保存する演算メモリ部と、前記宅内信号処理部を介して前記宅内メモリ部を直接制御可能な演算処理部とを備え、
   前記演算処理部は、前記宅内メモリ部に保存されているプログラム情報を更新する際、前記演算メモリ部に保存しているプログラム情報を前記宅内メモリ部に直接書き込むことを特徴とする通信システム。
2. 請求項１に記載の通信システムであって、
   前記宅内メモリ部は、複数のプログラム情報を保存する複数の領域を備え、前記宅内制御部は、前記宅内メモリ部に保存された複数のプログラム情報の内、１つのプログラム情報を前記宅内信号処理部に処理させるように制御することを特徴とする通信システム。
3. 請求項２に記載の通信システムであって、
   前記宅内制御部は、更新するプログラム情報を前記宅内メモリ部に保存し終わるまで、前記宅内信号処理部での処理を更新するプログラム情報に切り替えないことを特徴とする通信システム。
4. 請求項１乃至請求項３のいずれか１つに記載の通信システムであって、
   前記局内装置は、前記データを含む信号に対して所定の処理を行う局内信号処理部と、前記局内信号処理部で実行するプログラム情報を保存する不揮発性の局内メモリ部と、前記局内信号処理部及び前記局内メモリ部を制御する局内制御部とをさらに備え、
   前記演算処理部は、前記局内信号処理部を介して前記局内メモリ部を直接制御可能であり、前記局内メモリ部に保存されているプログラム情報を更新する際、前記演算メモリ部に保存しているプログラム情報を前記局内メモリ部に直接書き込むことを特徴とする通信システム。
5. 請求項４に記載の通信システムであって、
   前記局内メモリ部は、複数のプログラム情報を保存する複数の領域を備え、前記局内制御部は、前記局内メモリ部に保存された複数のプログラム情報の内、１つのプログラム情報を前記局内信号処理部に処理させるように制御することを特徴とする通信システム。
6. 請求項５に記載の通信システムであって、
   前記局内制御部は、更新するプログラム情報を前記局内メモリ部に保存し終わるまで、前記局内信号処理部での処理を更新するプログラム情報に切り替えないことを特徴とする通信システム。

Images