JP2009200228A - 基板モジュールおよびその製造方法ならびに電子機器 - Google Patents

基板モジュールおよびその製造方法ならびに電子機器 Download PDF

Info

Publication number
JP2009200228A
JP2009200228A JP2008039995A JP2008039995A JP2009200228A JP 2009200228 A JP2009200228 A JP 2009200228A JP 2008039995 A JP2008039995 A JP 2008039995A JP 2008039995 A JP2008039995 A JP 2008039995A JP 2009200228 A JP2009200228 A JP 2009200228A
Authority
JP
Japan
Prior art keywords
electrode
substrate
hole
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008039995A
Other languages
English (en)
Other versions
JP4713602B2 (ja
Inventor
Takahiro Nakano
高宏 中野
Masanori Nano
匡紀 南尾
Yoshihiro Tomita
佳宏 冨田
Hikari Sano
光 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008039995A priority Critical patent/JP4713602B2/ja
Priority to CNA2008101691923A priority patent/CN101515592A/zh
Priority to US12/330,923 priority patent/US20090211793A1/en
Publication of JP2009200228A publication Critical patent/JP2009200228A/ja
Application granted granted Critical
Publication of JP4713602B2 publication Critical patent/JP4713602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/811Interconnections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211Through-semiconductor vias, e.g. TSVs
    • H10W20/216Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/804Containers or encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】基板モジュールの製造工程中において、絶縁層の剥離ならびに接続電極の断線および剥離が発生する虞があった。
【解決手段】基板モジュール1では、接続電極4が基板2の第一の表面2a上に設けられており、第一の貫通孔部5が接続電極4の裏面に達するように基板2の厚み方向に貫通しており、第一の貫通孔部5の内部には貫通電極6が設けられている。貫通電極6は接続電極4の裏面に対向する部分に凹部6aを有し、貫通電極6の上部は貫通電極6の側部よりも分厚い。貫通電極6は、基板2の第二の表面2b上にも設けられており、第二の表面2b上において配線電極7に接続されている。絶縁層8が配線電極7の表面を覆うように第二の表面2b上に設けられており、貫通電極6の凹部6a内にも設けられている。
【選択図】 図1

Description

本発明は、基板モジュールおよびその製造方法ならびにこの基板モジュールを用いた電子機器に関するものである。
近年の電子機器では、電子機器の生産性を高めるため、もしくは電子機器の小型、薄型且つ軽量化を図るために、電子部品を一体化した基板モジュールを多用しており、電子部品が一体化された基板モジュールの構造は一般的には下記のようなものである。
すなわち、基板モジュールは、基板と、基板の第一の表面上あるいは基板の内部に実装された電子部品と、電子部品に電気的に接続されるとともに基板の第一の表面上に設けられた接続電極と、接続電極の裏面に達するように基板の第二の表面から基板の第一の表面へ向かって形成された第一の貫通孔部と、第一の貫通孔部の内部に設けられているとともに第一の貫通孔部の内部から基板の第二の表面上へ向かって延びる貫通電極と、基板の第二の表面において貫通電極と電気的に接続された配線電極と、この配線電極に電気的に接続された実装電極とを備えている(これに類似する技術は例えば下記特許文献1に記載されている)。
また、別の基板モジュールは、基板の第一の表面上に設けられた接続電極と、基板だけでなく接続電極も貫通する第一の貫通孔部と、第一の貫通孔部の内部に設けられているとともに第一の貫通孔部の内部から基板の第二の表面上へ向かって延びる貫通電極と、基板の第二の表面において貫通電極と電気的に接続された配線電極と、この配線電極に電気的に接続された実装電極とを備えている(これに類似する技術は例えば下記特許文献2に記載されている)。
特開2007-73958号公報 特開2007-134735号公報
上記従来例において、第一の貫通孔の内部の全領域が貫通電極で埋められた構造の場合(基板の第二の表面と面一となるように貫通電極を設けた場合)、配線電極の保護および剥離防止ならびに配線電極間の絶縁性確保のために、配線電極の表面を覆うように基板の第二の表面には絶縁層が設けられるが、例えば実装電極の形成時などにこの絶縁層が剥離してしまうという課題があった。
また、貫通孔内において貫通電極の厚みを均一にした構造の場合、接続電極を剥離するような応力が基板の第一の表面側に働くと、貫通電極とともに接続電極が断線または剥離するという課題があった。
そこで本発明は、絶縁層の剥離を防止すると同時に接続電極の断線および剥離を防止することを目的とするものである。
本発明の基板モジュールは、基板と、基板の第一の表面上あるいは基板の内部に設けられた電子部品と、電子部品に電気的に接続されているとともに基板の第一の表面上に設けられた接続電極と、接続電極の裏面に達するように基板の厚み方向に貫通する第一の貫通孔部と、第一の貫通孔部の内部に設けられているとともに第一の貫通孔部の内部から基板の第二の表面上へ延びるように設けられた貫通電極と、基板の第二の表面上に設けられ、基板の第二の表面上において貫通電極と電気的に接続された配線電極と、配線電極の表面を覆うように基板の第二の表面上に設けられた絶縁層とを備えている。第一の貫通孔部の内部では、貫通電極は、接続電極の裏面に対向する部分に凹部を有し、接続電極の裏面上の方が第一の貫通孔部の内面上よりも分厚くなるように設けられており、その凹部内には絶縁層が設けられている。
本発明の基板モジュールでは、貫通電極のうち接続電極の裏面上に設けられた部分の厚みは、配線電極の厚みよりも厚いことが好ましく、また、接続電極の厚みよりも厚いことが好ましい。
本発明の基板モジュールでは、絶縁層には、第二の貫通孔が形成されており、第二の貫通孔内には、実装電極が設けられており、実装電極は、配線電極に電気的に接続されていてもよい。
本発明の基板モジュールでは、貫通電極は、銅または銅を主材料とする金属により形成されていることが好ましい。
本発明の基板モジュールでは、基板は、シリコンからなり、第一の貫通孔部の内面上には、酸化ケイ素薄膜、チタン系金属薄膜もしくはクロム薄膜、および銅薄膜が順に積層されており、貫通電極は、銅を主材料とする金属により形成されており、銅薄膜の表面上に設けられていることが好ましい。なお、酸化ケイ素薄膜は、貫通電極と接続電極との間には設けられていないことが好ましい。
本発明の基板モジュールでは、基板の第一の表面における第一の貫通孔部の孔径が基板の第二の表面における第一の貫通孔部の孔径よりも小さいことが好ましく、さらには、第一の貫通孔部の形状がテーパー形状であることが好ましい。
本発明の基板モジュールでは、絶縁層は、熱硬化性樹脂からなってもよく、UV硬化性樹脂からなってもよい。
本発明の基板モジュールの製造方法は、基板の第一の表面上に、電子部品に電気的に接続される接続電極を設ける工程(a)と、接続電極の裏面に達するように基板の厚み方向に貫通する第一の貫通孔部を形成する工程(b)と、第一の貫通孔部の内部に貫通電極を設けるとともに、第一の貫通孔部の内部から基板の第二の表面上に延びるように貫通電極を設ける工程(c)と、基板の第二の表面上に配線電極を設け、基板の第二の表面上において配線電極と貫通電極とを互いに電気的に接続する工程(d)と、配線電極の表面を覆うように基板の第二の表面上に絶縁層を設ける工程(e)とを備えている。工程(c)では、接続電極の裏面上の方が第一の貫通孔部の内面上よりも分厚くなるように貫通電極を設け、貫通電極のうち接続電極の裏面に対向する部分に凹部を形成する。また、工程(e)では、貫通電極の凹部内に絶縁層を挿入させる。
本発明の基板モジュールの製造方法では、絶縁層に第二の貫通孔を形成する工程(f)と、第二の貫通孔の内部に実装電極を設け実装電極と配線電極とを互いに電気的に接続する工程(g)とをさらに備えていてもよい。
本発明の基板モジュールの製造方法では、工程(c)と工程(d)とを同時に行ってもよい。
本発明の電子機器は、請求項4から11の何れかひとつに記載の基板モジュールの実装電極が配線基板の表面上に設けられており、実装電極が配線基板に電気的に接続されている。
以上のように、本発明では、貫通電極は、接続電極の裏面に対向する部分に凹部を有しており、且つ、接続電極の裏面上の方が第一の貫通孔部の内面上よりも分厚くなるように設けられており、さらに、絶縁層は、貫通電極の凹部内に設けられているので、絶縁層の剥離が起き難いものとなる。なお、以下では、「貫通電極のうち接続電極の裏面上に設けられた部分」を「貫通電極の上部」と記し、「貫通電極のうち第一の貫通孔部の内面上に設けられた部分」を「貫通電極の側部」と記す。
すなわち、絶縁層の一部分が貫通電極の凹部内を埋めるように形成されているので、絶縁層のうちこの凹部内に設けられた部分がいわゆる根っこの状態となり、また、絶縁層と貫通電極との接合面積も大きくなる。この結果、熱ストレスまたは外部応力等に起因する絶縁層の剥離が起き難いものとなる。これにより、配線電極の電気的絶縁性を確保することができ、また、配線電極を保護することができる(配線電極における剥離、断線、変色または腐食等を防止することができる)。
また、貫通電極の上部の方が貫通電極の側部よりも分厚いので、基板の第一の表面上における接続電極と貫通電極との接合強度を高めることができ、その結果、接続電極が基板の第一の表面上から剥離してしまうことを抑制することができる。
すなわち、基板の第一の表面上において接続電極を剥離させようとする応力が働いた場合、この接続電極の裏面に接続された貫通電極の厚みが薄ければ、この剥離を誘発する外部応力によって、接続電極が貫通電極の上部ともども引きちぎられる状態で断線および剥離してしまう恐れがある。しかし、本発明のごとく貫通電極の上部の方が貫通電極の側部よりも分厚ければ、接続電極が貫通電極の上部ともども引きちぎられることは発生しにくく、この結果、接続電極が基板の第一の表面上から剥離してしまうことを抑制することができるのである。
さらに、貫通電極は接続電極の裏面に対向する部分に凹部を有しており、貫通電極の上部は貫通電極の側部よりも分厚く、絶縁層は貫通電極の凹部内を埋めるように設けられているので、接続電極が基板の第一の表面上から剥離してしまうことをさらに抑制することができる。
つまり、貫通電極の凹部内に埋められた絶縁層が硬化(固化)する際、絶縁層には収縮力が働く。このとき、貫通電極の上部が貫通電極の側部よりも薄ければ、この絶縁層の収縮力が貫通電極の上部を介して接続電極にも到達し、その結果として基板の第一の表面上から第二の表面へ向かって接続電極が貫通電極の上部とともに断線または剥離してしまうおそれがある。これに対して、本発明のごとく貫通電極の上部が貫通電極の側部よりも分厚ければ、絶縁層の収縮力が貫通電極の上部を介して接続電極に到達しにくく、その結果として、接続電極が貫通電極の上部とともに断線または剥離してしまうことを抑制することができるのである。
以下、本発明の一実施形態を図1および図2を用いて説明する。
図1は、例えばデジタルスチルカメラ等の電子機器のメイン基板(図示せず)上に実装される基板モジュール1の断面図を示しており、この基板モジュール1は、基板2と、この基板2の第一の表面(上面)2aあるいは基板2の内部に実装された電子部品3と、この電子部品3に電気的に接続されるとともに基板2の第一の表面に設けられたアルミニウムまたは銅等の金属を主材料として形成された接続電極4と、この接続電極4の裏面から基板2の第二の表面(下面)2bへ向かって延び基板2の厚み方向に貫通する第一の貫通孔部5と、この第一の貫通孔部5の内部に設けられているとともに第一の貫通孔部5の内部から基板2の第二の表面2bへ延びるように設けられた貫通電極6と、基板2の第二の表面2bの表面上に設けられ基板2の第二の表面2bにおいて貫通電極6と電気的に接続された配線電極7と、配線電極7の表面を覆うように基板2の第二の表面2b上に形成された絶縁層8と、この絶縁層8の一部分に形成された第二の貫通孔9内に設けられ配線電極7と電気的に接続された実装電極10と、基板2の第一の表面2a上に接着剤11を介して接続されたガラス板12とにより構成されている。
すなわち、基板2の第一の表面2a上の電子部品3(例えば撮像素子)は、接続電極4、貫通電極6および配線電極7を介して、基板2の第二の表面2b上の実装電極10に電気的に接続されている。すなわち、画像情報および画像データはガラス板12を介して電子部品3に入力され、その後、接続電極4、貫通電極6、配線電極7および実装電極10を介して電子機器(例えばデジタルスチルカメラ)のメイン基板(図示せず)にまで伝達されている。また、図1および図2では図示していないが、基板2の第一の表面2a上の電子部品3(例えば撮像素子)の外周には複数の接続電極4,4,…が所定の間隔で設けられており、また基板2の第二の表面2b上には、複数の貫通電極6,6,…および複数の配線電極7,7,…および複数の実装電極10,10,…が設けられており、ある接続電極4とその接続電極に接続される実装電極10とは、その接続電極4に接続された貫通電極6と配線電極7とを介して互いに電気的に接続されている。
貫通電極6は、銅もしくは銅を主体とする金属がめっきされたものであって(製造方法は後述)、接続電極4の裏面に対向する部分に凹部6aを有している。また、貫通電極6の上部の厚み(図2のA)は、貫通電極6の側部の厚み(図2のB)よりも厚い。また、基板2の第二の表面2bは、配線電極7の保護および配線電極7同士の電気的絶縁を図るべく、樹脂製(例えば熱硬化性樹脂またはUV硬化性樹脂)の絶縁層8に覆われているが、絶縁層8の一部分は図2に示すように基板2の第二の表面2b側からこの貫通電極6の凹部6a内に挿入されている。この構造により、絶縁層8の剥離が起き難いものとなる。
すなわち、絶縁層8の一部分を基板2の第二の表面2b側から貫通電極6の凹部6a内に挿入させることにより、この挿入部分(絶縁層8のうち凹部6a内に設けられた部分)がいわゆる根っこの状態となり、かつ、絶縁層8と貫通電極6との接合面積も大きくなる。この結果として、熱ストレスまたは外部応力等による絶縁層8の剥離が起き難いものとなり、これにより、配線電極7同士の電気的絶縁性を確保することができ、また、配線電極7を保護することができる(配線電極7の剥離、断線、変色および腐食等を防止することができる)。
また、貫通電極6の上部の厚み(図2のA)を貫通電極6の側部の厚み(図2のB)よりも厚くすることにより、基板2の第一の表面2a上における接続電極4と貫通電極6との接続強度が高まり、この結果として接続電極4が基板2の第一の表面2a上から図1の上方に剥離してしまうのを抑制することができる。
すなわち、基板2の第一の表面2a上において接続電極4を基板2の第一の表面2a上から剥離させようとする応力が働いた場合、本実施形態とは異なり貫通電極6の上部の厚み(図2のA)が貫通電極6の側部の厚み(図2のB)よりも薄ければ、接続電極4を剥離させようとする応力によって接続電極4が貫通電極6の上部ともども引きちぎられる状態で断線または剥離してしまうおそれがある。これに対して、本実施形態のごとく貫通電極6の上部の厚み(図2のA)が貫通電極6の側部の厚み(図2のB)よりも分厚ければ、接続電極4が貫通電極6の上部ともども引きちぎられることは発生しにくく、この結果として接続電極4が基板2の第一の表面2a上から剥離してしまうことを抑制することができるのである。
さらに、本実施形態によれば、貫通電極6は接続電極4の裏面に対向する部分に凹部6aを有しており、貫通電極6の上部の厚み(図2のA)は貫通電極6の側部の厚み(図2のB)よりも厚く、絶縁層8の一部分が基板2の第二の表面2b側からこの貫通電極6の凹部6a内に挿入されているので、この点からも接続電極4が基板2の第一の表面2a上から剥離してしまうのを抑制することができる。
つまり、貫通電極6の凹部6a内に挿入された絶縁層8の挿入部分が硬化(固化)する際に絶縁層8には収縮力が働くので、本実施形態とは異なり貫通電極6の上部の厚み(図2のA)が貫通電極6の側部の厚み(図2のB)よりも薄ければ、この絶縁層8の挿入部分の収縮力が貫通電極6の上部を介して接続電極4にも到達し、その結果として基板2の第一の表面2a上から基板2の第二の表面2bへ向かう方向(下方向)に接続電極4が貫通電極6の上部とともに断線または剥離してしまうおそれがある。これに対して、本実施形態では、上述のように貫通電極6の上部の厚み(図2のA)が貫通電極6の側部の厚み(図2のB)よりも厚いので、絶縁層8に働く収縮力が貫通電極6の上部を介して接続電極4に到達しにくく、その結果として、接続電極4が貫通電極6の上部とともに断線または剥離してしまうことを抑制することができるのである。
なお、貫通電極6の上部の厚さ(図2のA)を基板2の厚さの1/10以上とすることが好ましい。また、配線電極7の厚みは一般的に2μm以上15μm以下程度であるが、貫通電極6の上部の厚さ(図2のA)をこの配線電極7の厚みよりも厚くすることが好ましい。また、貫通電極6の上部の厚さ(図2のA)を接続電極4の厚さよりも厚くすることが好ましい。これらにより、絶縁層8の剥離防止ならびに接続電極4の断線防止および剥離防止を同時に向上させることができる。
また、基板2をシリコン製とした場合、第一の貫通孔部5および基板2の第二の表面2b上にCVD(Chemical Vapor Deposition)法等を用いて酸化ケイ素薄膜(SiO薄膜)13を形成し、貫通電極6および配線電極7と基板2との絶縁性を確保することが好ましい。さらに、酸化ケイ素薄膜13上に、チタン系金属薄膜もしくはクロム薄膜(極めて薄いので図示せず)をスパッタリング等により形成し、さらに、チタン系金属薄膜もしくはクロム薄膜上に銅薄膜(極めて薄いので図示せず)をスパッタリング等により順次積層することが好ましい。この場合、この銅薄膜表面上に、銅を主材料とする金属により形成された貫通電極6および配線電極7が形成されている。ただし、接続電極4と貫通電極6との接続面には酸化ケイ素薄膜13は形成されておらず(あらかじめ除去し)、これにより、接続電極4と貫通電極6との電気的な接続を確保している。
また、第一の貫通孔部5の断面形状としては、基板2の第一の表面2aにおける第一の貫通孔部5の孔径が、基板2の第二の表面2bにおける第一の貫通孔部5の孔径よりも小さいことが好ましい。さらには、基板2の第一の表面2aにおける第一の貫通孔部5の孔径が基板2の第二の表面2bにおける第一の貫通孔部5の孔径よりも小さくなるように第一の貫通孔部5の断面形状をテーパ形状とすれば、上述のCVD法等による酸化ケイ素薄膜13の形成、その後のスパッタリング等によるチタン系金属薄膜もしくはクロム薄膜(図示せず)の形成、その後の銅薄膜の形成および貫通電極6の形成において、第一の貫通孔部5の内部への各膜の形成状態および膜厚みを安定化させることができる。すなわち、貫通電極6の上部の厚み(図2のA)と貫通電極6の側部の厚み(図2のB)との大小関係および貫通電極6の上部の厚み(図2のA)と配線電極7の厚みとの大小関係を安定させることができる。
なお、図1においては、電子部品3は、表面が面一でありその表面全体に接着剤11が貼り付けられているが、表面上に中空部(空気層)が形成されたキャビティ構造であってもよい。
次に、本発明の一実施形態に係る基板モジュールの製造方法について説明する。
まず、基板2の第一の表面2a上のうち電子部品3よりも周縁部分に複数の接続電極4,4,…を互いに間隔を開けて設け、第一の表面2a上に電子部品3を設ける(工程(a))。
次に、貫通電極6を形成する。貫通電極6は次のようにしてめっきにより形成することが好ましい。
まず、基板2の第二の表面2bのうち各接続電極4の裏面に対向する部分から、例えばドライエッチングまたはウェットエッチング等で第一の貫通孔部5を形成する(工程(b))。このとき、基板2の第一の表面2aにおける孔径が基板2の第二の表面2bにおける孔径よりも小さくなるように第一の貫通孔部5を形成することが好ましい。
次に、基板2の第二の表面2b側からCVD法等により第一の貫通孔部5の内面上および基板2の第二の表面2b上に酸化ケイ素薄膜13を形成し、その後、接続電極4の裏面上に形成された酸化ケイ素薄膜13をドライエッチング等で除去する。すなわち、接続電極4の裏面上に酸化ケイ素薄膜13が存在すると、その酸化ケイ素薄膜13が貫通電極6と接続電極4とを電気的に接続させる際の絶縁物となるので、接続電極4の裏面上に存在する酸化ケイ素薄膜13を除去するのである。
続いて、第一の貫通孔部5の内部に形成された酸化ケイ素薄膜13の表面上、および基板2の第二の表面2b上に形成された酸化ケイ素薄膜13の表面上に、チタン系金属薄膜もしくはクロム薄膜(極めて薄いので図示せず)および銅薄膜(極めて薄いので図示せず)を順にスパッタリング等により形成し、その後、銅を利用した電解めっきにより貫通電極6と配線電極7とを形成する(工程(c)および工程(d))。このとき、貫通電極6と配線電極7とを同時に形成することも可能である。これにより、貫通電極6のうち接続電極4の裏面に対向する部分に凹部6aが形成され、また、貫通電極6の上部の厚さ(図2のA)を貫通電極6の側部の厚さ(図2のB)よりも厚くすることが出来る。
このとき、めっき液の主成分として、第一の貫通孔部5の内部(主に接続電極4の裏面上)へのめっき成長促進のための促進剤(主にPEG;polyethylene glycol)と、基板2の第二の表面2b上へのめっき成長抑制のための抑制剤(主にSPS;Bis(3-sulfopropyl)disulfid またはJGB;Janus green B)とが配合されていることが好ましい。これによって、基板2の第二の表面2b上および第一の貫通孔部5の側部に形成されるめっき厚みを抑えながら、第一の貫通孔部5の上部(主に接続電極4の裏面上)に形成されるめっきの厚みを厚くすることが可能となる。この他、電流密度またはめっき液の撹拌等のめっき条件を変更することにより、第一の貫通孔部5の上部(主に接続電極4の裏面上)に形成されるめっきの厚みを厚くすることが可能である。このめっき条件の変更によりめっきの厚みが厚くなる理由については一部解明できていない部分もあるが、銅イオンがとどまりやすいか否かが影響していると思われる。
基板モジュールの製造方法に話を戻すと、上述のように貫通電極6が形成された基板2を第二の表面2bが上を向くようにして配置した状態で、熱硬化性樹脂またはUV硬化性樹脂を塗布する。これにより、熱硬化性樹脂またはUV硬化性樹脂は、基板2の第二の表面2b上(正確には、銅薄膜の表面上)に設けられ、また、貫通電極6の凹部6a内にも設けられる。その後、フォトリソグラフィーにより配線電極7に達するように第二の貫通孔9を形成する(工程(f))。この状態で、熱硬化性樹脂またはUV硬化性樹脂を加熱もしくはUV照射により硬化させ、絶縁層8を形成する(工程(e))。
その後、この第二の貫通孔9内に実装電極10を設け、実装電極10と貫通電極6とを接続する(工程(g))。実装電極10には、主に、はんだ材料を用いることが好ましい。実装電極10の形成方法としては、ペースト状のはんだを第二の貫通孔9内に塗布し、その後、リフローにて溶融および硬化させる方法、もしくは、第二の貫通孔9内にフラックス等の界面活性剤を塗布し、その後、この界面活性剤の上にはんだボールを設け、リフローにてはんだを溶融および硬化させる方法などがある。
このようにして、実装電極10と電子部品3とが、配線電極7、貫通電極6および接続電極4を介して互いに電気的に接続される。
そして、上述のようにして形成された基板モジュール1は、その実装電極10が携帯電話またはデジタルスチルカメラ等の電子機器の配線基板の表面上に電気的に接続されることにより、電子機器に設けられることになる。
なお、本発明の一実施形態として、電子部品3として撮像素子を例に挙げて説明したが、撮像素子の他にも、光学デバイス、フォトダイオードまたはレーザーモジュール等の各種モジュールにも好適である。
以上のごとく本発明によれば、基板モジュールの絶縁層の剥離を防止すると同時に接続電極の断線および剥離を防止することが可能であり、各種電子機器の小型、薄型且つ軽量化および性能向上に貢献できるものとなる。
本発明の一実施形態にかかる基板モジュール1の断面図である。 本発明の一実施形態にかかる基板モジュール1の主要部を拡大した断面図である。
符号の説明
1 基板モジュール
2 基板
2a 第一の表面
2b 第二の表面
3 電子部品
4 接続電極
5 第一の貫通孔部
6 貫通電極
6a 凹部
7 配線電極
8 絶縁層
9 第二の貫通孔
10 実装電極
11 接着剤
12 ガラス板
13 酸化ケイ素薄膜

Claims (15)

  1. 基板と、
    前記基板の第一の表面上あるいは前記基板の内部に設けられた電子部品と、
    前記電子部品に電気的に接続されているとともに前記基板の前記第一の表面上に設けられた接続電極と、
    前記接続電極の裏面に達するように前記基板の厚み方向に貫通する第一の貫通孔部と、
    前記第一の貫通孔部の内部に設けられているとともに前記第一の貫通孔部の前記内部から前記基板の第二の表面上へ延びるように設けられた貫通電極と、
    前記基板の前記第二の表面上に設けられ、前記基板の前記第二の表面上において前記貫通電極と電気的に接続された配線電極と、
    前記配線電極の表面を覆うように前記基板の前記第二の表面上に設けられた絶縁層と
    を備え、
    前記第一の貫通孔部の前記内部では、
    前記貫通電極は、前記接続電極の前記裏面に対向する部分に凹部を有し、前記接続電極の前記裏面上の方が前記第一の貫通孔部の内面上よりも分厚くなるように設けられており、
    前記絶縁層は、前記貫通電極の前記凹部内にも設けられていることを特徴とする基板モジュール。
  2. 前記貫通電極のうち前記接続電極の前記裏面上に設けられた部分の厚みは、前記配線電極の厚みよりも厚いことを特徴とする請求項1に記載の基板モジュール。
  3. 前記貫通電極のうち前記接続電極の前記裏面上に設けられた部分の厚みは、前記接続電極の厚みよりも厚いことを特徴とする請求項1または2に記載の基板モジュール。
  4. 前記絶縁層には、第二の貫通孔が形成されており、
    前記第二の貫通孔内には、実装電極が設けられており、
    前記実装電極は、前記配線電極に電気的に接続されていることを特徴とする請求項1から3のいずれかひとつに記載の基板モジュール。
  5. 前記貫通電極は、銅または銅を主材料とする金属により形成されていることを特徴とする請求項1から4のいずれかひとつに記載の基板モジュール。
  6. 前記基板は、シリコンからなり、
    前記第一の貫通孔部の前記内面上には、酸化ケイ素薄膜、チタン系金属薄膜もしくはクロム薄膜、および銅薄膜が順に積層されており、
    前記貫通電極は、銅を主材料とする金属により形成されており、前記銅薄膜の表面上に設けられていることを特徴とする請求項1から5のいずれかひとつに記載の基板モジュール。
  7. 前記酸化ケイ素薄膜は、前記貫通電極と前記接続電極との間には設けられていないことを特徴とする請求項6に記載の基板モジュール。
  8. 前記基板の前記第一の表面における前記第一の貫通孔部の孔径が、前記基板の前記第二の表面における前記第一の貫通孔部の孔径よりも小さいことを特徴とする請求項1から7のいずれかひとつに記載の基板モジュール。
  9. 前記第一の貫通孔部はテーパー状に形成されていることを特徴とする請求項8に記載の基板モジュール。
  10. 前記絶縁層は、熱硬化性樹脂からなる請求項1から9のいずれかひとつに記載の基板モジュール。
  11. 前記絶縁層は、UV硬化性樹脂からなる請求項1から9のいずれかひとつに記載の基板モジュール。
  12. 電子部品を有する基板モジュールの製造方法であって、
    基板の第一の表面上に、前記電子部品に電気的に接続される接続電極を設ける工程(a)と、
    前記接続電極の裏面に達するように前記基板の厚み方向に貫通する第一の貫通孔部を形成する工程(b)と、
    前記第一の貫通孔部の内部に貫通電極を設けるとともに、前記第一の貫通孔部の前記内部から前記基板の第二の表面上に延びるように前記貫通電極を設ける工程(c)と、
    前記基板の前記第二の表面上に配線電極を設け、前記基板の前記第二の表面上において前記配線電極と前記貫通電極とを互いに電気的に接続する工程(d)と、
    前記配線電極の表面を覆うように前記基板の前記第二の表面上に絶縁層を設ける工程(e)と
    を備え、
    前記工程(c)では、前記接続電極の前記裏面上の方が前記第一の貫通孔部の内面上よりも分厚くなるように前記貫通電極を設け、前記貫通電極のうち前記接続電極の前記裏面に対向する部分に凹部を形成し、
    前記工程(e)では、前記貫通電極の前記凹部内に前記絶縁層を挿入させることを特徴とする基板モジュールの製造方法。
  13. 前記絶縁層に第二の貫通孔を形成する工程(f)と、
    前記第二の貫通孔の内部に実装電極を設け、前記実装電極と前記配線電極とを互いに電気的に接続する工程(g)とをさらに備えていることを特徴とする請求項12に記載の基板モジュールの製造方法。
  14. 前記工程(c)と前記工程(d)とを同時に行うことを特徴とする請求項12または13に記載の基板モジュールの製造方法。
  15. 請求項4から11の何れかひとつに記載の前記基板モジュールの前記実装電極が配線基板の表面上に設けられており、前記実装電極が前記配線基板に電気的に接続されていることを特徴とする電子機器。
JP2008039995A 2008-02-21 2008-02-21 基板モジュールおよびその製造方法ならびに電子機器 Active JP4713602B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008039995A JP4713602B2 (ja) 2008-02-21 2008-02-21 基板モジュールおよびその製造方法ならびに電子機器
CNA2008101691923A CN101515592A (zh) 2008-02-21 2008-11-04 基板模块、基板模块的制造方法及电子机器
US12/330,923 US20090211793A1 (en) 2008-02-21 2008-12-09 Substrate module, method for manufacturing substrate module, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008039995A JP4713602B2 (ja) 2008-02-21 2008-02-21 基板モジュールおよびその製造方法ならびに電子機器

Publications (2)

Publication Number Publication Date
JP2009200228A true JP2009200228A (ja) 2009-09-03
JP4713602B2 JP4713602B2 (ja) 2011-06-29

Family

ID=40997202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008039995A Active JP4713602B2 (ja) 2008-02-21 2008-02-21 基板モジュールおよびその製造方法ならびに電子機器

Country Status (3)

Country Link
US (1) US20090211793A1 (ja)
JP (1) JP4713602B2 (ja)
CN (1) CN101515592A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2019197911A (ja) * 2019-07-16 2019-11-14 ローム株式会社 電子装置
CN110610951A (zh) * 2014-01-27 2019-12-24 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5709435B2 (ja) 2010-08-23 2015-04-30 キヤノン株式会社 撮像モジュール及びカメラ
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
WO2014083750A1 (ja) 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
KR101442354B1 (ko) * 2012-12-21 2014-09-17 삼성전기주식회사 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
TWI888349B (zh) * 2018-06-05 2025-07-01 日商索尼半導體解決方案公司 固體攝像裝置、固體攝像裝置之製造方法及電子機器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板,多層配線基板およびその製造方法
JP2003045965A (ja) * 2001-07-31 2003-02-14 Fujitsu Quantum Devices Ltd 半導体装置及び製造方法
JP2003100744A (ja) * 2001-09-21 2003-04-04 Ricoh Co Ltd 半導体装置及びその製造方法
WO2005022631A1 (ja) * 2003-08-28 2005-03-10 Fujikura Ltd. 半導体パッケージおよびその製造方法
JP2005129862A (ja) * 2003-10-27 2005-05-19 Fujikura Ltd 半導体パッケージの製造方法、半導体パッケージ
WO2007054521A1 (de) * 2005-11-09 2007-05-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Verfahren zum herstellen elektrisch leitender durchführungen durch nicht- oder halbleitende substrate
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008227335A (ja) * 2007-03-15 2008-09-25 Sony Corp 半導体装置及びその製造方法
JP2009021433A (ja) * 2007-07-12 2009-01-29 Fujikura Ltd 配線基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Hoya株式会社 多層プリント配線板の製造方法
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
KR100738653B1 (ko) * 2005-09-02 2007-07-11 한국과학기술원 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
US7767544B2 (en) * 2007-04-12 2010-08-03 Micron Technology Inc. Semiconductor fabrication method and system

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板,多層配線基板およびその製造方法
JP2003045965A (ja) * 2001-07-31 2003-02-14 Fujitsu Quantum Devices Ltd 半導体装置及び製造方法
JP2003100744A (ja) * 2001-09-21 2003-04-04 Ricoh Co Ltd 半導体装置及びその製造方法
WO2005022631A1 (ja) * 2003-08-28 2005-03-10 Fujikura Ltd. 半導体パッケージおよびその製造方法
JP2005129862A (ja) * 2003-10-27 2005-05-19 Fujikura Ltd 半導体パッケージの製造方法、半導体パッケージ
WO2007054521A1 (de) * 2005-11-09 2007-05-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Verfahren zum herstellen elektrisch leitender durchführungen durch nicht- oder halbleitende substrate
JP2009515348A (ja) * 2005-11-09 2009-04-09 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ 非導電性または半導電性の基板に導電性ブッシングを製作する方法
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008227335A (ja) * 2007-03-15 2008-09-25 Sony Corp 半導体装置及びその製造方法
JP2009021433A (ja) * 2007-07-12 2009-01-29 Fujikura Ltd 配線基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610951A (zh) * 2014-01-27 2019-12-24 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
CN110610951B (zh) * 2014-01-27 2022-11-18 索尼公司 具有改善的切割性能的图像传感器、其制造装置及制造方法
US11594563B2 (en) 2014-01-27 2023-02-28 Sony Corporation Image sensor having improved dicing properties
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2019197911A (ja) * 2019-07-16 2019-11-14 ローム株式会社 電子装置

Also Published As

Publication number Publication date
US20090211793A1 (en) 2009-08-27
JP4713602B2 (ja) 2011-06-29
CN101515592A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
JP4713602B2 (ja) 基板モジュールおよびその製造方法ならびに電子機器
US9247644B2 (en) Wiring board and method for manufacturing the same
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
JP2007035825A (ja) 半導体装置およびその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2012094734A (ja) 配線基板及びその製造方法
EP2421037A1 (en) Electronic device mounting structure and electronic device mounting method
US7543375B2 (en) Process for filling via hole in a substrate
JP2010062430A (ja) 電子部品パッケージの製造方法
CN102473639B (zh) 半导体装置的制造方法及半导体装置
US20200365418A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2006135233A (ja) 半導体装置およびその製造方法
JP5128180B2 (ja) チップ内蔵基板
JP2009021433A (ja) 配線基板及びその製造方法
JP4597561B2 (ja) 配線基板およびその製造方法
WO2010061551A1 (ja) 半導体装置および電子機器
JP2006054307A (ja) 基板の製造方法
JP2010251619A (ja) 配線基板、配線基板接合体、配線基板および配線基板接合体の製造方法
JP4659875B2 (ja) 半導体装置
JP2016100352A (ja) プリント配線板およびその製造方法
JP2012134416A (ja) 基板、その製造方法、及び実装基板の製造方法
US20120031657A1 (en) Electronic device mounting structure and electronic device mounting method
JP2011238742A (ja) 配線基板の製造方法及び配線基板
JP2007281289A (ja) 電子部品及びその製造方法
US11678440B2 (en) Printed wiring board and method for manufacturing printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110324

R150 Certificate of patent or registration of utility model

Ref document number: 4713602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250