JP2009200228A - 基板モジュールおよびその製造方法ならびに電子機器 - Google Patents
基板モジュールおよびその製造方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2009200228A JP2009200228A JP2008039995A JP2008039995A JP2009200228A JP 2009200228 A JP2009200228 A JP 2009200228A JP 2008039995 A JP2008039995 A JP 2008039995A JP 2008039995 A JP2008039995 A JP 2008039995A JP 2009200228 A JP2009200228 A JP 2009200228A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- hole
- insulating layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
- H10W20/211—Through-semiconductor vias, e.g. TSVs
- H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】基板モジュール1では、接続電極4が基板2の第一の表面2a上に設けられており、第一の貫通孔部5が接続電極4の裏面に達するように基板2の厚み方向に貫通しており、第一の貫通孔部5の内部には貫通電極6が設けられている。貫通電極6は接続電極4の裏面に対向する部分に凹部6aを有し、貫通電極6の上部は貫通電極6の側部よりも分厚い。貫通電極6は、基板2の第二の表面2b上にも設けられており、第二の表面2b上において配線電極7に接続されている。絶縁層8が配線電極7の表面を覆うように第二の表面2b上に設けられており、貫通電極6の凹部6a内にも設けられている。
【選択図】 図1
Description
2 基板
2a 第一の表面
2b 第二の表面
3 電子部品
4 接続電極
5 第一の貫通孔部
6 貫通電極
6a 凹部
7 配線電極
8 絶縁層
9 第二の貫通孔
10 実装電極
11 接着剤
12 ガラス板
13 酸化ケイ素薄膜
Claims (15)
- 基板と、
前記基板の第一の表面上あるいは前記基板の内部に設けられた電子部品と、
前記電子部品に電気的に接続されているとともに前記基板の前記第一の表面上に設けられた接続電極と、
前記接続電極の裏面に達するように前記基板の厚み方向に貫通する第一の貫通孔部と、
前記第一の貫通孔部の内部に設けられているとともに前記第一の貫通孔部の前記内部から前記基板の第二の表面上へ延びるように設けられた貫通電極と、
前記基板の前記第二の表面上に設けられ、前記基板の前記第二の表面上において前記貫通電極と電気的に接続された配線電極と、
前記配線電極の表面を覆うように前記基板の前記第二の表面上に設けられた絶縁層と
を備え、
前記第一の貫通孔部の前記内部では、
前記貫通電極は、前記接続電極の前記裏面に対向する部分に凹部を有し、前記接続電極の前記裏面上の方が前記第一の貫通孔部の内面上よりも分厚くなるように設けられており、
前記絶縁層は、前記貫通電極の前記凹部内にも設けられていることを特徴とする基板モジュール。 - 前記貫通電極のうち前記接続電極の前記裏面上に設けられた部分の厚みは、前記配線電極の厚みよりも厚いことを特徴とする請求項1に記載の基板モジュール。
- 前記貫通電極のうち前記接続電極の前記裏面上に設けられた部分の厚みは、前記接続電極の厚みよりも厚いことを特徴とする請求項1または2に記載の基板モジュール。
- 前記絶縁層には、第二の貫通孔が形成されており、
前記第二の貫通孔内には、実装電極が設けられており、
前記実装電極は、前記配線電極に電気的に接続されていることを特徴とする請求項1から3のいずれかひとつに記載の基板モジュール。 - 前記貫通電極は、銅または銅を主材料とする金属により形成されていることを特徴とする請求項1から4のいずれかひとつに記載の基板モジュール。
- 前記基板は、シリコンからなり、
前記第一の貫通孔部の前記内面上には、酸化ケイ素薄膜、チタン系金属薄膜もしくはクロム薄膜、および銅薄膜が順に積層されており、
前記貫通電極は、銅を主材料とする金属により形成されており、前記銅薄膜の表面上に設けられていることを特徴とする請求項1から5のいずれかひとつに記載の基板モジュール。 - 前記酸化ケイ素薄膜は、前記貫通電極と前記接続電極との間には設けられていないことを特徴とする請求項6に記載の基板モジュール。
- 前記基板の前記第一の表面における前記第一の貫通孔部の孔径が、前記基板の前記第二の表面における前記第一の貫通孔部の孔径よりも小さいことを特徴とする請求項1から7のいずれかひとつに記載の基板モジュール。
- 前記第一の貫通孔部はテーパー状に形成されていることを特徴とする請求項8に記載の基板モジュール。
- 前記絶縁層は、熱硬化性樹脂からなる請求項1から9のいずれかひとつに記載の基板モジュール。
- 前記絶縁層は、UV硬化性樹脂からなる請求項1から9のいずれかひとつに記載の基板モジュール。
- 電子部品を有する基板モジュールの製造方法であって、
基板の第一の表面上に、前記電子部品に電気的に接続される接続電極を設ける工程(a)と、
前記接続電極の裏面に達するように前記基板の厚み方向に貫通する第一の貫通孔部を形成する工程(b)と、
前記第一の貫通孔部の内部に貫通電極を設けるとともに、前記第一の貫通孔部の前記内部から前記基板の第二の表面上に延びるように前記貫通電極を設ける工程(c)と、
前記基板の前記第二の表面上に配線電極を設け、前記基板の前記第二の表面上において前記配線電極と前記貫通電極とを互いに電気的に接続する工程(d)と、
前記配線電極の表面を覆うように前記基板の前記第二の表面上に絶縁層を設ける工程(e)と
を備え、
前記工程(c)では、前記接続電極の前記裏面上の方が前記第一の貫通孔部の内面上よりも分厚くなるように前記貫通電極を設け、前記貫通電極のうち前記接続電極の前記裏面に対向する部分に凹部を形成し、
前記工程(e)では、前記貫通電極の前記凹部内に前記絶縁層を挿入させることを特徴とする基板モジュールの製造方法。 - 前記絶縁層に第二の貫通孔を形成する工程(f)と、
前記第二の貫通孔の内部に実装電極を設け、前記実装電極と前記配線電極とを互いに電気的に接続する工程(g)とをさらに備えていることを特徴とする請求項12に記載の基板モジュールの製造方法。 - 前記工程(c)と前記工程(d)とを同時に行うことを特徴とする請求項12または13に記載の基板モジュールの製造方法。
- 請求項4から11の何れかひとつに記載の前記基板モジュールの前記実装電極が配線基板の表面上に設けられており、前記実装電極が前記配線基板に電気的に接続されていることを特徴とする電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008039995A JP4713602B2 (ja) | 2008-02-21 | 2008-02-21 | 基板モジュールおよびその製造方法ならびに電子機器 |
| CNA2008101691923A CN101515592A (zh) | 2008-02-21 | 2008-11-04 | 基板模块、基板模块的制造方法及电子机器 |
| US12/330,923 US20090211793A1 (en) | 2008-02-21 | 2008-12-09 | Substrate module, method for manufacturing substrate module, and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008039995A JP4713602B2 (ja) | 2008-02-21 | 2008-02-21 | 基板モジュールおよびその製造方法ならびに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009200228A true JP2009200228A (ja) | 2009-09-03 |
| JP4713602B2 JP4713602B2 (ja) | 2011-06-29 |
Family
ID=40997202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008039995A Active JP4713602B2 (ja) | 2008-02-21 | 2008-02-21 | 基板モジュールおよびその製造方法ならびに電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090211793A1 (ja) |
| JP (1) | JP4713602B2 (ja) |
| CN (1) | CN101515592A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016100553A (ja) * | 2014-11-26 | 2016-05-30 | ローム株式会社 | 電子装置 |
| JP2016100555A (ja) * | 2014-11-26 | 2016-05-30 | ローム株式会社 | 電子装置 |
| JP2019197911A (ja) * | 2019-07-16 | 2019-11-14 | ローム株式会社 | 電子装置 |
| CN110610951A (zh) * | 2014-01-27 | 2019-12-24 | 索尼公司 | 具有改善的切割性能的图像传感器、其制造装置及制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8755196B2 (en) * | 2010-07-09 | 2014-06-17 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP5709435B2 (ja) | 2010-08-23 | 2015-04-30 | キヤノン株式会社 | 撮像モジュール及びカメラ |
| JP5958732B2 (ja) * | 2011-03-11 | 2016-08-02 | ソニー株式会社 | 半導体装置、製造方法、および電子機器 |
| WO2014083750A1 (ja) | 2012-11-30 | 2014-06-05 | パナソニック株式会社 | 光学装置及びその製造方法 |
| KR101442354B1 (ko) * | 2012-12-21 | 2014-09-17 | 삼성전기주식회사 | 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치 |
| TWI888349B (zh) * | 2018-06-05 | 2025-07-01 | 日商索尼半導體解決方案公司 | 固體攝像裝置、固體攝像裝置之製造方法及電子機器 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007468A (ja) * | 1999-06-24 | 2001-01-12 | Nec Kansai Ltd | 配線基板,多層配線基板およびその製造方法 |
| JP2003045965A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Quantum Devices Ltd | 半導体装置及び製造方法 |
| JP2003100744A (ja) * | 2001-09-21 | 2003-04-04 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2005022631A1 (ja) * | 2003-08-28 | 2005-03-10 | Fujikura Ltd. | 半導体パッケージおよびその製造方法 |
| JP2005129862A (ja) * | 2003-10-27 | 2005-05-19 | Fujikura Ltd | 半導体パッケージの製造方法、半導体パッケージ |
| WO2007054521A1 (de) * | 2005-11-09 | 2007-05-18 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Verfahren zum herstellen elektrisch leitender durchführungen durch nicht- oder halbleitende substrate |
| JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2007311771A (ja) * | 2006-04-21 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008227335A (ja) * | 2007-03-15 | 2008-09-25 | Sony Corp | 半導体装置及びその製造方法 |
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005198A (en) * | 1997-10-07 | 1999-12-21 | Dimensional Circuits Corporation | Wiring board constructions and methods of making same |
| JP3756041B2 (ja) * | 1999-05-27 | 2006-03-15 | Hoya株式会社 | 多層プリント配線板の製造方法 |
| JP2002026515A (ja) * | 2000-07-07 | 2002-01-25 | Toshiba Corp | プリント配線板およびその製造方法 |
| JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
| KR100738653B1 (ko) * | 2005-09-02 | 2007-07-11 | 한국과학기술원 | 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법 |
| JP4403424B2 (ja) * | 2006-11-30 | 2010-01-27 | ソニー株式会社 | 固体撮像装置 |
| US7767544B2 (en) * | 2007-04-12 | 2010-08-03 | Micron Technology Inc. | Semiconductor fabrication method and system |
-
2008
- 2008-02-21 JP JP2008039995A patent/JP4713602B2/ja active Active
- 2008-11-04 CN CNA2008101691923A patent/CN101515592A/zh active Pending
- 2008-12-09 US US12/330,923 patent/US20090211793A1/en not_active Abandoned
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001007468A (ja) * | 1999-06-24 | 2001-01-12 | Nec Kansai Ltd | 配線基板,多層配線基板およびその製造方法 |
| JP2003045965A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Quantum Devices Ltd | 半導体装置及び製造方法 |
| JP2003100744A (ja) * | 2001-09-21 | 2003-04-04 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2005022631A1 (ja) * | 2003-08-28 | 2005-03-10 | Fujikura Ltd. | 半導体パッケージおよびその製造方法 |
| JP2005129862A (ja) * | 2003-10-27 | 2005-05-19 | Fujikura Ltd | 半導体パッケージの製造方法、半導体パッケージ |
| WO2007054521A1 (de) * | 2005-11-09 | 2007-05-18 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Verfahren zum herstellen elektrisch leitender durchführungen durch nicht- oder halbleitende substrate |
| JP2009515348A (ja) * | 2005-11-09 | 2009-04-09 | フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ | 非導電性または半導電性の基板に導電性ブッシングを製作する方法 |
| JP2007305960A (ja) * | 2006-04-14 | 2007-11-22 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2007311771A (ja) * | 2006-04-21 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2008227335A (ja) * | 2007-03-15 | 2008-09-25 | Sony Corp | 半導体装置及びその製造方法 |
| JP2009021433A (ja) * | 2007-07-12 | 2009-01-29 | Fujikura Ltd | 配線基板及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110610951A (zh) * | 2014-01-27 | 2019-12-24 | 索尼公司 | 具有改善的切割性能的图像传感器、其制造装置及制造方法 |
| CN110610951B (zh) * | 2014-01-27 | 2022-11-18 | 索尼公司 | 具有改善的切割性能的图像传感器、其制造装置及制造方法 |
| US11594563B2 (en) | 2014-01-27 | 2023-02-28 | Sony Corporation | Image sensor having improved dicing properties |
| JP2016100553A (ja) * | 2014-11-26 | 2016-05-30 | ローム株式会社 | 電子装置 |
| JP2016100555A (ja) * | 2014-11-26 | 2016-05-30 | ローム株式会社 | 電子装置 |
| JP2019197911A (ja) * | 2019-07-16 | 2019-11-14 | ローム株式会社 | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090211793A1 (en) | 2009-08-27 |
| JP4713602B2 (ja) | 2011-06-29 |
| CN101515592A (zh) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4713602B2 (ja) | 基板モジュールおよびその製造方法ならびに電子機器 | |
| US9247644B2 (en) | Wiring board and method for manufacturing the same | |
| KR101376265B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2007035825A (ja) | 半導体装置およびその製造方法 | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| JP2012094734A (ja) | 配線基板及びその製造方法 | |
| EP2421037A1 (en) | Electronic device mounting structure and electronic device mounting method | |
| US7543375B2 (en) | Process for filling via hole in a substrate | |
| JP2010062430A (ja) | 電子部品パッケージの製造方法 | |
| CN102473639B (zh) | 半导体装置的制造方法及半导体装置 | |
| US20200365418A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2006135233A (ja) | 半導体装置およびその製造方法 | |
| JP5128180B2 (ja) | チップ内蔵基板 | |
| JP2009021433A (ja) | 配線基板及びその製造方法 | |
| JP4597561B2 (ja) | 配線基板およびその製造方法 | |
| WO2010061551A1 (ja) | 半導体装置および電子機器 | |
| JP2006054307A (ja) | 基板の製造方法 | |
| JP2010251619A (ja) | 配線基板、配線基板接合体、配線基板および配線基板接合体の製造方法 | |
| JP4659875B2 (ja) | 半導体装置 | |
| JP2016100352A (ja) | プリント配線板およびその製造方法 | |
| JP2012134416A (ja) | 基板、その製造方法、及び実装基板の製造方法 | |
| US20120031657A1 (en) | Electronic device mounting structure and electronic device mounting method | |
| JP2011238742A (ja) | 配線基板の製造方法及び配線基板 | |
| JP2007281289A (ja) | 電子部品及びその製造方法 | |
| US11678440B2 (en) | Printed wiring board and method for manufacturing printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4713602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |