JP2009200340A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009200340A
JP2009200340A JP2008041782A JP2008041782A JP2009200340A JP 2009200340 A JP2009200340 A JP 2009200340A JP 2008041782 A JP2008041782 A JP 2008041782A JP 2008041782 A JP2008041782 A JP 2008041782A JP 2009200340 A JP2009200340 A JP 2009200340A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
manufacturing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008041782A
Other languages
English (en)
Other versions
JP5309601B2 (ja
Inventor
Hisanori Ogura
寿典 小倉
Teru Ogura
輝 小倉
Hideyuki Kojima
秀之 兒嶋
Toru Anezaki
徹 姉崎
Hiroyuki Ogawa
裕之 小川
Junichi Ariyoshi
潤一 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008041782A priority Critical patent/JP5309601B2/ja
Priority to US12/369,859 priority patent/US8173514B2/en
Priority to KR1020090013430A priority patent/KR101042584B1/ko
Publication of JP2009200340A publication Critical patent/JP2009200340A/ja
Priority to US13/455,633 priority patent/US8518795B2/en
Application granted granted Critical
Publication of JP5309601B2 publication Critical patent/JP5309601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

【課題】不揮発性メモリを混載したロジック半導体装置に関し、周辺トランジスタのゲート絶縁膜の絶縁耐圧低下を防止しうる半導体装置の製造方法を提供する。
【解決手段】半導体基板に活性領域を画定する素子分離領域を形成する工程と、第１の絶縁膜を形成する工程と、第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜を形成する工程と、少なくとも活性領域と素子分離領域との境界を含む領域に形成された第２の絶縁膜を、フルオロカーボン系のエッチングガスを用いたドライエッチングにより除去する工程と、酸素を含む雰囲気に曝すことにより、ドライエッチングの際に第１の絶縁膜上に付着したフルオロカーボン膜を除去する工程と、第１の絶縁膜をウェットエッチングにより除去する工程とを有する。
【選択図】図３１

Description

本発明は、半導体装置の製造方法に係り、特に、不揮発性メモリを混載したロジック半導体装置の製造方法に関する。
不揮発性半導体メモリを混載したロジック半導体装置は、ＣＰＬＤ（Complex Programmable Logic Device）、ＦＰＧＡ（Field Programmable Gate Array）といった製品分野を形成し、そのプログラマブルという特徴により大きな市場を形成するに至っている。
不揮発性メモリを混載したロジック半導体装置では、フラッシュメモリセルのほか、フラッシュメモリ制御のための高電圧トランジスタや、高性能ロジック回路のための低電圧トランジスタが、同一半導体チップ上に集積される。ここで、フラッシュメモリセルは、高電圧トランジスタや低電圧トランジスタにおける単層構造のゲート電極とは異なり、フローティングゲートとコントロールゲートとが積層されてなるスタック構造のゲート電極を有する。
通常、スタックゲート構造からなるフラッシュメモリセルのゲート電極は、フローティングゲートを第１層目の導電膜により形成し、コントロールゲートを第２層目の導電膜により形成する。単層ゲート構造からなる周辺トランジスタのゲート電極は、第２層目の導電膜により形成する。また、フローティングゲートとコントロールゲートとの間には、これら電極間を絶縁して容量結合するためのゲート間絶縁膜が形成されている。このゲート間絶縁膜は、典型的にはシリコン酸化膜とシリコン窒化膜との積層膜（例えばＯＮＯ膜）により構成され、周辺トランジスタ領域には形成されない。このため、不揮発性メモリを混載したロジック半導体装置の製造プロセスでは、第２層目の導電膜の堆積前に、周辺トランジスタ形成領域のゲート間絶縁膜を除去する工程が必要である。
また、不揮発性メモリとしては、上記フラッシュメモリのほか、絶縁膜（例えば、ＯＮＯ膜）を電荷蓄積層とした単層ゲート構造の不揮発性メモリが知られている。この不揮発性メモリの場合にも、ゲート電極の形成前に、周辺トランジスタ形成領域の電荷蓄積層を除去する必要がある。不揮発性メモリの制御に用いられる高電圧トランジスタの形成は、上述のフラッシュメモリの場合と同様の製造プロセスにより行われていた。
特開平０２−２４４６２８号公報 M. Hayashi et al., "Desorption species from fluorocarbon film by Ar+ ion beam bombardment", J. Vac. Sci. Technol. A, VOl. 18, No. 4, Jul/Aug 2000, pp. 1881-1886
しかしながら、不揮発性メモリを混載したロジック半導体装置の製造プロセスについて本願発明者等が検討を行ったところ、上述のプロセスにより製造した半導体装置において、周辺トランジスタのゲート絶縁膜の絶縁耐圧が低下する不具合が生じることが判明した。
本発明の目的は、不揮発性メモリを混載したロジック半導体装置において、周辺トランジスタのゲート絶縁膜の絶縁耐圧低下を防止しうる半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板の表面に、活性領域を画定する素子分離領域を形成する工程と、前記素子分離領域が形成された前記半導体基板上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜が形成された前記半導体基板上に、前記第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜を形成する工程と、少なくとも前記活性領域と前記素子分離領域との境界を含む第１の領域に形成された前記第２の絶縁膜を、フルオロカーボン系のエッチングガスを用いたドライエッチングにより除去する工程と、酸素を含む雰囲気に曝すことにより、前記ドライエッチングの際に前記第１の絶縁膜上に付着したフルオロカーボン膜を除去する工程と、前記第１の領域に形成された前記第１の絶縁膜を、ウェットエッチングにより除去する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、不揮発性メモリを混載したロジック半導体装置の製造方法において、周辺回路領域に形成されたゲート間絶縁膜又は電荷蓄積層を除去する過程において、上層部を除去した後、上層部除去の際に表面に付着したフルオロカーボン膜を除去し、その後に下層部を除去するので、素子分離膜縁部の窪みの形状が変化することを防止することができる。これにより、素子分離膜端部における電界集中が防止され、周辺トランジスタのゲート絶縁膜の絶縁耐圧劣化を防止することができる。これにより、半導体装置の製造歩留まりを向上することができ、ひいては製造コストを削減することができる。
［第１実施形態］
本発明の第１実施形態による半導体装置の製造方法について図１乃至図３１を用いて説明する。
図１は本実施形態による半導体装置の構造を示す平面図、図２は本実施形態による半導体装置の構造を示す概略断面図、図３乃至図２８は本実施形態による半導体装置の製造方法を示す工程断面図、図２９はＯＮＯ膜の除去過程におけるフルオロカーボン膜の影響を説明する図、図３０はフルオロカーボン膜を除去する工程を行っていない試料と行った試料とにおける素子分離膜端部の断面形状を示すＴＥＭ像、図３１は高電圧トランジスタのゲート電極に逆バイアスを印加したときのゲート絶縁膜耐圧を示すグラフである。
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。図２（ａ）は図１のＡ−Ａ′線に沿った概略断面図であり、図２（ｂ）は図１のＢ−Ｂ′線に沿った概略断面図である。
本実施形態による半導体装置は、スタックゲート構造の不揮発メモリトランジスタを混載したロジック半導体装置である。図１に示すように、不揮発メモリトランジスタ（Ｆｌａｓｈ）がマトリクス状に形成されたメモリセル領域と、論理回路を構成するロジックトランジスタや不揮発メモリトランジスタの駆動用の高耐圧トランジスタなどの種々の周辺トランジスタが形成された周辺回路領域を有している。本実施形態では、周辺トランジスタとして、高速ロジック回路を構成する低電圧トランジスタ（ＬＶ−Ｔｒ）と、入出力回路を構成する中電圧トランジスタ（ＭＶ−Ｔｒ）と、不揮発メモリトランジスタを制御するための高電圧トランジスタ（ＨＶ−Ｔｒ）を有しているものとする。
不揮発メモリトランジスタ（Ｆｌａｓｈ）は、図１及び図２に示すように、シリコン基板１０上にトンネル絶縁膜３４を介して形成されたフローティングゲート６８と、フローティングゲート６８上にＯＮＯ膜４２を介して形成され、ワード線を兼ねるコントロールゲート７０と、コントロールゲート７０の両側のシリコン基板１０内に形成されたソース／ドレイン領域９８とを有している。
低電圧トランジスタ（ＬＶ−Ｔｒ）は、図１及び図２に示すように、シリコン基板１０上にゲート絶縁膜５４を介して形成されたゲート電極８４と、ゲート電極８４の両側のシリコン基板１０内に形成されたソース／ドレイン領域９６とを有している。
中電圧トランジスタ（ＭＶ−Ｔｒ）は、図１及び図２に示すように、シリコン基板１０上にゲート絶縁膜５６を介して形成されたゲート電極８４と、ゲート電極８４の両側のシリコン基板１０内に形成されたソース／ドレイン領域９６とを有している。
高電圧トランジスタ（ＨＶ−Ｔｒ）は、図１及び図２に示すように、シリコン基板１０上にゲート絶縁膜５８を介して形成されたゲート電極８４と、ゲート電極８４の両側のシリコン基板１０内に形成されたソース／ドレイン領域９６とを有している。
周辺トランジスタのゲート絶縁膜は、各トランジスタの耐圧に応じて、ゲート絶縁膜５４、ゲート絶縁膜５６、ゲート絶縁膜５８の順に厚くなっている。
なお、本実施形態では、低電圧トランジスタ（ＬＶ−Ｔｒ）、中電圧トランジスタ（ＭＶ−Ｔｒ）及び高電圧トランジスタ（ＨＶ−Ｔｒ）をそれぞれ１つずつしか示していないが、実際には、それぞれに導電型の異なるＮ型及びＰ型のトランジスタが含まれる。また、閾値電圧の異なる複数のトランジスタを用いることもある。
次に、本実施形態による半導体装置の製造方法について図３乃至図２８を用いて説明する。各図面において、（ａ）は周辺回路領域の工程断面図（図１のＡ−Ａ′線断面に相当）であり、（ｂ）はメモリセル領域の工程断面図（図２のＢ−Ｂ′線断面に相当）である。
まず、例えば熱酸化法により、シリコン基板１０の表面を熱酸化し、例えば膜厚８〜１６ｎｍ程度のシリコン酸化膜１２を形成する。
次いで、シリコン酸化膜１２上に、例えば７００〜９００℃の温度の熱ＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚５５〜１３０ｎｍのシリコン窒化膜１４を形成する。
次いで、シリコン窒化膜１４上に、例えば５５０〜６８０℃の温度の熱ＣＶＤ法により、例えば膜厚６０〜１２０ｎｍのポリシリコン膜１６を形成する。
次いで、ポリシリコン膜１６上に、スピンコート法により、ＢＡＲＣ（Bottom Anti-Reflective Coating）膜１８とフォトレジスト膜２０とを形成する。
次いで、フォトリソグラフィにより、フォトレジスト膜２０に、素子分離膜の形成予定領域を露出する開口部を形成する（図３（ａ）、図３（ｂ））。
次いで、フォトレジスト膜２０をマスクとして、ドライエッチングにより、ＢＡＲＣ膜１８、ポリシリコン膜１６及びシリコン窒化膜１４をパターニングし、フォトレジスト膜２０のパターンをポリシリコン膜１６及びシリコン窒化膜１４に転写する（図４（ａ）、図４（ｂ））。
なお、ポリシリコン膜１６は、シリコン窒化膜１４をパターニングする際にハードマスクとして用いる膜である。シリコン窒化膜１４のパターニングをフォトレジスト膜２０だけで十分に行える場合には、必ずしもポリシリコン膜１６を形成する必要はない。
次いで、アッシング及びその後の後処理により、ポリシリコン膜１６上に残存するＢＡＲＣ膜１８及びフォトレジスト膜２０を除去する（図５（ａ）、図５（ｂ））。
次いで、パターニングしたポリシリコン膜１６及びシリコン窒化膜１４をマスクとして、シリコン酸化膜１２及びシリコン基板１０をエッチングし、シリコン基板１０に、素子分離用のトレンチ２２を形成する（図６（ａ）、図６（ｂ））。なお、ポリシリコン膜１６は、シリコン基板１０のエッチングとともに除去される。
次いで、必要に応じて適切な後処理を行い、半導体基板１０の表面に付着したエッチングによる副生成物を除去する。
次いで、例えば熱酸化法により、シリコン窒化膜１４をマスクとしてシリコン基板１０を熱酸化し、トレンチ２２の内面に、例えば膜厚１〜１８ｎｍのシリコン酸化膜２４を形成する。
次いで、全面に、例えば２５０〜６００℃の温度のＨＤＰ（High Density Plasma）ＣＶＤ法により、例えば膜厚２５０〜７５０ｎｍのシリコン酸化膜２６を形成する（図７（ａ）、図７（ｂ））。これにより、トレンチ２２内はシリコン酸化膜２６によって完全に埋め込まれる。
次いで、ＣＭＰ（Chemical Mechanical Polishing）法により、シリコン窒化膜１４の表面が露出するまでシリコン酸化膜２６の表面を研磨し、表面を平坦化する。これにより、シリコン酸化膜２４，２６よりなる素子分離膜２８を形成する（図８（ａ）、図８（ｂ））。これにより、シリコン基板１０の表面には、素子分離膜２８により画定された複数の活性領域が形成される。
次いで、適切な後処理により、ＣＭＰのスラリーを除去する。
次いで、窒素雰囲気中で、例えば８００〜１１００℃の温度で熱処理を行う。
次いで、全面に、スピンコート法によりフォトレジスト膜３０を形成した後、フォトリソグラフィによりフォトレジスト膜３０パターニングする。これにより、周辺回路領域を覆いメモリセル領域を露出するフォトレジスト膜３０を形成する。
次いで、フォトレジスト膜３０をマスクとして、例えば弗酸水溶液を用いたウェットエッチングにより、素子分離膜２８の上面を例えば１０〜８０ｎｍ程度エッチングする（図９（ａ）、図９（ｂ））。
次いで、例えば純水により１０：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、シリコン窒化膜１４上の自然酸化膜（図示せず）を除去する。
次いで、例えば１３０℃の燐酸水溶液によりウェットエッチングを行い、シリコン窒化膜１４を除去する。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜１２を除去する。
次いで、例えば熱酸化法により、シリコン基板１０の表面に、例えば膜厚８〜１６ｎｍのシリコン酸化膜を形成する。これにより、シリコン酸化膜よりなるイオン注入用の犠牲酸化膜３２を形成する（図１０（ａ）、図１０（ｂ））。
次いで、フォトリソグラフィ及びイオン注入により、メモリセル領域及び高電圧トランジスタ形成領域に所定のウェル（図示せず）を形成する。例えば、メモリセル領域及びＮ型高電圧トランジスタ形成領域にはＮ型ウェル内にＰ型ウェルが形成された二重ウェルを形成し、Ｐ型高電圧トランジスタ形成領域にはＮ型ウェルを形成する。Ｎ型ウェルは、例えば燐イオンを、加速エネルギーを例えば３００〜５００ｋｅＶ、ドーズ量を例えば１×１０１１〜１×１０１４ｃｍ−２の条件でイオン注入することにより形成する。Ｐ型ウェルは、例えばボロンイオンを、加速エネルギーを例えば１００〜３５０ｋｅＶ、ドーズ量を例えば１×１０１２〜１×１０１５ｃｍ−２の条件でイオン注入することにより形成する。二重ウェルの底部のＮ型埋め込み層は、例えば燐イオンを、加速エネルギーを例えば１．６〜２．６ＭｅＶ、ドーズ量を例えば２×１０１１〜２×１０１５ｃｍ−２の条件でイオン注入することにより形成する。
次いで、窒素雰囲気中で、例えば９００〜１２００℃の温度で１〜１５秒間の熱処理を行い、注入した不純物を活性化する。
次いで、例えば純水により１０：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、犠牲酸化膜３２を除去する。
なお、素子分離膜２８は、シリコン酸化膜１２や犠牲酸化膜３２の除去工程などにおいて徐々に膜減りする。これにより、犠牲酸化膜３２を除去した後には、素子分離膜２８と活性領域との境目に、活性領域表面より窪んだ窪みが形成されている。
次いで、シリコン基板１０の表面に、例えば膜厚３〜１５ｎｍのシリコン酸化膜よりなるトンネル絶縁膜３４を形成する（図１１（ａ）、図１１（ｂ））。トンネル絶縁膜３４は、例えば３００〜５５０℃の温度でのラジカル酸化、例えば８５０〜１１００℃の温度での熱酸化等により形成する。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚が５０〜１００ｎｍであり、例えば０．２〜１０×１０１９ｃｍ−３の濃度で燐を含有したアモルファスシリコン膜３６を形成する（図１２（ａ）、図１２（ｂ））。アモルファスシリコン膜３６は、フローティングゲートとなる膜である。
次いで、アモルファスシリコン膜３６上に、スピンコート法により、ＢＡＲＣ（Bottom Anti-Reflective Coating）膜３８とフォトレジスト膜４０とを形成する。
次いで、フォトリソグラフィにより、フォトレジスト膜４０に、周辺回路領域と、メモリセル領域内の所定領域を露出する開口部を形成する（図１３（ａ）、図１３（ｂ））。メモリセル領域内の所定領域は、ワード線（コントロールゲート）の形成領域と素子分離領域とが重なる領域であり、ワード線の延在方向にフローティングゲートを分離するための領域に相当する。
次いで、フォトレジスト膜４０をマスクとして、例えば誘導結合型プラズマエッチング装置を用いた異方性エッチングにより、アモルファスシリコン膜３６をパターニングする（図１４（ａ）、図１４（ｂ））。
次いで、アッシング及びその後の後処理により、アモルファスシリコン膜３６上に残存するＢＡＲＣ膜３８及びフォトレジスト膜４０を除去する。
次いで、全面に、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層構造よりなるＯＮＯ膜４２を形成する（図１５（ａ）、図１５（ｂ））。ＯＮＯ膜４２は、フローティングゲートとコントロールゲートとを絶縁し容量結合するための膜である。ＯＮＯ膜４２は、例えば５００〜９００℃の温度の熱ＣＶＤ法により例えば膜厚３〜５ｎｍのシリコン酸化膜（ボトム酸化膜）を形成し、例えば３００〜９００℃の温度の熱ＣＶＤ法により例えば膜厚５〜１０ｎｍのシリコン窒化膜を形成した後、例えば８００〜１１００℃の温度の熱酸化によりシリコン窒化膜を３〜８ｎｍ程度酸化してシリコン酸化膜（トップ酸化膜）を形成することにより、形成する。
次いで、フォトリソグラフィ及びイオン注入により、低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域に所定のウェル（図示せず）を形成する。例えば、Ｎ型低電圧トランジスタ形成領域及びＮ型中電圧トランジスタ形成領域にＰ型ウェルを形成し、Ｐ型低電圧トランジスタ形成領域及びＰ型中電圧トランジスタ形成領域にＮ型ウェルを形成する。
次いで、全面に、スピンコート法によりフォトレジスト膜４４を形成した後、フォトリソグラフィによりフォトレジスト膜４４パターニングする。これにより、周辺回路領域を露出しメモリセル領域を覆うフォトレジスト膜４４を形成する。
次いで、フォトレジスト膜４４をマスクとして、例えばマグネトロン反応性イオンエッチング（ＲＩＥ）装置を用いたドライエッチングにより、ＯＮＯ膜４２のトップ酸化膜及び中間層のシリコン窒化膜をエッチングする。
ＯＮＯ膜４２を形成する各々の膜厚は、１０ｎｍ以下と極めて薄い。また、活性領域と素子分離膜との境目には窪みが形成されているため、窪み（傾斜部）に形成された膜を除去するために、オーバーエッチング量を程度３００％以上に増加する必要がある。このため、ＯＮＯ膜４２の各々の膜をエッチングする際には、下地に対する選択比を十分に確保する必要がある。
かかる観点から、トップ酸化膜のエッチングには、例えばエッチングガスにＣ４Ｆ８、Ｃ４Ｆ６、Ａｒ、Ｏ２のいずれかの組み合わせとなる混合ガスを用い、下地のシリコン窒化膜に対して選択比が６．０程度以上となる条件を用いる。また、中間層のシリコン窒化膜のエッチングには、ＣＨ３Ｆ、Ａｒ、Ｏ２のいずれかの組み合わせとなる混合ガスを用い、下地のボトム酸化膜に対して選択比が９．０程度以上となる条件を用いる。
フルオロカーボン系のエッチングガスを用いた上記エッチング条件では、エッチングに伴い、副生成物であるフルオロカーボン膜が、基板の表面に付着する。
次いで、基板の表面に付着したフルオロカーボン膜を、以下のいずれかの方法で除去する。
第１の方法は、マグネトロンＲＩＥ装置を用い、アルゴンガスと酸素ガスとの混合ガスのプラズマに基板を曝すことにより、フルオロカーボン膜を除去する方法である。エッチングの副生成物であるフルオロカーボンにアルゴンビームを照射すると、フッ素が抜けてカーボンリッチの膜となる。この膜に酸素が作用することで、フルオロカーボン膜を除去することができる。この方法は、ＯＮＯ膜４２のトップ酸化膜及びシリコン窒化膜のエッチングに引き続き、同一装置内で処理を行うことができるというメリットがある。
具体的な条件としては、例えば、ＲＦパワーが１００〜３００Ｗ、圧力が４０〜１００ＭＴｏｒｒ、プロセスガスの総流量が１００〜６００ｓｃｃｍ、ガスの混合比Ａｒ：Ｏ２が１００：１〜１００：１５、電極温度が５０℃、処理時間が１０〜６０秒である。
なお、酸素ガスの添加量は、プロセスガスの総流量に対して、０．５％〜２５％の範囲、好ましくは０．５％〜１０％程度の範囲に設定することが望ましい。酸素の添加量が０．５％よりも低いとフルオロカーボン膜の除去効果が十分に得られず、酸素の添加量が２５％を超えるとフォトレジスト膜４４のアッシングが顕著となるからである。フォトレジスト膜４４は、後述のボトム酸化膜を除去する際のウェットエッチング工程でもマスク膜として用いるため、フルオロカーボン膜の除去後もウェットエッチングに耐えうる膜厚が残っている必要がある。
第２の方法は、ダウンフローエッチング装置を用い、酸素ガス、ＣＦ４ガス及びフォーミングガス（水素３％と窒素９７％の混合ガス。以下、「ＦＧ」とも表現する。）の混合ガスを用いたケミカルドライエッチングにより、フルオロカーボン膜を除去する方法である。ＣＦ４ガスは、フルオロカーボン膜に対する酸素ラジカルの反応性を高め、フルオロカーボン膜のエッチングを促進する役割を担うものである。また、フォーミングガスは、酸素ラジカルの寿命を長くする役割を担うものである。
具体的な条件としては、例えば、マイクロ波パワーが８００〜１１００Ｗ、圧力が１５０〜３００Ｐａ、プロセスガスの総流量が１２００〜２０００ｓｃｃｍ、ガスの混合比Ｏ２：ＣＦ４：ＦＧが６１７：３７４：１〜６１：３８：１、処理時間が１０〜３３秒である。
なお、ＣＦ４ガスの添加量は、プロセスガスの総流量に対して、０．０５％〜３％の範囲、好ましくは０．１％〜１％程度に設定することが望ましい。ＣＦ４ガスの添加量が０．０５％よりも低いと酸素ラジカルの反応性が低すぎてフルオロカーボン膜の除去効果が十分に得られず、ＣＦ４ガスの添加量３％を超えると酸素ラジカルの反応性が高くなりすぎフォトレジスト膜４４のアッシングが顕著となるからである。
フルオロカーボン膜を除去する工程の目的及び効果については、後述する。
次いで、フォトレジスト膜４４をマスクとして、例えば純水により１００：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、ＯＮＯ膜４２のボトム酸化膜及びトンネル絶縁膜３４を除去する（図１６（ａ）、図１６（ｂ））。
次いで、アッシング及びその後の後処理により、フォトレジスト膜４４を除去する。
次いで、例えば熱酸化法により、周辺回路領域のシリコン基板１０の表面に、例えば膜厚３〜２０ｎｍのシリコン酸化膜４６を形成する（図１７（ａ）、図１７（ｂ））。
次いで、全面に、スピンコート法によりフォトレジスト膜４８を形成した後、フォトリソグラフィによりフォトレジスト膜４８パターニングする。これにより、低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域を露出し、高電圧トランジスタ形成領域及びメモリセル領域を覆うフォトレジスト膜４８を形成する。
次いで、フォトレジスト膜４８をマスクとして、例えば純水により１００：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域のシリコン酸化膜４６を選択的に除去する（図１８（ａ）、図１８（ｂ））。
次いで、アッシング及びその後の後処理により、フォトレジスト膜４８を除去する。
次いで、シリコン基板１０を熱酸化し、低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域に、例えば膜厚１〜１２ｎｍのシリコン酸化膜５０を形成する（図１９（ａ）、図１９（ｂ））。この際、シリコン酸化膜４６は、追加酸化されて膜厚が増加する。
次いで、全面に、スピンコート法によりフォトレジスト膜５２を形成した後、フォトリソグラフィによりフォトレジスト膜５２パターニングする。これにより、低電圧トランジスタ形成領域を露出し、中電圧トランジスタ形成領域、高電圧トランジスタ形成領域及びメモリセル領域を覆うフォトレジスト膜５２を形成する。
次いで、フォトレジスト膜５２をマスクとして、例えば純水により１００：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、低電圧トランジスタ形成領域のシリコン酸化膜５０を選択的に除去する（図２０（ａ）、図２０（ｂ））。
次いで、アッシング及びその後の後処理により、フォトレジスト膜５２を除去する。
次いで、シリコン基板１０を熱酸化し、低電圧トランジスタ形成領域に、例えば膜厚１〜３ｎｍのシリコン酸化膜よりなるゲート絶縁膜５４を形成する。この際、中電圧トランジスタ形成領域では、シリコン酸化膜５０が追加酸化され、例えば膜厚２〜１５ｎｍのシリコン酸化膜よりなるゲート絶縁膜５６が形成される。また、高電圧トランジスタ形成領域では、シリコン酸化膜４６が更に追加酸化され、例えば膜厚５〜３５ｎｍのシリコン酸化膜よりなるゲート絶縁膜５８が形成される。こうして、低電圧トランジスタ形成領域、中電圧トランジスタ形成領域及び高電圧トランジスタ形成領域に、互いに膜厚の異なる３種類のゲート絶縁膜５２，５４，５６を形成する（図２１（ａ）、図２１（ｂ））。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５０〜１１０ｎｍのポリシリコン膜６０を形成する。
次いで、ポリシリコン膜６０上に、例えばＣＶＤ法により、例えば最表面に３ｎｍ以下の酸化膜が形成された膜厚１０〜４０ｎｍのシリコン窒化膜６２を形成する。
次いで、シリコン窒化膜６２上に、スピンコート法により、ＢＡＲＣ膜６４とフォトレジスト膜６６とを形成する。
次いで、フォトリソグラフィによりフォトレジスト膜６６をパターニングし、周辺回路領域及びメモリセル領域のコントロールゲート形成領域を覆うフォトレジスト膜６６を形成する（図２２（ａ）、図２２（ｂ））。
次いで、フォトレジスト膜６６をマスクとして、例えば誘導結合型プラズマエッチング装置を用いた異方性エッチングにより、ＢＡＲＣ膜６４、シリコン窒化膜６２、ポリシリコン膜６０、ＯＮＯ膜４２及びアモルファスシリコン膜３６をパターニングし、メモリセル領域に、アモルファスシリコン膜３６よりなるフローティングゲート６８と、ポリシリコン膜６０よりなるコントロールゲート７０とを形成する。
次いで、アッシング及びその後の後処理により、シリコン窒化膜６２上に残存するＢＡＲＣ膜６４及びフォトレジスト膜６６を除去する（図２３（ａ）、図２３（ｂ））。
次いで、熱酸化法により、フローティングゲート６８及びコントロールゲート７０の側壁部分に、シリコン酸化膜よりなる側壁絶縁膜７２を形成する。
次いで、コントロールゲート７０をマスクとしてイオン注入を行い、コントロールゲート７０の両側のシリコン基板１０内に、不純物拡散領域７４を形成する。
次いで、全面に、例えば熱ＣＶＤ法により、例えば膜厚３０〜１５０ｎｍのシリコン窒化膜７６を形成する（図２４（ａ）、図２４（ｂ））。
次いで、ドライエッチングにより、ポリシリコン膜６０及びコントロールゲート７０の上面が露出するまでシリコン窒化膜７６，６２を異方性エッチングし、側壁絶縁膜７２が形成されたフローティングゲート６８及びコントロールゲート７０の側壁部分に、シリコン窒化膜７６よりなる側壁絶縁膜７８を形成する（図２５（ａ）、図２５（ｂ））。
次いで、全面に、例えば熱ＣＶＤ法により、例えば膜厚１５〜４０ｎｍのシリコン酸化膜８０を形成する。シリコン酸化膜８０は、後工程でポリシリコン膜６０のパターニングの際にハードマスクとして用いる膜である。
次いで、シリコン酸化膜８０上に、スピンコート法により、ＢＡＲＣ膜８２とフォトレジスト膜８４とを形成する。
次いで、フォトリソグラフィによりフォトレジスト膜８４をパターニングし、メモリセル領域及び周辺トランジスタ（低電圧トランジスタ、中電圧トランジスタ及び高電圧トランジスタ）のゲート電極形成領域を覆うフォトレジスト膜８４を形成する（図２６（ａ）、図２６（ｂ））。
次いで、フォトレジスト膜８４をマスクとして、例えば誘導結合型プラズマエッチング装置を用いた異方性エッチングにより、ＢＡＲＣ膜８２、シリコン酸化膜８０及びポリシリコン膜６０をパターニングし、周辺回路領域に、ポリシリコン膜６０よりなるゲート電極８６を形成する。
次いで、アッシング及びその後の後処理により、シリコン酸化膜８０上に残存するＢＡＲＣ膜８２及びフォトレジスト膜８４を除去する。
次いで、例えば弗酸水溶液を用いたウェットエッチングにより、シリコン酸化膜８０を除去する。
次いで、ゲート電極８６をマスクとしてイオン注入を行い、ゲート電極８６の両側のシリコン基板１０内に、不純物拡散領域８８を形成する（図２７（ａ）、図２７（ｂ））。
次いで、例えば熱ＣＶＤ法により例えばシリコン窒化膜を堆積後、このシリコン窒化膜をエッチバックし、ゲート電極８６の側壁部分、及び側壁絶縁膜７８が形成されたフローティングゲート６８及びコントロールゲート７０の側壁部分に、シリコン窒化膜よりなる側壁絶縁膜９０を形成する。
次いで、ゲート電極８６及び側壁絶縁膜９０をマスクとして、並びにコントロールゲート及び側壁絶縁膜７８，９０をマスクとしてイオン注入を行い、ゲート電極８６の両側のシリコン基板１０内に不純物拡散領域９２を形成し、コントロールゲート７０の両側のシリコン基板１０内に不純物拡散領域９４を形成する。
次いで、窒素雰囲気中で熱処理を行い、注入した不純物を活性化し、ゲート電極８６の両側のシリコン基板１０内に、不純物拡散領域８８，９２よりなるソース／ドレイン領域９６を形成し、コントロールゲート７０の両側のシリコン基板１０内に、不純物拡散領域７４，９４よりなるソース／ドレイン領域９８を形成する（図２８（ａ）、図２８（ｂ））。
こうして、メモリセル領域に形成され、トンネル絶縁膜３４を介してシリコン基板１０上に形成されたフローティングゲート６８と、ＯＮＯ膜４２を介してフローティングゲート６８上に形成されたコントロールゲート７０と、コントロールゲート７０の両側のシリコン基板１０内に形成されたソース／ドレイン領域９８とを有する不揮発メモリトランジスタと、低電圧トランジスタ形成領域に形成され、ゲート絶縁膜５４を介してシリコン基板１０上に形成されたゲート電極８６と、ゲート電極８６の両側のシリコン基板１０内に形成されたソース／ドレイン領域９６とを有する低電圧トランジスタと、中電圧トランジスタ形成領域に形成され、ゲート絶縁膜５６を介してシリコン基板１０上に形成されたゲート電極８６と、ゲート電極８６の両側のシリコン基板１０内に形成されたソース／ドレイン領域９６とを有する中電圧トランジスタと、高電圧トランジスタ形成領域に形成され、ゲート絶縁膜５８を介してシリコン基板１０上に形成されたゲート電極８６と、ゲート電極８６の両側のシリコン基板１０内に形成されたソース／ドレイン領域９６とを有する高電圧トランジスタとを完成する。
この後、サリサイドプロセスや、多層配線プロセスなどの所定のバックエンドプロセスを経て、半導体装置を完成する。
次に、上述の本実施形態による半導体装置の製造方法において、周辺回路領域のＯＮＯ膜４２の除去過程でフルオロカーボン膜を除去する工程を行う目的及び効果について図２９乃至図３１を用いて説明する。
本実施形態による半導体装置の製造方法において、周辺回路領域のＯＮＯ膜４２の除去過程においてフルオロカーボン膜を除去しているのは、高電圧トランジスタのゲート絶縁膜の絶縁耐圧の低下に、フルオロカーボン膜が影響しているためである。
前述のように、ＯＮＯ膜４２を除去する工程に至る過程で、素子分離膜２８と活性領域（シリコン基板１０）との境界には、窪み１００が形成されている。ＯＮＯ膜４２のトップ酸化膜及び中間層のシリコン窒化膜を除去するドライエッチングの過程では、窪み１００の内壁に、ドライエッチングの副生成物であるフルオロカーボン膜１０２が堆積される。フルオロカーボン膜１０２は、窪み１００の側壁器部分に堆積されやすいため、窪み１００の深部では膜厚が薄くなっているものと考えられる（図２９（ａ）参照）。
この状態でボトム酸化膜１０４のエッチング工程を行うと、フルオロカーボン膜１０２の付着部分のエッチングレートは遅いため、窪み１００の深部におけるエッチングが優先して進行する（図２９（ｂ）参照）。
この後、ボトム酸化膜１０４（トンネル絶縁膜３４を含む）のエッチングを更に進行すると、先にエッチングが完了した窪み１００の深部では素子分離膜２８もエッチングされ、窪み１００の深部における形状が急峻になる（図２９（ｃ）参照）。
この窪み１００の急峻な形状は、その後の熱酸化によってゲート絶縁膜５８を形成した後も保存される。この結果、窪み１００内にゲート電極材料が形成されると電界集中が発生し、高電圧トランジスタのゲート絶縁膜５８の絶縁耐圧の低下を引き起こすものと考えられる。
低電圧トランジスタ及び中電圧トランジスタのゲート絶縁膜５４，５６では、高電圧トランジスタのゲート絶縁膜５８で見られるような絶縁耐圧の低下は認められなかった。低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域では、シリコン酸化膜４６を除去した後に再酸化してゲート絶縁膜５４，５６を形成するため、窪み１００の形状が緩和されて電界集中が生じないものと考えられる。
本実施形態のようにフルオロカーボン膜を除去する工程を行うことにより、ボトム酸化膜のエッチングが局所的に進行することが防止され、ボトム酸化膜の除去後の窪みの最深部に急峻な窪みが形成されるのを防止することができる。
図３０はフルオロカーボン膜を除去する工程を行っていない試料と行った試料とにおける素子分離膜端部の断面形状を示すＴＥＭ像である。図３０（ａ）はフルオロカーボン膜を除去する工程を行っていない試料の断面ＴＥＭ像であり、図３０（ｂ）はフルオロカーボン膜を除去する工程を行った試料の断面ＴＥＭ像である。
図示するように、フルオロカーボン膜を除去する工程を行った試料では、フルオロカーボン膜を除去する工程を行っていない試料と比較して、窪みの深部（図中、点線で囲った部分）における形状がなだらかになっている。
図３１は、高電圧トランジスタのゲート電極に逆バイアス（シリコン基板に対して負電圧）を印加したときのゲート絶縁膜耐圧を累積確率分布に表したものである。図中、○印がフルオロカーボン膜を除去する工程を行っていない試料（比較例）、◇印が上述の第１の方法によりフルオロカーボン膜を除去する工程を行った試料（実施例１）、△印が上述の第２の方法によりフルオロカーボン膜を除去する工程を行った試料（実施例２）である。
図示するように、フルオロカーボン膜を除去する工程を行っていない試料では、ゲート絶縁膜耐圧のばらつきが大きいのに対し、フルオロカーボン膜を除去する工程を行った試料では、第１の方法及び第２の方法のいずれを用いた場合にも、安定した高いゲート絶縁膜耐圧を得ることができた。
このように、本実施形態によれば、周辺回路領域のＯＮＯ膜を除去する際に、トップ絶縁膜及び中間層を除去した後、表面に付着したフルオロカーボン膜を除去する工程を行うので、その後のボトム絶縁膜の除去過程において素子分離膜縁部の窪みの形状が変化することを防止することができる。これにより、素子分離膜端部における電界集中が防止され、周辺トランジスタのゲート絶縁膜の絶縁耐圧劣化を防止することができる。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図３２乃至図３６を用いて説明する。図１乃至図２８に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図３２は本実施形態による半導体装置の構造を示す平面図及び概略断面図、図３３乃至図３６は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図３２を用いて説明する。図３２（ａ）は本実施形態による半導体装置の平面図であり、図３２（ｂ）は図３２（ａ）のＡ−Ａ′線に沿った概略断面図であり、図３２（ｃ）は図３２（ａ）のＢ−Ｂ′線に沿った概略断面図である。
本実施形態による半導体装置は、ＯＮＯ膜を電荷蓄積層とした単層ゲートの不揮発メモリトランジスタを混載したロジック半導体装置である。本実施形態による半導体装置も、第１実施形態による半導体装置と同様、不揮発メモリトランジスタ（Ｆｌａｓｈ）がマトリクス状に形成されたメモリセル領域と、論理回路を構成するロジックトランジスタや不揮発メモリトランジスタの駆動用の高耐圧トランジスタなどの種々の周辺トランジスタが形成された周辺回路領域を有している。本実施形態による半導体装置、周辺トランジスタとして、例えば、高速ロジック回路を構成する低電圧トランジスタ（ＬＶ−Ｔｒ）と、入出力回路を構成する中電圧トランジスタ（ＭＶ−Ｔｒ）と、不揮発メモリトランジスタを制御するための高電圧トランジスタ（ＨＶ−Ｔｒ）を有している。
図３２（ａ）に示すように、メモリセル領域のシリコン基板１０内には、不純物拡散層よりなる複数のビット線１０８がストライプ状に形成されている。ビット線１０８が形成されたシリコン基板１０上には、ビット線１０８に交差する方向に延在する複数のコントロールゲート７０がストライプ状に形成されている。シリコン基板１０とコントロールゲート７０との間には、ＯＮＯ膜４２（シリコン酸化膜４２ｃ／シリコン窒化膜４２ｂ／シリコン酸化膜４２ａ）よりなる電荷蓄積層が形成されている（図３２（ｂ）及び図３２（ｃ）を参照）。
これにより、隣接するビット線１０８線間の領域とコントロールゲート７０との交差部にそれぞれ、コントロールゲート７０と、当該隣接するビット線１０８により構成されるソース／ドレイン領域とを有し、ＯＮＯ膜４２を電荷蓄積層とする不揮発メモリトランジスタが構成されている。コントロールゲート７０間の領域には、図３２（ｃ）に示すように、シリコン酸化膜８０よりなるライナー膜と、シリコン窒化膜７６が埋め込まれている。なお、図３２（ｂ）及び図３２（ｃ）では説明の便宜上、両端に素子分離膜２８を記載しているが、実際には、素子分離膜２８はメモリセル領域の周辺を囲うように形成される。
周辺回路領域に形成された低電圧トランジスタ（ＬＶ−Ｔｒ）、中電圧トランジスタ（ＭＶ−Ｔｒ）及び高電圧トランジスタ（ＨＶ−Ｔｒ）は、第１実施形態による半導体装置の場合と同様であるので、ここでは説明を省略する。
次に、本実施形態による半導体装置の製造方法について図３３乃至図３６を用いて説明する。図３３及び図３４は図３２のＡ−Ａ′線に沿った工程断面図であり、図３５及び図３６は図３２（ａ）のＢ−Ｂ′線に沿った工程断面図である。
なお、周辺トランジスタの製造プロセスは第１実施形態による半導体装置の製造方法と基本的に同じであるため、ここでは不揮発メモリトランジスタの製造プロセスを中心に説明する。周辺トランジスタの製造プロセスについては、必要に応じて第１実施形態の図面を参照しながら説明する。
まず、図３乃至図１０に示す第１実施形態による半導体装置の製造方法と同様にして、ＳＴＩ法により、活性領域を画定する素子分離膜２８を形成する。
次いで、素子分離膜２８により画定されたシリコン基板１０の活性領域上に、例えば熱酸化法により、シリコン酸化膜よりなる犠牲酸化膜３２を形成する（図３３（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、メモリセル領域及び高電圧トランジスタ形成領域に所定のウェル（図示せず）を形成する。例えば、メモリセル領域及びＮ型高電圧トランジスタ形成領域にはＮ型ウェル内にＰ型ウェルが形成された二重ウェルを形成し、Ｐ型高電圧トランジスタ形成領域にはＮ型ウェルを形成する。
次いで、窒素雰囲気中で、例えば９００〜１２００℃の温度で１〜１５秒間の熱処理を行い、注入した不純物を活性化する。
次いで、例えば純水により１０：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、犠牲酸化膜３２を除去する。
なお、素子分離膜２８は、シリコン酸化膜１２や犠牲酸化膜３２の除去工程などにおいて徐々に膜減りする。これにより、犠牲酸化膜３２を除去した後には、素子分離膜２８と活性領域との境目に、活性領域表面より窪んだ窪みが形成されている。
次いで、シリコン基板１０の表面に、熱酸化法により、例えば膜厚５〜１４ｎｍのシリコン酸化膜４２ａを形成する。
次いで、全面に、例えば熱ＣＶＤ法により、例えば膜厚が５〜１４ｎｍのシリコン窒化膜４２ｂを形成する（図３３（ｂ））。
次いで、シリコン窒化膜４２ｂ上に、フォトリソグラフィにより、周辺回路領域の全面を覆い、メモリセル領域のビット線形成領域を露出するフォトレジスト膜４０を形成する（図３３（ｃ））。
次いで、フォトレジスト膜４０をマスクとしてイオン注入を行い、メモリセル領域内に、ビット線１０８となる不純物拡散領域１１０と、不純物拡散領域１１０の縁部に設けられたポケット領域としての不純物拡散領域１１２とを形成する（図３４（ａ））。
次いで、アッシング及びその後の後処理により、シリコン窒化膜４２ｂ上のフォトレジスト膜４０を除去する。
次いで、シリコン窒化膜４２ｂ上に、シリコン酸化膜４２ｃを形成する。シリコン酸化膜４２ｃは、例えば、熱酸化法によりシリコン窒化膜４２ｂを熱酸化した後、熱ＣＶＤ法により高温酸化（ＨＴＯ：High Temperature Oxide）膜を形成することにより、形成する。
こうして、シリコン酸化膜４２ｃ／シリコン窒化膜４２ｂ／シリコン酸化膜４２ｂの積層膜を形成し、ＯＮＯ膜４２よりなる電荷蓄積層とする（図３４（ｂ））。このように形成したＯＮＯ膜４２は、第１実施形態の場合と同様、周辺回路領域にも形成される（図１５（ａ）参照）。
次いで、フォトリソグラフィ及びイオン注入により、低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域に所定のウェル（図示せず）を形成する。例えば、Ｎ型低電圧トランジスタ形成領域及びＮ型中電圧トランジスタ形成領域にＰ型ウェルを形成し、Ｐ型低電圧トランジスタ形成領域及びＰ型中電圧トランジスタ形成領域にＮ型ウェルを形成する。
次いで、図１５（ａ）〜図１６（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、周辺回路領域のＯＮＯ膜４２を除去する。本実施形態の場合にも、ＯＮＯ膜４２は、素子分離膜２８と活性領域との境目の窪み内にも形成されている。そこで、シリコン酸化膜４２ｃ及びシリコン窒化膜４２ｂを除去した後には、第１実施形態と同様のフルオロカーボン膜の除去工程を行い、高電圧トランジスタの絶縁耐圧劣化を防止する。
具体的には、周辺回路領域を露出しメモリセル領域を覆うフォトレジスト膜４４を形成後、このフォトレジスト膜４４をマスクとして、例えばマグネトロン反応性イオンエッチング装置を用いたドライエッチングにより、シリコン酸化膜４２ｃ及びシリコン窒化膜４２ｂをエッチングする。次いで、シリコン酸化膜４２ｃ及びシリコン窒化膜４２ｂのエッチングに伴い基板の表面に付着したフルオロカーボン膜を、第１実施形態に記載の第１の方法又は第２の方法により、除去する。次いで、フォトレジスト膜４４をマスクとして、例えば純水により１００：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、シリコン酸化膜４２ａを除去する。次いで、アッシング及びその後の後処理により、フォトレジスト膜４４を除去する。
このようにしてＯＮＯ膜４２を除去することにより、素子分離膜２８と活性領域との境目の窪みの形状が変化することを防止することができる。
次いで、図１７（ａ）〜図２１（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、低電圧トランジスタ形成領域、中電圧トランジスタ形成領域及び高電圧トランジスタ形成領域に、互いに膜厚の異なる３種類のゲート絶縁膜５２，５４，５６を形成する（図２１（ａ）参照）。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５０〜２００ｎｍのポリシリコン膜６０を形成する。ポリシリコン膜６０は、不揮発メモリトランジスタのコントロールゲート７０及び周辺トランジスタのゲート電極８４となる膜である。
次いで、ポリシリコン膜６０上に、例えばＣＶＤ法により、例えば膜厚１５〜４０ｎｍのシリコン酸化膜１１４を形成する（図３４（ｃ））。
次いで、シリコン酸化膜１１４上に、スピンコート法により、ＢＡＲＣ膜６４とフォトレジスト膜６６とを形成する。
次いで、フォトリソグラフィによりフォトレジスト膜６６をパターニングし、周辺回路領域の全面及びメモリセル領域のコントロールゲート形成領域を覆うフォトレジスト膜６６を形成する（図３５（ａ））。
次いで、フォトレジスト膜６６をマスクとして、例えば誘導結合型プラズマエッチング装置を用いた異方性エッチングにより、ＢＡＲＣ膜６４、シリコン酸化膜１１４及びポリシリコン膜６０をパターニングし、メモリセル領域に、ポリシリコン膜６０よりなるコントロールゲート７０を形成する。
次いで、アッシング及びその後の後処理により、ポリシリコン膜６０上に残存するシリコン酸化膜１１４、ＢＡＲＣ膜６４及びフォトレジスト膜６６を除去する（図３５（ｂ））。なお、周辺回路領域は、ポリシリコン膜６０によって全面が覆われたままの状態である（図２５（ａ）参照）。
次いで、全面に、例えば熱ＣＶＤ法により、例えば膜厚１〜２０ｎｍのシリコン酸化膜８０と、例えば膜厚５０〜１７０ｎｍのシリコン窒化膜７６とを形成する（図３６（ａ））。
次いで、ドライエッチングにより、シリコン酸化膜８０の上面が露出するまでシリコン窒化膜７６を異方性エッチングし、コントロールゲート７０間の間隙を、シリコン酸化膜１１６及びシリコン窒化膜７６により埋め込む（図３６（ｂ））。こうして、本実施形態の不揮発メモリトランジスタを完成する。
次いで、図２６乃至図２８に示す第１実施形態による半導体装置の製造方法と同様にして、周辺回路領域のポリシリコン膜６０をパターニングしてゲート電極８４を形成後、ソース／ドレイン領域９６を形成し、低電圧トランジスタ、中電圧トランジスタ及び高電圧トランジスタを完成する。
この後、サリサイドプロセスや、多層配線プロセスなどの所定のバックエンドプロセスを経て、半導体装置を完成する。
このように、本実施形態によれば、周辺回路領域のＯＮＯ膜を除去する際に、トップ絶縁膜及び中間層を除去した後、表面に付着したフルオロカーボン膜を除去する工程を行うので、その後のボトム絶縁膜の除去過程において素子分離膜縁部の窪みの形状が変化することを防止することができる。これにより、素子分離膜端部における電界集中が防止され、周辺トランジスタのゲート絶縁膜の絶縁耐圧劣化を防止することができる。
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図３７乃至図４０を用いて説明する。図１乃至図２８に示す第１実施形態による半導体装置及びその製造方法、並びに図３２乃至図３６に示す第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図３７は本実施形態による半導体装置の構造を示す平面図及び概略断面図、図３８乃至図４０は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図３７を用いて説明する。図３７（ａ）は本実施形態による半導体装置の平面図であり、図３７（ｂ）は図３７（ａ）のＡ−Ａ′線に沿った概略断面図であり、図３７（ｃ）は図３７（ａ）のＢ−Ｂ′線に沿った概略断面図である。
本実施形態による半導体装置は、ＯＮＯ膜を電荷蓄積層とした単層ゲートの不揮発メモリトランジスタを混載したロジック半導体装置である。本実施形態による半導体装置も、第１実施形態による半導体装置と同様、不揮発メモリトランジスタ（Ｆｌａｓｈ）がマトリクス状に形成されたメモリセル領域と、論理回路を構成するロジックトランジスタや不揮発メモリトランジスタの駆動用の高耐圧トランジスタなどの種々の周辺トランジスタが形成された周辺回路領域を有している。本実施形態による半導体装置、周辺トランジスタとして、例えば、高速ロジック回路を構成する低電圧トランジスタ（ＬＶ−Ｔｒ）と、入出力回路を構成する中電圧トランジスタ（ＭＶ−Ｔｒ）と、不揮発メモリトランジスタを制御するための高電圧トランジスタ（ＨＶ−Ｔｒ）を有している。
図３７（ａ）に示すように、メモリセル領域のシリコン基板１０内には、複数の素子分離膜２８がストライプ状に形成されている。素子分離膜２８が形成されたシリコン基板１０上には、素子分離膜２８に交差する方向に延在する複数のコントロールゲート７０がストライプ状に形成されている。シリコン基板１０とコントロールゲート７０との間には、ＯＮＯ膜４２（シリコン酸化膜４２ｃ／シリコン窒化膜４２ｂ／シリコン酸化膜４２ａ）よりなる電荷蓄積層が形成されている。コントロールゲート７０間の領域のシリコン基板１０内には、ソース／ドレイン領域９８が形成されている。（図３７（ｂ）及び図３７（ｃ）を参照）。
これにより、隣接する素子分離膜２８間の領域とコントロールゲート７０との交差部にそれぞれ、コントロールゲート７０と、コントロールゲート７０の両側のシリコン基板１０内に形成されたソース／ドレイン領域９８とを有し、ＯＮＯ膜４２を電荷蓄積層とする不揮発メモリトランジスタが構成されている。コントロールゲート７０間の領域には、図３７（ｃ）に示すように、シリコン酸化膜８０よりなるライナー膜と、シリコン窒化膜７６が埋め込まれている。
周辺回路領域に形成された低電圧トランジスタ（ＬＶ−Ｔｒ）、中電圧トランジスタ（ＭＶ−Ｔｒ）及び高電圧トランジスタ（ＨＶ−Ｔｒ）は、第１実施形態による半導体装置の場合と同様であるので、ここでは説明を省略する。
次に、本実施形態による半導体装置の製造方法について図３８乃至図４０を用いて説明する。図３８は図３７のＡ−Ａ′線に沿った工程断面図であり、図３９及び図４０は図３７（ａ）のＢ−Ｂ′線に沿った工程断面図である。
なお、周辺トランジスタの製造プロセスは第１実施形態による半導体装置の製造方法と基本的に同じであるため、ここでは不揮発メモリトランジスタの製造プロセスを中心に説明する。周辺トランジスタの製造プロセスについては、必要に応じて第１実施形態の図面を参照しながら説明する。
まず、図３乃至図１０に示す第１実施形態による半導体装置の製造方法と同様にして、ＳＴＩ法により、活性領域を画定する素子分離膜２８を形成する。
次いで、素子分離膜２８により画定されたシリコン基板１０の活性領域上に、例えば熱酸化法により、シリコン酸化膜よりなる犠牲酸化膜３２を形成する（図３８（ａ））。
次いで、フォトリソグラフィ及びイオン注入により、メモリセル領域及び高電圧トランジスタ形成領域に所定のウェル（図示せず）を形成する。例えば、メモリセル領域及びＮ型高電圧トランジスタ形成領域にはＮ型ウェル内にＰ型ウェルが形成された二重ウェルを形成し、Ｐ型高電圧トランジスタ形成領域にはＮ型ウェルを形成する。
次いで、窒素雰囲気中で、例えば９００〜１２００℃の温度で１〜１５秒間の熱処理を行い、注入した不純物を活性化する。
次いで、例えば純水により１０：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、犠牲酸化膜３２を除去する。
なお、素子分離膜２８は、シリコン酸化膜１２や犠牲酸化膜３２の除去工程などにおいて徐々に膜減りする。これにより、犠牲酸化膜３２を除去した後には、素子分離膜２８と活性領域との境目に、活性領域表面より窪んだ窪みが形成されている。
次いで、シリコン基板１０の表面に、熱酸化法により、例えば膜厚５〜１４ｎｍのシリコン酸化膜４２ａを形成する。
次いで、全面に、例えば熱ＣＶＤ法により、例えば膜厚が５〜１４ｎｍのシリコン窒化膜４２ｂを形成する（図３３（ｂ））。
次いで、シリコン窒化膜４２ｂ上に、例えば熱酸化法により、例えば膜厚が３〜１５ｎｍのシリコン酸化膜４２ｃを形成する。
こうして、シリコン酸化膜４２ｃ／シリコン窒化膜４２ｂ／シリコン酸化膜４２ｂの積層膜を形成し、ＯＮＯ膜４２よりなる電荷蓄積層とする（図３８（ｂ））。このように形成したＯＮＯ膜４２は、第１実施形態の場合と同様、周辺回路領域にも形成される（図１５（ａ）参照）。
次いで、フォトリソグラフィ及びイオン注入により、低電圧トランジスタ形成領域及び中電圧トランジスタ形成領域に所定のウェル（図示せず）を形成する。例えば、Ｎ型低電圧トランジスタ形成領域及びＮ型中電圧トランジスタ形成領域にＰ型ウェルを形成し、Ｐ型低電圧トランジスタ形成領域及びＰ型中電圧トランジスタ形成領域にＮ型ウェルを形成する。
次いで、図１５（ａ）〜図１６（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、周辺回路領域のＯＮＯ膜４２を除去する。本実施形態の場合にも、ＯＮＯ膜４２は、素子分離膜２８と活性領域との境目の窪み内にも形成されている。そこで、シリコン酸化膜４２ｃ及びシリコン窒化膜４２ｂを除去した後には、第１実施形態と同様のフルオロカーボン膜の除去工程を行い、高電圧トランジスタの絶縁耐圧劣化を防止する。
具体的には、周辺回路領域を露出しメモリセル領域を覆うフォトレジスト膜４４を形成後、このフォトレジスト膜４４をマスクとして、例えばマグネトロン反応性イオンエッチング装置を用いたドライエッチングにより、シリコン酸化膜４２ｃ及びシリコン窒化膜４２ｂをエッチングする。次いで、シリコン酸化膜４２ｃ及びシリコン窒化膜４２ｂのエッチングに伴い基板の表面に付着したフルオロカーボン膜を、第１実施形態に記載の第１の方法又は第２の方法により、除去する。次いで、フォトレジスト膜４４をマスクとして、例えば純水により１００：１〜２００：１程度に希釈された弗酸水溶液によりウェットエッチングを行い、シリコン酸化膜４２ａを除去する。次いで、アッシング及びその後の後処理により、フォトレジスト膜４４を除去する。
このようにしてＯＮＯ膜４２を除去することにより、素子分離膜２８と活性領域との境目の窪みの形状が変化することを防止することができる。
次いで、図１７（ａ）〜図２１（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、低電圧トランジスタ形成領域、中電圧トランジスタ形成領域及び高電圧トランジスタ形成領域に、互いに膜厚の異なる３種類のゲート絶縁膜５２，５４，５６を形成する（図２１（ａ）参照）。
次いで、全面に、例えばＣＶＤ法により、例えば膜厚５０〜２００ｎｍのポリシリコン膜６０を形成する。ポリシリコン膜６０は、不揮発メモリトランジスタのコントロールゲート７０及び周辺トランジスタのゲート電極８４となる膜である。
次いで、ポリシリコン膜６０上に、例えばＣＶＤ法により、例えば膜厚１５〜４０ｎｍのシリコン酸化膜１１４を形成する（図３８（ｃ））。
次いで、シリコン酸化膜１１４上に、スピンコート法により、ＢＡＲＣ膜６４とフォトレジスト膜６６とを形成する。
次いで、フォトリソグラフィによりフォトレジスト膜６６をパターニングし、周辺回路領域の全面及びメモリセル領域のコントロールゲート形成領域を覆うフォトレジスト膜６６を形成する（図３９（ａ））。
次いで、フォトレジスト膜６６をマスクとして、例えば誘導結合型プラズマエッチング装置を用いた異方性エッチングにより、ＢＡＲＣ膜６４、シリコン酸化膜１１４及びポリシリコン膜６０をパターニングし、メモリセル領域に、ポリシリコン膜６０よりなるコントロールゲート７０を形成する。
次いで、フォトレジスト膜６６及びコントロールゲート７０をマスクとしてイオン注入を行い、コントロールゲート７０間の領域に、ソース／ドレイン領域９８となる不純物拡散領域７４を形成する。
次いで、アッシング及びその後の後処理により、ポリシリコン膜６０上に残存するシリコン酸化膜１１４、ＢＡＲＣ膜６４及びフォトレジスト膜６６を除去する（図３９（ｂ））。なお、周辺回路領域は、ポリシリコン膜６０によって全面が覆われたままの状態である（図２５（ａ）参照）。
次いで、全面に、例えば熱ＣＶＤ法により、例えば膜厚１〜２０ｎｍのシリコン酸化膜８０と、例えば膜厚５０〜１７０ｎｍのシリコン窒化膜７６とを形成する（図４０（ａ））。
次いで、ドライエッチングにより、シリコン酸化膜８０の上面が露出するまでシリコン窒化膜７６を異方性エッチングし、コントロールゲート７０間の間隙を、シリコン酸化膜１１６及びシリコン窒化膜７６により埋め込む（図４０（ｂ））。こうして、本実施形態の不揮発メモリトランジスタを完成する。
次いで、図２６乃至図２８に示す第１実施形態による半導体装置の製造方法と同様にして、周辺回路領域のポリシリコン膜６０をパターニングしてゲート電極８４を形成後、ソース／ドレイン領域９６を形成し、低電圧トランジスタ、中電圧トランジスタ及び高電圧トランジスタを完成する。
この後、サリサイドプロセスや、多層配線プロセスなどの所定のバックエンドプロセスを経て、半導体装置を完成する。
このように、本実施形態によれば、周辺回路領域のＯＮＯ膜を除去する際に、トップ絶縁膜及び中間層を除去した後、表面に付着したフルオロカーボン膜を除去する工程を行うので、その後のボトム絶縁膜の除去過程において素子分離膜縁部の窪みの形状が変化することを防止することができる。これにより、素子分離膜端部における電界集中が防止され、周辺トランジスタのゲート絶縁膜の絶縁耐圧劣化を防止することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ゲート間絶縁膜又は電荷蓄積層としてのＯＮＯ膜を除去する際に本発明を適用した場合を説明したが、本発明の適用対象はＯＮＯ膜に限定されるものではない。本発明は、素子分離領域とエッチング特性の同等な下層絶縁膜と、この下層絶縁膜上に形成された上層絶縁膜を有し、上層絶縁膜のエッチングにフルオロカーボン系のガスを用いる製造プロセスを用いた半導体装置の製造方法に広く適用することができる。
シリコン系の半導体デバイスでは、下層絶縁膜として、シリコン酸化物系の絶縁膜（シリコン酸化膜やシリコン窒化酸化膜）を適用することができる。また、上層絶縁膜としては、シリコン窒化膜の単層、シリコン窒化膜とシリコン酸化膜との積層膜や、アルミナ（Ａｌ２Ｏ３）膜やハフニア（ＨｆＯ２）膜等の高誘電率絶縁膜を含む膜等を適用することができる。
また、上層絶縁膜のエッチングに用いるフルオロカーボン系のガスとしては、上記実施形態に記載のガスに限らず、ハイドロフルオロカーボン（ＨＦＣ）やフルオロカーボン（ＦＣ）などのフロン類のガスを用いることができる。
また、上記実施形態に記載の半導体装置の構造やプロセス条件は、一例を示したものであり、必要に応じて適宜変更できるものである。
また、上記実施形態では、不揮発メモリトランジスタを混載したロジック半導体装置の製造プロセスに適用した例を示したが、本発明は、不揮発メモリトランジスタを混載したロジック半導体装置への適用に限定されるものではない。
上述のように本発明は、素子分離領域とエッチング特性の同等な下層絶縁膜と、この下層絶縁膜上に形成された上層絶縁膜を有し、上層絶縁膜のエッチングにフルオロカーボン系のガスを用いる製造プロセスを用いた半導体装置の製造方法に広く適用できるものである。特に、下層絶縁膜の下地が段差を有する場合に、本発明を適用する効果がある。
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。
（付記１） 半導体基板の表面に、活性領域を画定する素子分離領域を形成する工程と、
前記素子分離領域が形成された前記半導体基板上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜が形成された前記半導体基板上に、前記第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜を形成する工程と、
少なくとも前記活性領域と前記素子分離領域との境界を含む第１の領域に形成された前記第２の絶縁膜を、フルオロカーボン系のエッチングガスを用いたドライエッチングにより除去する工程と、
酸素を含む雰囲気に曝すことにより、前記ドライエッチングの際に前記第１の絶縁膜上に付着したフルオロカーボン膜を除去する工程と、
前記第１の領域に形成された前記第１の絶縁膜を、ウェットエッチングにより除去する工程と
を有することを特徴とする半導体装置の製造方法。
（付記２） 付記１記載の半導体装置の製造方法において、
前記フルオロカーボン膜を除去する工程では、アルゴンガスと酸素ガスとを含む混合ガスを用いた反応性イオンエッチングにより、前記フルオロカーボン膜を除去する
ことを特徴とする半導体装置の製造方法。
（付記３） 付記２記載の半導体装置の製造方法において、
前記酸素ガスの流量は、プロセスガスの総流量に対して、０．５〜２５％である
ことを特徴とする半導体装置の製造方法。
（付記４） 付記２又は３記載の半導体装置の製造方法において、
前記第２の絶縁膜を除去する工程と、前記フルオロカーボン膜を除去する工程は、同一の処理室内で連続して行う
ことを特徴とする半導体装置の製造方法。
（付記５） 付記１記載の半導体装置の製造方法において、
前記フルオロカーボン膜を除去する工程では、ＣＦ４ガスと酸素ガスとを含む混合ガスを用いたケミカルドライエッチングにより、前記フルオロカーボン膜を除去する
ことを特徴とする半導体装置の製造方法。
（付記６） 付記５記載の半導体装置の製造方法において、
前記混合ガスは、フォーミングガスを更に含む
ことを特徴とする半導体装置の製造方法。
（付記７） 付記５又は６記載の半導体装置の製造方法において、
前記ＣＦ４ガスの流量は、プロセスガスの総流量に対して、０．０５〜１０％である
ことを特徴とする半導体装置の製造方法。
（付記８） 付記１乃至７のいずれか１項に記載の半導体装置の製造方法において、
前記素子分離領域を形成する工程の後、前記第１の絶縁膜を形成する工程の前に、前記素子分離領域を構成する第３の絶縁膜の上部をエッチングする工程を更に有し、
前記第１の絶縁膜の形成の際、前記活性領域と前記素子分離領域との前記境界近傍の前記素子分離領域に、前記活性領域の表面よりも窪んだ窪みが形成されている
ことを特徴とする半導体装置の製造方法。
（付記９） 付記８記載の半導体装置の製造方法において、
前記第３の絶縁膜は、前記第１の絶縁膜と同等のエッチング特性を有する
ことを特徴とする半導体装置の製造方法。
（付記１０） 付記１乃至９のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜を除去する工程の後に、前記第１の領域内の前記活性領域にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを更に有し、
前記第１の領域内の前記活性領域に、前記ゲート絶縁膜及び前記ゲート電極を有するＭＩＳトランジスタを形成する
ことを特徴とする半導体装置の製造方法。
（付記１１） 付記１０記載の半導体装置の製造方法において、
前記ゲート電極を形成する工程では、前記第１の絶縁膜を除去することにより露出した前記半導体基板を熱酸化することにより形成した第４の絶縁膜を少なくとも含む前記ゲート電極を形成する
ことを特徴とする半導体装置の製造方法。
（付記１２） 付記１乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記第１の領域とは異なる第２の領域内の活性領域に、前記第１の絶縁膜及び前記第２の絶縁膜を有する不揮発メモリトランジスタを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１３） 付記１２記載の半導体装置の製造方法において、
前記素子分離領域を形成する工程の後、前記第１の絶縁膜を形成する工程の前に、前記第２の領域内の前記活性領域上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に、前記第２の領域にフローティングゲートを形成する工程とを、
前記第１の絶縁膜を除去する工程の後に、前記第１の絶縁膜及び前記第２の絶縁膜を介して前記フローティングゲート上にコントロールゲートを形成する工程を、更に有し、
前記フローティングゲートと前記コントロールゲートとを有するスタックゲート構造の前記不揮発メモリトランジスタを形成する
ことを特徴とする半導体装置の製造方法。
（付記１４） 付記１２記載の半導体装置の製造方法において、
前記第１の絶縁膜を除去する工程の後に、前記第１の絶縁膜及び前記第２の絶縁膜を介してコントロールゲートを形成する工程を更に有し、
前記第１の絶縁膜及び前記第２の絶縁膜を電荷蓄積層とする単層ゲート構造の前記不揮発メモリトランジスタを形成する
ことを特徴とする半導体装置の製造方法。
（付記１５） 付記１乃至１４のいずれか１項に記載の半導体装置の製造方法において、
前記素子分離領域を形成する工程では、前記半導体基板に形成されたトレンチに絶縁膜を埋め込むことにより、前記素子分離領域を形成する
ことを特徴とする半導体装置の製造方法。
（付記１６） 付記１乃至１５のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜は、シリコン酸化膜である
ことを特徴とする半導体装置の製造方法。
（付記１７） 付記１乃至１６のいずれか１項に記載の半導体装置の製造方法において、
前記第２の絶縁膜は、シリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
（付記１８） 付記１乃至１６のいずれか１項に記載の半導体装置の製造方法において、
前記第２の絶縁膜は、シリコン窒化膜とシリコン酸化膜との積層膜である
ことを特徴とする半導体装置の製造方法。
本発明の第１実施形態による半導体装置の構造を示す平面図である。 本発明の第１実施形態による半導体装置の構造を示す概略断面図である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１８）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１９）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２０）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２４）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２５）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２６）である。 ＯＮＯ膜の除去過程におけるフルオロカーボン膜の影響を説明する図である。 フルオロカーボン膜を除去する工程を行っていない試料と行った試料とにおける素子分離膜端部の断面形状を示すＴＥＭ像である。 高電圧トランジスタのゲート電極に逆バイアスを印加したときのゲート絶縁膜耐圧を示すグラフである。 本発明の第２実施形態による半導体装置の構造を示す平面図及び概略断面図である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第３実施形態による半導体装置の構造を示す平面図及び概略断面図である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
符号の説明
１０…シリコン基板
１２，２４，２６，４２ａ、４２ｃ，４６，５０，８０，１１４…シリコン酸化膜
１４，４２ｂ，６２，７６…シリコン窒化膜
１６，３６，６０…ポリシリコン膜
１８，３８，６４，８２…ＢＡＲＣ膜
２０，３０，４０，４４，４８，５２，６６，８４…フォトレジスト膜
２２…トレンチ
２８…素子分離膜
３２…犠牲酸化膜
３４…トンネル絶縁膜
４２…ＯＮＯ膜
５４，５６，５８…ゲート絶縁膜
６８…フローティングゲート
７０…コントロールゲート
７２，７８，９０…側壁絶縁膜
７４，８８，９２，９４，１１０，１１２…不純物拡散領域
８６…ゲート電極
９６，９８…ソース／ドレイン領域
１００…窪み
１０２…フルオロカーボン膜
１０４…ボトム酸化膜
１０８…ビット線

Claims (10)

  1. 半導体基板の表面に、活性領域を画定する素子分離領域を形成する工程と、
    前記素子分離領域が形成された前記半導体基板上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜が形成された前記半導体基板上に、前記第１の絶縁膜とはエッチング特性の異なる第２の絶縁膜を形成する工程と、
    少なくとも前記活性領域と前記素子分離領域との境界を含む第１の領域に形成された前記第２の絶縁膜を、フルオロカーボン系のエッチングガスを用いたドライエッチングにより除去する工程と、
    酸素を含む雰囲気に曝すことにより、前記ドライエッチングの際に前記第１の絶縁膜上に付着したフルオロカーボン膜を除去する工程と、
    前記第１の領域に形成された前記第１の絶縁膜を、ウェットエッチングにより除去する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記フルオロカーボン膜を除去する工程では、アルゴンガスと酸素ガスとを含む混合ガスを用いた反応性イオンエッチングにより、前記フルオロカーボン膜を除去する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記酸素ガスの流量は、プロセスガスの総流量に対して、０．５〜２５％である
    ことを特徴とする半導体装置の製造方法。
  4. 請求項２又は３記載の半導体装置の製造方法において、
    前記第２の絶縁膜を除去する工程と、前記フルオロカーボン膜を除去する工程は、同一の処理室内で連続して行う
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記フルオロカーボン膜を除去する工程では、ＣＦ４ガスと酸素ガスとを含む混合ガスを用いたケミカルドライエッチングにより、前記フルオロカーボン膜を除去する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記ＣＦ４ガスの流量は、プロセスガスの総流量に対して、０．０５〜１０％である
    ことを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
    前記素子分離領域を形成する工程の後、前記第１の絶縁膜を形成する工程の前に、前記素子分離領域を構成する第３の絶縁膜の上部をエッチングする工程を更に有し、
    前記第１の絶縁膜の形成の際、前記活性領域と前記素子分離領域との前記境界近傍の前記素子分離領域に、前記活性領域の表面よりも窪んだ窪みが形成されている
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の領域とは異なる第２の領域内の活性領域に、前記第１の絶縁膜及び前記第２の絶縁膜を有する不揮発メモリトランジスタを形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記素子分離領域を形成する工程の後、前記第１の絶縁膜を形成する工程の前に、前記第２の領域内の前記活性領域上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に、前記第２の領域にフローティングゲートを形成する工程とを、
    前記第１の絶縁膜を除去する工程の後に、前記第１の絶縁膜及び前記第２の絶縁膜を介して前記フローティングゲート上にコントロールゲートを形成する工程を、更に有し、
    前記フローティングゲートと前記コントロールゲートとを有するスタックゲート構造の前記不揮発メモリトランジスタを形成する
    ことを特徴とする半導体装置の製造方法。
  10. 請求項８記載の半導体装置の製造方法において、
    前記第１の絶縁膜を除去する工程の後に、前記第１の絶縁膜及び前記第２の絶縁膜を介してコントロールゲートを形成する工程を更に有し、
    前記第１の絶縁膜及び前記第２の絶縁膜を電荷蓄積層とする単層ゲート構造の前記不揮発メモリトランジスタを形成する
    ことを特徴とする半導体装置の製造方法。
JP2008041782A 2008-02-22 2008-02-22 半導体装置の製造方法 Expired - Fee Related JP5309601B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008041782A JP5309601B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法
US12/369,859 US8173514B2 (en) 2008-02-22 2009-02-12 Method of manufacturing semiconductor device
KR1020090013430A KR101042584B1 (ko) 2008-02-22 2009-02-18 반도체 장치 및 그 제조 방법
US13/455,633 US8518795B2 (en) 2008-02-22 2012-04-25 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008041782A JP5309601B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009200340A true JP2009200340A (ja) 2009-09-03
JP5309601B2 JP5309601B2 (ja) 2013-10-09

Family

ID=40998728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008041782A Expired - Fee Related JP5309601B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8173514B2 (ja)
JP (1) JP5309601B2 (ja)
KR (1) KR101042584B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224745B2 (en) 2011-12-28 2015-12-29 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
JP2018507548A (ja) * 2015-01-22 2018-03-15 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998809B2 (en) * 2006-05-15 2011-08-16 Micron Technology, Inc. Method for forming a floating gate using chemical mechanical planarization
US8664125B2 (en) * 2011-12-23 2014-03-04 Tokyo Electron Limited Highly selective spacer etch process with reduced sidewall spacer slimming
US9728410B2 (en) * 2014-10-07 2017-08-08 Nxp Usa, Inc. Split-gate non-volatile memory (NVM) cell and method therefor
US9721958B2 (en) 2015-01-23 2017-08-01 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
US9793281B2 (en) * 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US10269822B2 (en) * 2015-12-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate uniform tunneling dielectric of embedded flash memory cell
US10535670B2 (en) 2016-02-25 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory having an erase gate formed between two floating gates with two word lines formed on other sides and a method for forming the same
CN107425003B (zh) 2016-05-18 2020-07-14 硅存储技术公司 制造分裂栅非易失性闪存单元的方法
US10714634B2 (en) 2017-12-05 2020-07-14 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal control gates and method of making same
US11069693B2 (en) * 2018-08-28 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving control gate uniformity during manufacture of processors with embedded flash memory
DE102019122590A1 (de) 2018-08-28 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum verbessern der steuergate-gleichmässigkeit während der herstellung von prozessoren mit eingebettetem flash-speicher
US11658248B2 (en) * 2021-03-03 2023-05-23 Taiwan Semiconductor Manufacturing Company Limited Flash memory device with three-dimensional half flash structure and methods for forming the same
CN115938917A (zh) * 2021-07-20 2023-04-07 联华电子股份有限公司 半导体结构的制造方法
US12453136B2 (en) 2022-03-08 2025-10-21 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, planar HV devices, and FinFET logic devices on a substrate
US11968829B2 (en) 2022-03-10 2024-04-23 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265882A (ja) * 1998-01-28 1999-09-28 Internatl Business Mach Corp <Ibm> トレンチ内のカラ―酸化物の形成方法
JP2003282743A (ja) * 2002-03-22 2003-10-03 Nec Electronics Corp 半導体装置とその製造方法
JP2006286788A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244628A (ja) 1989-03-16 1990-09-28 Matsushita Electron Corp 半導体装置の製造方法
KR100268894B1 (ko) 1998-09-29 2000-10-16 김영환 플래쉬 메모리 소자의 제조방법
JP2000269196A (ja) * 1999-03-19 2000-09-29 Toshiba Corp プラズマ処理方法及びプラズマ処理装置
JP2004228358A (ja) * 2003-01-23 2004-08-12 Fujitsu Ltd 半導体装置の製造方法
US7179717B2 (en) * 2005-05-25 2007-02-20 Micron Technology, Inc. Methods of forming integrated circuit devices
KR100673236B1 (ko) * 2005-06-24 2007-01-22 주식회사 하이닉스반도체 플래시 메모리 소자의 ｏｎｏ막 식각방법
US7276450B2 (en) * 2005-11-01 2007-10-02 International Business Machines Corporation Etching processes using C4F8 for silicon dioxide and CF4 for titanium nitride

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265882A (ja) * 1998-01-28 1999-09-28 Internatl Business Mach Corp <Ibm> トレンチ内のカラ―酸化物の形成方法
JP2003282743A (ja) * 2002-03-22 2003-10-03 Nec Electronics Corp 半導体装置とその製造方法
JP2006286788A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224745B2 (en) 2011-12-28 2015-12-29 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device
JP2018507548A (ja) * 2015-01-22 2018-03-15 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法

Also Published As

Publication number Publication date
KR101042584B1 (ko) 2011-06-20
KR20090091027A (ko) 2009-08-26
US20120208342A1 (en) 2012-08-16
US20090215243A1 (en) 2009-08-27
JP5309601B2 (ja) 2013-10-09
US8173514B2 (en) 2012-05-08
US8518795B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
JP5309601B2 (ja) 半導体装置の製造方法
JP3785003B2 (ja) 不揮発性半導体記憶装置の製造方法
US7002200B2 (en) Self-aligned structure with unique erasing gate in split gate flash
CN108156827A (zh) 制造具有绝缘体上硅衬底的嵌入式存储器设备的方法
JP2001284556A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2012114199A (ja) 半導体装置および半導体装置の製造方法
US20080001209A1 (en) Non-volatile memory device and method of manufacturing the non-volatile memory device
KR20050085361A (ko) 플로팅 게이트 유형의 반도체 디바이스 및 제조 방법과그러한 반도체 디바이스를 포함하는 비휘발성 메모리
JP5998512B2 (ja) 半導体装置および半導体装置の製造方法
JP2001057394A (ja) 不揮発性半導体記憶装置及びその製造方法
US7129540B2 (en) Semiconductor circuit arrangement with trench isolation and fabrication method
JP3651760B2 (ja) 半導体装置の製造方法
KR20010003086A (ko) 플로팅 게이트 형성 방법
US6893918B1 (en) Method of fabricating a flash memory
US20090212349A1 (en) Semiconductor device and method for manufacturing the same
US11882697B2 (en) Method of manufacturing semiconductor device
KR101085620B1 (ko) 불휘발성 메모리 소자의 게이트 패턴 형성방법
US8669606B2 (en) Semiconductor device and method for manufacturing thereof
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100880341B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
US20120292684A1 (en) Non-volatile memory device and method for fabricating the same
US7785966B2 (en) Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
TW202332012A (zh) 非揮發性記憶體元件的製造方法
KR20070080333A (ko) 플래쉬 메모리 소자의 제조 방법
KR100818045B1 (ko) 높은 게이트 결합계수를 갖는 비휘발성 메모리 셀 및 그제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5309601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees