JP2009283743A - 半導体装置 - Google Patents

Abstract

【課題】狭ピッチ化に対応した半導体装置を提供する。
【解決手段】複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とを有している。出力バッファ回路８ａの出力信号Ｓ１を出力信号用端子３ｃで検知する場合、スイッチ回路９ａ、スイッチ回路１１ａ、１１ｂをオンとして、スイッチ回路９ｂ、９ｃをオフとする。これにより、出力信号用端子３ｃに接触されたプローブ針を介して半導体試験装置に出力信号Ｓ１が供給されるので、出力バッファ回路８ａに対応する出力信号用端子３ａにプローブ針を接触させなくても良い。
【選択図】図５

Description

本発明は、半導体装置に関し、特に、液晶表示装置（ＬＣＤ：Liquid Crystal Display）に用いられるドライバＩＣ（Integrated Circuit）に適用して有効な技術に関するものである。

液晶表示装置では、絵や文字を表示する単位である画素（ピクセル）が縦、横に複数個並べられて構成される。カラー表示を行う場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色を結合して１画素が構成される。この画素数が増加すると、映像中の曲線は滑らかに見え、高精細化することになる。

また、例えば、携帯電話などの小型化が要求される液晶表示装置において、液晶パネルの液晶を駆動するドライバＩＣ（以下、ＬＣＤドライバという）は、その液晶パネルに隣接して実装され、よりいっそうの縮小化、低消費電力化が要求されている。縮小化においては、特に、ＬＣＤドライバの実装面積を低減するために、液晶パネルの側面に沿って配置されるＬＣＤドライバは、半導体チップの状態で長辺より、短辺の縮小化が要求されている。このため、ＬＣＤドライバの平面形状は、棒のような長方形状となる場合がある。

このようなＬＣＤドライバは、長方形状の半導体基板の主面上に形成された内部回路、出力バッファ回路などの半導体回路とともに構成されている。このＬＣＤドライバを構成する半導体基板の主面には、出力バッファ回路からソース線およびゲート線に所定の出力信号を供給するために、出力信号用端子としてバンプ（ＢＵＭＰ）が設けられており、また、そのバンプ下にはバンプを形成するためのパッド（ＰＡＤ）が設けられている。前述したような液晶表示装置に対する高精細化および小型化の要求を考慮した場合、これらバンプおよびパッドの数を増加させると共に、バンプピッチおよびパッドピッチを狭ピッチ化する必要がある。

ところで、ＬＣＤドライバに対しては、種々のテストが行われ、例えば、入力信号用端子に所定の入力信号を供給したときに内部回路や出力バッファ回路などを介して出力信号用端子に所定の出力信号が出力されることを確認する機能テストが行われる。この機能テストは、通常、すべての出力信号用端子にカンチレバー方式などのプローブカード（プローブ針）を用いて行われている。

なお、特開２００５−１８９８３４号公報（特許文献１）には、多数の出力ピン（出力信号用端子）よりも少ないチャネル数でテストする技術が開示されている。
特開２００５−１８９８３４号公報

出力信号用端子（バンプあるいはパッド）が約７００〜１０００個となるＬＣＤドライバにおいて狭ピッチ化が進むと、出力信号用端子にプローブ針を接触させて機能テストを行うことが困難になるという問題点が生じる。例えば、出力信号用端子のピッチ間隔が狭くなるとプローブ針を出力信号用端子へ正確に接触させることが困難となるため、テスト時に隣接出力信号用端子との間でショートが発生する場合、すべての出力信号用端子に対してそれぞれ複数のプローブ針を同時に接触させるため、出力信号用端子の高さのばらつきによる接触圧の調整が困難になる場合が生じる。これらは量産時の歩留まりの低下、さらには製品コストの増加につながってしまう。

例えば、前記特許文献１に記載のように、ラッチ回路など種々の回路を設け、かつ複数の出力信号用端子を集約することによって、それより少ない半導体試験装置（テスタ）のチャネル数で、複数の出力信号用端子を同時にテストすることもできる。しかしながら、ラッチ回路など種々の回路をＬＣＤドライバの内部回路とは別に設けなければならない。また、単に複数の出力信号用端子を集約しただけでは、実使用時で用いられる出力バッファ回路と出力信号用端子との間の配線で断線が生じているか否かを判断することが困難であると考えられる。

また、複数の出力信号用端子を奇数端子、偶数端子と分けてそれぞれのプローブカードを用いて機能テストを行うことができる。しかしながら、プローブカードを２枚用意することは、製品コストの増加につながってしまう。

本発明の目的は、狭ピッチ化に対応した半導体装置を提供することにある。

本発明の他の目的は、半導体装置の製品コストを低減する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一実施の形態における半導体装置は、長方形状を有する半導体基板の一対の長辺の一方に沿って、その主面上に形成された複数の入力信号用端子と、前記半導体基板の一対の長辺の他方に沿って、その主面上に形成された複数の出力信号用端子とを有する。また、前記半導体基板の主面上に形成され、前記複数の入力信号用端子からの入力信号に基づいて、所定の出力信号を生成する内部回路と、前記半導体基板の主面上に形成され、前記内部回路により生成された前記出力信号を増幅し、かつ、前記複数の出力信号用端子に電気的に接続された複数の出力バッファ回路とを有する。さらに、前記半導体基板の主面上に形成され、前記複数の出力バッファ回路により増幅された出力信号を対応する前記複数の出力信号用端子に供給するための複数の第１配線と、前記半導体基板の主面上に形成され、互いに隣接して配置された前記複数の出力信号用端子間の各々を複数の第１スイッチ回路を介して電気的に共通接続する複数の第２配線とを有する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本実施の一実施の形態によれば、狭ピッチ化に対応した半導体装置を提供することができる。また、半導体装置の製品コストを低減することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
本実施の形態では、携帯電話用のＬＣＤドライバに本発明を適用した場合について説明する。図１は本実施の形態におけるＬＣＤドライバを備えた携帯電話を説明するための図であり、図２は図１の携帯電話の液晶パネルの回路系を説明するための図であり、図３は図１のＬＣＤドライバを模式的に示す平面図であり、図４は図３の領域ＡにおけるＬＣＤドライバの出力信号用端子およびそれとの接続を示す回路図である。

図１に示すように、携帯電話５１は、ＬＣＤドライバ１ｄ、ガラス基板５２、ヒートシール５３およびプリント回路基板５４を備えている。ＬＣＤドライバ１ｄは、液晶パネル５５を構成するガラス基板５２上に配置され、また、ヒートシール５３によりマイコン（図示しない）が搭載されるプリント回路基板５４と接続されている。液晶パネル５５は、携帯電話５１に設けられたフレーム５１ａによって液晶パネル５５の周囲が覆われている。なお、この液晶パネル５５の周囲には、ＬＣＤドライバ１ｄが搭載される領域が含まれる。

図２に示すように、Ｙ方向に延びるソース線５６とＸ方向に延びるゲート線５７とが交差し、マトリクス状に設けられている。ソース線５６およびゲート線５７の延長線上には、それぞれソース線用端子５８およびゲート線用端子５９が設けられている。また、ソース線５６とゲート線５７との交差部にＴＦＴ６０が設けられている。このＴＦＴ６０のドレインが画素電極６１と接続され、この画素電極６１は液晶層６２を介して対向電極６３と対向している。ここで、画素は画素電極６１と対向電極６３との間に液晶層６２を挟んでなるコンデンサともいえる。また、液晶パネル５５の外周には、ソース線５６、ゲート線５７を電気的に短絡させるショートリング６４が設けられている。

ＬＣＤドライバ１ｄからのアドレス信号は、ゲート線用端子５９およびゲート線５７を介してＴＦＴ６０のゲートに供給される。また、ＬＣＤドライバ１ｄからのデータ信号は、ソース線用端子５８およびソース線５６を介して供給される。画素を構成する液晶層６２は、ゲート線５７とソース線５６との交差部に配置されているので、ゲート線５７によってある１列分の画素が選択され、ソース線５６によって映像データが書き込まれる。これによりゲート線５７が順序よく選択されることによって一画面が表示される。各ゲート線５７が選択している時間内にデータ信号はソース線５６に順次供給され、必要なデータがＴＦＴ６０を介して画素（コンデンサ）に書き込まれる（蓄積される）。書き込まれたデータは、次のデータ信号が供給されるまで保持され、次のアドレス信号の供給によって再書き込みが行われる。この保持動作によってデータに応じた電圧が保持されて、液晶パネル５５に画像等が表示される。

図２で示した液晶パネル５５を駆動するには、ソース線用端子５８に接続し、色表示情報となる階調電圧を印加する機能を有するソース線駆動回路と、ゲート線端子５９に接続し、画素の表示制御を行う機能を有するゲート線駆動回路と、ソース線駆動回路およびゲート線駆動回路を動作させるのに必要な電圧を生成する機能を有する電源回路とが必要になる。これらはＬＣＤドライバ１ｄとして例えば１チップ上に集積化される。

図３に示すように、ＬＣＤドライバ１ｄを構成するチップ状の半導体基板（以下、単に基板という）１は、平面形状が細長い長方形状を有している。例えば、図１で示した携帯電話５１の液晶パネル５５の画面サイズをＸ方向、Ｙ方向により大きくする場合、画面を構成するガラス基板５２に実装されるＬＣＤドライバ１ｄを縮小することが考えられる。このうちＬＣＤドライバ１ｄは、液晶パネル５５の画面に沿うＸ方向より、Ｙ方向を短くすること（短辺化）が有効である。したがって、ＬＣＤドライバ１ｄを構成する基板１の平面形状が細長い長方形状となっている。

また、基板１の主面上には、基板１の一対の長辺の一方に沿って複数の入力信号用端子２が形成されている。また、基板１の主面上には、基板１の一対の長辺の他方に沿って、複数の出力信号用端子３が形成されている。長方形状の基板１の外側であってＸ方向（長辺方向）に沿う辺側には、入力信号用端子２および出力信号用端子３が複数配置されている。

また、ＬＣＤドライバ１ｄを構成する基板１の内側の主面上には例えば１．５Ｖで動作するロジック回路４やグラフィックＲＡＭ５などの内部回路が形成されており、複数の入力信号用端子２からの入力信号に基づいて、所定の出力信号を生成する。また、基板１の主面上には、内部回路により生成された出力信号を増幅し、かつ、複数の出力信号用端子３に電気的に接続された出力バッファ回路を含むゲート線駆動回路６およびソース線駆動回路７などが形成されている。ゲート線駆動回路６は例えば最大±１４Ｖで動作し、ソース線駆動回路７は例えば最大６Ｖで動作し、内部回路より高電圧で動作する。図３ではＬＣＤドライバ１ｄの外部からロジック回路４、グラフィックＲＡＭ５、ゲート線駆動回路６、およびソース線駆動回路７は視認することができないが、説明を容易にするために図示している。

このように、出力信号用端子３は、出力バッファ回路からの信号を出力するためのものであり、出力バッファ回路と出力配線（図示しない）を介して電気的に接続されている。また、入力信号用端子２は、図１で示したプリント回路基板５４のマイコンからヒートシール５３を介して出力された信号を入力するためのものである。

例えば、図２の液晶パネル５５において、その解像度がＱＶＧＡ（３２０×２４０画素）の場合、３２０本のゲート線５７と２４０×３（ＲＧＢ）本のソース線５６の合計１０４０本が必要になり、それぞれに対応して出力信号用端子３も１０４０個必要となる。前述したように、ＬＣＤドライバ１ｄの短辺化とする場合、Ｙ方向に沿った両辺側では出力バッファ回路用の端子を配置しないようにすることが望ましいため、図３に示すように、基板１のＸ方向の一辺側に出力信号用端子３が全て配置されることとなる。

図４に示すように、液晶信号回路として複数の出力バッファ回路８（８ａ〜８ｃ）とそれぞれに対応する複数の出力信号用端子３（３ａ〜３ｃ）が複数のスイッチ回路９（９ａ〜９ｃ）を介して電気的に接続されている。具体的には、それらを出力バッファ回路８ａ〜８ｃにより増幅された出力信号を対応する出力信号用端子３ａ〜３ｃに供給するための複数の出力用配線１０（１０ａ〜１０ｃ）によって電気的に接続している。複数のスイッチ回路９は、例えばＬＣＤドライバ１ｄの実使用動作時において、複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に供給するか否かをオン、オフ動作によって行うものである。

また、互いに隣接して配置された複数の出力信号用端子３間が電気的に接続されている。具体的には、互いに隣接して配置された出力信号用端子３ａ〜３ｃ間の各々を、複数のスイッチ回路１１（１１ａ〜１１ｂ）を介して共通接続する複数のテスト用配線１２（１２ａ〜１２ｂ）によって電気的に接続している。複数のスイッチ回路１１は、例えばＬＣＤドライバ１ｄのテスト動作時において、複数のスイッチ回路９のうち所定のスイッチ回路をオンとし、他のスイッチ回路をオフとして、所定のスイッチ回路９に対応する出力バッファ回路８により増幅された出力信号を所定の出力信号用端子３に供給するか否かをオン、オフ動作によって行うものである。

このため、複数の制御回路１３は、ＬＣＤドライバ１ｄで実使用動作を行うための実使用機能と、テスト動作を行うためのテスト機能とを有している。

複数の出力バッファ回路８（８ａ〜８ｃ）の各々には、対応するスイッチ回路１１およびスイッチ回路９を制御する制御信号を供給するか否かをオン、オフ動作するための複数の制御回路１３（１３ａ〜１３ｃ）が含まれている。本実施の形態では、スイッチ回路９、１１は出力バッファ回路８の外部に設けられているが、複数のスイッチ回路９のそれぞれは対応する複数の出力バッファ回路８の内部に設けられても良い。

なお、図４では、図３のＬＣＤドライバ１ｄの出力信号用端子３を含む領域Ａについて説明しているが、他の領域にも同様に、複数の出力バッファ回路８、複数のスイッチ回路９、複数の出力用配線１０、複数のスイッチ回路１１、および複数のテスト用配線１２が設けられている。

図５は図３の領域ＡにおけるＬＣＤドライバ１ｄの出力信号用端子３およびそれとの接続を説明するための図であり、図６は図３の領域ＡにおけるＬＣＤドライバ１ｄを模式的に示す斜視図であり、図７は図６のＤ−Ｄ’線における断面図である。

図５に示すように、基板１の主面には、複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とが形成されている。複数のテスト用配線１２の各々は、第１端部とその反対側の第２端部とを有しており、テスト用配線１２の第１端部および第２端部が複数の出力バッファ回路８と複数の出力信号用端子３間で複数の出力用配線１０に接続されている。

本実施の形態では、複数のテスト用配線１２の第１端部および第２端部は、複数のスイッチ回路９と複数の出力信号用端子３間で複数の出力用配線１０に接続されている。例えば、テスト用配線１２ａの第１端部が、互いに隣接する出力信号用端子３ａ、３ｂの一方の出力信号用端子３ａに接続されており、テスト用配線１２ａの第２端部が、他方の出力信号用端子３ｂに対応する出力用配線１０ｂにおけるスイッチ回路９ｂと接続されている。

具体的に、出力信号用端子３およびそれとの接続を説明する。図６に示すように、基板１の主面（素子形成面）には、出力バッファ回路８、スイッチ回路９およびスイッチ回路１１が形成されている。図６では、出力バッファ回路８から出力信号用端子３までの接続が示されており、出力バッファ回路８、スイッチ回路９およびスイッチ回路１１は図面を見易くするためにブロック状で示している。

基板１の主面上には多層配線が設けられており、図６では配線Ｍ１、Ｍ２、Ｍ３が層間絶縁膜によって電気的に分離されている。また、上下層の配線間を電気的に接続するためにコンタクトＣＮＴが設けられている。これら配線Ｍ１〜Ｍ３およびコンタクトＣＮＴを用いて出力バッファ回路８から出力信号用端子３まで電気的に接続されることとなる。

図７に示すように、例えば単結晶シリコンからなる基板１の主面には、スイッチ回路９およびスイッチ回路１１を構成する電界効果トランジスタとしてそれぞれＭＩＳ（Metal Insulator Semiconductor）トランジスタＱ１およびＭＩＳトランジスタＱ２が設けられている。これらＭＩＳトランジスタＱ１、Ｑ２は周知の方法によって形成される。まず、基板１に例えばＳＴＩ（Sallow Trench Isolation）からなる素子分離２０を形成する。次いで、基板１上に例えば酸化シリコンからなるゲート絶縁膜２１を介して例えば導電性の多結晶シリコンからなるゲート電極２２を形成した後、ゲート電極２２の両側下の基板１の主面に不純物を注入してソース・ドレイン２３を形成してＭＩＳトランジスタＱ１、Ｑ２が完成する。

これらＭＩＳトランジスタＱ１、Ｑ２上には多層配線が形成されている。多層配線は周知の方法によって形成される。ＭＩＳトランジスタＱ１、Ｑ２を覆うように基板１上に絶縁膜（例えば酸化シリコン膜）を堆積し、所定の位置に接続孔を形成した後、その接続孔に導電膜（例えばタングステン膜）を埋め込み、表面を例えばＣＭＰによって平坦化することでコンタクトＣＮＴを形成する。次いで、前記コンタクトＣＮＴと電気的に接続するように金属膜（例えばアルミニウム膜、銅膜）を堆積しパターニングすることで配線Ｍ１を形成する。これら同様の工程を繰り返すことによって層間絶縁膜２４によって電気的に分離された配線Ｍ１〜Ｍ３から構成される多層配線が完成する。

配線Ｍ３上には出力信号用端子３を構成するパッド（例えば金膜）が形成されている。このパッドは層間絶縁膜２４上に形成されたパッシベーション膜２５の開口部から露出している。その後、ＬＣＤドライバ１ｄでは、前記パッド上にバンプが形成される。出力信号用端子３を構成するパッドあるいはバンプにプローブ針を接触させて種々の機能テスト（電気的動作試験）が行われる。

機能テストの一例を図１３〜図１５を参照して説明する。ここでは、本発明者らが検討したＬＣＤドライバ１ｄ’に対して機能テストを行う場合について説明する。なお、ＬＣＤドライバ１ｄ’は、前述したスイッチ回路１１およびテスト用配線１２を設けない他はＬＣＤドライバ１ｄと同様である。

図１３に示すように、機能テストを行う際には、液晶パネル５５（図２参照）のゲート線用端子５９を駆動するのに必要な機能を有するＬＣＤドライバ１ｄ’と、半導体試験装置１００（テスタ）とが接続され、この接続状態において機能テストが行われる。

ＬＣＤドライバ１ｄ’の出力段のインバータ回路３０は、図１４に示すように、レベルシフト回路３１と、ｐチャネルトランジスタおよびｎチャネルトランジスタとで構成されるスイッチ回路９とを有しており、入力レベルＨ／Ｌに応じて正電圧ＶＧＨまたは負電圧ＶＧＬをゲート出力端子Ｇｘ（出力信号用端子３）から出力する構成になっている。また、図１３に示すＬＣＤドライバ１ｄ’には、入力信号が入力されるインターフェイス回路／レジスタ３２と、このインターフェイス回路／レジスタ３２に接続されたカウンタ３３と、このカウンタ３３に並列に接続された複数のデコーダ回路（ＤＥＣ）３４と、クロックＣＬＫに同期する複数のラッチ回路３５と、電源端子Ｖｃｃに接続され、正電圧ＶＧＨおよび負電圧ＶＧＬを発生する電源回路３６（昇圧回路）などが含まれている。

図１３において、ＬＣＤドライバ１ｄ’のゲート出力端子Ｇ１〜Ｇｎは、液晶パネル５５の１ライン（図２に図示する水平方向の１列の画素）毎の表示／非表示の制御を行う。このため、図１５に示すように、ＬＣＤドライバ１ｄ’のカウンタ値（設定状態）が変わっても、複数のゲート出力端子Ｇ１〜Ｇｎの内、必ず１端子が正電圧ＶＧＨ（表示電圧）出力で、その他は負電圧ＶＧＬ（非表示電圧）出力となるように、排他的に電圧を出力するように動作する。

このようなＬＣＤドライバ１ｄ’の試験は、図１３に示すように、各ゲート出力端子Ｇ１〜Ｇｎを半導体試験装置１００のコンパレータ１０１にそれぞれ接続して、各ゲート出力端子Ｇ１〜Ｇｎの電圧値が正電圧ＶＧＨか負電圧ＶＧＬかを半導体試験装置１００で判定する。このとき、半導体試験装置１００では、ゲート出力端子Ｇ１〜Ｇｎの全数に対応するプローブ針を有するプローブカードを取り付けられて、機能テストが行われる。

そしてＬＣＤドライバ１ｄ’が、図１５に示す全てのカウンタ値（設定状態）状態において、図示する電圧値が各ゲート出力端子Ｇ１〜Ｇｎから出力されていれば、このＬＣＤドライバ１ｄ’のゲート出力に関する機能に不良がないと判定され、ゲート出力に関する試験を終了する。

一般に、液晶パネルの高精細化が進み、ＬＣＤドライバの出力信号用端子数（ピン数）は増加する傾向にある。従来のＬＣＤドライバの試験方法は、前述したように、各ゲート出力端子を半導体試験装置のコンパレータと接続して機能テストを行う。また、ＬＣＤドライバを動作させるための入力信号用端子にも同様に半導体試験装置から印加するため、入力ピン数にも半導体試験装置のチャネル数を割り当てる必要がある。このため、ＬＣＤドライバの入出力信号用端子数以上のチャネルを備えた半導体試験装置が必要となる。例えば２５６チャネルの搭載の半導体試験装置では、ゲート出力数３２０ピンのＬＣＤドライバを機能テストすることができない。

さらに、携帯電話等の小型機器に搭載する液晶パネルを駆動するＬＣＤドライバでは、機器の小型化を目的として、液晶パネルを駆動するのに必要な全ての機能を１チップ上に集積化する傾向にあり、ＬＣＤドライバのピン数の総和が増大し、狭ピッチ化してきている。このため、多くのチャネル数を搭載した高価な半導体試験装置の新規購入や、半導体試験装置メーカが販売しているオプション品等の購入によって半導体試験装置のチャネル数を増加させる必要があり、ＬＣＤドライバの製品コストを低減することができないという問題が生じてしまう。

そこで、本実施の形態におけるＬＣＤドライバ１ｄによれば、狭ピッチ化に対応でき、また製品コストを低減することができる。以下、ＬＣＤドライバ１ｄを用いて機能テストの一例を図５、図８、図９を参照して説明する。図８はＬＣＤドライバ１ｄの実動作時およびテスト動作時におけるスイッチ回路９、１１の動作を示す表であり、図９は図５に対応させて出力信号用端子３ｃによる信号を検出して行う機能テスト動作を説明するための図である。

ＬＣＤドライバ１ｄの実使用動作では、スイッチ（ＳＷ）回路１１ａ、１１ｂをオフ（ＯＦＦ）として、スイッチ（ＳＷ）回路９ａ、９ｂ、９ｃをオン（ＯＮ）とする。これにより、出力バッファ回路８ａ、８ｂ、８ｃのそれぞれの出力信号Ｓ１、Ｓ２、Ｓ３が、出力バッファ回路８ａ、８ｂ、８ｃに対応する出力信号用端子３ａ、３ｂ、３ｃへ供給される。

一方、ＬＣＤドライバ１ｄのテスト動作では、例えば出力信号Ｓ１を出力信号用端子３ｃで検知する場合、スイッチ回路９ａ、スイッチ回路１１ａ、１１ｂをオンとして、スイッチ回路９ｂ、９ｃをオフとする。これにより、図９に示すように、出力信号用端子３ｃに接触されたプローブ針ＰＰを介して半導体試験装置に出力信号Ｓ１が供給されるので、出力バッファ回路８ａに対応する出力信号用端子３ａにプローブ針を接触させなくても、出力信号Ｓ１が半導体試験装置に供給される。言い換えると、半導体試験装置のプローブカードが有するプローブ針は、出力信号用端子３の全数に対応する数がなくても、半導体試験装置を用いて、機能テストを行うことができる。このようにプローブ針の数が低減されたプローブカードを用いることで、製造コスト、さらにはＬＣＤドライバ１ｄの製品を低減することができる。

同様に、例えば出力信号Ｓ２を出力信号用端子３ｃで検知する場合、スイッチ回路９ｂ、スイッチ回路１１ｂをオンとして、スイッチ回路９ａ、９ｃ、スイッチ回路１１ａをオフとする。これにより、出力信号用端子３ｃに接続されたプローブ針ＰＰを介して半導体試験装置に出力信号Ｓ２が供給される。また、例えば出力信号Ｓ３を出力信号用端子３ｃで検知する場合、スイッチ回路９ｃをオンとして、スイッチ回路９ａ、９ｂ、スイッチ回路１１ａ、１１ｂをオフとする。これにより、出力信号用端子３ｃに接続されたプローブ針ＰＰを介して半導体試験装置に出力信号Ｓ３が供給される。

このように本実施の形態では、隣接した出力信号用端子３間を、スイッチ回路１１を介したテスト用配線１２で接続することで、多数の出力信号用端子３へ供給される出力信号を、それよりも少ない端子で取り出すことができる。

また、複数の出力信号用端子３をテスト用配線１２で電気的に共通接続することで、プローブ針ＰＰを接触していない端子に出力バッファ回路８から接続されている出力用配線１０が断線しているか否かの判断をすることができる。例えば、スイッチ回路９ａとスイッチ回路９ｂは出力信号用端子３ａを介してテスト用配線１２ａで接続されることにより、実使用動作時に使用するスイッチ回路９ａから出力信号用端子３ａまでの出力用配線１０ａが断線しているか否かの判断をすることができる。

このように、本実施の形態におけるＬＣＤドライバ１ｄによれば、狭ピッチ化に対応でき、また製品コストを低減することができる。

（実施の形態２）
前記実施の形態１では、図５で示したように、例えばテスト用配線１２ａの第１端部が、互いに隣接する出力信号用端子３ａ、３ｂの一方の出力信号用端子３ａに接続されており、テスト用配線１２ａの第２端部が、他方に対応する出力用配線１０ｂにおけるスイッチ回路９に接続されている場合について説明した。このような場合、テスト用配線１２ａを引き回すため、テスト用配線１２ａの配線長が長くなることも考えられる。

そこで、本実施の形態では、図１０に示すように隣接する出力信号用端子３間、あるいは図１１に示すように隣接するスイッチ回路９間で最短となるような構成としている。なお、他の構成は前記実施の形態１と同様である。

このようにテスト用配線１２の長さが短くなるので、配線インダクタンスも低減でき、テスト動作の時間も短縮することができる。

（実施の形態３）
前記実施の形態１では、図５で示したように、互いに隣接して配置された複数の出力信号用端子３間の各々をテスト用配線１２で共通接続する場合について説明した。より多数の複数の出力信号用端子３の場合、所定の出力バッファ回路８からの出力信号を検知する所定の出力信号用端子３までの配線が長くなることも考えられる。

そこで、本実施の形態では、図１２に示すように、全数の出力信号用端子３のうち、所定数の出力信号用端子３で、互いに隣接して配置された出力信号用端子３間の各々をテスト用配線１２で共通接続するような構成としている。なお、他の構成は前記実施の形態１と同様である。

このようにテスト用配線１２の長さが短くなるので、配線インダクタンスも低減でき、テスト動作の時間も短縮することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態では、携帯電話用のＬＣＤドライバに適用した場合について説明したが、多数のバンプあるいはパッドを有し、それらが狭ピッチ化対応した半導体装置、具体的には、ＬＳＩ、大型ＴＦＴパネル用のドライバＩＣ、電子ペーパ用のドライバＩＣ、ＳＯＣ（System On a Chip）にも適用することができる。

本発明は、半導体装置、特に、多数のバンプあるいはパッドを有し、それらが狭ピッチ化対応した半導体装置に有効で、とりわけＬＣＤドライバの製造業に幅広く利用されるものである。

本発明の一実施の形態におけるＬＣＤドライバを備えた携帯電話を説明するための図である。 図１に示す携帯電話の液晶パネルの回路系を説明するための図である。 図１のＬＣＤドライバを模式的に示す平面図である。 図３の領域ＡにおけるＬＣＤドライバの出力信号用端子およびそれとの接続を示す回路図である。 図３の領域ＡにおけるＬＣＤドライバの出力信号用端子およびそれとの接続を説明するための図である。 図３の領域ＡにおけるＬＣＤドライバを模式的に示す斜視図である。 図６のＤ−Ｄ’線における断面図である。 本発明の一実施の形態におけるＬＣＤドライバの実動作時およびテスト動作時におけるスイッチ回路の動作を示す表である。 図５に対応させてテスト動作を説明するための図である。 本発明の他の実施の形態におけるＬＣＤドライバの出力信号用端子およびそれとの接続を説明するための図である。 本発明の他の実施の形態におけるＬＣＤドライバの出力信号用端子およびそれとの接続を説明するための図である。 本発明の他の実施の形態におけるＬＣＤドライバの出力信号用端子およびそれとの接続を説明するための図である。 本発明の前提として検討した技術において、ＬＣＤドライバと半導体試験装置との接続関係を示す図である。 図１３のインバータ回路の構成を示す図である。 図１３におけるＬＣＤドライバのゲート出力の動作を示す図である。

符号の説明

１ 半導体基板
１ｄ、１ｄ’ ＬＣＤドライバ
２ 入力信号用端子
３ 出力信号用端子
４ ロジック回路
５ グラフィックＲＡＭ
６ ゲート線駆動回路
７ ソース線駆動回路
８ 出力バッファ回路
９ スイッチ回路（第２スイッチ回路）
１０ 出力用配線（第１配線）
１１ スイッチ回路（第１スイッチ回路）
１２ テスト用配線（第２配線）
１３ 制御回路
２０ 素子分離
２１ ゲート絶縁膜
２２ ゲート電極
２３ ソース・ドレイン
２４ 層間絶縁膜
２５ パッシベーション膜
３０ インバータ回路
３１ レベルシフト回路
３２ インターフェイス回路／レジスタ
３３ カウンタ
３４ デコーダ回路
３５ ラッチ回路
３６ 電源回路
５１ 携帯電話
５１ａ フレーム
５２ ガラス基板
５３ ヒートシール
５４ プリント回路基板
５５ 液晶パネル
５６ ソース線
５７ ゲート線
５８ ソース線用端子
５９ ゲート線用端子
６０ ＴＦＴ
６１ 画素電極
６２ 液晶層
６３ 対向電極
６４ ショートリング
１００ 半導体試験装置
１０１ コンパレータ
ＣＮＴ コンタクト
Ｍ１、Ｍ２、Ｍ３ 配線
ＰＰ プローブ針
Ｑ１、Ｑ２ ＭＩＳトランジスタ

Claims (9)

1. 長方形状を有する半導体基板と、
   前記半導体基板の一対の長辺の一方に沿って、前記半導体基板の主面上に形成された複数の入力信号用端子と、
   前記半導体基板の一対の長辺の他方に沿って、前記半導体基板の主面上に形成された複数の出力信号用端子と、
   前記半導体基板の主面上に形成され、前記複数の入力信号用端子からの入力信号に基づいて、所定の出力信号を生成する内部回路と、
   前記半導体基板の主面上に形成され、前記内部回路により生成された前記出力信号を増幅し、かつ、前記複数の出力信号用端子に電気的に接続された複数の出力バッファ回路と、
   前記半導体基板の主面上に形成され、前記複数の出力バッファ回路により増幅された出力信号を対応する前記複数の出力信号用端子に供給するための複数の第１配線と、
   前記半導体基板の主面上に形成され、互いに隣接して配置された前記複数の出力信号用端子間の各々を複数の第１スイッチ回路を介して電気的に共通接続する複数の第２配線とを有することを特徴とする半導体装置。
2. 請求項１において、
   前記複数の第２配線の各々は、第１端部と前記第１端部と反対側の第２端部とを有し、
   前記第１端部及び前記第２端部は、前記複数の出力バッファ回路と前記複数の出力信号用端子間で前記複数の第１配線に接続されていることを特徴とする半導体装置。
3. 請求項２において、
   前記半導体基板の主面上に形成され、前記複数の出力バッファ回路により増幅された出力信号を対応する前記複数の出力信号用端子に供給するか否かを行うための複数の第２スイッチ回路を有し、
   前記複数の第２配線の前記第１端部および前記第２端部は、前記複数の第２スイッチ回路と前記複数の出力信号用端子間で前記複数の第１配線に接続されていることを特徴とする半導体装置。
4. 請求項３において、
   前記複数の出力バッファ回路の各々には、対応する前記第１スイッチ回路および前記第２スイッチ回路を制御する制御信号を供給するための複数の制御回路が含まれており、
   前記複数の制御回路は、
   前記複数の第１スイッチ回路をオフし、かつ前記複数の第２スイッチ回路をオンとして、前記複数の出力バッファ回路により増幅された出力信号を対応する前記複数の出力信号用端子に供給する実使用機能と、
   前記複数の第１スイッチ回路をオンおよび／またはオフし、かつ前記複数の第２スイッチ回路のうち所定の第２スイッチ回路をオンとし、他の第２スイッチ回路をオフとして、前記所定の第２スイッチ回路に対応する前記出力バッファ回路により増幅された出力信号を所定の前記出力信号用端子に供給するテスト機能とを有することを特徴とする半導体装置。
5. 請求項３において、
   前記複数の第２配線の前記第１端部が、互いに隣接する前記複数の出力信号用端子の一方に接続されており、
   前記複数の第２配線の前記第２端部が、互いに隣接する前記複数の出力信号用端子の他方に対応する前記第１配線における前記第２スイッチ回路と接続されていることを特徴とする半導体装置。
6. 請求項２において、
   前記第１端部及び前記第２端部は、互いに隣接する前記複数の出力信号用端子に接続されていることを特徴とする半導体装置。
7. 請求項３において、
   前記第１端部及び前記第２端部は、互いに隣接する前記複数の第２スイッチ回路に接続されていることを特徴とする半導体装置。
8. 請求項３において、
   前記複数の第１スイッチ回路は前記複数の出力バッファ回路の外部にあり、
   前記複数の第２スイッチ回路は前記複数の出力バッファ回路の内部にあることを特徴とする半導体装置。
9. 請求項３において、
   前記複数の第１スイッチ回路および前記複数の第２スイッチ回路は電界効果トランジスタから構成されていることを特徴とする半導体装置。

Images