JP2010141093A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】半導体装置を複数の領域に分割して製造する領域分割連結法において、境界部に発生する特性段差を緩和する。
【解決手段】主に左側領域DLを対象とする左側処理では、左側処理部Ｌを左側領域DLに形成するとともに、繋ぎ領域DJにも左側処理による素子部分（左側処理部Ｌや合成処理部LRの「L 」の成分）を形成する。主に右側領域DRを対象とする右側処理では、右側処理部Ｒを右側領域DRに形成するとともに、繋ぎ領域における左側処理による素子部分の隙間にも右側処理による素子部分（右側処理部Ｒや合成処理部LRの「R 」の成分）を形成する。繋ぎ領域DJでは、左右の各領域に着目した処理に基づくズレの状態が混在して配置される。特性的にはそれぞれのズレに応じた特性差が発生するが、繋ぎ領域DJでは、そのズレが混在して配置されるので大局的にはズレが平均化され、特性差が境界部で顕著に確認される現象が緩和される。
【選択図】図３

Description

本発明は、固体撮像装置などの半導体装置とその製造方法に関する。より詳細には、１つの半導体装置を複数の領域に分割して製造する仕組みに関する。

大面積に亘って微細な素子を形成しなければならない場合、１回で形成可能なサイズ以上の領域を複数に分割して処理し、それら分割された領域を繋ぎ合せた状態でより大きなサイズのものを形成する仕組み（領域分割連結法と称する）が考えられている。たとえば、特許文献１には、大判の固体撮像装置を形成する場合に、分割露光と呼ばれる技術を用いることが提案されている。

特開２００５−２２３７０７号公報

しかしながら、大きな半導体装置を製造するために分割露光を行なうと、露光の境界線より左右の部分で合わせズレ量が違うこととなり、その結果、露光の左右部分で特性が違うこととなる。この特性のズレは徐々に変化するのであれば大きな問題にならないが、左右の露光を行なう場合、一直線上にこの境界が発生するため、はっきりとした特性のズレとなり、境界線の左右で特性段差が顕著に現われる。

たとえば固体撮像装置の場合、一直線上にこの境界が発生するため明確な特性のズレとなり、境界線の左右での出力段差が輝線や黒線として視認され、境界が目立ってしまう。

本発明は、上記事情に鑑みてなされたものであり、領域分割連結法を適用する場合の特性段差の影響を緩和することのできる仕組みを提供することを目的とする。

本発明においては、１つの工程について１つの半導体領域を複数の領域に分けて製造する領域分割連結法を適用するに当たり、先ず、主に一方の分割領域を対象とする一方の処理においては、当該一方の分割領域に一方の素子部分を形成とともに、境界近傍の繋ぎ領域にも一方の素子部分の少なくとも一部を形成する。さらに、主に他方の分割領域を対象とする他方の処理においては、繋ぎ領域における一方の素子部分の隙間にも他方の素子部分の少なくとも一部を形成する。

つまり、分割領域の境界近傍の連結領域である繋ぎ領域に、一方の処理（一方の分割領域についての露光やイオン注入）で同時に形成された素子部分と他方の処理（他方の分割領域についての露光やイオン注入）で同時に形成された素子部分を混在させる。

合わせズレが起きたとき、境界の繋ぎ領域では、各分割領域に着目した処理に基づくズレの状態が混在して配置される。特性的にはそれぞれのズレに応じた特性差が発生することになるが、境界の繋ぎ領域では、そのズレが混在して配置されるので、大局的にはズレが平均化される。

本発明の一態様によれば、境界近傍の繋ぎ領域において、主に一方の分割領域に着目した処理による露光やイオン注入のエリアと、主に他方の分割領域に着目した処理による露光やイオン注入のエリアとが混在する。そのため、分割領域の特性差が境界部で顕著に確認される現象が緩和される、つまり、繋ぎ領域では特性差が確認され難くなる。固体撮像装置への適用の場合、繋ぎ領域（つまり境界）の特性差とそれに起因する輝線や黒線を目立たなくすることができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

説明は以下の順序で行なう。
１．比較例とその問題点
２．本実施形態の製法の基本
３．第１実施形態（素子分離領域は２回露光の合成、ゲート電極は１回露光）
４．第２実施形態（素子分離領域は１回露光）
５．適用例

＜比較例とその問題点＞
図１は、本実施形態に対する比較例の製法を説明する図である。図２は、比較例の製法により起こる問題点を説明する図である。

一眼レフなどのカメラにおいて画角の大きさはそのカメラのボケ味を出すために重要な要素であり、大きいほど好ましいとされる。

たとえば、銀塩フィルムを使用する従来のカメラ（フィルムカメラと称する）においては３５ｍｍフィルムが標準的に使用されている。今日、映像機器の分野では、光を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ）やＣＭＯＳ（Complementary Metal-oxide Semiconductor ）型の固体撮像装置が使われている。たとえば、デジタルカメラと称されるものが典型例である。

固体撮像装置においても、有効撮像領域がフィルムカメラの３５ｍｍフィルムに相当するサイズのものが要求されるが、そのようなサイズのものは殆ど存在しなかった。これは、このサイズの大きさの固体撮像装置が高価であることが原因の１つでもあるが、そのようなサイズの固体撮像装置を製造する技術の難易度が高いことも一因であった。

固体撮像装置を製造するためには、たとえば、フォトリソグラフィで焼き付けたレジストを保護膜として加工やイオン注入などが行なわれる。しかし、フォトリソグラフィを行なうサイズには、それを焼き付ける装置の制約上、約２６ｍｍ×３３ｍｍや２３ｍｍ×３５ｍｍ程度が限界である。固体撮像装置は、有効撮像領域の他に周辺回路も必要で、３５ｍｍフィルムに相当する有効撮像領域を確保するには全体の大きさは最低でも３０ｍｍ×３８ｍｍ程度は必要で、従来のフォトリソグラフィ装置では製造することが困難である。

その対策として、１回で形成可能なサイズ以上の領域を複数に分割して露光やイオン注入などを行ない、それら分割された領域を繋ぎ合せた状態でより大きなサイズのものを形成する仕組み（領域分割連結法）が考えられている。２つの領域に分ける場合は、たとえば、１つの固体撮像装置を製造するために、固体撮像装置の長手方向の中央を境界として半分を露光した後に残り半分を露光する２回露光が行なわれる。

領域分割連結法について図１を参照して具体的に説明する。なお、説明を簡略化するために、画素構造は、１つのアクティブ領域（Active Region ）と１つのゲート電極で構成されていると仮定する。各アクティブ領域は素子分離領域（Isolation region）で区分けされている。つまり、固体撮像装置１Ｘは、トランジスタを含んだ各種の半導体素子が形成されるアクティブ領域と、半導体素子を電気的に隔離させるために素子分離膜が形成される素子分離領域とに区分されている。

素子分離領域を形成する方法としては、たとえば LOCOS法（Local Oxidation ）、 PBL法（Poly Buffered LOCOS）、 STI法（Shallow Trench Isolation ）などがある。 LOCOS法は、パッド酸化膜とパッド窒化膜を順次形成し、エッチング工程で素子分離領域の基板を露出させた後、酸化工程で基板の露出した領域を酸化させて素子分離膜を形成する方法である。 PBL法は LOCOS法のパッド酸化膜とパッド窒化膜との間にポリシリコン膜を介在させてバッファの役割を行なわせる方法である。 STI法はパッド酸化膜とパッド窒化膜を順次形成し、エッチング工程で素子分離領域の基板を露出させた後、基板の露出領域をエッチングしてトレンチを形成し、絶縁物質でトレンチを埋め込んで素子分離膜を形成する方法である。以下の説明では、 LOCOS法を適用して素子分離を行なう場合で説明する。

アクティブ領域には、トランジスタをなすエミッタ領域やベース領域（ゲート酸化膜など）などが存在するが、図ではベース領域とそれよりも上層側に着目する。また、固体撮像装置１Ｘの中心を境界とする２つの露光領域を、露光の「左右」で表現する。因みに、左右の何れを先に露光するかは重要な意味合いを持たない。

以下では説明を簡単にするために、レジスト直上にレジストマスクを配置し、露光をする方式（プロキシミティ方式）で説明するが、実際のフォトリソ工程では、レジストマスクを離し、投影する方式（プロジェクション方式）を用いることが多い。なお、フォトリソ工程は光の当たった部分を除去するポジ型で説明する。これらの点は、後述する本実施形態の製法でも同様である。

［比較例の製法］
図１（１）に示すように、下地として、シリコンウエハ上に形成されたゲート酸化膜と LOCOS（Local Oxidation of Silicon )酸化膜が形成されている。これらの下地パターンもこれから述べる２回露光によって形成されたものであるが、説明を簡略化するために、ここでは詳細説明を割愛する。さらに、下地パターン上にゲート電極の材料となるポリシリコンをＣＶＤ（Chemical Vapor Deposition ：化学気相成長法）などの技術により形成する。さらに、その上にフォトリソグラフィによりレジストパターンを形成するための材料となるレジストを塗布する。

図１（２）に示すように、１回目の露光で固体撮像装置１Ｘの長手方向の半分の位置を境として左右何れか半分を露光する。図では左半分を露光する場合で示している。パターンを露光するために、レジストマスクをレジストの上に配置する。レジストマスクは、ガラスで構成された光が当たる部分とガラス上にクロムなどの遮光材が配置されており、クロムの部分で光が当たらない部分にする。残り半分（図では右半分）は一切レジストが感光する光に晒されることがないように、レジストマスクや装置上の構成により遮光する。光が当たった部分のレジストは変質し、薬液などで除去され易い性質になる。

次の２回目の露光では、図１（３）に示すように、残り半分の露光されていない部分（図では右半分）を露光する。このとき、１回目に露光された反対側の部分（図では左半分）はレジストが感光される光に晒されないようにする。

なお、この例では、繋ぎ部分を素子分離領域に設定し、その部分では一部を重複露光して二重露光領域を形成するようにしている。

次に、図１（４）に示すように、リソグラフィの現像工程（たとえばドライエッチング）により光の当たったレジスト部分の変質層が薬液により除去される。

次に、図１（５）に示すように、残ったレジストをマスクとしてドライエッチング加工によりポリシリコン層のゲート電極以外の部分を除去し、さらに、アッシング（Ashing）で残ったポリシリコン上のレジストを除去してゲート電極を露出させる（形成する）。

［比較例の製法の問題点］
しかしながら、２回露光では、以下のような問題が起こる。たとえば、固体撮像装置１Ｘのサイズが小さいときは１回露光による製造で済み、下地の半導体パターンに対して露光した場合、理想的な合わせに対して露光領域内でほぼ一定のオフセットを持って焼き付けられる。固体撮像装置１Ｘのサイズが大きいときに２回露光を適用して製造すると、２回露光の境界（連結部分）が固体撮像装置１Ｘの中央に来るため境界が目立つ。

図２には、この問題点の状況が示されている。図２（１）に示すように、固体撮像装置１Ｘの左部分の露光を行なうが、このとき下地の構造に対してズレ（オフセット）が生じる。ここではレジストパターンが左側にずれた場合を示す。

次に、図２（２）に示すように、右半分の露光を行なうが、ここでは右側にズレた場合として図示する。その結果、図２（３）に示すように、下地のパターンに対して左と右ではゲート電極が違う位置に配置されることとなる。中心部を境界として、左側が左ズレ（“−”で示す）の状態になり、右側が右ズレ（“＋”で示す）の状態になっている。

固体撮像装置１Ｘ内のたとえば暗電流や白点などはの素子特性は、多少のズレによる特性の劣化はあるものの、その素子特性の固体撮像装置１Ｘの画素の特性はほぼ一定となるか、素子特性のズレは画素の位置により徐々に変化するものとなり、あまり目立たない。

しかしながら、大きな固体撮像装置１Ｘを製造するために２回露光を行なうと、２回露光の境界が固体撮像装置１Ｘの中央に来るため、境界線より左右の部分で合わせズレ量が違うなどの要因で、露光の左右部分で素子特性が違うこととなる。この素子特性のズレは徐々に変化するのであれば大きな差に見えないが、左右の露光を行なう場合、一直線上に境界が発生するため、はっきりとした素子特性のズレとなる。その結果、境界の左右で出力段差が起き、輝線や黒線などとして観察されるため、境界が目立ってしまう。

固体撮像装置１の場合で問題点を説明したが、領域分割連結法を適用した場合の境界部における特性段差の問題は、固体撮像装置１に限らず、一般的な半導体装置にも起こることである。その特性段差が出力信号において不規則（ランダム）に現われるような信号処理系統の場合には、大局的には特性段差が平均化されて問題にならないことも考えられる。しかしながら、たとえば、ＲＡＭやＲＯＭなどのメモリ装置のように素子が２次元状に配列されており、それから得られる信号を扱う信号処理系統においても２次元状に扱う場合には、固体撮像装置１の場合と同様に特性段差が顕著に確認されると考えられる。

＜本実施形態の製法の基本＞
図３〜図３Ｂは、固体撮像装置の全体を複数に分割して形成する際の境界線近傍の繋ぎ領域DJに着目した本実施形態の製造方法の基本を説明する図である。図３は、素子特性に着目して本実施形態の仕組みの基本を説明する図である。図３Ａ〜図３Ｃは、マスクの開口部や遮蔽部（遮光部）に着目して本実施形態の仕組みの基本を説明する図である。以下、固体撮像装置１を２つの分割領域に分け露光やイオン注入するに当たり、左側と右側に分ける場合で説明するが、これは必須ではなく上側と下側に分けてもよい。

本実施形態では前記問題の対策として、主に左側領域DL（一方の分割領域）を対象とする左側処理（一方の処理）においては、繋ぎ領域DJにも一方の素子部分の少なくとも一部を形成する。この後、主に右側領域DR（他方の分割領域）を対象とする右側処理（他方の処理）においては、繋ぎ領域DJの一方の素子部分の隙間に他方の素子部分の少なくとも一部を形成する。「少なくとも一部」と称したのは、後述する合成処理部LRを考慮したものである。後述する左側処理部Ｌや右側処理部Ｒを形成する場合は素子部分の全部となる。

こうすることで、半導体装置としては、境界近傍の連結領域（繋ぎ領域DJ）では、左側処理（左側領域DLについての露光やイオン注入）で同時に形成された素子部分と右側処理（右側領域DRについての露光やイオン注入）で同時に形成された素子部分を混在させる。換言すると、境界近傍の繋ぎ領域において、左側処理による露光やイオン注入のエリアと右側処理による露光やイオン注入のエリアが混在するようにする。特許文献１では、重複部分を有して繋ぐ仕組み、つまりつながれる位置（連結部分）を重複露光して二重露光領域を設ける仕組みが開示されているが、本実施形態の仕組みは、同一箇所を重複露光することを基本とするものではない点で異なる。

［繋ぎ領域の素子特性］
図３に示すように、繋ぎ領域DJに着目したとき、その中心よりも左側では、左側処理（本来の左側領域DLについての露光やイオン注入）で形成される素子部分だけでなく右側処理（右側領域DRについての露光やイオン注入）で同時に形成される素子部分も存在する。その中心よりも右側では、右側処理（本来の右側領域DRについての露光やイオン注入）で形成される素子部分だけでなく左側処理（左側領域DLについての露光やイオン注入）で同時に形成される素子部分も存在する。その作り分けには、露光工程やイオン注入工程において、いわゆるマスク（パターンマスク・残留レジストなど）が使用される。

繋ぎ領域DJにおける素子部分は、左側処理で同時に右側の繋ぎ領域DJR に対象部全体が形成されたものや右側処理で同時に左側の繋ぎ領域DJL に対象部全体が形成されたものに限らない。左側処理で左側領域DLに対象部の全体を形成、繋ぎ領域DJに対象部の一部を形成、右側処理で右側領域DRに対象部の全体を形成、繋ぎ領域DJに対象部の残分を形成、繋ぎ領域DJに対象部の一部と残分の合成で対象部の全体が形成されることも含む。

たとえば、境界の左側の繋ぎ領域DJL に着目したとき、左側処理で左側の繋ぎ領域DJL に対象部の一部を形成しておき、右側処理で同時に左側の繋ぎ領域DJL に対象部の残分を形成し、その合成で対象部全体が形成される。境界の右側の繋ぎ領域DJR に着目したとき、右側処理で右側の繋ぎ領域DJR に対象部の一部を形成しておき、左側処理で同時に右側の繋ぎ領域DJR に対象部の残分を形成し、その合成で対象部全体が形成される。

何れの場合も、処理範囲が繋ぎ領域DJで重複するが、対象部で見たときには、重複して処理されることは基本的にはない。「基本的」と称したのは、合わせズレを加味したときには意図的に処理を重複させることがあることを考慮したものである。

図では、左側処理で対象部全体が形成された左側処理部Ｌを○付きの「Ｌ」で示し、右側処理で対象部全体が形成された右側処理部Ｒを○付きの「Ｒ」で示している。また、左側処理で対象部の一部が形成され右側処理で対象部の残分が形成され、それらの合成により対象部全体が形成された合成処理部LRを○付きの「ＬＲ」で示している。

ある工程に着目すると、左側処理部Ｌや右側処理部Ｒは１回の露光やイオン注入で対象部全体が形成されたもので、合成処理部LRは各回の露光やイオン注入で形成された部分の合成で対象部全体が形成されたものである。

合成処理部LRは、ある工程に着目したときに、その一部が左側処理部Ｌの特性を持ち残り部分が右側処理部Ｒの特性を持つものであればよく、左側処理部Ｌの特性を持つ部分と右側処理部Ｒの特性を持つ部分を何れの位置に配置するかは自由である。たとえば、対象部の全体を矩形で示したとき、中心に対して、次のように配置する態様を採り得る。

たとえば、左側処理部Ｌの特性を持つ部分を左側にし右側処理部Ｒの特性を持つ部分を右側にする態様の合成処理部L・R や、左側処理部Ｌの特性を持つ部分を右側にし右側処理部Ｒの特性を持つ部分を左側にする態様の合成処理部R・L が考えられる。さらに、左側処理部Ｌの特性を持つ部分を上側にし右側処理部Ｒの特性を持つ部分を下側にする態様の合成処理部L/R や、左側処理部Ｌの特性を持つ部分を下側にし右側処理部Ｒの特性を持つ部分を上側にする態様の合成処理部R/L も考えられる。

実際の製造工程では、露光工程やイオン注入工程でのレジスト形成なども含め数１０工程でマスクが使用される。その際、工程別に、左側処理部Ｌ、右側処理部Ｒ、合成処理部LRの組合せを任意に選択でき、その結果で対象部全体の特性が決まる。本明細書では、領域分割連結法を複数工程に適用するときに形成される対象部を、左側処理部Ｌの「Ｌ」、右側処理部Ｒの「Ｒ」、合成処理部LRの「ＬＲ］の組合せ（「＋」で示す）で大文字や小文字で表記する。たとえば、第１工程は左側処理部Ｌ、第２工程は合成処理部LR、第３工程は右側処理部Ｒの各特性を持つものであるとき対象部を合成処理部L+LR+Rと表記する。

図３（１）に示す第１例は、各対象部の全ての部分が、左側処理の露光・イオン注入と右側処理の露光・イオン注入の何れか一方のみで形成され、それらが混在している状態の場合であり、典型例として左側処理部Ｌと右側処理部Ｒのみが交互に配置されている。特に、図３（１−１）は、左側処理部Ｌがより左側、右側処理部Ｒがより右側に片寄って配置され、図３（１−２）は、左側処理部Ｌがより右側、右側処理部Ｒがより左側に片寄って配置されている。なお、左側処理部Ｌと右側処理部Ｒを形成するに当たっては、左右それぞれ１回（計２回）で行なうことを基本とするが、左右それぞれで担当する部分をさらに分けることで３回以上の処理とすることを排除するものではない。

図３（２）に示す第２例は、各対象部の全ての部分が、合成処理部LRのみで形成され、合成処理部LRのみが配置されている状態の場合である。特に、図３（２−１）は、合成処理部L・R のみが配置され、図３（２−２）は、合成処理部R・L のみが配置されている。図３（２−３）は、合成処理部L・R がより左側、合成処理部R・L がより右側に片寄って配置され、図３（２−４）では、合成処理部L・R がより右側、合成処理部R・L がより左側に片寄って配置されている。図示しないが、合成処理部L・R や合成処理部R・L は、それぞれ合成処理部L/R や合成処理部R/L に変更した配置態様や、合成処理部L・R 、合成処理部R・L 、合成処理部L/R 、合成処理部R/L の任意の組合せの配置態様も採り得る。なお、合成処理部LRを形成するに当たっては、左右２回の合成を基本とするが、左右それぞれで担当する部分をさらに分けることで３回以上の処理の合成とすることを排除するものではない。

図３（３）に示す第３例は、素子領域（アクティブ領域や素子分離領域）の形成のためや電極形成のための露光工程と不純物のイオン注入工程など複数の工程に着目したものである。繋ぎ領域DJに関して、下側に示す第１工程では合成処理部LRのみが配置されている状態にし、上側に示す第２工程では左側処理部Ｌと右側処理部Ｒのみが交互に配置されている状態であり、繋ぎ領域DJ全体としては、合成処理部LR+Lと合成処理部LR+Rが交互に配置されている。特に、図３（３−１）は図３（１−１）との組合せ、図３（３−２）は図３（１−２）との組合せである。

図３の各図は、左側領域DLには左側処理部Ｌのみが存在し、右側領域DRには右側処理部Ｒのみが存在し、繋ぎ領域DJには、左側処理部Ｌおよび右側処理部Ｒの２種が混在しているか、合成処理部LRのみが存在するか、それらの組合せである。何れも、これらの製法で形成された固体撮像装置１は、境界近傍の繋ぎ領域DJに関しては、左側処理で同時に形成された素子部分と右側処理で同時に形成された素子部分が混在している状態になる。

第１例は、繋ぎ領域DJの左側処理部Ｌは左側領域DLの左側処理部Ｌと、繋ぎ領域DJの右側処理部Ｒは左側領域DLの右側処理部Ｒと、それぞれ素子特性が一致する利点があるが、配列ピッチが１画素分であるので繋ぎ領域DJでの素子特性の混合具合は第２例よりも劣る。第２例は、合わせズレがないとしたときには、配列ピッチが１／２画素分であるので繋ぎ領域DJでの素子特性の混合具合は第１例よりも優るが、後述するように、合わせズレがあると繋ぎ領域DJでの素子特性が単純に左側処理部Ｌと右側処理部Ｒの合成にはならない難点がある。第３例は、複数工程の組合せで繋ぎ領域DJの最終的な素子特性が決まるので、第１例や第２例よりも、素子特性の混合具合を調整し易くなる利点がある。

［繋ぎ領域のマスクの開口部と遮光部］
繋ぎ領域DJにおいて一方の素子部分と他方の素子部分を混在させるには、左側処理において使用する左側用マスクと、右側処理において使用する右側用マスクは、繋ぎ領域DJにおける開口部と遮蔽部の配置関係が異なるものを使用する（詳細は実施形態で示す）。ここで、左側処理部Ｌや右側処理部Ｒは、１回の露光やイオン注入で素子の全体が形成されたものであるから、これらを形成するためのマスク開口幅は、左側領域DL、右側領域DR、繋ぎ領域DJの何れも同じである。

これに対して、合成処理部LRは各回の露光やイオン注入で形成された部分の合成で素子の全体が形成されたものであるから、繋ぎ領域DJでのマスク開口幅は、左側領域DLや右側領域DRとは異なる。このとき、光を晒すためやイオン注入するための開口部に意味がある場合は、１つの開口部を複数に分けて処理する。この場合、遮光部に関しては、各回で光を晒さない部分を重複させるか否かはどうでもよい。一方、光を晒さない遮光部に意味がある場合は、１つの遮光部を複数に分けて処理する。この場合、開口部に関しては、各回で光を晒す部分を重複させるか否かはどうでもよい。つまり、左側処理による一方の素子部分と右側処理による他方の素子部分との合成で各素子の特定の部分を形成する場合には、少なくとも、１素子当たりの開口部を左側処理用マスクと右側処理用マスクに分けて配置する。遮蔽部とすべき部分は何れのマスクにおいても遮蔽部に設定する。

なお、前述の説明では、位置合わせのズレがゼロであることを前提として説明しているが、実際には、位置合わせ（繋ぎ合わせ）のズレをゼロにすることはできない。位置合わせの不一致が生じると、電極や配線の線切れ、アクティブ領域や素子分離領域の分断、分離不能などが生じる。したがって、１つの開口部や１つの遮光部を複数回に分けて処理し一方の素子部分と他方の素子部分との合成で各素子の特定の部分を形成する場合には、位置合わせのズレ量を加味して重複を持たせる。遮蔽部に意味があるときは毎回確実に遮蔽部にする。開口部に意味があるときは、一方のマスクと他方のマスクの合わせズレがないときに、一方のマスクの開口部と他方のマスクの開口部とを重複させる。

因みに、重複量をどの程度にするかは、位置合わせのズレ量だけでなく、物理的側面である素子のある部分の幅に意味を持つのか、プロセス的側面である不純物濃度に意味を持つのかにも左右されるので、要求度に応じて、マスクのレイアウトを調整する。つまり、形成するパターン寸法のどの部分の精度や不純物濃度特性が重要であるかによって、繋ぎ領域DJのマスクのレイアウトを調整する。

たとえば、図３Ａは、レジストを除去するための開口部の幅に意味を持つ場合に着目した図である。図３Ａ（１）と図３Ａ（２）の対比から分かるように、開口部に重複を持たせずに分けると、ズレがある場合、本来の合成処理部LRに対応する部分に露光ミスが起こり、電極や配線の線切れなどが生じ得る。

そこで、各処理用のレジストマスクの合わせズレを考慮して、図３Ａ（３）に示すように、ズレがないときに繋ぎ領域DJの２つの処理に分けた各開口部の合せ位置では重複露光するようにするのがよい。つまり、左側処理用マスク（一方のマスク）は、左側処理部Ｌ（一方の素子部分）に対応する部分の全部と右側処理部Ｒ（他方の素子部分）に対応する部分の少なくとも一部に開口部が設けられているものとする。右側処理用マスク（他方のマスク）は、右側処理部Ｒ（他方の素子部分）に対応する部分の全部と左側処理部Ｌ（一方の素子部分）に対応する部分の少なくとも一部に開口部が設けられているものとする。

こうしておくと、図３Ａ（４）に示すように、重複範囲内の合わせズレが起きたときでも合せ位置で露光されない現象を回避できる。光が当たった部分のレジストは変質し薬液などで除去されやすい性質になるが、同じ箇所に複数回の露光を行なっても、変質の度合いが多少異なるだけでありレジスト除去性能には影響を与えない。したがって、露光によりパターン形成をすることに意味がある場合は、極端な場合は、図３Ａ（５）と図３Ａ（６）に示すように、繋ぎ領域DJについて、毎回同じ開口幅のマスクを使用してもよい。

図３Ｂは、レジストを残す遮光部の幅に意味を持つ場合に着目した図である。図３Ｂ（１）と図３Ｂ（２）の対比から分かるように、遮光部の全体に重複を持たせずに分けると、ズレがある場合、本来の合成処理部LRに対応する部分に露光ミスが起こり、電極や配線の線切れなどが生じ得る。

そこで、左側処理用と右側処理用のレジストマスクの合わせズレを考慮して、図３Ｂ（３）に示すように、ズレがないときに繋ぎ領域DJの２つの処理に分けた各遮光部の合せ位置では露光されない部分（本来の遮光部の全体）が確実に重複するようにするのがよい。つまり、左側処理用マスクは、各素子の特定の部分に対応する部分の全部よりも広い遮蔽部が設けられており、右側処理用マスクも、各素子の特定の部分に対応する部分の全部よりも広い遮蔽部が設けられているものとする。

こうしておくと、図３Ｂ（４）に示すように、合わせズレが起きたときでも合せ位置で露光されてしまう現象を回避できる。重複部分は光が当たらない部分であるから、レジストの残留性能には影響を与えない。したがって、極端な場合は、図３Ｂ（５）と図３Ｂ（６）に示すように、繋ぎ領域DJについて、毎回同じ遮光幅のマスクを使用してもよい。

図３Ａおよび図３Ｂでは、開口部と遮光部に分けて着目して考えたが、開口部と遮光部の関係は双対関係にあるので、結果的には、図３Ａおよび図３Ｂのどちらか一方で考え手入れば十分である。また、図３Ａおよび図３Ｂでは、フォトリソ工程は光の当たった部分を除去するポジ型で説明したが、光の当たらない部分を除去するネガ型の場合は、前記の説明と逆転するのは言うまでもない。

たとえば、レジスト除去用の遮光部の幅に意味を持つ場合、重複部分は光が当たらない部分でレジストの除去性能には影響を与えない。極端な場合、繋ぎ領域DJに毎回同じ遮光幅のマスクを使用できる。レジスト残留用の開口部の幅に意味を持つ場合、光が当たった部分のレジストは変質し薬液などで除去され難い性質になるが、同じ箇所に複数回の露光を行なっても変質の度合いが多少異なるだけでありレジスト残留性能には影響を与えない。極端な場合、繋ぎ領域DJに毎回同じ開口幅のマスクを使用できる。

図３Ｃは、イオン注入用の開口部の幅に意味を持つ場合に着目した図である。図３Ｃ（１）と図３Ｃ（２）の対比から分かるように、開口部に重複を持たせずに分けると、ズレがある場合、本来の合成処理部LRに対応する部分にイオン注入ミスが起こりアクティブ領域や素子分離領域の分断や分離不能などが生じ得る。そこで、図３Ｃ（３）に示すように、ズレがないときに繋ぎ領域DJの２つの処理に分けた各開口部の合せ位置では重複してイオン注入を行なうのがよい。

こうしておくと、図３Ｃ（４）に示すように、重複範囲内の合わせズレが起きたときでも合せ位置でイオン注入されない現象を回避できる。ただし、同じ箇所に複数回のイオン注入を行なうと、不純物濃度が異なり素子特性に影響を与える。図３Ｃ（５）に示すように、過剰に重複を持たせると、不純物濃度が異なる領域が多くなり、素子特性が大きく異なってしまう。よって、本来は重複を持たせないのがよく、合わせズレを考慮する場合でも過剰な重複を避け、繋ぎ領域DJについてズレ量の分だけの重複を持たせるのがよい。

このことは、少なくともイオン注入工程では、開口部が重複しないようにすることが望ましく、開口部を通してイオン注入をすることに意味がある場合は、繋ぎ領域DJについて、毎回同じ開口幅のマスクを使用することは許されないことを意味する。換言すると、少なくともイオン注入工程では、左側処理用マスクと、右側処理用マスクは、繋ぎ領域DJにおける開口部と遮蔽部の配置関係を確実に異なるものとしておくことが肝要となる。

図３Ａ〜図３Ｃから推測されるように、合成処理部LRを適用する場合、合わせズレを加味したとき繋ぎ領域DJでの対象部の幅が左側領域DLや右側領域DRの対象部の幅と異なる。その影響は素子特性の差となって現われる。領域分割連結法を適用する場合に、繋ぎ領域DJの対象部を、左側領域DLや右側領域DRで形成するのか合成処理部LRで形成するのかは、形成するパターン寸法のどの部分の精度や特性が重要であるかによって決めるのがよい。具体的には、精度や特性が重要である対象部は繋ぎ領域DJの対象部を左側領域DLや右側領域DRで形成し、合成処理部LRは精度や特性が重要でない対象部のみに適用するのがよい。

以上、説明したように、本実施形態の固体撮像装置１は、繋ぎ領域DJに、左側についての露光やイオン注入より形成される素子部分と右側についての露光やイオン注入より形成される素子部分とが混在している点に特徴がある。左側のショット（露光やイオン注入）で形成される部分と右側のショットで形成される部分とが繋ぎ領域DJに混在することで、繋ぎ領域DJ全体としては、左側処理部Ｌと右側処理部Ｒの両特性が混在した状態となる。

分割形成時に合わせズレがなければ、左側処理部Ｌ、右側処理部Ｒ、合成処理部LRは何れも同じ素子特性になるが、実際には合わせズレはゼロにできず少なからず特性に差異がある。しかし、本実施形態の固体撮像装置１は、繋ぎ領域DJ全体では左側処理部Ｌと右側処理部Ｒの両特性が混在した状態であり、境界の左右での出力段差を小さくする（換言するとコントラストを暈す）ことができ、境界部の特性差を目立たなくすることができる。

＜第１実施形態＞
図４〜図４Ｃは、第１実施形態の製法を説明する図である。ここで、図４〜図４Ｂは、アクティブ領域に対するゲート電極の合わせズレがない場合を示し、図４Ｃは、アクティブ領域に対するゲート電極の合わせズレがある場合を示す。

第１実施形態は、 LOCOS法を適用して素子分離領域を形成するとともに、繋ぎ領域DJに関して、素子分離領域用のフィールド幅は２回露光の合成で規定し、アクティブ領域のパターンに合わせて形成するゲート電極幅は１回露光で規定する場合である。つまり、素子分離領域の形成は図３（２）に示す第２例を適用し、ゲート電極の形成は図３（１）に示す第１例を適用する場合である。

［合わせズレがない場合］
図４（１）〜図４Ａ（６）は、 LOCOS法を適用した素子分離領域の形成に関わる工程である。先ず、シリコンウエハ上に酸化膜および窒化膜を形成し、その上にポジ型のレジストを塗布する（図４（１））。

次に、レジストマスクをレジスト上に配置し、左側処理と右側処理を行なう。この際、図３（２）に示す第２例を適用して、繋ぎ領域DJの対象部である素子分離領域を合成処理部LRのみで形成する。このため、レジストマスクとしては、繋ぎ領域DJの開口部を左側処理と右側処理で２つに分けて（半分ずつとする）処理するようなマスクパターンにする。

一例として、図では、繋ぎ領域DJに関して左側から右側への順で、合成処理部L・R 、合成処理部R・L 、合成処理部L・R 、合成処理部R・L 、合成処理部L・R と言うように、合成処理部L・R と合成処理部R・L が交互に配置されるようにしている。１つおきに異なる態様の合成処理部LRを配置するレイアウトである。

左側処理用と右側処理用のレジストマスクの合わせズレを考慮するときは図３Ａで示したように繋ぎ領域DJの２つに分けた各開口部の幅を通常幅の半分よりも広くとり合せ位置では露光が重複するようにするのがよい。

左側処理用のレジストマスクをレジスト上に配置して露光を行なう（図４（２））。このとき、右側領域DRは遮光されているが、左側領域DLの素子分離領域の全体および左側の繋ぎ領域DJL の素子分離領域の半分だけでなく、右側の繋ぎ領域DJR の素子分離領域の半分についても開口部を通して露光される。図４（３）に、左側処理で露光された後のレジストの変質部の状態を示す。

次に、左側処理用のレジストマスクを外し、右側処理用のレジストマスクをレジスト上に配置して露光を行なう（図４（４））。このとき、左側領域DLは遮光されているが、右側領域DRの素子分離領域の全体および右側の繋ぎ領域DJR の素子分離領域の半分だけでなく、左側の繋ぎ領域DJL の素子分離領域の残り半分についても開口部を通して露光される。図４（５）に、右側処理で露光された後のレジストの変質部の状態を示す。

次に、リソグラフィの現像工程により光の当たったレジスト部分の変質層が薬液により除去される（図４（６））。次に、残ったレジストをマスクとしてドライエッチング加工により窒化膜の一部（素子分離領域に対応するフィールド領域の部分）を除去する（図４Ａ（１））。さらに、アッシングや薬液処理で、残った窒化膜上のレジストを除去することで、フィールド領域以外の部分に残っている窒化膜を露出させる（図４Ａ（２））。

次に、フィールド領域以外の部分に露出した窒化膜をマスクとして酸化膜を酸化させるフィールド酸化（ LOCOS酸化）を行ない、シリコンウエハ上に形成されたゲート酸化膜と LOCOS酸化膜を形成する（図４Ａ（３））。フィールド酸化では、窒化膜が形成されているアクティブ領域に対応する部分の酸化が進まず、窒化膜がないフィールド領域に対応する部分の酸化だけが進む。その結果、酸化膜の厚さが、アクティブ領域に対応する部分では薄く、フィールド領域に対応する部分では厚くなり、この膜厚の厚いフィールド領域に対応する部分が素子分離としての機能を果たすようになる。

この後、 LOCOS酸化膜上の窒化膜を剥離する（図４Ａ（４））。さらに、下地パターンである LOCOS酸化膜上に、ゲート電極の材料となるポリシリコンなどをＣＶＤなどのプロセス技術を用いて形成する（図４Ａ（５））。そして、ポリシリコン上にフォトリソグラフィによりレジストパターンを形成するための材料となるポジ型のレジストを塗布する（図４Ａ（６））。この状態が、比較例の製法で示した図１（１）の状態である。

図４Ｂ（１）〜（６）はアクティブ領域のゲート電極の形成に関わる工程である。ゲート電極に対応する部分を遮光部とするレジストマスクをレジスト上に配置し、左側処理と右側処理を行なう。この際、図３（１）に示す第１例を適用して、繋ぎ領域DJの対象部であるゲート電極に対応する部分の遮光部を左側処理部Ｌや右側処理部Ｒのみで形成する。

このため、レジストマスクとしては、繋ぎ領域DJのゲート電極に対応する部分が、左側処理と右側処理の何れでも遮光部となり、ゲート電極以外の部分が左側処理と右側処理の少なくとも一方で開口部となるようなマスクパターンにする。つまり、各マスクは、ゲート電極に相当する左側処理部Ｌや右側処理部Ｒの全部に対応する部分に遮蔽部を設けそれ以外の部分を開口部とする。遮光部がこの関係を満たしていればよく、レジストを除去するための開口部の幅はどうでもよい。

一例として、繋ぎ領域DJに関して左側から右側への順で、次のようにする。先ず、１，３番目のゲート電極に対応する遮光部はゲート電極幅よりも広くし、２，４番目のゲート電極に対応する遮光部をゲート電極幅として左側処理用のレジストマスクに配置することで、左側処理部Ｌが配置されるようにする。また、２，４番目のゲート電極に対応する遮光部はゲート電極幅よりも広くし、１，３番目のゲート電極に対応する遮光部をゲート電極幅として右側処理用のレジストマスクに配置することで、右側処理部Ｌが配置されるようにする。１つおきに左側処理部Ｌと右側処理部Ｒを配置するレイアウトである。マスクの合わせズレを考慮するときは図３Ａで示したように繋ぎ領域DJの２つに分けた各開口部の幅を通常幅の半分よりも広くとりズレのないときに合せ位置で重複露光させる。

左側処理用のレジストマスクをレジスト上に配置して露光を行なう（図４Ｂ（１））。右側領域DRは遮光されているが、左側領域DLおよび左側の繋ぎ領域DJL のゲート電極以外の部分だけでなく、右側の繋ぎ領域DJR のゲート電極以外の部分も開口部を通して露光される。図４Ｂ（２）に、左側処理で露光された後のレジストの変質部の状態を示す。

右側処理用のレジストマスクをレジスト上に配置して露光を行なう（図４Ｂ（３））。左側領域DLは遮光されているが、右側領域DRおよび右側の繋ぎ領域DJR のゲート電極以外の部分だけでなく、左側の繋ぎ領域DJL のゲート電極以外の部分も開口部を通して露光される。図４Ｂ（４）に、右側処理で露光された後のレジストの変質部の状態を示す。

次に、リソグラフィの現像工程により光の当たったレジスト部分の変質層が薬液により除去される（図４Ｂ（５））。

次に、残ったレジストをマスクとしてドライエッチング加工によりポリシリコン層の一部（ゲート電極以外の部分）を除去し、さらに、アッシングで残ったポリシリコン上のレジストを除去することでゲート電極を露出させる（図４Ｂ（６））。

［合わせズレがある場合］
前記説明は、下地パターンである LOCOS酸化膜のアクティブ領域に対するゲート電極の合わせズレがない状態であるが、実際の製造工程では下地パターンに対する合わせズレが生じる。図４Ｃには、合わせズレが起きたときの状況が示されている。図４Ｃ（１）に示すように、固体撮像装置１の左部分の露光を行なうが、このとき、下地の構造に対してズレ（オフセット）が生じる。ここではレジストパターンが左側にずれた場合を示す。

次に、図４Ｃ（２）に示すように、右半分の露光を行なうが、ここでは右側にズレた場合として図示する。その結果、図４Ｃ（３）に示すように、下地のパターンに対して左と右ではゲート電極が違う位置に配置されることとなる。

図２で比較例の製法を示したが、その場合、図２（３）に示したように、中心部を境界として、左側が左ズレの状態になり、右側が右ズレの状態になっている。これに対して、第１実施形態の製法では、図４Ｃ（３）に示すように、中心部付近の繋ぎ領域DJでは、左側処理部Ｌに基づく左ズレの状態と右側処理部Ｒに基づく右ズレの状態の各ゲート電極が交互に配置される。

特性的にはそれぞれのズレに応じた出力段差（特性ズレ）が発生することになる。しかしながら、固体撮像装置ではゲート電極が数ミクロンごとに配置されており、１ラインごとの特性ズレは視認され難く、視覚的には左ズレと右ズレが平均化され出力段差は小さく視認されることとなる。つまり、繋ぎ領域DJ全体としては、左側処理で同時に形成された素子部分と右側処理で同時に形成された素子部分の両特性が混在した状態になる。その結果、境界の左右での出力段差が小さく視認され、コントラストを暈すことができ、繋ぎ領域DJ（つまり境界）の特性差を目立たなくすることができる。

なお、前記説明では、下地パターンである LOCOS酸化膜のアクティブ領域に対するゲート電極の合わせズレがある状態であるが、合わせズレは、これ以外にも様々な工程間で起こる。たとえば、領域分割連結法を適用すること自体の同様の工程間でも起こる。

一例として下地パターンである LOCOS酸化膜自身が左のパターンに対して右のパターンがずれることもある。この場合、アクティブ領域と素子分離領域の幅にズレが発生しトランジスタは特性差を持つ。しかしながら、第１実施形態の製法を適用すれば、適用対象領域を問わず、繋ぎ領域DJに関して前述と同様の効果が得られる。

２つのレイヤ（ LOCOS酸化膜層とゲート電極）で合わせズレがある状態での説明であるが、実際のプロセスでは、イオン注入工程でのレジスト形成なども含め数１０工程でのズレが発生する。この場合でも、第１実施形態の製法を適用すれば、適用対象領域を問わず、繋ぎ領域DJに関して前述と同様の効果が得られる。

本実施形態の領域分割連結法を適用して LOCOS法で素子分離領域を作り分けるときの対象領域と、本実施形態の領域分割連結法を適用してゲート電極を作り分けるときの対象領域を同じエリアにして説明したが、このことは必須ではない。素子分離領域を作り分けるとき（図４（１）〜図４Ａ（５））の繋ぎ領域DJと、ゲート電極を作り分けるとき（図４Ａ（６）〜図４Ｂ（６））の繋ぎ領域DJを異なるものとしてもよい。また、たとえば、画素アレイ部と周辺回路部とで、本実施形態の領域分割連結法の適用対象の工程（レイヤ）を違うものとしてもよい。何れにしても、第１実施形態の製法を適用すれば、適用対象工程やレイヤを問わず、繋ぎ領域DJに関して前述と同様の効果が得られる。

本実施形態の領域分割連結法を複数の工程（レイヤ）に適用するに当たって使用する素子特性の配置態様に関しては、第３例（図３（３））のように、第１例（図３（１））と第２例（図３（２））を任意に組み合わせてよい。組合せ方を半導体装置の全領域で同じにすることは必須ではなく、領域に応じて違うものとしてもよい。画素アレイ部と周辺回路部で組合せ態様を違うものとしてもよい。この場合も、第１実施形態の製法を適用すれば、適用対象領域を問わず、繋ぎ領域DJに関して前述と同様の効果が得られる。

大面積の１つの固体撮像装置１を２回（２つの分割領域）に分けて露光やイオン注入を行なうことで製造する場合について説明したが、さらに大サイズのときは、３回以上（３つ以上の分割領域）に分けて露光やイオン注入を行なう。この場合も、各分割領域に関しては、隣接する分割領域間の繋ぎ領域DJにおいて、本実施形態の領域分割連結法を適用すればよく、その繋ぎ領域DJに関して前述と同様の効果が得られる。

＜第２実施形態＞
図５は、第２実施形態の製法を説明する図である。第２実施形態は、 LOCOS法を適用し素子分離領域を形成するとともに、繋ぎ領域DJでは、素子分離領域用のフィールド幅は１回露光で規定する場合である。つまり、素子分離領域の形成は図３（１）に示す第１例を適用する場合である。図示を割愛するが、アクティブ領域のパターンに合わせて形成するゲート電極幅も、図３（１）に示す第１例を適用し１回露光で規定するものとする。

ゲート電極に対応する部分を遮光部とするレジストマスクをレジスト上に配置し、左側処理と右側処理を行なう。この際、図３（１）に示す第１例を適用して、繋ぎ領域DJの対象部である素子分離領域を左側処理部Ｌや右側処理部Ｒのみで形成する。このため、レジストマスクは、繋ぎ領域DJのアクティブ領域の部分が各処理で遮光部、フィールド領域（素子分離領域）の部分が各処理の少なくとも一方で開口部となるマスクパターンにする。つまり、左側処理用マスクは、左側処理部Ｌの全部に対応する部分に開口部が設けられそれ以外の部分は遮蔽部とされており、右側処理用マスクは、右側処理部Ｒの全部に対応する部分に開口部が設けられそれ以外の部分は遮蔽部とされているものとする。開口部がこの関係を満たしていればよく、レジストを残すための遮光部の幅はどうでもよい。

一例として、繋ぎ領域DJに関して左側から右側への順で、次のようにする。因みに、３番目の素子分離領域を左側の繋ぎ領域DJL と右側の繋ぎ領域DJR の境界に設定する。先ず、２，４番目の素子分離領域に対応する位置ではより広い遮光部を配置し、１，３，５番目の素子分離領域に対応する位置では素子分離領域と同じ幅の開口部として左側処理用のレジストマスクに配置することで、左側処理部Ｌが配置されるようにする。また、１，３，５番目の素子分離領域に対応する位置ではより広い遮光部を配置し、２，４番目の素子分離領域に対応する位置では素子分離領域と同じ幅の開口部として右側処理用のレジストマスクに配置することで、右側処理部Ｒが配置されるようにする。

左側処理用のレジストマスクをレジスト上に配置して露光を行なう（図５（１））。このとき、右側領域DRは遮光されているが、左側領域DLおよび左側の繋ぎ領域DJL の素子分離領域だけでなく、右側の繋ぎ領域DJR の素子分離領域も開口部を通して露光される。図５（２）に、左側処理で露光された後のレジストの変質部の状態を示す。

次に、左側処理用のレジストマスクを外し、右側処理用のレジストマスクをレジスト上に配置して露光を行なう（図５（３））。このとき、右側領域DRおよび右側の繋ぎ領域DJR の素子分離領域だけでなく、左側の繋ぎ領域DJL の素子分離領域も開口部を通して露光される。図５（４）に、右側処理で露光された後のレジストの変質部の状態を示す。

図３（２）に示す第２例を適用すると、合わせズレを加味したときには、繋ぎ領域DJでの対象部の幅が、左側領域DLや右側領域DRの対象部の幅と異なり、素子特性の差となって現われる難点がある。各対象部は、左側処理で形成された素子部分と右側処理で形成された素子部分の両特性が混在した状態であるが、対象部全体としてはズレ量に応じて特性が異なるから、左側領域DLや右側領域DRの対象部との特性差がズレ量に応じて変化する。

アクティブ領域や素子分離領域に対応するフィールド領域の幅の精度は重要でなく、最も重要であるのがゲート電極幅である場合は、第１実施形態のように、２回露光の合成で素子分離領域を形成し、１回露光でゲート電極を形成するのがよい。これに対し、アクティブ領域や素子分離領域に対応するフィールド領域の幅の精度が重要である場合は、第２実施形態のように、１回露光で素子分離領域が形成できるようにするとよい。

＜固体撮像装置への適用例＞
次に、前述の第１・第２実施形態の製法を適用して製造される本実施形態の半導体装置の概要について説明する。以下では、特に、半導体装置の一例である固体撮像装置１の有効撮像領域や周辺領域に対して繋ぎ領域DJをどのように配置するかに着目して説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ型の固体撮像装置をデバイスとして使用した場合を例に説明する。

［全体概要］
図６は、固体撮像装置１の全体概要を示す図である。固体撮像装置１は、複数個の単位画素３が２次元マトリクス状に配列された当該固体撮像装置１の内側に配置されたメイン回路部分である画素アレイ部１０（有効撮像範囲）と、その周囲に配置された周辺回路部２０を有する。固体撮像装置１は、画素アレイ部１０の単位画素３に対して、たとえばＲ，Ｇ，Ｂの色フィルタが２行２列でベイヤー配列とされている色分離フィルタを使用することで、画素アレイ部１０をカラー撮像対応にしている。

図示しないが、単位画素３は、光を検知して信号電荷を生成する電荷生成部の他に、読出選択用トランジスタ、リセットトランジスタ、垂直選択用トランジスタ、増幅用トランジスタで画素信号生成部が構成される４ＴＲ構成である。画素信号生成部は、垂直選択用トランジスタを割愛した３ＴＲ構成のものでもよい。

図示しないが、周辺回路部２０は、ＣＤＳ（Correlated Double Sampling）処理やデジタル変換処理をなすＡＤ変換部、垂直方向の読出位置を制御する垂直走査部、水平方向の読出位置を制御する水平走査部、出力部、全体を制御する駆動制御部などで構成される。

［第１適用例］
図７および図７Ａは、第１適用例を説明する図である。図６の中心下部のエリアに着目し、図７は比較例について、図７Ａは第１適用例について、それぞれ拡大して示す。

比較例の領域分割連結法（２回処理）では、図７に示すように、中心部で右側処理と左側処理に明確に分けて露光が行なわれる。換言すると、ある特定のエリア連続したエリアで露光エリアを分ける。このとき図７（１）に示すように、画素アレイ部１０だけでなく、周辺回路部２０も、領域分割連結法を適用して、左右で露光を打ち分けることになる。

たとえば左側処理の露光で形成された単位画素３および周辺回路部２０の信号処理部から出力される信号は感度が低く、右側処理の露光で形成された単位画素３および周辺回路部２０の信号処理部から出力される信号は感度が高いものとする。この場合、図７（２）に示すように、左右の境界部（画素アレイ部１０の中心部）で左右の特性差（輝度再現性や色再現性の差）が顕著に視認される。

一方、本実施形態の領域分割連結法（２回処理）では、繋ぎ領域DJにおいて、左側処理による露光領域と右側処理による露光領域が混在するようにしている。この例では、画素アレイ部１０にベイヤー配列の色分離フィルタを配置してカラー撮像対応にしているので、色分離フィルタの配列の繰返しは２画素ごととなる。

そこで、繋ぎ領域DJでは、隣接する２つの単位画素３で構成される組を１単位として、左側処理部Ｌ、右側処理部Ｒ、合成処理部LRのそれぞれを対応付ける。そして、少なくとも１組（２画素）おきに左側処理による露光領域と右側処理による露光領域を混在させる。たとえば、左側処理部Ｌと右側処理部Ｒを２画素おきに配置するレイアウトを適用する。なお、合成処理部LRを配置してもよく、この場合、全てに同じ態様の合成処理部LRを配置してもよいし、それぞれ異なる配置態様の合成処理部LRを２画素おきに配置してもよい。色分離フィルタの横（水平）方向の配列の繰返しがＮ画素ごとであれば、ベイヤー配列時の「２画素おき」を「Ｎ画素おき」に変更すればよい。何れにしても、色分離フィルタの組ごとに、左側処理による露光領域と右側処理による露光領域を混在させるのである。これは、色再現性が、色分離フィルタの配列の繰返し単位で決まることに基づく。

後述する他の適用例との相違点として、第１適用例では、全ラインについて、横（水平）方向では、左側処理による露光領域と右側処理による露光領域の配置態様を同じにするレイアウトにしている点に特徴がある。つまり、繋ぎ領域DJに関して横方向（繋ぎ領域DJの幅方向）に着目すると、左側処理による露光領域と右側処理による露光領域が同ピッチ（配分比率が１：１）で配置されるようにしている。加えて、繋ぎ領域DJに関して縦方向（繋ぎ領域DJが延在する方向）に着目すると、左側処理による露光領域である左側処理部Ｌと右側処理による露光領域である右側処理部Ｒが一列に配置されるようにしている。

たとえば、図７Ａに示すように、繋ぎ領域DJにおいて、横方向の２画素分（縦方向に緑・青の組合せと、緑・赤の組合せ）ごとに、右側処理（図の点線枠エリア内）と左側処理（図の実線枠エリア内）に分けて別々に露光する。つまり、繋ぎ領域DJの左側から右側に順に、右側処理部Ｒ、左側処理部Ｌ、右側処理部Ｒ、左側処理部Ｌを配置する。図示しないが、たとえば、右側処理部Ｒを合成処理部R・L に、左側処理部Ｌを合成処理部L・R に置き換えて、合成処理部R・L 、合成処理部L・R 、合成処理部R・L 、合成処理部L・R と配置してもよい。このとき、図７Ａ（１）に示すように、画素アレイ部１０だけでなく、周辺回路部２０も、左右で露光を打ち分けることになる。

図７Ａ（２）に示すように、繋ぎ領域DJにおいて、左側処理による露光領域と右側処理による露光領域が混在することで、感度差が平均化され、その境界のコントラストを暈すことや色再現性の差を緩和でき、中心部の特性差を目立たなくすることができる。

比較例の領域分割連結法では中心部の特性差が目立つが、本実施形態の領域分割連結法では、徐々にコントラストや色が変わり、左右の特性差を目立たなくすることができる。

この例では、色分離フィルタの１組である２画素ごとに、左側処理による露光領域と右側処理による露光領域を繋ぎ領域DJに混在させたが、色分離フィルタの組（２画素）を単位とすればよく、１組（２画素）ごとに限らない。図示を割愛するが、２組（４画素）おきや３組（６画素）おきなど、２画素の整数倍おきに、左側処理による露光領域と右側処理による露光領域を繋ぎ領域DJに混在させてもよい。

［第２適用例］
図７Ｂは、第２適用例を説明する図である。ここでも、図６の中心下部のエリアに着目して、拡大して示している。

基本的な考え方は、第１適用例と同じであるが、第２適用例では、横方向では、左側処理による露光領域と右側処理による露光領域の配列ピッチ（配分比率）を異ならせている点に特徴がある。つまり、中心部からの水平位置で、左側処理による露光領域と右側処理による露光領域の配列ピッチの割合を変え、グラディエーションをつけている。左側処理部Ｌと右側処理部Ｒを合成処理部LRに置き換え、合成処理部LRにおける左側処理で形成された素子部分と右側処理で形成された素子部分の配分比率を調整してもよい。繋ぎ領域DJに関して縦方向に着目したとき、第１適用例と同様に、左側処理による露光領域と右側処理による露光領域が一列に配置される。画素アレイ部１０だけでなく、周辺回路部２０も、領域分割連結法を適用して、左右で露光を打ち分ける点も第１適用例と同じである。

たとえば、左側処理による露光領域の配分をａ、右側処理による露光領域の配分をｂとし、左側処理による露光領域と右側処理による露光領域の対についての配分比を（ａ：ｂ）で表記するものとする。左側領域DLや右側領域DRでは、他方の配分比がゼロになる。

図７Ｂに示す例では、（１：０）…（１：０）（２：１）（１：１）（１：１）（１：２）（０：１）…（０：１）と表される。境界付近の配分比率を（１：１）にし、境界から離れるほど配分比率が大きくなるように、配分比率を境界からの位置に応じて連続して（段階的に）変化させている。「配分比率が大きくなる」とは、対の平均的な素子特性が、左側の対ではより左側領域DLの特性に近くなり、右側の対ではより右側領域DRの特性に近くなることを意味する。ここで、（１：０）…（１：０）は左側領域DLの部分であり、（２：１）（１：１）は左側の繋ぎ領域DJL の部分であり、（１：１）（１：２）は右側の繋ぎ領域DJR の部分であり、（０：１）…（０：１）は右側領域DRの部分である。

図７Ｂに示す例では、配分比率を境界からの位置に応じて変化させて、中心部から離れるほど左側処理による露光領域と右側処理による露光領域の配分比率が大きくなるレイアウトにしているが、このことは必須ではない。繋ぎ領域DJにおいて、左側処理による露光領域と右側処理による露光領域の配分比率が異なるものであればよく、配分比率を連続して変化させなくてもよい。ただし、境界部の配分比率を（１：１）にし、境界から離れて周辺部に行くほど配分比率が大きくなるように連続して（段階的に）変化させた方が各対の平均的な素子特性が滑らかに変化するので好ましいと考えられる。

図示を割愛するが、配分比率を必ず連続して変化させる必要は無く、（１：０）…（１：０）（２：１）（１：１）（１：２）（０：１）…（０：１）のようにしてもよい。また、（１：０）…（１：０）（２：１）（２：１）（２：１）（１：１）（１：１）（１：１）（１：２）（１：２）（１：２）（０：１）…（０：１）のように、連続して同じ配分比率で配置してもよい。

何れの場合も、繋ぎ領域DJでは、中心部からの位置に応じて、左側処理による露光領域と右側処理による露光領域の配分比率を（１：１）以外に設定しており、グラディエーションをつけられる。その結果、特性差を一層目立たなくできる利点がある。

［第３適用例］
図７Ｃは、第３適用例を説明する図である。ここでも、図６の中心下部のエリアに着目して、拡大して示している。

基本的な考え方は、第１適用例と同じであるが、第３適用例では、横（水平）方向では、ラインごとに、左側処理による露光領域と右側処理による露光領域の配置態様を異ならせるレイアウトにしている点に特徴がある。つまり、繋ぎ領域DJに関して縦方向に着目すると、左側処理による露光領域と右側処理による露光領域がジグザグに配列される（一列に配置されない）ようにしている。

図７Ｃ（１）に示す第１例は、色分離フィルタの１組である２画素ごとに、左側処理による露光領域と右側処理による露光領域の配置態様を入れ替えている。繋ぎ領域DJに関して縦方向に着目すると、左側処理による露光領域と右側処理による露光領域が組（２画素）ピッチでジグザグに配列されるようにしている。つまり、繋ぎ領域DJにおいて、２画素単位の大きさの左側処理部Ｌと右側処理部Ｒが、１組（２画素）ピッチのジグザグ状（１組ごとのマトリックス状）で配置されたレイアウトである。

図７Ｃ（２）に示す第２例は、１画素ごとに、左側処理による露光領域と右側処理による露光領域の配置態様を入れ替えている。繋ぎ領域DJで、２画素単位の大きさの左側処理部Ｌ（合成処理部L・R ）と右側処理部Ｒ（合成処理部R・L ）が、１画素ピッチのジグザグ状（千鳥状：１組の半分ごとのマトリックス状）で配置されたレイアウトである。

何れのレイアウトでも、左側処理による露光領域と右側処理による露光領域がジグザグ状に配列されることで、縦（垂直）方向にも、特性差を目立たなくすることができる利点が得られる。図示しないが、たとえば、右側処理部Ｒを合成処理部R・L に、左側処理部Ｌを合成処理部L・R に置き換えて、それらをジグザグ状に配置してもよい。

ジグザグ状配置にする場合、図示を割愛するが、様々な変形が可能である。横方向は、第１例のように２画素の整数倍おきに各処理の露光領域を繋ぎ領域DJに混在させることと組み合わせてもよい。縦方向も、１組（２画素）ピッチや１画素ピッチのジグザグ状に限定されず、任意数の画素ピッチや組ピッチでジグザグ状に配置してもよい。また、そのピッチ（比、シフト量）を縦方向で同じに維持する（縦方向に連続して同じ比率で配置する）必要はなく、ジグザグ状にするときのピッチをラインごとに異ならせてもい。左側処理による露光領域と右側処理による露光領域の配置態様が、よりランダムになるので、特性差を一層目立たなくすることができる利点が得られる。

［第４適用例］
図７Ｄは、第４適用例を説明する図である。

第１〜第３適用例では、画素アレイ部１０だけでなく周辺回路部２０も領域分割連結法を適用していたが、第４適用例は、画素アレイ部１０には領域分割連結法を適用せず、周辺回路部２０についてのみ領域分割連結法を適用する点に特徴がある。

領域分割連結法を適用する要求は、１回で形成可能なサイズ以上の大面積に亘って微細な素子を形成しなければならないことにある。よって、周辺回路部２０を含む固体撮像装置１の全体では１回で形成可能なサイズ以上の大面積である場合でも、画素アレイ部１０のサイズが１回で形成可能なサイズ内であれば画素アレイ部１０については領域分割連結法を適用せず１回で形成した方がよい。第４適用例はこのような状況への適用例である。

画素アレイ部１０だけを領域分割連結法を適用せずに１回の露光で形成し、周辺回路部２０では領域分割連結法を適用する。この場合、図７Ｄ（１）に示すように、周辺回路部２０については比較例の領域分割連結法を適用することが考えられる。しかしながらこの場合、周辺回路部２０を構成する境界部の素子に起因する特性差が目立つ問題が残る。

そこで、第４適用例では、画素アレイ部１０だけを領域分割連結法を適用せずに１回の露光で形成し、周辺回路部２０で本実施形態の領域分割連結法を適用する。画素アレイ部１０では領域分割連結法が適用されないので、画素アレイ部１０（単位画素３）では均一のでき栄えにできる。周辺回路部２０に関しては、本実施形態の領域分割連結法を適用するので、周辺回路部２０の繋ぎ領域DJは、左側処理による露光領域と右側処理による露光領域が混在する。そのため、比較例の領域分割連結法を適用した場合に比べて、周辺回路部２０を構成する境界部の素子に起因する特性差を目立たなくすることができる。

［第５適用例］
図７Ｅは、第５適用例を説明する図である。

第５適用例は、画素アレイ部１０と周辺回路部２０の双方に本実施形態の領域分割連結法を適用するが、その適用の詳細形態を画素アレイ部１０と周辺回路部２０で異なるようにしている点に特徴がある。

「適用の詳細形態」の一例として、画素アレイ部１０と周辺回路部２０で本実施形態の領域分割連結法を適用する対象の工程を違うものとする（第１例）。この第１例を図７Ｅ（１）に示す。画素アレイ部１０は、下側に示す第１工程（イオン注入工程）では本実施形態が適用され合成処理部LRのみが配置で、上側に示す第２工程（ゲート電極形成工程）では本実施形態を適用しない状態である。周辺回路部２０は、下側に示す第１工程（イオン注入工程）では本実施形態を適用しないで、上側に示す第２工程（ゲート電極形成工程）では左側処理部Ｌと右側処理部Ｒのみが交互に配置されている状態である。

「適用の詳細形態」の別例として、本実施形態の領域分割連結法を複数の工程（レイヤ）に適用するに当たって使用する素子特性の配置態様の組合せを画素アレイ部１０と周辺回路部２０で違うものとする（第２例）。この第２例を図７Ｅ（２）に示す。画素アレイ部１０において、下側に示す第１工程では合成処理部LRのみが配置で、上側に示す第２工程では左側処理部Ｌと右側処理部Ｒのみが交互に配置されている状態である。周辺回路部２０において、下側に示す第１工程では左側処理部Ｌと右側処理部Ｒのみが交互に配置で、上側に示す第２工程では左側処理部Ｌと右側処理部Ｒのみが交互に配置で、第１工程と第２工程の左側処理部Ｌと右側処理部Ｒが互い違いになっている状態である。

なお、ここで示した詳細形態の組合せ方は一例に過ぎず、様々な変形が可能である。各領域（ここでは画素アレイ部１０と周辺回路部２０）の各工程において、本実施形態の領域分割連結法を適用するか否かと、適用する場合の詳細形態をどうするかで、様々な組合せの態様を採り得る。その際に、図３（１）・（２）に示した基本製法の第１例および第２例の他に、前述の第１〜第３適用例（ライン状配置、配分比率調整、ジグザグ状配置）も、任意に組み合わせることができる。複数工程の組合せで繋ぎ領域DJの最終的な素子特性が決まるので、素子特性の混合具合を調整し易くなる利点がある。

本実施形態に対する比較例の製法を説明する図である。 比較例の製法により起こる問題点を説明する図である。 本実施形態の仕組みの基本を説明する図（その１）である。 本実施形態の仕組みの基本を説明する図（その２）である。 本実施形態の仕組みの基本を説明する図（その３）である。 本実施形態の仕組みの基本を説明する図（その４）である。 第１実施形態の製法を説明する図（ズレがない場合）である。 第１実施形態の製法を説明する図（図４の続き）である。 第１実施形態の製法を説明する図（図４Ａの続き）である。 第１実施形態の製法を説明する図（ズレがある場合）である。 第２実施形態の製法を説明する図である。 固体撮像装置の全体概要を示す図である。 第１適用例に対する比較例を説明する図である。 第１適用例を説明する図である。 第２適用例を説明する図である。 第３適用例を説明する図である。 第４適用例を説明する図である。 第５適用例を説明する図である。

符号の説明

１…固体撮像装置、１０…画素アレイ部、２０…周辺回路部、３…単位画素、DJ…繋ぎ領域、DJL …左側の繋ぎ領域DJL 、DJR …右側の繋ぎ領域、DL…左側領域、DR…右側領域、Ｌ…左側処理部、Ｒ…右側処理部、LR，L・R ，R・L ，L/R ，R/L …合成処理部

Claims (19)

1. １つの工程について１つの半導体領域を複数の領域に分けて製造する手法が適用されており、
   前記複数に分けられた分割領域の境界を繋ぐ繋ぎ領域において、主に一方の分割領域を対象とする一方の処理で同時に形成された一方の素子部分と主に他方の分割領域を対象とする他方の処理で同時に形成された他方の素子部分が混在している
   半導体装置。
2. 前記一方の素子部分と前記他方の素子部分とがそれぞれ各素子の特定の部分に対応し、前記一方の素子部分と前記他方の素子部分とが交互に配設されている
   請求項１に記載の半導体装置。
3. 前記一方の素子部分と前記他方の素子部分との合成で各素子の特定の部分が形成されている
   請求項１に記載の半導体装置。
4. 前記一方の素子部分と前記他方の素子部分との合成で形成される前記各素子の特定の部分の前記繋ぎ領域の幅方向のサイズは、前記一方および前記他方の各処理で形成される前記繋ぎ領域以外の部分の前記各素子の特定の部分の前記繋ぎ領域の幅方向のサイズと異なる
   請求項３に記載の半導体装置。
5. 前記各素子の特定の部分において、前記一方の素子部分と前記他方の素子部分とが重複する領域を有する
   請求項３に記載の半導体装置。
6. 前記繋ぎ領域が延在する方向において、前記一方の素子部分と前記他方の素子部分のそれぞれが一列に配列されている
   請求項１〜５の内の何れか一項に記載の半導体装置。
7. 前記繋ぎ領域が延在する方向において、前記一方の素子部分と前記他方の素子部分のそれぞれがジグザグ状に配列されている
   請求項１〜５の内の何れか一項に記載の半導体装置。
8. 隣接する複数の素子で構成される組を１単位として、前記一方の素子部分、前記他方の素子部分、または前記一方の素子部分と前記他方の素子部分との合成部分が対応付けられており、
   前記組のピッチで前記ジグザグ状に配列されている
   請求項７に記載の半導体装置。
9. 隣接する複数の素子で構成される組を１単位として、前記一方の素子部分、前記他方の素子部分、または前記一方の素子部分と前記他方の素子部分との合成部分が対応付けられており、
   各素子のピッチで前記ジグザグ状に配列されている
   請求項７に記載の半導体装置。
10. 前記繋ぎ領域の幅方向において、前記一方の素子部分と前記他方の素子部分の対が複数配列されており、各対における前記一方の素子部分と前記他方の素子部分の配分比率が、境界からの位置によって異なる
    請求項１〜９の内の何れか一項に記載の半導体装置。
11. 境界の配分比率を（１：１）にし、境界から離れるほど配分比率が大きくなるようにされている
    請求項１０に記載の半導体装置。
12. 前記１つの半導体領域が、内側に配置されたメイン回路部分とその周囲に配置された周辺回路部で構成され、
    前記メイン回路部分は、前記１つの半導体領域を複数の領域に分けて製造する手法が適用されておらず、
    前記周辺回路部は、前記１つの半導体領域を複数の領域に分けて製造する手法が適用されており、その複数に分けられた分割領域の境界を繋ぐ繋ぎ領域に、前記一方の素子部分と前記他方の素子部分が混在している
    請求項１〜１１の内の何れか一項に記載の半導体装置。
13. １つの工程について１つの半導体領域を複数の領域に分けて製造するに当たり、
    主に一方の分割領域を対象とする一方の処理においては、当該一方の分割領域に一方の素子部分を形成するとともに、境界近傍の繋ぎ領域にも前記一方の素子部分の少なくとも一部を形成し、
    主に他方の分割領域を対象とする他方の処理においては、前記繋ぎ領域における前記一方の素子部分の隙間にも他方の素子部分の少なくとも一部を形成する
    半導体装置の製造方法。
14. 少なくともイオン注入工程では、前記一方の処理において使用する一方のマスクと、前記他方の処理において使用する他方のマスクは、前記繋ぎ領域における開口部と遮蔽部の配置関係が異なる
    請求項１３に記載の半導体装置の製造方法。
15. 前記素子部分がマスクの開口部に対応する場合において、前記一方のマスクの開口部や前記他方のマスクの開口部のそれぞれにより各素子の特定の部分を形成する場合には、
    前記一方のマスクは、前記一方の素子部分の全部に対応する部分に開口部が設けられ、それ以外の部分は遮蔽部とされており、
    前記他方のマスクは、前記他方の素子部分の全部に対応する部分に開口部が設けられ、それ以外の部分は遮蔽部とされている
    請求項１４に記載の半導体装置の製造方法。
16. 前記素子部分がマスクの遮蔽部に対応する場合において、前記一方のマスクの遮蔽部や前記他方のマスクの遮蔽部のそれぞれにより各素子の特定の部分を形成する場合には、
    前記一方のマスクおよび前記他方のマスクの何れも、前記一方の素子部分の全部に対応する部分と前記他方の素子部分の全部に対応する部分に遮蔽部が設けられ、それ以外の部分は開口部とされている
    請求項１４に記載の半導体装置の製造方法。
17. 前記一方の素子部分と前記他方の素子部分との合成で各素子の特定の部分を形成する場合には、
    １素子を形成する際の開口部が前記一方のマスクと前記他方のマスクに分けて配置されており、
    前記１素子を形成する際の遮光部が前記一方のマスクと前記他方のマスクの何れにも配置されている
    請求項１４に記載の半導体装置の製造方法。
18. 前記素子部分がマスクの開口部に対応する場合において、前記一方のマスクの開口部と前記他方のマスクの開口部との合成により各素子の特定の部分を形成する場合には、
    前記一方のマスクは、前記一方の素子部分に対応する部分の全部と、前記他方の素子部分に対応する部分の少なくとも一部に、開口部が設けられており、
    前記他方のマスクは、前記他方の素子部分に対応する部分の全部と、前記一方の素子部分に対応する部分の少なくとも一部に開口部が設けられており、
    前記一方のマスクと前記他方のマスクの合わせズレがないときに、前記一方のマスクの開口部と前記他方のマスクの開口部とが重複するように、それぞれのマスクの開口部と遮蔽部が設定されている
    請求項１７に記載の半導体装置の製造方法。
19. 前記素子部分がマスクの遮蔽部に対応する場合において、前記一方のマスクの遮蔽部と前記他方のマスクの遮蔽部との合成により各素子の特定の部分を形成する場合には、
    前記一方のマスクは、前記各素子の特定の部分に対応する部分の全部よりも広い遮蔽部が設けられており、
    前記他方のマスクは、前記各素子の特定の部分に対応する部分の全部よりも広い遮蔽部が設けられている
    請求項１７に記載の半導体装置の製造方法。