JP2010141333A - センサおよびセンサの製造方法 - Google Patents

Abstract

【課題】簡単に製造可能であり、高い空間分解能の得られるダイオードピクセルアレイを提供する。
【解決手段】この課題は、ダイオードが多結晶半導体層内に形成されていることにより解決される。
【選択図】図１

Description

本発明は、センサ、特に赤外光の空間分解能による検出のためのセンサおよびその製造方法に関する。

国際公開第２００７／１４７６６３号明細書には、複数のダイオードピクセルがアレイ状に配置されたセンサが記載されている。ここでは、片持梁式での支持のためのメンブレインの下方に単結晶領域が存在している。各単結晶領域に１つずつ感応性領域としてのｐｎダイオードが構成されている。メンブレインの内部または下方にはダイオードを共通の列端子および行端子へ接続する線路が設けられており、アレイ内の所定のダイオードピクセルを容易にアドレシングないし読み出しすることができる。

各ダイオードピクセルのｐドープ領域およびｎドープ領域のコンタクトは金属の線路を介して行われ、当該の線路はまずメンブレイン下方の単結晶領域の高濃度にドープされた領域へ接触し、ついでこの領域を介してダイオードのｐドープ領域およびｎドープ領域へ接触している。

製造に際して複数のプロセスステップが必要となる。ここで、まず格子構造体が形成され、その下方で犠牲層として用いられるエピタキシ層内の所定の領域が多孔化され、続くテンパリングによって当該の多孔化された領域に空洞部が形成されて単結晶層となる格子構造体が包囲される。

こうしたダイオードアレイにより、赤外光カメラの高い空間分解能が得られる。ただしその製造方法はかなり複雑であり、特にメンブレイン下方に空洞部および単結晶領域を形成することには困難がともなう。

国際公開第２００７／１４７６６３号明細書

本発明の課題は、簡単に製造可能であり、高い空間分解能の得られるダイオードピクセルアレイを提供することである。

この課題は、ダイオードが多結晶半導体層内に形成されていることにより解決される。

微細構造のセンサエレメントの実施例の断面図である。 露出ステップ前の積層体の断面図である。 ダイオードおよび線路を上から見た図である。 マトリクス配線のための行端子および列端子を有するダイオード素子を上から見た図である。 付加的な吸収体を備えたダイオード素子の断面図である。 図５のダイオード素子を上から見た図である。 複数のダイオード素子をアレイ状に配置した装置の図である。

本発明は多結晶の半導体材料、特にポリシリコン内にダイオード構造体を形成するという着想を基礎としている。したがって、特に、薄膜技術が選択され、本発明によっていっそう低いコストで迅速な製造方法が実現される。

本発明のダイオードピクセルは層構造体上に形成される。当該の層構造体は有利には完全にまたは大部分がＣＭＯＳプロセス技術によって製造される。したがって既知の、特に低コストなプロセス技術を適用することができる。

有利な実施形態によれば、ダイオードおよび線路は異なるドープ濃度で共通の多結晶半導体層内に形成されている。ここで、複数の線路またはその一部は高濃度にドープされた複数の線路領域によって形成されており、ｐｎダイオードは低濃度にドープされた少なくとも１つのダイオード領域あるいは低濃度および高濃度にドープされた少なくとも１つのダイオード領域によって形成されている。種々のドープは例えばイオンインプランテーションおよび／または拡散などの公知の技術によって行われる。この場合、高濃度にドープされた線路領域は電気コンタクトとしてだけでなく空洞部の上方のダイオードに対する機械的吊り部材（フック）としても作用する。

本発明は、多結晶半導体層の熱伝導率が金属の熱伝導率よりも著しく低いという知識に基づいて、多結晶材料の螺旋アーム状の吊り部材によりダイオードを横方向で熱的に絶縁するという着想を基礎としている。これにより、ダイオードは、下方では空洞部によって、また横方向では吊り部材によって、バルク材料から熱的に絶縁される。また、多結晶層はセンサエレメントとしてのダイオード領域および線路を形成するためにも用いられる。

多結晶半導体層の下方に空洞部を形成する犠牲層として、下方絶縁層、特に基板上に形成されたフィールド酸化物が用いられる。これによりきわめて簡単かつコンパクトな構造が達成される。基板上にはまずフィールド酸化物が公知の手法で熱酸化によって形成され、その上に直接に多結晶半導体層が形成され、これがドープされ、さらにパターニングされる。続いて、空洞部がエッチング開口を通して上方から犠牲層内にエッチングされる。

本発明によれば、基本的には付加的なエピタキシ層を犠牲層として形成する必要はなく、基板上で絶縁に用いられるフィールド酸化物を直接に犠牲層として利用することができる。ただし、基本的には付加的なエピタキシ層を犠牲層として利用することもできる。

高濃度にドープされた線路領域のさらなるコンタクト形成は公知の手法でメタライゼーション部またはさらに高濃度にドープされた半導体領域によって行われる。多結晶半導体層の上には補完的に上方絶縁層、金属のコンタクトおよび上方のパシベーション層が被着される。

層構造体を形成した後、公知の手法でまず多結晶半導体層の上方に空洞部がエッチングされ、次に多結晶半導体層に螺旋アーム状の線路がパターニングされ、同時に多結晶半導体層にエッチング開口が露出され、続いて適切なプロセス条件および適切なエッチングガスによって犠牲層がエッチングされる。

このようにしてコンパクトかつ低コストに、比較的少ないステップ数で、特にＣＭＯＳプロセス技術を利用して、センサが製造される。このときセンサが形成されるのと同じ基板上に別の回路ないしセンサ信号を受け取る評価回路を形成してセンサに組み合わせることもできる。

センサ１は基板２、有利にはシリコン基板を有しており、この基板２の上にパターニングされた積層体が配置されている。この積層体を下方から上方へ向かって見てみると、まず基板２の上に下方絶縁層３が配置されている。下方絶縁層３は特には酸化物層であり、有利には、ＣＭＯＳプロセス技術によって形成され、例えばＭＯＳＦＥＴのゲート酸化物層として用いられるフィールド酸化物層３である。フィールド酸化物層３の上にドープされたポリシリコン半導体層４が被着されており、これは特には種々にドープされた複数の領域を有するポリシリコン層であってよい。

ポリシリコン層４の下方のフィールド酸化物層３内に空洞部５が形成されている。ポリシリコン層４は部分的に空洞部５の上方に延在している。図示の実施例では、ポリシリコン層４内にそれぞれ異なってドープされた４つの領域が横方向で相互に接して存在している。すなわち、ｐ^＋ドープ領域４ａ，ｐドープ領域４ｂ，ｎドープ領域４ｃおよびｎ^＋ドープ領域４ｄである。高濃度にドープされた外側の２つの領域すなわちｐ^＋ドープ領域４ａおよびｎ^＋ドープ領域４ｄは線路領域４ａ，４ｄとして用いられる。これらの領域は、ともにダイオード６を形成する内側のダイオード領域４ａ，４ｂに対する線路となる。さらに、ダイオード６は低濃度にドープされたダイオード領域４ｂ，４ｃから成るが、ｐ^０ドープ領域４ｂおよびｎ^＋ドープ領域４ｃあるいはｐ^＋ドープ領域４ｂおよびｎ^０ドープ領域４ｃのように、低濃度にドープされたダイオード領域と高濃度にドープされたダイオード領域とを組み合わせてダイオードを形成してもよい。

したがって、ｐ^＋ドープされた線路領域４ａはｐドープされたダイオード領域４ｂに接しており、ｎ^＋ドープされた線路領域４ｄはｎドープされたダイオード領域４ｃに接している。ダイオード領域４ｂ，４ｂから形成されるダイオード６は、有利には、完全に空洞部５の上方に位置する。線路として用いられる高濃度にドープされた線路領域４ａ，４ｄは外側から空洞部５の上方の一部まで延在する。空洞部５の上方にはメンブレイン１１が完全にポリシリコン層４内に位置するように形成される。図３の有利な実施例によれば、高濃度にドープされた線路領域４ａ，４ｄにおいて、空洞部の上方に螺旋アーム状の吊りばね１０ａ，１０ｂが形成されており、この吊りばねがダイオード６を機械的に支持し、同時に電気的な接触を形成している。ポリシリコンの線路領域４ａ，４ｄは例えば金属の線路よりも良好な熱的絶縁性を有しており、また、螺旋形状によって大きな長さが得られているので、片持梁式で支持されるダイオード６の良好な熱的絶縁が達成される。

パターニングされたポリシリコン層４の上には上方絶縁層７が被着されており、この上方絶縁層は例えばＢＰＳＧ（Bohr-Phosphor-Silicateglass）などのガラスまたは他の絶縁材料から形成される。コンタクトの形成は上方絶縁層７の上に被着された金属層８によって行われる。ここでは、上方絶縁層７の相応の切欠を通して下方の高濃度にドープされた線路領域４ａ，４ｄへの接続が形成される。これに加えて、パシベーション層９、例えばケイ素酸化物層ないしＴＥＯＳ層（Tetraethyl-Orthosilicate layer）を被着することもできる。

センサ１は完全にＣＭＯＳ技術によって形成される。製造に際して、まず図２の積層体が形成される。すなわち、フィールド酸化物層３が犠牲層として基板２の上に酸化により形成され、ついでポリシリコン層４が拡散またはイオンインプランテーションにより被着およびドープされ、パターニングされる。さらに層７〜９が被着され、パターニングされる。続いて、空洞部５がポリシリコン層４の上方の層７，９内にエッチングにより開口される。ポリシリコン層４には、図３の線路領域４ａ，４ｄの螺旋アームおよび吊りばね１０ａ，１０ｂがエッチング開口１０ｃのなかに形成されるように適切にパターニングされる。続いて適切なエッチングガス、例えばＨＦ蒸気などを選択することにより下方絶縁層３の酸化物材料が選択的にエッチングされる。図示の下方絶縁層をエッチングする構成に代えて付加的な犠牲層、例えばケイ化ゲルマニウムがエッチングされる場合、例えばＣＩＦ_３が用いられる。なぜなら、ケイ化ゲルマニウム材料はポリシリコン層４のケイ素材料よりも迅速にエッチング可能であり、圧力を適切に調整することにより所望のアンダカットが形成されるからである。

図１，図３のセンサ１は唯一のダイオードピクセル２０を有するが、本発明では図４に示されているようにダイオードピクセルが共通の列端子１２および行端子１４へ接続されてアレイ状またはマトリクス状に配置されるようになっていてもよい。これにより高い空間分解能を有するセンサが実現される。図７には、図４のダイオードピクセル２０を複数個有するダイオードピクセルアレイ２１が示されている。この場合、ピクセル数が多くなればなるほど、相応に空間分解能も高くなる。本発明ではＣＭＯＳプロセスステップによる製造が行われるので、同じ基板２の上に、センサ信号を読み出す評価回路２２を形成することもできる。このとき、ダイオードピクセルアレイ２１を形成するプロセスステップと同じプロセスステップを評価回路２２の形成に利用することができる。

ダイオード領域４ｂ，４ｃから形成されるダイオード６は入射してくる赤外光を直接に吸収する。これに加えて、図５，図６に示されているように、露出されたポリシリコン層４の上に吸収体層１８を被着してもよい。これは特に空洞部５をポリシリコン層４の上に露出させた後に行われる。例えば酸化物層１６がポリシリコン層４上に被着され、さらにポリ吸収体層１８が被着され、適切なパターニングにより、犠牲層として用いられる下方絶縁層３のエッチングのための複数の貫通孔１９が形成される。

入射してくる赤外光は、吸収体層１８または各ダイオードピクセル２０のｐｎダイオード６を直接に加熱し、温度に応じてその電気抵抗を変化させる。これに基づいて入射してくる赤外光の光強度が求められる。

バルク材料での吊りばね１０ａ，１０ｂの配置および接続は例えばＬＯＣＯＳ構造体を介して行うことができる。

１ センサ、 ２ 基板、 ３ 下方絶縁層、 ４ ポリシリコン層、 ４ａ ｐ^＋ドープ領域、 ４ｂ ｐドープ領域、 ４ｃ ｎドープ領域、 ４ｄ ｎ^＋ドープ領域、 ５ 空洞部、 ６ ダイオード、 ７ 上方絶縁層、 ８ 金属層、 ９ パシベーション層、 １０ａ，１０ｂ 吊り部材（吊りばね）、 １０ｃ エッチングガス供給部、 １１ メンブレイン、 １２ 列端子、 １４ 行端子、 １６ 酸化物層、 １８ 吸収体層、 １９ 貫通孔、 ２０ ダイオードピクセル、 ２１ ダイオードピクセルアレイ、 ２２ 評価回路

Claims (15)

1. 少なくとも１つの微細構造のダイオードピクセル（２０）を有するセンサであって、
   該ダイオードピクセルはメンブレイン（１１）の内部、上部または下部に形成されたダイオード（６）を有しており、
   前記メンブレインは空洞部（５）の上方に形成されており、
   前記ダイオードは少なくとも部分的に前記メンブレインの内部、上部または下部に形成された複数の線路（４ａ，４ｄ）を介して接触接続されている
   センサにおいて、
   前記ダイオードは多結晶半導体層（４）内に形成されている
   ことを特徴とするセンサ。
2. 前記複数の線路（４ａ，４ｄ）またはその一部は前記多結晶半導体層内に形成されており、共通の前記多結晶半導体層において、前記ダイオードは低濃度にドープされた少なくとも１つのダイオード領域（４ｂ，４ｃ）によって形成されており、前記複数の線路（４ａ，４ｄ）またはその一部は高濃度にドープされた複数の線路領域（４ａ，４ｄ）によって形成されている、請求項１記載のセンサ。
3. 前記低濃度にドープされた少なくとも１つのダイオード領域および前記高濃度にドープされた複数の線路領域は横方向で見て相互に接する領域として構成されている、請求項２記載のセンサ。
4. 前記高濃度にドープされた複数の線路領域は前記ダイオードに対する機械的吊り部材を形成している、請求項２または３記載のセンサ。
5. 前記高濃度にドープされた複数の線路領域は前記空洞部の上方に延在して前記ダイオードに接触しつつこれを支持する螺旋状の吊り部材（１０ａ，１０ｂ）である、請求項４記載のセンサ。
6. 複数のダイオードピクセル（２０）から成るダイオードアレイ（２１）が設けられており、前記複数のダイオードピクセルは共通の基板（２）上でパターニングおよびドープされた共通の多結晶半導体層（４）によって形成されている、請求項１から５までのいずれか１項記載のセンサ。
7. 前記ダイオードアレイは前記複数のダイオードピクセルの線路（４ａ，４ｄ）に対する共通の列端子（１２）および行端子（１４）を有する、請求項６記載のセンサ。
8. 前記ダイオード上に、入射してくる赤外光を吸収する吸収体層（１８）が被着されている、請求項１から７までのいずれか１項記載のセンサ。
9. 前記メンブレインはもっぱらパターニングされた多結晶層から形成されており、場合により前記メンブレインは付加的な吸収体（１８）を有しており、該吸収体と前記ダイオードとのあいだに中間層（１６）が形成されている、請求項１から８までのいずれか１項記載のセンサ。
10. 共通の基板（２）の上に少なくとも１つの下方絶縁層（３）、例えばフィールド酸化物層が形成されており、その上に前記多結晶半導体層が形成されており、その上に少なくとも１つの上方絶縁層（７）が形成されており、さらにその上に導電性の導体層（８）が形成されており、該導体層は前記高濃度にドープされた複数の線路領域（４ａ，４ｄ）に接触接続されるようにパターニングされている、請求項１から９までのいずれか１項記載のセンサ。
11. 前記ダイオードピクセル、有利には当該のセンサ全体は、ＣＭＯＳプロセス技術によって製造されている、請求項１から１０までのいずれか１項記載のセンサ。
12. 前記共通の基板上に評価回路（２２）が形成されており、当該のセンサおよび前記評価回路は共通のＣＭＯＳプロセスステップによって製造されている、請求項１１記載のセンサ。
13. 当該のセンサは赤外光を所定の空間分解能で検出するために設けられている、請求項１から７までのいずれか１項記載のセンサ。
14. センサ（１）の製造方法、特に請求項１から１３までのいずれか１項記載のセンサの製造方法において、
    基板（２）上に下方絶縁層（３）を形成するステップ、
    多結晶半導体層（４）を形成およびドープし、これに少なくとも１つのダイオード（６）をパターニングするステップ、
    その上に少なくとも１つの上方絶縁層（７）を被着し、場合により前記多結晶半導体層の側面にも被着するステップ、
    コンタクトのための導電性の導体層（８）を形成して前記多結晶半導体層に接続するステップ、
    前記多結晶半導体層またはその一部をエッチング開口（１１ｃ）によって露出させるステップ、および、
    エッチングによって前記多結晶半導体層の下方に空洞部（５）を形成し、少なくとも１つのダイオードをメンブレイン（１１）が支持するようにするステップ
    を有する
    ことを特徴とするセンサの製造方法。
15. 前記センサをＣＭＯＳプロセスステップによって製造する、請求項１４記載のセンサの製造方法。

Images