JP2010141924A - 信号読出装置及び試験装置 - Google Patents

Abstract

【課題】非常に高速で固体撮像素子から信号を読み出すことができる信号読出装置を提供する。
【解決手段】固体撮像素子の出力信号を読み出す信号読出装置であって、固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して複数の測定手段にそれぞれ供給することによって、複数の測定手段にインターリーブ動作により固体撮像素子の画素データを順次測定させるタイミングジェネレータとを備える。
【選択図】図１

Description

本発明は、信号読出装置及び試験装置に関する。特に本発明は、固体撮像素子の出力信号を読み出す信号読出装置、及び固体撮像素子を試験する試験装置に関する。

ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）は、フォトダイオードによって光電変換された電荷を、ドライバ（以下、「ＤＲ」という。）から入力されたクロック信号に基づいて転送して電気信号として出力する。信号読出装置は、ＣＣＤから出力された電気信号のリセット部とデータ部とをそれぞれ測定し、リセット部とデータ部との差分をＣＣＤの画素データとして読み出す。そして、可変利得アンプ（以下、「ＶＧＡ」という。）によって画素データの信号レベルを増幅し、アナログデジタルコンバータ（以下、「ＡＤＣ」という。）によって画素データをデジタル信号に変換する。

現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

近年、高画質な動画撮影をする等の要求により、非常に高速で動作するＣＣＤが開発されている。そのため、信号読出装置に対しても高速化が要求されており、非常に高速なＶＧＡ及びＡＤＣが必要となることが課題となっている。

そこで本発明は、上記の課題を解決することができる信号読出装置及び試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によると、固体撮像素子の出力信号を読み出す信号読出装置であって、固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して複数の測定手段にそれぞれ供給することによって、複数の測定手段にインターリーブ動作により固体撮像素子の画素データを順次測定させるタイミングジェネレータとを備える。

複数の測定手段が測定した固体撮像素子の画素データをセレクタにより順次選択して取得する信号処理回路をさらに備え、タイミングジェネレータは、複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングに対応したタイミングを示すクロック信号を発生してセレクタに供給してもよい。

タイミングジェネレータは、固体撮像素子に同一の出力信号を複数回出力させ、複数の測定手段にそれぞれ供給するクロック信号を発生することによって、固体撮像素子が一回目に出力信号を出力する場合と、固体撮像素子が二回目に出力信号を出力する場合で、固体撮像素子の出力信号内における同一のタイミングの画素データの測定を異なる測定手段に測定させ、信号処理回路は、固体撮像素子が一回目に出力信号を出力した場合に複数の測定手段によって測定された画素データと、固体撮像素子が二回目に出力信号を出力した場合に複数の測定手段によって測定された画素データとを平均化して取得してもよい。

本発明の第２の形態によると、固体撮像素子を試験する試験装置であって、固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して複数の測定手段にそれぞれ供給することによって、複数の測定手段にインターリーブ動作により固体撮像素子の画素データを順次測定させるタイミングジェネレータと、複数の測定手段が測定した画素データに基づいて固体撮像素子の良否を判定する良否判定部とを備える。

本発明の第３の形態によると、固体撮像素子の出力信号を読み出す信号読出装置であって、固体撮像素子の出力信号に含まれる画素データを測定する測定手段と、固体撮像素子に同一の出力信号を複数回出力させるとともに、測定手段が固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して測定手段に供給することによって、固体撮像素子が一回目に出力信号を出力する場合と、固体撮像素子が二回目に出力信号を出力する場合で、固体撮像素子の出力信号の異なる画素データを測定手段に測定させるタイミングジェネレータとを備える。

本発明の第４の形態によると、固体撮像素子を試験する試験装置であって、固体撮像素子の出力信号に含まれる画素データを測定する測定手段と、固体撮像素子に同一の出力信号を複数回出力させるとともに、測定手段が固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して測定手段に供給することによって、固体撮像素子が一回目に出力信号を出力する場合と、固体撮像素子が二回目に出力信号を出力する場合で、固体撮像素子の出力信号の異なる画素データを測定手段に測定させるタイミングジェネレータと、測定手段が取得した画素データに基づいて固体撮像素子の良否を判定する良否判定部とを備える。

本発明の第５の形態によると、固体撮像素子の出力信号を読み出す信号読出装置であって、固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、複数の測定手段によって測定された画素データを平均化して取得する信号処理回路とを備える。

本発明の第６の形態によると、固体撮像素子を試験する試験装置であって、固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、複数の測定手段によって測定された画素データを平均化して取得する信号処理回路と、信号処理回路が平均化して取得した画素データに基づいて固体撮像素子の良否を判定する良否判定部とを備える。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。

本発明に係る信号読出装置よれば、非常に高速で固体撮像素子から信号を読み出すことができる。

以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の第１実施形態に係る試験装置１００の構成の一例を示す。試験装置１００は、第１測定手段１０２、第２測定手段２０２、ＤＲ１２０、タイミングジェネレータ（以下、「ＴＧ」という。）１２２、信号処理回路１２４、良否判定部１２８を備える。なお、試験装置１００は、本発明の固体撮像素子（以下、「ＤＵＴ」という。）の出力信号を読み出す信号読出装置の一例である。ＤＵＴは、例えばＣＣＤであり、フォトダイオードによって光電変換された電荷を電気信号として出力する。

第１測定手段１０２は、相関二重サンプリング回路（以下、「ＣＤＳ」という。）１０４、ＶＧＡ１０６、及びＡＤＣ１０８を有する。ＣＤＳ１０４は、サンプルホールド（以下、「Ｓ＆Ｈ」という。）１１０、Ｓ＆Ｈ１１２、Ｓ＆Ｈ１１４、及び減算器１１６を含む。また、第２測定手段２０２は、ＣＤＳ２０４、ＶＧＡ２０６、及びＡＤＣ２０８を有する。ＣＤＳ２０４は、Ｓ＆Ｈ２１０、Ｓ＆Ｈ２１２、Ｓ＆Ｈ２１４、及び減算器２１６を含む。また、信号処理回路１２４は、セレクタ１２６を有する。

なお、第１測定手段１０２及び第２測定手段２０２は、本発明の測定手段の一例であり、本発明の測定手段は、第１測定手段１０２及び第２測定手段２０２の他の回路構成を有してもよい。また、第１測定手段１０２及び第２測定手段２０２は、ＶＧＡ１０６又は２０６に代えて、固定ゲインのアンプを有してもよい。

ＴＧ１２２は、ＤＲ１２０を介してＤＵＴ１０が出力信号を出力するタイミングを示すクロック信号を発生してＤＵＴ１０に供給する。そして、ＤＵＴ１０は、ＤＲ１２０から入力されたクロック信号に基づいて、連続する画素データを含む出力信号を出力して、第１測定手段１０２及び第２測定手段２０２に供給する。

また、ＴＧ１２２は、第１測定手段１０２及び第２測定手段２０２のそれぞれがＤＵＴ１０の出力信号が含む画素データを測定するタイミングを示すクロック信号を発生して第１測定手段１０２及び第２測定手段２０２にそれぞれ供給する。そして、第１測定手段１０２及び第２測定手段２０２は、ＴＧ１２２から供給されたクロック信号に基づいて、ＤＵＴ１０の出力信号に含まれる画素データをそれぞれ測定する。

具体的には、Ｓ＆Ｈ１１０は、ＴＧ１２２から入力されたクロック信号（ＳＨＰ１）に基づいて、ＤＵＴ１０の出力信号のリセット部の電圧値をサンプリングする。Ｓ＆Ｈ１１２は、ＴＧ１２２から入力されたクロック信号（ＳＨＤ１）に基づいて、Ｓ＆Ｈ１１０がサンプリングした電圧値を取得して減算器１１６に供給する。また、Ｓ＆Ｈ１１４は、ＴＧ１２２から入力されたクロック信号（ＳＨＤ１）に基づいて、ＤＵＴ１０の出力信号のデータ部の電圧値をサンプリングして減算器１１６に供給する。即ち、クロック信号（ＳＨＰ１）とクロック信号（ＳＨＤ１）とは、ＤＵＴ１０の出力信号のリセット部とデータ部との時間間隔分の位相差を有する。また、Ｓ＆Ｈ１１２及びＳ＆Ｈ１１４は、同一のクロック信号（ＳＨＤ１）に基づいて動作することによって、同期して減算器１１６に電圧値を供給する。

減算器１１６は、Ｓ＆Ｈ１１２から供給されたリセット部の電圧値と、Ｓ＆Ｈ１１４から入力された電圧値との差分を算出して画素データとして出力する。ＶＧＡ１０６は、減算器１１６が出力した画素データを増幅する。ＡＤＣ１０８は、ＴＧ１２２から入力されたクロック信号（ＡＤ１）に基づいて、ＶＧＡ１０６によって増幅された画素データをデジタル信号に変換して信号処理回路１２４に供給する。

Ｓ＆Ｈ２１０は、ＴＧ１２２から入力されたクロック信号（ＳＨＰ２）に基づいて、ＤＵＴ１０の出力信号のリセット部の電圧値をサンプリングする。Ｓ＆Ｈ２１２は、ＴＧ１２２から入力されたクロック信号（ＳＨＤ２）に基づいて、Ｓ＆Ｈ２１０がサンプリングした電圧値を取得して減算器２１６に供給する。また、Ｓ＆Ｈ２１４は、ＴＧ１２２から入力されたクロック信号（ＳＨＤ２）に基づいて、ＤＵＴ１０の出力信号のデータ部の電圧値をサンプリングして減算器２１６に供給する。即ち、クロック信号（ＳＨＰ２）とクロック信号（ＳＨＤ２）とは、ＤＵＴ１０の出力信号のリセット部とデータ部との時間間隔分の位相差を有する。また、Ｓ＆Ｈ２１２及びＳ＆Ｈ２１４は、同一のクロック信号（ＳＨＤ２）に基づいて動作することによって、同期して減算器２１６に電圧値を供給する。

減算器２１６は、Ｓ＆Ｈ２１２から供給されたリセット部の電圧値と、Ｓ＆Ｈ２１４から入力された電圧値との差分を算出して画素データとして出力する。ＶＧＡ２０６は、減算器１１６が出力した画素データを増幅する。ＡＤＣ２０８は、ＴＧ１２２から入力されたクロック信号（ＡＤ２）に基づいて、ＶＧＡ２０６によって増幅された画素データをデジタル信号に変換して信号処理回路１２４に供給する。

また、ＴＧ１２２は、第１測定手段１０２及び第２測定手段２０２のそれぞれがＤＵＴ１０の出力信号が含む画素データを測定するタイミングに対応したタイミングを示すクロック信号（ＳＥＬ）を発生してセレクタ１２６に供給する。そして、信号処理回路１２４は、ＴＧ１２２から入力されたクロック信号（ＳＥＬ）に基づいて、第１測定手段１０２及び第２測定手段２０２が測定したＤＵＴ１０の出力信号が含む画素データをセレクタ１２６により順次選択して取得する。

良否判定部１２８は、第１測定手段１０２及び第２測定手段２０２が測定し、信号処理回路１２４によって所望の信号処理が施された画素データに基づいてＤＵＴ１０の良否を判定する。以上の動作によって、試験装置１００は、ＤＵＴ１０を出力信号に含まれる画素データに基づいてＤＵＴ１０の試験を行う。

なお、本例において、試験装置１００は、第１測定手段１０２及び第２測定手段２０２の２つの測定手段を備えるが、他の例において、試験装置１００は、３つ以上の測定手段を備え、３つ以上の測定手段によってＤＵＴ１０の出力信号に含まれる画素データをインターリーブ動作により測定してもよい。

図２から図５は、第１実施形態に係る試験装置１００の動作の第１の例を示す。図２は、ＤＵＴ１０が一回目に出力信号を出力する場合の第１測定手段１０２及び第２測定手段２０２の動作を示し、図３は、ＤＵＴ１０が二回目に出力信号を出力する場合の第１測定手段１０２及び第２測定手段２０２の動作を示す。また、図４及び図５は、信号処理回路１２４が取得する画素データを示す。

ＴＧ１２２は、第１測定手段１０２及び第２測定手段２０２のそれぞれがＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号を発生して第１測定手段１０２及び第２測定手段２０２にそれぞれ供給することによって、第１測定手段１０２及び第２測定手段２０２にインターリーブ動作によりＤＵＴ１０の出力信号に含まれる画素データを順次測定させる。また、ＴＧ１２２は、ＤＲ１２０を介してＤＵＴ１０が出力信号を出力するタイミングを示すクロック信号を複数回供給することにより、ＤＵＴ１０に同一の出力信号を複数回出力させる。そして、ＴＧ１２２は、第１測定手段１０２及び第２測定手段２０２のそれぞれがＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号を発生することによって、ＤＵＴ１０が一回目に出力信号を出力する場合と、ＤＵＴ１０が二回目に出力信号を出力する場合で、ＤＵＴ１０の出力信号内における同一のタイミングの画素データの測定を異なる測定手段に測定させる。

まず、図２を参照して、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合の試験装置１００の動作を説明する。ＴＧ１２２は、クロック信号（ＳＨＰ１、ＳＨＤ１、ＡＤ１）とクロック信号（ＳＨＰ２、ＳＨＤ２、ＡＤ２）との位相差を、ＤＵＴ１０の出力信号（ＩＮ）に含まれる画素データの長さに設定して、第１測定手段１０２及び第２測定手段２０２のそれぞれにクロック信号（ＳＨＰ１、ＳＨＤ１、ＡＤ１）及びクロック信号（ＳＨＰ２、ＳＨＤ２、ＡＤ２）を供給する。これにより、第１測定手段１０２及び第２測定手段２０２は、出力信号（ＩＮ）に含まれる画素データ毎に順番に測定する。即ち、第１測定手段１０２が画素データ（Ｎ）を測定し、第２測定手段２０２が画素データ（Ｎ＋１）を測定し、第１測定手段１０２が画素データ（Ｎ＋２）を測定し、第２測定手段２０２が画素データ（Ｎ＋３）を測定する。

次に、図３を参照して、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合の試験装置１００の動作を説明する。ＴＧ１２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合に第２測定手段２０２にクロック信号（ＳＨＰ２、ＳＨＤ２、ＡＤ２）を供給したタイミングと同一のタイミングで、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に第１測定手段１０２にクロック信号（ＳＨＰ１、ＳＨＤ１、ＡＤ１）を供給する。また、ＴＧ１２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合に第１測定手段１０２にクロック信号（ＳＨＰ１、ＳＨＤ１、ＡＤ１）を供給したタイミングと同一のタイミングで、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に第２測定手段２０２にクロック信号（ＳＨＰ２、ＳＨＤ２、ＡＤ２）を供給する。

これにより、第１測定手段１０２及び第２測定手段２０２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合と異なる画素データを順番に測定する。即ち、第２測定手段２０２が画素データ（Ｎ）を測定し、第１測定手段１０２が画素データ（Ｎ＋１）を測定し、第２測定手段２０２が画素データ（Ｎ＋２）を測定し、第１測定手段１０２が画素データ（Ｎ＋３）を測定する。

次に、図４を参照して、信号処理回路１２４の動作について説明する。ＴＧ１２２は、第１測定手段１０２及び第２測定手段２０２が画素データをそれぞれ測定するタイミングに対応するクロック信号（ＳＥＬ）をセレクタ１２６に供給する。そして、信号処理回路１２４は、クロック信号（ＳＥＬ）に基づいて、第１測定手段１０２及び第２測定手段２０２がそれぞれ測定した画素データをセレクタ１２６により選択して取得する。

即ち、信号処理回路１２４は、ＤＵＴ１０が一回目に出力信号を出力する場合に、第１測定手段１０２から画素データ（Ｎ）を取得し、第２測定手段２０２から画素データ（Ｎ＋１）を取得し、第１測定手段１０２から画素データ（Ｎ＋２）を取得し、第２測定手段２０２から画素データ（Ｎ＋３）を取得する。また、信号処理回路１２４は、ＤＵＴ１０が二回目に出力信号を出力する場合に、第２測定手段２０２から画素データ（Ｎ）を取得し、第１測定手段１０２から画素データ（Ｎ＋１）を取得し、第２測定手段２０２から画素データ（Ｎ＋２）を取得し、第１測定手段１０２から画素データ（Ｎ＋３）を取得する。

そして、信号処理回路１２４は、ＤＵＴ１０が一回目に出力信号を出力した場合に第１測定手段１０２及び第２測定手段２０２によって測定された画素データと、ＤＵＴ１０が二回目に出力信号を出力した場合に第１測定手段１０２及び第２測定手段２０２によって測定された画素データとを平均化して取得し、メモリに格納する。

次に、図５を参照して、信号処理回路１２４の動作の変形例について説明する。図４の説明においては、信号処理回路１２４は、セレクタ１２６によって第１測定手段１０２又は第２測定手段２０２が測定した画素データを順次選択して取得したが、変形例における信号処理回路１２４は、セレクタ１２６を有さなくてもよい。即ち、ＤＵＴ１０が一回目に出力信号を出力する場合に、第１測定手段１０２が測定した画素データ、及び第２測定手段２０２が測定した画素データ、並びに、ＤＵＴ１０が二回目に出力信号を出力する場合に、第１測定手段１０２が測定した画素データ、及び第２測定手段２０２が測定した画素データをメモリに格納する。そして、第１測定手段１０２が一回目に測定した画素データと第２測定手段２０２が二回目に測定した画素データとを平均化し、第２測定手段２０２が一回目に測定した画素データと第１測定手段１０２が二回目に測定した画素データとを平均化する。

本例に係る試験装置１００によれば、複数の測定手段を設けてインターリーブ動作によってＤＵＴ１０の出力信号に含まれる画素データを測定することによって、高速で動作するＤＵＴ１０の試験を行うことができる。また、第１測定手段１０２と第２測定手段２０２とのミスマッチによって測定誤差をある場合であっても、画素データに基づいて画像を再生した場合に第１測定手段１０２と第２測定手段２０２とのミスマッチによる縞模様が発生することを防止することができる。

具体的には、ＤＵＴ１０の出力信号に含まれる画素データのレベルをｘ、第１測定手段１０２による測定値をｙ_１＝ａｘ＋ｂ、第２測定手段２０２による測定値をｙ_２＝ｃｘ＋ｄとすると、信号処理回路１２４によって平均化されて取得される画素データは、Ｙ＝（ａ＋ｂ）ｘ／２＋（ｂ＋ｄ）ｘ／２となる。即ち、（ａ＋ｂ）／２及び（ｂ＋ｄ）／２は、第１測定手段１０２及び第２測定手段２０２の特性によって決まる定数であるため、信号処理回路１２４によって取得される画素データは、１つの測定手段によって測定された画素データと同じように見える。そのため、第１測定手段１０２と第２測定手段２０２とのミスマッチによる測定誤差の発生を防止することができる。

また、本例に係る試験装置１００によれば、第１測定手段１０２によって測定した画素データと第２測定手段２０２によって測定した画素データを平均化することによって、ＤＵＴ１０又は試験装置１００によって発生するランダムノイズを低減させることができる。

図６から図７は、第１実施形態に係る試験装置１００の動作の第２の例を示す。図６は、第１測定手段１０２及び第２測定手段２０２の動作を示す。図７は、信号処理回路１２４が取得する画素データを示す。

ＴＧ１２２は、第１測定手段１０２及び第２測定手段２０２のそれぞれがＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号を発生して第１測定手段１０２及び第２測定手段２０２にそれぞれ供給することによって、第１測定手段１０２及び第２測定手段２０２にＤＵＴ１０の出力信号に含まれる画素データを同時に測定させる。

まず、図６を参照して、試験装置１００の動作を説明する。ＴＧ１２２は、第１測定手段１０２にクロック信号（ＳＨＰ１、ＳＨＤ１、ＡＤ１）を供給し、第２測定手段２０２にクロック信号（ＳＨＰ１、ＳＨＤ１、ＡＤ１）と同一のタイミングのクロック信号（ＳＨＰ２、ＳＨＤ２、ＡＤ２）を供給する。これにより、第１測定手段１０２及び第２測定手段２０２は、出力信号（ＩＮ）に含まれる画素データ（Ｎ、Ｎ＋１、Ｎ＋２、Ｎ＋３・・・）を同時に測定する。

次に、図７を参照して、信号処理回路１２４の動作について説明する。信号処理回路１２４は、第１測定手段１０２及び第２測定手段２０２がそれぞれ同時に測定した画素データ取得する。そして、信号処理回路１２４は、第１測定手段１０２が測定した画素データと、第２測定手段２０２が測定した画素データとを平均化して取得し、メモリに格納する。

本例に係る試験装置１００によれば、第１測定手段１０２によって測定した画素データと第２測定手段２０２によって測定した画素データを平均化することによって、測定回数を増すことなく、ＤＵＴ１０又は試験装置１００によって発生するランダムノイズを低減させることができる。

図８は、本発明の第２実施形態に係る試験装置８００の構成の一例を示す。試験装置１００は、測定手段８０２、ＤＲ８２０、ＴＧ８２２、信号処理回路８２４、良否判定部８２８を備える。なお、試験装置８００は、本発明の固体撮像素子の出力信号を読み出す信号読出装置の一例である。測定手段８０２は、ＣＤＳ８０４、ＶＧＡ８０６、及びＡＤＣ８０８を有する。ＣＤＳ８０４は、Ｓ＆Ｈ８１０、Ｓ＆Ｈ８１２、Ｓ＆Ｈ８１４、及び減算器８１６を含む。

なお、測定手段８０２は、本発明の測定手段の一例であり、本発明の測定手段は、測定手段８０２の他の回路構成を有してもよい。また、測定手段８０２は、ＶＧＡ８０６に代えて、固定ゲインのアンプを有してもよい。

ＴＧ８２２は、ＤＲ８２０を介してＤＵＴ１０が出力信号を出力するタイミングを示すクロック信号を発生してＤＵＴ１０に供給する。そして、ＤＵＴ１０は、ＤＲ８２０から入力されたクロック信号に基づいて、連続する画素データを含む出力信号を出力して、測定手段８０２に供給する。

また、ＴＧ８２２は、測定手段８０２がＤＵＴ１０の出力信号が含む画素データを測定するタイミングを示すクロック信号を発生して測定手段８０２に供給する。そして、測定手段８０２は、ＴＧ８２２から供給されたクロック信号に基づいて、ＤＵＴ１０の出力信号に含まれる画素データを測定する。

具体的には、Ｓ＆Ｈ８１０は、ＴＧ８２２から入力されたクロック信号（ＳＨＰ）に基づいて、ＤＵＴ１０の出力信号のリセット部の電圧値をサンプリングする。Ｓ＆Ｈ８１２は、ＴＧ８２２から入力されたクロック信号（ＳＨＤ）に基づいて、Ｓ＆Ｈ８１０がサンプリングした電圧値を取得して減算器８１６に供給する。また、Ｓ＆Ｈ８１４は、ＴＧ８２２から入力されたクロック信号（ＳＨＤ）に基づいて、ＤＵＴ１０の出力信号のデータ部の電圧値をサンプリングして減算器８１６に供給する。即ち、クロック信号（ＳＨＰ）とクロック信号（ＳＨＤ）とは、ＤＵＴ１０の出力信号のリセット部とデータ部との時間間隔分の位相差を有する。また、Ｓ＆Ｈ８１２及びＳ＆Ｈ８１４は、同一のクロック信号（ＳＨＤ）に基づいて動作することによって、同期して減算器８１６に電圧値を供給する。

減算器８１６は、Ｓ＆Ｈ８１２から供給されたリセット部の電圧値と、Ｓ＆Ｈ８１４から入力された電圧値との差分を算出して画素データとして出力する。ＶＧＡ８０６は、減算器８１６が出力した画素データを増幅する。ＡＤＣ８０８は、ＴＧ８２２から入力されたクロック信号（ＡＤ）に基づいて、ＶＧＡ８０６によって増幅された画素データをデジタル信号に変換して信号処理回路８２４に供給する。

また、ＴＧ８２２は、測定手段８０２がＤＵＴ１０の出力信号が含む画素データを測定するタイミングに対応したタイミングを示すクロック信号を発生して信号処理回路８２４に供給する。そして、信号処理回路８２４は、ＴＧ８２２から供給されたクロック信号に基づいて、測定手段８０２が測定したＤＵＴ１０の出力信号が含む画素データを取得する。

良否判定部８２８は、測定手段８０２が測定し、信号処理回路８２４によって所望の信号処理が施された画素データに基づいてＤＵＴ１０の良否を判定する。以上の動作によって、試験装置８００は、ＤＵＴ１０を出力信号に含まれる画素データに基づいてＤＵＴ１０の試験を行う。

図９から図１１は、第２実施形態に係る試験装置８００の動作の一例を示す。図９は、ＤＵＴ１０が一回目に出力信号を出力する場合の測定手段８０２の動作を示し、図１０は、ＤＵＴ１０が二回目に出力信号を出力する場合の測定手段８０２の動作を示す。また、図１１は、信号処理回路８２４が取得する画素データを示す。

ＴＧ８２２は、ＤＵＴ１０に同一の出力信号を複数回出力させるとともに、測定手段８０２がＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号を発生して測定手段８０２に供給することによって、ＤＵＴ１０が一回目に出力信号を出力する場合と、ＤＵＴ１０が二回目に出力信号を出力する場合で、ＤＵＴ１０の出力信号の異なる画素データを測定手段８０２に測定させる。

まず、図９を参照して、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合の試験装置８００の動作を説明する。ＴＧ８２２は、クロック信号（ＳＨＰ、ＳＨＤ、ＡＤ）が示すサンプリングのタイミングを、ＤＵＴ１０の出力信号（ＩＮ）に含まれる画素データの２倍の間隔にして、測定手段８０２にクロック信号（ＳＨＰ、ＳＨＤ、ＡＤ）を供給する。これにより、測定手段８０２は、出力信号（ＩＮ）に含まれる画素データを１つとばしで測定する。即ち、測定手段８０２が画素データ（Ｎ、Ｎ＋２、Ｎ＋４・・・）を測定する。

次に、図１０を参照して、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合の試験装置８００の動作を説明する。ＴＧ８２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合に測定手段８０２に供給したクロック信号（ＳＨＰ、ＳＨＤ、ＡＤ）を、ＤＵＴ１０の出力信号に含まれる画素データの間隔分シフトさせて、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に測定手段８０２に供給する。これにより、測定手段８０２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合と異なる画素データを順番に測定する。即ち、測定手段８０２が画素データ（Ｎ＋１、Ｎ＋３、Ｎ＋５・・・）を測定する。

次に、図１１を参照して、信号処理回路８２４の動作について説明する。信号処理回路８２４は、ＤＵＴ１０が一回目に出力信号を出力する場合に、測定手段８０２から画素データ（Ｎ、Ｎ＋２、Ｎ＋４・・・）を取得し、メモリに格納する。また、信号処理回路８２４は、ＤＵＴ１０が二回目に出力信号を出力する場合に、測定手段８０２から画素データ（Ｎ＋１、Ｎ＋３、Ｎ＋５・・・）を取得し、メモリに格納する。

本例に係る試験装置８００によれば、ＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号をシフトさせながら、ＤＵＴ１０の出力信号に含まれる画素データを１個おきに２回測定することによって、単純な構造で、高速で動作するＤＵＴ１０の出力信号に含まれる画素データのすべてを測定することができ、ＤＵＴ１０を試験することができる。

なお、本例においては、ＴＧ８２２は、クロック信号（ＳＨＰ、ＳＨＤ、ＡＤ）が示すサンプリングのタイミングを、ＤＵＴ１０の出力信号（ＩＮ）に含まれる画素データの２倍の間隔にして、測定手段８０２にＤＵＴ１０の出力信号を２回測定させる形態を説明したが、ＤＵＴ１０の出力信号（ＩＮ）に含まれる画素データのＮ倍の間隔にして、測定手段８０２にＤＵＴ１０の出力信号をＮ回測定させればよい。

図１２は、本発明の第３実施形態に係る試験装置１０００の構成の一例を示す。試験装置１０００は、測定手段１１０２、ＤＲ１１２０、ＴＧ１１２２、信号処理回路１１２４、良否判定部１１２８を備える。なお、試験装置１０００は、本発明の固体撮像素子の出力信号を読み出す信号読出装置の一例である。

測定手段１１０２は、第１ＣＤＳ１１０４、第２ＣＤＳ１２０４、セレクタ１１０５、ＶＧＡ１１０６、及びＡＤＣ１１０８を有する。第１ＣＤＳ１１０４は、Ｓ＆Ｈ１１１０、Ｓ＆Ｈ１１１２、Ｓ＆Ｈ１１１４、及び減算器１１１６を含む。また、第２ＣＤＳ１２０４は、Ｓ＆Ｈ１２１０、Ｓ＆Ｈ１２１２、Ｓ＆Ｈ１２１４、及び減算器１２１６を含む。

なお、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４は、本発明の測定手段の一例であり、本発明の測定手段は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４の他の回路構成を有してもよい。また、測定手段１１０２は、ＶＧＡ１１０６に代えて、固定ゲインのアンプを有してもよい。

ＴＧ１１２２は、ＤＲ１１２０を介してＤＵＴ１０が出力信号を出力するタイミングを示すクロック信号を発生してＤＵＴ１０に供給する。そして、ＤＵＴ１０は、ＤＲ１１２０から入力されたクロック信号に基づいて、連続する画素データを含む出力信号を出力して、測定手段１１０２に供給する。

また、ＴＧ１１２２は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４のそれぞれがＤＵＴ１０の出力信号が含む画素データを測定するタイミングを示すクロック信号を発生して第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４にそれぞれ供給する。そして、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４は、ＴＧ１１２２から供給されたクロック信号に基づいて、ＤＵＴ１０の出力信号に含まれる画素データをそれぞれ測定する。

具体的には、Ｓ＆Ｈ１１１０は、ＴＧ１１２２から入力されたクロック信号（ＳＨＰ１）に基づいて、ＤＵＴ１０の出力信号のリセット部の電圧値をサンプリングする。Ｓ＆Ｈ１１１２は、ＴＧ１１２２から入力されたクロック信号（ＳＨＤ１）に基づいて、Ｓ＆Ｈ１１１０がサンプリングした電圧値を取得して減算器１１１６に供給する。また、Ｓ＆Ｈ１１１４は、ＴＧ１１２２から入力されたクロック信号（ＳＨＤ１）に基づいて、ＤＵＴ１０の出力信号のデータ部の電圧値をサンプリングして減算器１１１６に供給する。即ち、クロック信号（ＳＨＰ１）とクロック信号（ＳＨＤ１）とは、ＤＵＴ１０の出力信号のリセット部とデータ部との時間間隔分の位相差を有する。また、Ｓ＆Ｈ１１１２及びＳ＆Ｈ１１１４は、同一のクロック信号（ＳＨＤ１）に基づいて動作することによって、同期して減算器１１１６に電圧値を供給する。減算器１１１６は、Ｓ＆Ｈ１１１２から供給されたリセット部の電圧値と、Ｓ＆Ｈ１１１４から入力された電圧値との差分を算出して画素データとして出力してセレクタ１１０５に供給する。

Ｓ＆Ｈ１２１０は、ＴＧ１１２２から入力されたクロック信号（ＳＨＰ２）に基づいて、ＤＵＴ１０の出力信号のリセット部の電圧値をサンプリングする。Ｓ＆Ｈ１２１２は、ＴＧ１１２２から入力されたクロック信号（ＳＨＤ２）に基づいて、Ｓ＆Ｈ１２１０がサンプリングした電圧値を取得して減算器１２１６に供給する。また、Ｓ＆Ｈ１２１４は、ＴＧ１１２２から入力されたクロック信号（ＳＨＤ２）に基づいて、ＤＵＴ１０の出力信号のデータ部の電圧値をサンプリングして減算器１２１６に供給する。即ち、クロック信号（ＳＨＰ２）とクロック信号（ＳＨＤ２）とは、ＤＵＴ１０の出力信号のリセット部とデータ部との時間間隔分の位相差を有する。また、Ｓ＆Ｈ１２１２及びＳ＆Ｈ１２１４は、同一のクロック信号（ＳＨＤ２）に基づいて動作することによって、同期して減算器１２１６に電圧値を供給する。減算器１２１６は、Ｓ＆Ｈ１２１２から供給されたリセット部の電圧値と、Ｓ＆Ｈ１２１４から入力された電圧値との差分を算出して画素データとして出力してセレクタ１１０５に供給する。

セレクタ１１０５は、ＴＧ１１２２から入力されたクロック信号（ＳＥＬ）に基づいて、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４が測定したＤＵＴ１０の出力信号が含む画素データを順次選択してＶＧＡ１１０６に供給する。ＶＧＡ１１０６は、セレクタ１１０５が出力した画素データを増幅する。ＡＤＣ１１０８は、ＴＧ１１２２から入力されたクロック信号（ＡＤ）に基づいて、ＶＧＡ１１０６によって増幅された画素データをデジタル信号に変換して信号処理回路１１２４に供給する。

良否判定部１１２８は、測定手段１１０２が測定し、信号処理回路１１２４によって所望の信号処理が施された画素データに基づいてＤＵＴ１０の良否を判定する。以上の動作によって、試験装置１０００は、ＤＵＴ１０を出力信号に含まれる画素データに基づいてＤＵＴ１０の試験を行う。

なお、本例において、測定手段１１０２は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４の２つのＣＤＳを備えるが、他の例において、試験装置１０００は、３つ以上のＣＤＳを備え、３つ以上のＣＤＳによってＤＵＴ１０の出力信号に含まれる画素データをインターリーブ動作により測定してもよい。

図１３から図１５は、第３実施形態に係る試験装置１０００の動作の一例を示す。図１３は、ＤＵＴ１０が一回目に出力信号を出力する場合の測定手段１１０２の動作を示し、図１４は、ＤＵＴ１０が二回目に出力信号を出力する場合の測定手段１１０２の動作を示す。また、図１５は、信号処理回路１１２４が取得する画素データを示す。

ＴＧ１１２２は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４のそれぞれがＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号を発生して第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４にそれぞれ供給することによって、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４にインターリーブ動作によりＤＵＴ１０の出力信号に含まれる画素データを順次測定させる。また、ＴＧ１１２２は、ＤＲ１１２０を介してＤＵＴ１０が出力信号を出力するタイミングを示すクロック信号を複数回供給することにより、ＤＵＴ１０に同一の出力信号を複数回出力させる。そして、ＴＧ１１２２は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４のそれぞれがＤＵＴ１０の出力信号に含まれる画素データを測定するタイミングを示すクロック信号を発生することによって、ＤＵＴ１０が一回目に出力信号を出力する場合と、ＤＵＴ１０が二回目に出力信号を出力する場合で、ＤＵＴ１０の出力信号内における同一のタイミングの画素データの測定を異なるＣＤＳに測定させる。

まず、図１３を参照して、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合の試験装置１０００の動作を説明する。ＴＧ１１２２は、クロック信号（ＳＨＰ１、ＳＨＤ１）とクロック信号（ＳＨＰ２、ＳＨＤ２）との位相差を、ＤＵＴ１０の出力信号（ＩＮ）に含まれる画素データの長さに設定して、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４のそれぞれにクロック信号（ＳＨＰ１、ＳＨＤ１）及びクロック信号（ＳＨＰ２、ＳＨＤ２）を供給する。これにより、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４は、出力信号（ＩＮ）に含まれる画素データ毎に順番に測定する。即ち、第１ＣＤＳ１１０４が画素データ（Ｎ）を測定し、第２ＣＤＳ１２０４が画素データ（Ｎ＋１）を測定し、第１ＣＤＳ１１０４が画素データ（Ｎ＋２）を測定し、第２ＣＤＳ１２０４が画素データ（Ｎ＋３）を測定する。

また、ＴＧ１１２２は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４が画素データをそれぞれ測定するタイミングに対応するクロック信号（ＳＥＬ）をセレクタ１１０５に供給する。そして、セレクタ１１０５は、クロック信号（ＳＥＬ）に基づいて、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４がそれぞれ測定した画素データを順次選択して取得する。

また、ＴＧ１１２２は、セレクタ１１０５が取得した画素データをＡＤＣ１１０８がデジタルデータに変換するタイミングを示すクロック信号（ＡＤ）をＡＤＣ１１０８に供給する。そして、ＡＤＣ１１０８は、クロック信号（ＡＤ）に基づいて、セレクタ１１０５が選択してＶＧＡ１１０６によって増幅された画素データをデジタルデータに変換して信号処理回路１１２４に供給する。

次に、図１４を参照して、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合の試験装置１０００の動作を説明する。ＴＧ１１２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合に第２ＣＤＳ１２０４にクロック信号（ＳＨＰ２、ＳＨＤ２）を供給したタイミングと同一のタイミングで、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に第１ＣＤＳ１１０４にクロック信号（ＳＨＰ１、ＳＨＤ１）を供給する。また、ＴＧ１１２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合に第１ＣＤＳ１１０４にクロック信号（ＳＨＰ１、ＳＨＤ１）を供給したタイミングと同一のタイミングで、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に第２ＣＤＳ１２０４にクロック信号（ＳＨＰ２、ＳＨＤ２）を供給する。

これにより、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合と異なる画素データを順番に測定する。即ち、第２ＣＤＳ１２０４が画素データ（Ｎ）を測定し、第１ＣＤＳ１１０４が画素データ（Ｎ＋１）を測定し、第２ＣＤＳ１２０４が画素データ（Ｎ＋２）を測定し、第１ＣＤＳ１１０４が画素データ（Ｎ＋３）を測定する。

また、ＴＧ１１２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合にセレクタ１１０５にクロック信号（ＳＥＬ）を供給したタイミングと同一のタイミングで、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合にセレクタ１１０５にクロック信号（ＳＥＬ）を供給する。また、ＴＧ１１２２は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合にＡＤＣ１１０８にクロック信号（ＡＤ）を供給したタイミングと同一のタイミングで、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合にＡＤＣ１１０８にクロック信号（ＡＤ）を供給する。

そして、セレクタ１１０５は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合と同様に、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に、クロック信号（ＳＥＬ）に基づいて、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４がそれぞれ測定した画素データを順次選択して取得する。そして、ＡＤＣ１１０８は、ＤＵＴ１０が一回目に出力信号（ＩＮ）を出力する場合と同様に、ＤＵＴ１０が二回目に出力信号（ＩＮ）を出力する場合に、クロック信号（ＡＤ）に基づいて、セレクタ１１０５が選択してＶＧＡ１１０６によって増幅された画素データをデジタルデータに変換して信号処理回路１１２４に供給する。

次に、図１５を参照して、信号処理回路１１２４の動作について説明する。信号処理回路１１２４は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４がそれぞれ測定してセレクタ１１０５によって選択された画素データをＡＤＣ１１０８から取得する。即ち、信号処理回路１１２４は、ＤＵＴ１０が一回目に出力信号を出力する場合に、第１ＣＤＳ１１０４が測定した画素データ（Ｎ）を取得し、第２ＣＤＳ１２０４が測定した画素データ（Ｎ＋１）を取得し、第１ＣＤＳ１１０４が測定した画素データ（Ｎ＋２）を取得し、第２ＣＤＳ１２０４が測定した画素データ（Ｎ＋３）を取得する。また、信号処理回路１１２４は、ＤＵＴ１０が二回目に出力信号を出力する場合に、第２ＣＤＳ１２０４が測定した画素データ（Ｎ）を取得し、第１ＣＤＳ１１０４が測定した画素データ（Ｎ＋１）を取得し、第２ＣＤＳ１２０４が測定した画素データ（Ｎ＋２）を取得し、第１ＣＤＳ１１０４が測定した画素データ（Ｎ＋３）を取得する。

そして、信号処理回路１１２４は、ＤＵＴ１０が一回目に出力信号を出力した場合に第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４によって測定された画素データと、ＤＵＴ１０が二回目に出力信号を出力した場合に第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４によって測定された画素データとを平均化して取得し、メモリに格納する。

本例に係る試験装置１０００によれば、複数のＣＤＳを設けてインターリーブ動作によってＤＵＴ１０の出力信号に含まれる画素データを測定することによって、高速で動作するＤＵＴ１０の試験を行うことができる。また、第１ＣＤＳ１１０４と第２ＣＤＳ１２０４とのミスマッチによって測定誤差をある場合であっても、画素データに基づいて画像を再生した場合に第１ＣＤＳ１１０４と第２ＣＤＳ１２０４とのミスマッチによる縞模様が発生することを防止することができる。

具体的には、ＤＵＴ１０の出力信号に含まれる画素データのレベルをｘ、第１ＣＤＳ１１０４による測定値をｙ_１＝ａｘ＋ｂ、第２ＣＤＳ１２０４による測定値をｙ_２＝ｃｘ＋ｄとすると、信号処理回路１１２４によって平均化されて取得される画素データは、Ｙ＝（ａ＋ｂ）ｘ／２＋（ｂ＋ｄ）ｘ／２となる。即ち、（ａ＋ｂ）／２及び（ｂ＋ｄ）／２は、第１ＣＤＳ１１０４及び第２ＣＤＳ１２０４の特性によって決まる定数であるため、信号処理回路１１２４によって取得される画素データは、１つの測定手段によって測定された画素データと同じように見える。そのため、第１ＣＤＳ１１０４と第２ＣＤＳ１２０４とのミスマッチによる測定誤差の発生を防止することができる。

また、本例に係る試験装置１０００によれば、第１ＣＤＳ１１０４によって測定した画素データと第２ＣＤＳ１２０４によって測定した画素データを平均化することによって、ＤＵＴ１０又は試験装置１０００によって発生するランダムノイズを低減させることができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

試験装置１００の構成の一例を示す図である。 第１測定手段１０２及び第２測定手段２０２の動作を示す図である。 第１測定手段１０２及び第２測定手段２０２の動作を示す図である。 信号処理回路１２４が取得する画素データを示す図である。 信号処理回路１２４が取得する画素データを示す図である。 第１測定手段１０２及び第２測定手段２０２の動作を示す図である。 信号処理回路１２４が取得する画素データを示す図である。 試験装置８００の構成の一例を示す図である。 測定手段８０２の動作を示す図である。 測定手段８０２の動作を示す図である。 信号処理回路８２４が取得する画素データを示す図である。 試験装置１０００の構成の一例を示す図である。 測定手段１１０２の動作を示す図である。 測定手段１１０２の動作を示す図である。 信号処理回路１１２４が取得する画素データを示す図である。

１０ ＤＵＴ
１００ 試験装置
１０２ 第１測定手段
１０４ ＣＤＳ
１０６ ＶＧＡ
１０８ ＡＤＣ
１１０ Ｓ＆Ｈ
１１２ Ｓ＆Ｈ
１１４ Ｓ＆Ｈ
１１６ 減算器
１２０ ＤＲ
１２２ ＴＧ
１２４ 信号処理回路
１２６ セレクタ
１２８ 良否判定部
２０２ 第２測定手段
２０４ ＣＤＳ
２０６ ＶＧＡ
２０８ ＡＤＣ
２１０ Ｓ＆Ｈ
２１２ Ｓ＆Ｈ
２１４ Ｓ＆Ｈ
２１６ 減算器
８００ 試験装置
８０２ 測定手段
８０４ ＣＤＳ
８０６ ＶＧＡ
８０８ ＡＤＣ
８１０ Ｓ＆Ｈ
８１２ Ｓ＆Ｈ
８１４ Ｓ＆Ｈ
８１６ 減算器
８２０ ＤＲ
８２２ ＴＧ
８２４ 信号処理回路
８２８ 良否判定部
１０００ 試験装置
１１０２ 測定手段
１１０４ 第１ＣＤＳ
１１０５ セレクタ
１１０６ ＶＧＡ
１１０８ ＡＤＣ
１１１０ Ｓ＆Ｈ
１１１２ Ｓ＆Ｈ
１１１４ Ｓ＆Ｈ
１１１６ 減算器
１１２０ ＤＲ
１１２２ ＴＧ
１１２４ 信号処理回路
１１２８ 良否判定部
１２０４ 第２ＣＤＳ
１２１０ Ｓ＆Ｈ
１２１２ Ｓ＆Ｈ
１２１４ Ｓ＆Ｈ
１２１６ 減算器

Claims (8)

1. 固体撮像素子の出力信号を読み出す信号読出装置であって、
   固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、
   前記複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して前記複数の測定手段にそれぞれ供給することによって、前記複数の測定手段にインターリーブ動作により固体撮像素子の画素データを順次測定させるタイミングジェネレータと
   を備える信号読出装置。
2. 前記複数の測定手段が測定した固体撮像素子の画素データをセレクタにより順次選択して取得する信号処理回路
   をさらに備え、
   前記タイミングジェネレータは、前記複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングに対応したタイミングを示すクロック信号を発生して前記セレクタに供給する
   請求項１に記載の信号読出装置。
3. 前記タイミングジェネレータは、固体撮像素子に同一の出力信号を複数回出力させ、前記複数の測定手段にそれぞれ供給するクロック信号を発生することによって、固体撮像素子が一回目に出力信号を出力する場合と、固体撮像素子が二回目に出力信号を出力する場合で、固体撮像素子の出力信号内における同一のタイミングの画素データの測定を異なる前記測定手段に測定させ、
   前記信号処理回路は、固体撮像素子が一回目に出力信号を出力した場合に前記複数の測定手段によって測定された画素データと、固体撮像素子が二回目に出力信号を出力した場合に前記複数の測定手段によって測定された画素データとを平均化して取得する
   請求項２に記載の信号読出装置。
4. 固体撮像素子を試験する試験装置であって、
   固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、
   前記複数の測定手段のそれぞれが固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して前記複数の測定手段にそれぞれ供給することによって、前記複数の測定手段にインターリーブ動作により固体撮像素子の画素データを順次測定させるタイミングジェネレータと、
   前記複数の測定手段が測定した前記画素データに基づいて固体撮像素子の良否を判定する良否判定部と
   を備える試験装置。
5. 固体撮像素子の出力信号を読み出す信号読出装置であって、
   固体撮像素子の出力信号に含まれる画素データを測定する測定手段と、
   固体撮像素子に同一の出力信号を複数回出力させるとともに、前記測定手段が固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して前記測定手段に供給することによって、固体撮像素子が一回目に出力信号を出力する場合と、固体撮像素子が二回目に出力信号を出力する場合で、固体撮像素子の出力信号の異なる画素データを前記測定手段に測定させるタイミングジェネレータと
   を備える信号読出装置。
6. 固体撮像素子を試験する試験装置であって、
   固体撮像素子の出力信号に含まれる画素データを測定する測定手段と、
   固体撮像素子に同一の出力信号を複数回出力させるとともに、前記測定手段が固体撮像素子の画素データを測定するタイミングを示すクロック信号を発生して前記測定手段に供給することによって、固体撮像素子が一回目に出力信号を出力する場合と、固体撮像素子が二回目に出力信号を出力する場合で、固体撮像素子の出力信号の異なる画素データを前記測定手段に測定させるタイミングジェネレータと、
   前記測定手段が取得した画素データに基づいて固体撮像素子の良否を判定する良否判定部と
   を備える試験装置。
7. 固体撮像素子の出力信号を読み出す信号読出装置であって、
   固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、
   前記複数の測定手段によって測定された画素データを平均化して取得する信号処理回路と
   を備える信号読出装置。
8. 固体撮像素子を試験する試験装置であって、
   固体撮像素子の出力信号に含まれる画素データをそれぞれ測定する複数の測定手段と、
   前記複数の測定手段によって測定された画素データを平均化して取得する信号処理回路と、
   前記信号処理回路が平均化して取得した画素データに基づいて固体撮像素子の良否を判定する良否判定部と
   を備える試験装置。

Images