JP2010263221A - 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ - Google Patents

低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ Download PDF

Info

Publication number
JP2010263221A
JP2010263221A JP2010107161A JP2010107161A JP2010263221A JP 2010263221 A JP2010263221 A JP 2010263221A JP 2010107161 A JP2010107161 A JP 2010107161A JP 2010107161 A JP2010107161 A JP 2010107161A JP 2010263221 A JP2010263221 A JP 2010263221A
Authority
JP
Japan
Prior art keywords
magnetization
tunnel junction
storage layer
magnetic tunnel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010107161A
Other languages
English (en)
Other versions
JP5653650B2 (ja
Inventor
Ioan Lucian Prejbeanu
ロアン・リュスィアン・プルジブアニュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crocus Technology SA
Original Assignee
Crocus Technology SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology SA filed Critical Crocus Technology SA
Publication of JP2010263221A publication Critical patent/JP2010263221A/ja
Application granted granted Critical
Publication of JP5653650B2 publication Critical patent/JP5653650B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリを提供する。
【解決手段】 高温閾値で調整可能な第1の磁化を有する強磁性記憶層、固定された第2の磁化を有する強磁性基準層、及び強磁性記憶層と基準層との間に配置された絶縁層から形成された磁気トンネル接合部と、前記磁気トンネル接合部に電気的に接続されかつワード線を介して、制御可能な選択トランジスタと、前記磁気トンネル接合部に電気的に接続され、少なくとも書き込み電流を伝達する電流線と、を含む、熱支援切り替え(TAS)書き込み手順を備えた磁気ランダムアクセスメモリ(MRAM)セルであって、強磁性記憶層の結晶磁気異方性が、強磁性基準層の結晶磁気異方性とほぼ直角であることを特徴とする磁気ランダムアクセスメモリ(MRAM)セル。STTベースTAS−MRAMセルは、熱安定性を実現するのと同時に、低い書き込み電流密度を必要とする。
【選択図】 図4b

Description

本発明は、磁気ランダムアクセスメモリ(MRAM)に関し、特に、熱支援切り替え(TAS)、低書き込み電流を用いるスピン移動トルク書き込み手順を備え、かつ低電力消費および高書き込み速度を有する磁気トンネル接合(MTJ)ベースメモリセルに関する。
磁気ランダムアクセスメモリ(MRAM)は、周囲温度において強い磁気抵抗を有する磁気トンネル接合の発見と共に、再び関心の対象となっている。これらのMRAMは、速度(数ナノ秒の書き込みおよび読み出し期間)、不揮発性、および電離放射線に対する非感受性などの多くの利点を提供する。したがって、それらは、コンデンサの荷電状態に基づいた、より従来的な技術を用いるメモリ(DRAM、SRAM、FLASH)にますます取って代わりつつある。
最も単純な実装における従来のMRAMセル1が、図1の例に示されている。セル1には、磁気トンネル接合部2が含まれるが、この接合部2は、固定磁化を有する基準層23と、メモリセルの書き込み時に方向を変更できる磁化を有する記憶層21との間に配置された絶縁層22から形成される。第1の力線4は、記憶層21と連通し、第2の電流線5は、第1の電流線4と直角に配置され、基準層23と連通する。MRAMセル1には、CMOS選択トランジスタ3がさらに含まれるが、このトランジスタ3は、磁気トンネル接合部2に電気的に接続され、かつその開閉は、各MRAMセル1に個別にアドレスするためにワード線6によって制御される。
異なる保磁力の基準層および記憶層は、典型的には、Fe、CoもしくはNiまたはそれらの合金などの3d金属で作製される。最終的には、非晶質形態および平坦な界面を得るために、ホウ素を層組成物に添加することができる。絶縁層は、典型的には、アルミナ(Al)または酸化マグネシウム(MgO)からなる。好ましくは、基準層は、特許文献1に記載されているように、合成反強磁性層を形成するいくつかの層からなる。
書き込み動作中に、トランジスタ3は閉じられ、電流は接合部2を流れない。第1の界磁電流41が、第1の電流線4を通過して第1の磁界42を生成し、第2の界磁電流51が、第2の電流線5を通過して第2の磁界52を生成する。第1の界磁電流41および第2の界磁電流51の強度および同期は、第1の磁界42および第2の磁界52それぞれを合わせた影響の下で、2つの活性電流線4、5の交差部に位置する記憶層21の磁化だけが切り替わり、その結果、データの書き込みができるように、調整される。
読み出し動作中に、トランジスタ3は開かれ、センス電流(図示せず)が、第1の電流線4を介して磁気トンネル接合部2を流れ、磁気トンネル接合部抵抗Rを測定できるようにする。基準層23および記憶層21のそれぞれの磁化が、逆平行である場合には、接合部抵抗は、ハイ(Rmax)であり、低論理状態「0」に対応する。他方で、それぞれの磁化が平行である場合には、抵抗は、ロー(Rmin)になり、高論理状態「1」に対応する。セル1の論理状態は、通常、接合部抵抗Rを、基準セルまたは基準セルアレイと比較することによって決定されるが、各基準セルは、典型的にはRref=(Rmin+Rmax)/2の抵抗を有し、この抵抗は、高論理状態「1」と低論理状態「0」との中間の値を備えた低論理状態に対応する。
図1のMRAMセルが、書き込み動作中に適切に動作することを保証するために、すなわち、記憶層21の磁化の双安定切り替えを得るために、磁気トンネル接合部2は、好ましくは1.5以上のアスペクト比を備えた異方性形態を有しなければならない。接合部2の異方性形態により、線4および5の一方だけによってアドレスされるアレイにおける他のセル1と比較して、2つの活性電流線4、5の交差部に位置するMRAMセル1の優れた書き込み選択性が可能になる。実際に、異方性形態を備えた接合部2における記憶層21の磁化の切り替えは、線4、5によって生成される2つの磁界42、52の影響下でのみ可能である。異方性形態を有するMRAMセル1はまた、書き込まれたデータの優れた熱的および/または時間的安定性を示す。
従来のMRAMセルの他の例示的な構成が、特許文献2および特許文献3で見られる一方で、特許文献4は、MRAMセル構造に基づいたランダムアクセスメモリ(RAM)の実装に関連する。
熱支援切り替え(TAS)書き込み手順を備えたMRAMセル構成が、特許文献5の文献に記載され、図2aおよび2bに示されている。図2aの例において、TAS−MRAMセル10は、磁気トンネル接合部2に電気的に接続された電流線7、および強磁性記憶層21と連通する電流線7の上方に直角に配置された力線8を有することによって、図1に示されたMRAMセル1と異なる。
図2bにより詳細に示された磁気トンネル接合部2は、隣接する強磁性基準層23に交換バイアスをかける反強磁性基準層24を含み、反強磁性基準層24のブロッキング温度TBRに対応する温度未満にその磁化を固定する。接合部2にはまた、交換結合する反強磁性記憶層21bが含まれるが、この記憶層21bは、隣接する強磁性記憶層21の磁化を、反強磁性記憶層21bのブロッキング温度TBSに対応する温度未満に固定することができる。典型的には、それぞれ、反強磁性基準層がNiMnまたはPtMnベースの合金で作製されている場合には、約400℃までのブロッキング温度TBRを達成することができ、一方で、反強磁性記憶層がIrMnベースの合金またはFeMnベースの合金で作製されている場合には、約200℃〜150℃のブロッキング温度TBSが達成される。上記で説明したように、磁気トンネル接合部2にはまた、強磁性基準層23と強磁性記憶層21との間に配置された絶縁層22が含まれる。
TAS−MRAMセル10の書き込み動作中に、磁気トンネル接合部2の温度を上昇させるために、選択トランジスタ3が開いている場合に、加熱電流パルス31が、電流線7を介し、磁気トンネル接合部2を通して送られる。数ナノ秒続き、かつ10A/cm〜10A/cm間に含まれる大きさを有する加熱電流31を用いることによって、接合部2は、TBSとTBRとの間にあって120℃〜200℃間に含まれる高温閾値まで加熱することができる。かかる温度では、強磁性記憶層21と反強磁性記憶層21bとの間の磁気結合は消え、記憶層21の磁化は、自由に調整することができる。次に、加熱電流31は、選択トランジスタ3を閉モードに設定することによって切られる。磁気トンネル接合部2の冷却中に、界磁電流81が、力線4中を送られて、記憶層23の磁化方向を反転できる磁界82を生成するようにする。次に、磁化は、記憶層23が固定される低温閾値にまで接合部2が冷却されてから、その反転された方向に固定される。
図1のMRAMセル構成とは対照的に、図2aおよび2bのTAS−MRAMセル10は、反強磁性記憶層21bによって交換バイアスをかけられる記憶層21のかなり改善された熱的安定性によって特徴づけられる。また、周囲温度のままに留まる隣接するセルと比較して、書き込まれるTAS−MRAMセル10の選択的加熱ゆえに、書き込み選択性の改善が、達成される。TAS−MRAMセル10は、周囲温度において高い磁気異方性を備えた材料、およびセル10の安定限界に影響を与えずにより高い集積密度を用いることによって、ゼロ磁界におけるより優れた安定性(保持)を可能にする。さらに、電力消費の低減が、TAS−MRAMセル10の書き込み動作中に達成される。なぜなら、セル10を加熱し、かつ記憶層21の磁化を切り替えるために必要とされる加熱電流31および界磁電流81が、それぞれ、図1のMRAMセル構成において用いられるそれぞれの第1の界磁電流41および第2の界磁電流51より低いからである。
磁気トンネル接合部が円形ジオメトリを有するTAS−MRAMセルの改善が、特許文献6に開示されている。ここでは、界磁電流は、形状異方性からの寄与なしに、記憶層の結晶磁気異方性によってのみ決定され、界磁電流のさらなる低減およびより低い電力消費をもたらす。
上記のMRAMアーキテクチャに関する別の改良が、スピン移動トルク(STT)アーキテクチャであるが、これは、図3に概略的に示されており、かつ特許文献7および特許文献8に最初に記載された。図2aのセル構成と対照的に、図3のSTTベースMRAMセル100は、力線8を必要としない。実際、図3のセルの書き込み動作中に、磁界を印加する代わりに、スピン偏極電流32が、選択トランジスタ3が開モード(ON)である場合に、磁気トンネル接合部2を通過する。スピン偏極電流32は、基準層23の磁化に対応する方向に記憶層21の磁化を切り替えることができるようにトルクを働かせる。
特許文献9は、図3に示されたセル構成および図2bに示された磁気トンネル接合部2を用いるTAS書き込み手順を備えたSTTベースMRAMセル100を記載している。STTベースTAS−MRAMセル100の書き込み動作中に、加熱電流パルス31は、接合部2を高温閾値まで加熱するために、磁気トンネル接合部2を通して送られるが、この高温閾値では、記憶層21の磁化は、上記のように、自由に調整することができる。次に、加熱電流31は、選択トランジスタ3を閉モードに設定することによって切られ、磁気トンネル接合部2の冷却中に、スピン偏極電流32は、強磁性記憶層21の磁化を切り替えるために、接合部2を通過する。
STTベースTAS−MRAMセル100は、高密度MRAMのための有望なルートである。なぜなら、書き込み電流またはスピン偏極電流32は、セルサイズと直接的にスケーリングするからである(これは、前述の実装では当てはまらない)。実際には、スピン偏極電流32は、磁気トンネル接合部2の面積と反比例してスケーリングする。さらに、STTベースTAS−MRAMセル100は、記憶層磁化の高速切り替えおよびより高いセル密度を可能にする。なぜなら、磁力線が必要ではないからである。
上記のSTTベースTAS−MRAMセル100には、いわゆる縦構成が含まれるが、この構成では、スピン偏極電流32のスピンは、記憶層23の磁化と共線的に注入される。かかる縦構成は、通常、セル100の製造プロセス中に、記憶層21の積層中に印加される磁界方向と共線的な、基準層23の積層中の磁界方向に印加される外部磁界がある状態で、基準層23および記憶層21を積層することことによって実現される。これは、図5a〜5cに示されているが、これらの図では、基準層21(図5a)および記憶層23(図5b)の積層中の外部磁界方向は、単純な矢印によって示されている。図5aにおいて、円は、上から見た磁気トンネル接合部2を概略的に示す。図5cは、層の積層後、磁気トンネル接合部2のアニール中に印加される外部磁界の方向(破線の矢印)を示す。接合部2のアニールは、典型的には300℃より高い温度で実行される。
STTベースTAS−MRAMセル100は、記憶層21の磁化を切り替えるために、典型的には、10ナノ秒のパルス幅に対して約4MA/cmで、より短いパルス幅に対しては増加する高スピン偏極電流密度を必要とするという難点がある。これは、かかる高電流を駆動するために必要な大きな選択トランジスタ3ゆえに、大きくて実際的でないセルサイズに帰着する。高電流はまた、高電力損失、ならびに特に絶縁層22において磁気トンネル接合部2の信頼性の起こり得る摩滅および低下をもたらす可能性がある。例えば45nm未満の小さなセルサイズについては、熱的安定性および小さな書き込みスピン偏極電流は、同時的に達成するのが難しい。さらに、書き込み動作速度は、10nsの範囲に制限される。なぜなら、記憶層磁化の切り替えは、本質的に確率論的な熱活性化によってトリガされるからである。
スピン偏極電流密度を低減するために、特許文献10は、「スピン偏極」層を追加すること、または合成反強磁性(SAF)積層を用いることを提案している。STTベースTAS−MRAMセルの安定性の改善はまた、垂直に磁化された磁気層の使用を提案する非特許文献1、またはTASおよびSTTの組み合わせを開示する特許文献9によって取り組まれた。しかしながら、上記の解決法のどれも、書き込み電流密度の著しい低減を可能にはしない。
米国特許第5583725号明細書 米国特許第4949039号明細書 米国特許第5159513号明細書 米国特許第5343422号明細書 米国特許出願公開第2005002228号明細書 米国特許出願公開第20060291276号明細書 米国特許第5695864号明細書 米国特許第6172902号明細書 米国特許第6950335号明細書 米国特許第6603677号明細書 米国特許出願公開第2005040433号明細書 欧州特許出願第09157306号明細書 欧州特許出願第9290127号明細書
Nakayama et al、Journ.Appl.Phys.103、07A710(2008)
したがって、本発明の目的は、少なくとも先行技術のいくつかの制約を克服する熱支援切り替え(TAS)書き込み手順を備えたスピン移動トルク(STT)ベース磁気ランダムアクセスメモリ(MRAM)セルを提案することである。
本発明の別の目的は、従来のSTTベースTAS−MRAMセルにおいて用いられる書き込み電流より小さな書き込み電流で書き込みできるSTTベースTAS−MRAMセルを提供することである。
本発明によれば、これらの目的は、高温閾値で調整可能な第1の磁化を有する強磁性記憶層、固定された第2の磁化を有する強磁性基準層、ならびに絶縁層であって、強磁性記憶層と基準層との間に配置された絶縁層から形成された磁気トンネル接合部と、ワード線を介して、前記磁気トンネル接合部に電気的に接続され、かつ制御可能な選択トランジスタと、前記磁気トンネル接合部(200)に電気的に接続され、少なくとも書き込み電流を伝達する電流線と、を含み、強磁性記憶層の結晶磁気異方性が、強磁性基準層の結晶磁気異方性とほぼ直角であるSTTベースTAS−MRAMセルによって達成される。
本発明の一実施形態において、セルは、電流線を介して接合部を通過する書き込み電流によって書き込み可能であるが、書き込み電流は、高温閾値に接合部を加熱するための第1の強度と、記憶層の第1の磁化を切り替えるための、および第1の磁化が固定される低温閾値に磁気トンネル接合部を冷却するための、第1の強度より低い第2の強度と、を有する。
本発明の別の実施形態において、書き込み電流は、スピン偏極電流によって決定される方向に第1の磁化を切り替えるためのスピン偏極電流である。
本発明のさらに別の実施形態において、磁気トンネル接合部には、強磁性記憶層の前記第1の磁化を低温閾値で固定し、かつ前記第1の磁化を高温閾値で自由にする反強磁性記憶層がさらに含まれる。
本発明にはまた、TAS MTJベースMRAMセルにデータを書き込むための方法が含まれ、この方法には、
電流線を介して磁気トンネル接合部に書き込み電流を通過させるステップであって、書き込み電流が、磁気トンネル接合部を加熱するための第1の強度を有するステップと、
磁気トンネル接合部が高温閾値に到達した後で、記憶層の第1の磁化を切り替えるための、および磁気トンネル接合部を冷却するためのより低い第2の強度へ、書き込み電流の強度を低減するステップと、
磁気トンネル接合部が、第1の磁化が固定される低温閾値まで冷却された後で、書き込み電流を切るステップと、
が含まれる。
本発明の一実施形態において、前記書き込み電流は、スピン偏極電流のスピン方向に従う方向に第1の磁化を切り替えるためのスピン偏極電流である。
本発明の別の実施形態において、第1の磁化の前記切り替えは、第2の磁化の方向とほぼ直角な初期方向から、第2の磁化の方向とほぼ平行または逆平行の切り替え方向へ実行される。
STTベースTAS−MRAMセルによって、非常に短いパルス幅(10ns未満)における熱的安定性および最小の書き込み電流密度が同時に達成可能になる。
本発明は、例として提示され、かつ図によって示される実施形態の説明によって、よりよく理解されよう。
先行技術の磁気ランダムアクセスメモリ(MRAM)を示す。 磁気トンネル接合部を含む、先行技術の熱支援切り替え(TAS)書き込み手順を備えたMRAMセル構成を概略的に示す。 図2aの磁気トンネル接合部の詳細図である。 先行技術のスピン移動トルク(STT)ベースTAS−MRAMセルを概略的に示す。 磁気トンネル接合部の記憶層および基準層の磁化が低温閾値に対して示された、本発明の一実施形態によるSTTベースTAS−MRAMセルを示す。 記憶層および基準層の磁化が高温閾値に対して示された、図4aのSTTベースTAS−MRAMセルを示す。 図3のSTTベースTAS−MRAMセルの接合部における、(a)基準層、(b)記憶層の積層中、および(c)アニール中に印加される外部磁界の方向を示す。 図4aのSTTベースTAS−MRAMセルの接合部における、(a)基準層、(b)記憶層の積層中、および(c)アニール中に印加される外部磁界の方向を示す。 (a)初期状態、(b)加熱ステップ、(c)書き込みステップ、および(d)冷却ステップを示す、本発明の一実施形態による、図4aのSTTベースTAS−MRAMセルに実行される書き込み動作を概略的に示す。 図7aのセル構成に対して測定されたヒステリシスループを示す。 図7bのセル構成に対して測定されたヒステリシスループを示す。
本発明の一実施形態による、熱支援切り替え(TAS)書き込み手順を備えたスピン移動トルク(STT)ベース磁気ランダムアクセスメモリ(MRAM)セル100が、図4aおよび4bに示されている。STTベースTAS−MRAM100には、第1の磁化211を有する強磁性記憶層210と、第2の磁化231を有する基準層(ここでは強磁性基準層230)との間に配置された絶縁層220から形成された多層磁気トンネル接合部200が含まれる。接合部200は、ワード線(図示せず)によって制御される選択トランジスタ300と連通する。STTベースTAS−MRAMセル100には、磁気トンネル接合部200に電気的に接続された電流線700がさらに含まれる。
本発明の一実施形態において、磁気トンネル接合部200には、反強磁性記憶層210bがさらに含まれるが、この記憶層210bは、隣接する強磁性記憶層210と交換結合され、反強磁性記憶層210bのブロッキング温度TBSに対応する温度未満で強磁性記憶層210の第1の磁化211を保持し、かつTBS以上で第1の磁化211を保持しない。磁気トンネル接合部200にはまた、反強磁性基準層(図示せず)が含まれるが、この反強磁性基準層は、典型的にはPtMnまたはNiMnなどのMnベースの合金で作製され、好ましくは隣接する強磁性基準層230に交換バイアスをかける。反強磁性基準層は、TBSより高いブロッキング温度TBRによって特徴づけられ、強磁性基準層230の磁気モーメントを配向し、TBR未満の温度で強磁性基準層230の第2の磁化231を固定する固定磁界を生成する。
本発明の別の実施形態(図示せず)において、基準層230は、第1および第2の強磁性基準層を含む合成反強磁性固定層(synthetic antiferromagnet pinned layer)から形成されるが、これらの第1および第2の強磁性基準層は、両方ともFe、CoまたはNiベースの合金から形成され、かつそれらの間に、例えばルテニウムで作製された非強磁性基準層を挿入することによって反強磁性的に結合される。本実施形態において、反強磁性基準層は、第2の強磁性基準層の下に設けられる。
本発明の一実施形態において、強磁性記憶層210は、本出願人による特許文献11に記載されているように、希土類および遷移金属に基づいた非晶質またはナノ結晶化合金で作製される。前記合金の磁気秩序は、フェリ磁性タイプとすることができ、強磁性記憶層210は、ほぼ平面磁化を有することができる。非晶質またはナノ結晶化合金の使用によって、磁気トンネル接合部200の両端にわたって印加される、かつ書き込み手順に必要とされる電圧を著しく低減して、接合部200の絶縁破壊を回避しかつメモリセル100の電気消費を最小限にすることが可能になる。
好ましくは、強磁性記憶層210は、約1〜10nmの厚さを有し、かつパーマロイ(Ni80Fe20)、Co90Fe10、またはFe、Co、もしくはNiを含む他の合金の群から典型的に選択される、平面磁化を有する材料で作製される。また、好ましくは、反強磁性記憶層210bは、例えばIrMnまたはFeMnのマンガンベースの合金で作製される。反強磁性記憶層210bは、待機温度において、すなわち加熱がない状態で、強磁性記憶層210の磁化が、数年の期間にわたってその磁化を保持できるが、しかし全ての書き込みプロセス中に、接合部材料の劣化および/または高電力消費をもたらす可能性がある温度で接合部200を加熱することを必要にするほど高くないように、十分に固定されるのが確実になるほど十分に高いブロッキング温度TBSを有する。ここで、例えば120〜220℃の範囲のTBSが適切である。
トンネル障壁の役割を果たす絶縁層220は、AlおよびMgOを含む群から選択される材料で作製するのが好ましい。接合部200のトンネル抵抗Rは、絶縁層220の厚さに指数関数的に依存し、接合部200の抵抗−面積の積(RA)によって測定される。RAは、反強磁性記憶層210bの温度をそのブロッキング温度TBSを超えて上昇させるように十分に高い加熱電流310を、接合部200を通して流すために、十分に小さくしなければならない。例えば、接合部の温度を100℃まで上昇させるために一般に必要とされる10A/cm〜10A/cmの範囲に加熱電流密度をするために、RA値は、1〜500Ω・μmにすべきである。
本発明のさらに別の実施形態(図示せず)において、非常に低い熱伝導率を有する少なくとも1つの熱障壁層が、接合部200の上部および底部に追加される。これらの追加層の目的は、接合部200を通って流れる電流310の熱効率を向上させる一方で、電極(図示せず)の方への熱の拡散を制限し、接合部200と、接続電流線700との間の電気的接続を確保することである。
本明細書で開示するような、本発明によるSTTベースTAS−MRAMセル100において、強磁性記憶層210の結晶磁気異方性は、強磁性記憶層210を固定する反強磁性層210bの異方性に対して、および強磁性基準層230の結晶磁気異方性に対してほぼ直角である。これは、磁気トンネル接合部200が、反強磁性記憶層210bのブロッキング温度TBS以上だが、しかし反強磁性基準層のTBRのブロッキング温度未満に含まれる高温閾値に加熱される場合に、強磁性記憶層210の第1の磁化211は、基準層230の第2の磁化231の方向とほぼ直角に整列されることを意味する。図4bにおいて、強磁性記憶層210の第1の磁化211は、ページに入るように示され、一方で強磁性基準層230の第2の磁化方向231は、左の方に向けて示されている。第1の磁化211および第2の磁化231は、それぞれ、ページの外へおよび右の方へ引くか、または第1の磁化211が第2の磁化231とほぼ直角な方向である限りは、任意の他の方向を有することができる。図4aは、TBS未満の温度、例えば室温におけるSTTベースTAS−MRAMセル100を示し、第1の磁化211は、第2の磁化231とほぼ平行に整列される。ここで、第1の磁化はまた、第2の磁化231とほぼ逆平行にすることができる。
強磁性基準層230の結晶磁気異方性とほぼ直角な、強磁性記憶層210の結晶磁気異方性は、強磁性基準層230の積層中に印加される外部磁界の磁界方向とほぼ直角な磁界方向で印加される外部磁界がある状態で、強磁性記憶層210を積層することによって得られる。これは、図6a〜6cに概略的に示されているが、これらの図では、円は、上から見た磁気トンネル接合部200を示す。特に、
● 強磁性基準層230の積層プロセス中に(図6a)、外部磁界は、単純な矢印によって示された第1の磁界方向110に印加される。
● 強磁性記憶層210の積層中に(図6b)、外部磁界は、第1の磁界方向110とほぼ直角な、ページに入るように示された第2の磁界方向120に印加される。
磁気トンネル接合部200の様々な層の積層後に、磁気トンネル接合部200は、典型的には300℃より高い温度でアニールされる。アニールステップ中に(図6c)、外部磁界は、第1の磁界方向110とほぼ平行または逆平行に向けられた、破線の矢印によって示される第3の磁界方向130に印加される。しかしながら、第1の磁界方向110、第2の磁界方向120、および第3の磁界方向130の他の方向が、第2の磁界方向120が第1の磁界方向110および第3の磁界方向130とほぼ直角に向けられている限り、可能である。
本発明の別の実施形態において、強磁性基準層の磁化とほぼ直角な強磁性記憶層210の結晶磁気異方性は、1より大きな楕円率を備えた接合部200を有することによって得られ、接合部200の長軸は、反強磁性記憶層210bの異方性方向と直角に向けられている。
強磁性基準層230の結晶磁気異方性とほぼ直角な強磁性記憶層210の結晶磁気異方性は、TAS書き込み動作の場合と同様に、強磁性記憶層210が反強磁性層210bと交換バイアスをかけられる場合には有利である。
本発明の一実施形態に従って、STTベースTAS−MRAMセル100にデータを書き込むための書き込み動作が、図7a〜7dに概略的に示されている。接合部200が、反強磁性記憶層210bのブロッキング温度TBS未満の低温閾値、例えば室温である、図7aに示された初期構成において、強磁性記憶層210の第1の磁化211の方向は、反強磁性記憶層210bの異方性によって固定され、かつ強磁性基準層230の磁化と共線的である。セル100は、トランジスタ300が、接合部200を通して電流が流れない閉モード(OFF)にある状態で、示されている。この構成において、接合部抵抗Rは、第1の磁化211および第2の磁化231が、図7aに示すように逆平行である場合には、高くなり得るし、または第1の磁化211および第2の磁化231が平行である場合には、低くなり得る。
本発明の一実施形態によれば、図7bおよび7cに示される書き込み動作中に、書き込み電流、ここでは、第1の強度310を有するスピン偏極電流が、磁気トンネル接合部200の温度を上昇させるために、選択トランジスタ300がオープン(ON)である場合に電流線700を介して接合部に注入される。特に、接合部200は、高温閾値に加熱されるが、この高温閾値では、強磁性記憶層210と反強磁性記憶層210bとの間の電磁結合は消える。自由に調整可能な第1の磁化211は、その異方性に沿って、すなわち、反強磁性基準層によって固定される、強磁性基準層230の第2の磁化231の方向とほぼ直角な方向に、それ自体を整列させる(図7b)。
次に、スピン偏極電流の強度は、第2の強度320に低下されるが、この第2の強度320は、磁気トンネル接合部200が低温閾値まで冷却され得るようにするほど低いが、低温閾値が到達されかつ第1の磁化211が固定される前に、スピン偏極電流が、強磁性記憶層210の第1の磁化211を切り替えできるほどに高い。これが可能なのは、強磁性記憶層210の磁化の反転に必要とされるスピン偏極電流の臨界的な第2の強度320が、接合部200を高温閾値に加熱するために必要な第1の強度310より小さいからである。ここで、第1の磁化211の切り替えは、第2の磁化231の方向とほぼ直角な初期方向から、第2の磁化231の方向とほぼ平行または逆平行な切り替え方向へと実行される。
磁気トンネル接合部200が低温閾値まで冷却された後で、スピン偏極電流は、選択トランジスタ300を閉モードに設定することによって切られる。
本発明の好ましい実施形態において、第2の強度320を有するスピン偏極電流は、ちょうどTBS未満の温度が到達されるまで、強磁性記憶層210の第1の磁化211を整列させることができる。これによって、第1の磁化211が反強磁性記憶層210bによって完全に固定される低温閾値未満ちょうどに、温度が低下するまで、強磁性記憶層210の第1の磁化211が、スピン偏極電流に従って配向されるままであることが保証される。
ここで、スピン偏極電流は、強磁性記憶層210に貫入する電子のスピンが、大部分、強磁性基準層230の磁化方向に沿った方向になるように、電流フロー方向に従って基準層230を通過するときに偏極される。スピン偏極電流は、強磁性記憶層210の第1の磁化211にトルクを働かせ、強磁性基準層230の第2の磁化231に対応する方向に第1の磁化211を切り替えるようにする(図7c)。注入されたスピンが、第1の磁化211の方向とほぼ直角に整列されるので、第1の磁化211の反転を可能にするトルクは最大である。図7dの例において、上記の書き込み動作後に、第1の磁化211は、図7aに示されるその初期方向に対して反対方向に固定される。
本明細書で開示するような、本発明によるSTTベースTAS−MRAMセル100によって、第1の磁化211の迅速な反転が可能になる。実際に、スピン偏極電流320のスピンは、第1の磁化211とほぼ直角な方向にされ、スピン偏極電流320が印加されて温度が低温閾値に達するかまたは超えた瞬間に、第1の磁化211に最大のトルクを働かせる。第1の磁化211の迅速な反転により、従来のSTTベースTAS−MRAMセルと比較して、より短くより小さなスピン偏極電流パルス320(10ns未満)の使用が可能になり、かくして、書き込み速度が向上され、電力消費が低減される。さらに、本明細書で開示するような、本発明によるSTTベースTAS−MRAMセル100は、磁気トンネル接合部200において追加的な直角偏極層の使用を必要とせず、接合部200の製造を単純化する。
冷却ステップ(図7d)後、読み出し動作(図示せず)中に、選択トランジスタ300は開かれ(ON)、センス電流が、電流線700を介して磁気トンネル接合部200を通過する。低温閾値未満の温度、例えば室温で、電圧が、接合部200の両端にわたって測定され、対応する接合部抵抗Rが得られる。図7dの例では、第1の磁化211の方向が第2の磁化231の方向と平行であり、低い接合部抵抗Rが測定される。
図7aおよび図7bのセル構成用のヒステリシスループが、図8aおよび8bにそれぞれ示されているが、図8aおよび8bにおいて、室温で測定された磁気トンネル接合部抵抗Rが、磁界Hに対してプロットされている。図8aにおいて、第1の磁化211は、第2の磁化231と逆平行であり、ヒステリシスループは、左にシフトされた反強磁性記憶層210bの交換結合磁界Hexを中心にする。これは、論理状態「1」に対応する、H=0で測定された高い接合部抵抗Rをもたらす。図8bにおいて、第1の磁化211は、第2の磁化231と平行であり、右にシフトされた交換結合磁界Hex、および論理状態「0」に対応する、H=0で測定された低い接合部抵抗Rに帰着する。
本発明が、上記の例示的な実施形態に限定されないこと、および実装の他の例がまた、特許請求の範囲内で可能であることが分かる。
例えば、本発明の一実施形態(図示せず)において、書き込み動作は、電流の第1の部分、ここでは加熱電流310を、磁気トンネル接合部200に通過させ、接合部200が高温閾値に到達するのと同時またはその後に、電流の第2の部分、ここでは界磁電流を電流線700に通過させることによって実行される。界磁電流は、強磁性記憶層210の第1の磁化211を界磁電流の極性に依存する方向に切り替えるための磁界を発生することができる。かかる書き込み動作が、本出願人による未公開の特許文献12に記載されている。
本発明の別の実施形態(図示せず)において、STTベースTAS−MRAMセル100には、磁気トンネル接合部200に電気的に接続されたストラップ、および第2の選択トランジスタが含まれる。2つの選択トランジスタは、本出願人による未公開の特許文献13に記載されているように、ストラップの各対向する末端で電気的に接続される。ここで、書き込み動作は、2つのトランジスタ間のストラップを通って流れる電流の第1の部分または加熱電流310で接合部200を加熱することによって実行される。電流の第2の部分、またはスピン偏極電流320は、電流線700を介して接合部200を通過する。本実施形態において、スピン偏極電流320は、加熱電流310から独立して制御することができる。
磁気メモリ装置(図示せず)が、本明細書で開示するような本発明の一実施形態のいずれかに従って、複数のSTTベースTAS−MRAMセル100を含む装置から形成され得る。磁気メモリ装置において、STTベースTAS−MRAMセル100の各接合部200は、記憶層210の側で電流線700に接続され、反対側でワード線に接続されるが、このワード線は、電流線700とほぼ直角に配置される。STTベースTAS−MRAMセル100の1つが書き込まれることになる場合には、制御電流パルスが、1つまたはいくつかのワード線で送られ、対応するワード線のトランジスタ300の少なくとも1つを開モード(ON)にするようにする。加熱電流310に対応する第1の強度を有する、かつ/またはおそらくスピン偏極書き込み電流320に対応する第2の強度を有する電流パルスが、書き込まれることになるSTTベースTAS−MRAMセル100、すなわち、活性接続電流線700および活性ワード線の交差部に配置されたSTTベースTAS−MRAMセル100に対応する各電流線700に送られる。
1 従来のMRAMセル
2 磁気トンネル接合部
21 強磁性記憶層
21b 反強磁性記憶層
22 絶縁層
23 基準層
24 反強磁性基準層
3 選択トランジスタ
31 加熱電流
32 スピン偏極電流
4 第1の力線
41 第1の界磁電流
42 第1の磁界
5 第2の電流線
51 第2の界磁電流
52 第2の磁界
6 ワード線
7 電流線
8 従来のTAS−MRAMセルの力線
81 界磁電流
82 磁界
10 従来のTAS−MRAMセル
100 本発明のTAS−MRAMセル
110 第1の磁界方向
120 第2の磁界方向
130 第3の磁界方向
200 磁気トンネル接合部
210 記憶層
210b 反強磁性記憶層
211 基準層の第1の磁化
220 絶縁層
230 基準層
231 基準層の第2の磁化
300 選択トランジスタ
310 スピン偏極電流の第1の強度
320 スピン偏極電流の第2の強度
410 界磁電流
420 磁界
700 電流線

ex
強磁性記憶層の反転磁界
BS 反強磁性記憶層のブロッキング温度
BR 反強磁性基準層のブロッキング温度
R 磁気トンネル接合部抵抗
RA 接合部抵抗−面積の積

Claims (10)

  1. 熱支援切り替え(TAS)書き込み手順を備えたスピン移動トルク(STT)ベース磁気ランダムアクセスメモリ(MRAM)セルであって、
    高温閾値で調整可能な第1の磁化を有する強磁性記憶層と、固定された第2の磁化を有する強磁性基準層と、及び、前記強磁性記憶層と基準層との間に配置された絶縁層とから形成された磁気トンネル接合部と、
    前記磁気トンネル接合部に電気的に接続され、かつ、ワード線を介して制御可能な選択トランジスタと、
    前記磁気トンネル接合部に電気的に接続され、少なくとも書き込み電流を流す電流線と、
    を備え、
    前記強磁性記憶層の結晶磁気異方性が、前記強磁性基準層の結晶磁気異方性とほぼ直角であるスピン移動トルク(STT)ベース磁気ランダムアクセスメモリ(MRAM)セル。
  2. 前記セル(100)が、前記電流線を介して前記接合部を流れる前記書き込み電流によって書き込み可能であり、前記書き込み電流が、
    前記高温閾値に前記接合部を加熱するための第1の強度と、
    前記記憶層の前記第1の磁化を切り替えるための、および前記第1の磁化が固定される低温閾値に前記磁気トンネル接合部を冷却するための、前記第1の強度より低い第2の強度と、
    を有する、請求項1に記載のSTTベースTAS−MRAMセル。
  3. 前記書き込み電流が、前記スピン偏極電流によって決定される方向に前記第1の磁化を切り替えるためのスピン偏極電流である、請求項1に記載のSTTベースTAS−MRAMセル。
  4. 前記磁気トンネル接合部が、前記強磁性記憶層の前記第1の磁化を前記低温閾値で固定し、かつ前記第1の磁化を前記高温閾値で非固定化する反強磁性記憶層をさらに含む、請求項1に記載のSTTベースTAS−MRAMセル。
  5. 前記磁気トンネル接合部が、前記反強磁性基準層のブロッキング温度未満で、前記強磁性基準層の前記第2の磁化を固定する反強磁性基準層をさらに含む、請求項1に記載のSTTベースTAS−MRAMセル。
  6. 高温閾値で調整可能な第1の磁化を有する強磁性記憶層と、固定された第2の磁化を有する強磁性基準層と、及び、前記強磁性記憶層と基準層との間に配置された絶縁層とから形成された磁気トンネル接合部と、
    前記磁気トンネル接合部に電気的に接続され、かつ、ワード線を介して制御可能な選択トランジスタと、
    前記磁気トンネル接合部に電気的に接続され、少なくとも書き込み電流を伝達する電流線とを備える複数のSTTベースTAS−MRAMセルであって、
    前記強磁性記憶層の結晶磁気異方性が、前記強磁性基準層の結晶磁気異方性とほぼ直角である複数のSTTベースTAS−MRAMセルを含むアレイから形成された磁気メモリ装置。
  7. 熱支援切り替え(TAS)書き込み手順を備えたスピン移動トルク(STT)ベース磁気ランダムアクセスメモリ(MRAM)セルにデータを書き込む方法であって、前記STTベースTAS−MRAMセルが、高温閾値で調整可能な第1の磁化を有する記憶層と、固定された第2の磁化を有する基準層と、及び、前記記憶層と基準層との間に配置された絶縁層とから形成された磁気トンネル接合部を備え、
    前記STTベースTAS−MRAMセルが、前記磁気トンネル接合部に電気的に接続され、かつ、ワード線を介して制御可能な選択トランジスタと、前記磁気トンネル接合部に電気的に接続された電流線と、をさらに備え、
    前記強磁性記憶層の結晶磁気異方性が、前記強磁性基準層の結晶磁気異方性とほぼ直角であり、
    前記方法が、
    前記電流線を介して前記磁気トンネル接合部を通り、前記磁気トンネル接合部を加熱するための第1の強度を有する書き込み電流を通過させるステップであって、
    前記磁気トンネル接合部が前記高温閾値に到達した後で、前記記憶層の前記第1の磁化を切り替えるための、および前記磁気トンネル接合部を冷却するためのより低い第2の強度へ、前記書き込み電流の強度を低減するステップと、
    前記磁気トンネル接合部が、前記第1の磁化が固定される低温閾値まで冷却された後で、前記書き込み電流を切るステップと、
    を備える方法。
  8. 前記書き込み電流が、スピン偏極電流のスピン方向に従う方向に前記第1の磁化を切り替えるスピン偏極電流である、請求項7に記載の方法。
  9. 前記第1の磁化の前記切り替えが、前記第2の磁化の方向とほぼ直角な初期方向から、前記第2の磁化の方向とほぼ平行または逆平行の切り替え方向へ実行される、請求項7に記載の方法。
  10. 熱支援切り替え(TAS)書き込み手順を備えたスピン移動トルク(STT)ベース磁気ランダムアクセスメモリ(MRAM)セルを製造する方法であって、
    前記STTベースTAS−MRAMセルが、高温閾値で調整可能な第1の磁化を有する記憶層と、固定された第2の磁化を有する基準層と、及び、前記記憶層と基準層との間に配置された絶縁層とから形成された磁気トンネル接合部を備え、
    前記強磁性記憶層の結晶磁気異方性が、前記強磁性基準層の結晶磁気異方性とほぼ直角であり、
    前記方法が、
    第1の磁界方向を有する、印加された外部磁界を用いて前記基準層を積層するステップと、
    前記第1の磁界方向にほぼ直角な第2の磁界方向を有する、印加された外部磁界を用いて前記記憶層を積層するステップと、
    第1の磁界方向とほぼ平行または逆平行の第3の磁界方向を有する、印加された外部磁界を用いて前記磁気トンネル接合部をアニールするステップと、を備える方法。
JP2010107161A 2009-05-08 2010-05-07 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ Expired - Fee Related JP5653650B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09290340A EP2249350B1 (en) 2009-05-08 2009-05-08 Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
EP09290340.0 2009-05-08

Publications (2)

Publication Number Publication Date
JP2010263221A true JP2010263221A (ja) 2010-11-18
JP5653650B2 JP5653650B2 (ja) 2015-01-14

Family

ID=41226828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107161A Expired - Fee Related JP5653650B2 (ja) 2009-05-08 2010-05-07 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ

Country Status (4)

Country Link
US (1) US8385107B2 (ja)
EP (1) EP2249350B1 (ja)
JP (1) JP5653650B2 (ja)
AT (1) ATE544153T1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129529A (ja) * 2010-12-16 2012-07-05 Crocus Technology Sa 読み出しマージンが改良されたマルチビット磁気ランダムアクセスメモリセル
JP2012151476A (ja) * 2011-01-19 2012-08-09 Crocus Technology Sa 低電力磁気ランダムアクセスメモリセル
JP2013145626A (ja) * 2012-01-16 2013-07-25 Crocus Technology Sa 低減した界磁電流による熱アシスト書込オペレーションを用いたmramセル及びmramセルの書込方法
WO2017018391A1 (ja) * 2015-07-24 2017-02-02 国立大学法人東京大学 メモリ素子
WO2025183055A1 (ja) * 2024-02-27 2025-09-04 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ素子、記憶装置及び書き込み方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2447948B1 (en) * 2010-10-26 2014-12-31 Crocus Technology S.A. Thermally assisted magnetic random access memory element with improved endurance
CN103299370B (zh) * 2010-11-17 2016-01-20 纽约大学 双极性自旋转移切换
US8472240B2 (en) 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8611140B2 (en) 2011-09-21 2013-12-17 Crocus Technology Inc. Magnetic random access memory devices including shared heating straps
US8611141B2 (en) * 2011-09-21 2013-12-17 Crocus Technology Inc. Magnetic random access memory devices including heating straps
EP2608208B1 (en) * 2011-12-22 2015-02-11 Crocus Technology S.A. Self-referenced MRAM cell and method for writing the cell using a spin transfer torque write operation
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
FR2989211B1 (fr) * 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
EP2672488B1 (en) 2012-06-08 2015-08-19 Crocus Technology S.A. MRAM element having improved data retention and low writing temperature
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8913422B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US8947915B2 (en) * 2012-12-17 2015-02-03 International Business Machines Corporation Thermal spin torqure transfer magnetoresistive random access memory
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US8971103B2 (en) * 2013-03-13 2015-03-03 International Business Machines Corporation Thermally-assisted MRAM with ferromagnetic layers with temperature dependent magnetization
US9070868B2 (en) 2013-06-04 2015-06-30 International Business Machines Corporation Thermally assisted MRAM with a multilayer encapsulant for low thermal conductivity
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9330748B2 (en) 2014-05-09 2016-05-03 Tower Semiconductor Ltd. High-speed compare operation using magnetic tunnel junction elements including two different anti-ferromagnetic layers
US9331123B2 (en) * 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP2018026421A (ja) 2016-08-09 2018-02-15 株式会社東芝 磁気記憶装置
US9734885B1 (en) 2016-10-12 2017-08-15 International Business Machines Corporation Thermal-aware memory
EP3549182A4 (en) * 2016-12-05 2020-04-22 INTEL Corporation QUATERNARY SPIN HALL STORAGE
US10163502B2 (en) * 2016-12-30 2018-12-25 Intel Corporation Selective performance level modes of operation in a non-volatile memory
JP7552963B2 (ja) * 2017-02-08 2024-09-18 アレグロ・マイクロシステムズ・リミテッド・ライアビリティ・カンパニー 明確に定義された磁化配向を確立するための形状異方性を伴うmram参照セル
US9911483B1 (en) 2017-03-21 2018-03-06 International Business Machines Corporation Thermally-assisted spin transfer torque memory with improved bit error rate performance
CN112186097B (zh) * 2019-07-01 2023-10-27 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法
CN114496013B (zh) * 2022-02-15 2024-07-16 西安交通大学 自旋随机存储器存内计算装置和存内计算方法及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510047A (ja) * 2001-11-16 2005-04-14 コミツサリア タ レネルジー アトミーク 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し/書き込み方法
JP2007523480A (ja) * 2004-02-13 2007-08-16 グランディス インコーポレイテッド スピン転移を利用する磁気素子の熱支援スイッチングを提供するための方法及びシステム
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2007525840A (ja) * 2004-02-23 2007-09-06 セントレ ナショナル ドゥ ラ レシェルシェ サイエンティフィーク 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
WO2008040561A2 (en) * 2006-10-06 2008-04-10 Crocus Technology S.A. System and method for providing content-addressable magnetoresistive random access memory cells
JP2008524830A (ja) * 2003-08-19 2008-07-10 ニューヨーク・ユニバーシティ 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP2008177421A (ja) * 2007-01-19 2008-07-31 Sony Corp 記憶素子、メモリ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3820475C1 (ja) 1988-06-16 1989-12-21 Kernforschungsanlage Juelich Gmbh, 5170 Juelich, De
US5159513A (en) 1991-02-08 1992-10-27 International Business Machines Corporation Magnetoresistive sensor based on the spin valve effect
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
US5583725A (en) 1994-06-15 1996-12-10 International Business Machines Corporation Spin valve magnetoresistive sensor with self-pinned laminated layer and magnetic recording system using the sensor
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6172902B1 (en) 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2829868A1 (fr) 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
TWI283477B (en) * 2004-11-16 2007-07-01 Ind Tech Res Inst Magnetic random access memory with lower switching field
JP5093747B2 (ja) * 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
US7502253B2 (en) * 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510047A (ja) * 2001-11-16 2005-04-14 コミツサリア タ レネルジー アトミーク 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し/書き込み方法
JP2008524830A (ja) * 2003-08-19 2008-07-10 ニューヨーク・ユニバーシティ 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP2007523480A (ja) * 2004-02-13 2007-08-16 グランディス インコーポレイテッド スピン転移を利用する磁気素子の熱支援スイッチングを提供するための方法及びシステム
JP2007525840A (ja) * 2004-02-23 2007-09-06 セントレ ナショナル ドゥ ラ レシェルシェ サイエンティフィーク 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
WO2008040561A2 (en) * 2006-10-06 2008-04-10 Crocus Technology S.A. System and method for providing content-addressable magnetoresistive random access memory cells
JP2010506341A (ja) * 2006-10-06 2010-02-25 クロッカス・テクノロジー・ソシエテ・アノニム 連想磁気抵抗ランダムアクセスメモリセルを提供するためのシステム及び方法
JP2008177421A (ja) * 2007-01-19 2008-07-31 Sony Corp 記憶素子、メモリ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129529A (ja) * 2010-12-16 2012-07-05 Crocus Technology Sa 読み出しマージンが改良されたマルチビット磁気ランダムアクセスメモリセル
JP2012151476A (ja) * 2011-01-19 2012-08-09 Crocus Technology Sa 低電力磁気ランダムアクセスメモリセル
JP2013145626A (ja) * 2012-01-16 2013-07-25 Crocus Technology Sa 低減した界磁電流による熱アシスト書込オペレーションを用いたmramセル及びmramセルの書込方法
WO2017018391A1 (ja) * 2015-07-24 2017-02-02 国立大学法人東京大学 メモリ素子
JPWO2017018391A1 (ja) * 2015-07-24 2018-06-28 国立大学法人 東京大学 メモリ素子
WO2025183055A1 (ja) * 2024-02-27 2025-09-04 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ素子、記憶装置及び書き込み方法

Also Published As

Publication number Publication date
EP2249350B1 (en) 2012-02-01
ATE544153T1 (de) 2012-02-15
US8385107B2 (en) 2013-02-26
JP5653650B2 (ja) 2015-01-14
US20110110151A1 (en) 2011-05-12
EP2249350A1 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
JP5653650B2 (ja) 低書き込み電流を用いる熱支援スピン移動トルク書き込み手順を備えた磁気メモリ
US8102701B2 (en) Magnetic memory with a thermally assisted writing procedure
US7796428B2 (en) Thermally assisted magnetic write memory
JP4777613B2 (ja) 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し/書き込み方法
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US7894244B2 (en) Tunnel magnetic resistance device, and magnetic memory cell and magnetic random access memory using the same
US8698259B2 (en) Method and system for providing a magnetic tunneling junction using thermally assisted switching
US8064245B2 (en) Magnetic random access memory with an elliptical magnetic tunnel junction
JP5653649B2 (ja) 熱支援書き込み手順および低減された書き込み磁界を備えた磁気メモリ
JP2011507243A5 (ja)
EP1714289A2 (en) Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
JP2012146984A (ja) 分極層を備える磁気トンネル接合
KR20150054695A (ko) 스핀 전달 토크 자기 램의 응용 분야들에서 사용할 수 있는 이중 수직 자기 이방성 자기 접합
US20190189912A1 (en) Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures
KR20100131967A (ko) 강자성 터널 접합 소자 및 강자성 터널 접합 소자의 구동 방법
JP2012151476A (ja) 低電力磁気ランダムアクセスメモリセル
US8958240B2 (en) Magnetic device with thermally-assisted switching
JP5562946B2 (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141002

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141009

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141119

R150 Certificate of patent or registration of utility model

Ref document number: 5653650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees