JP2011114192A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011114192A
JP2011114192A JP2009269789A JP2009269789A JP2011114192A JP 2011114192 A JP2011114192 A JP 2011114192A JP 2009269789 A JP2009269789 A JP 2009269789A JP 2009269789 A JP2009269789 A JP 2009269789A JP 2011114192 A JP2011114192 A JP 2011114192A
Authority
JP
Japan
Prior art keywords
cap
package
wiring
semiconductor device
dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009269789A
Other languages
English (en)
Other versions
JP2011114192A5 (ja
JP5231382B2 (ja
Inventor
Tomoji Fujii
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009269789A priority Critical patent/JP5231382B2/ja
Priority to US12/953,808 priority patent/US8592959B2/en
Publication of JP2011114192A publication Critical patent/JP2011114192A/ja
Publication of JP2011114192A5 publication Critical patent/JP2011114192A5/ja
Application granted granted Critical
Publication of JP5231382B2 publication Critical patent/JP5231382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/15Containers comprising an insulating or insulated base
    • H10W76/153Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60Seals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子とともにミリ波帯等の伝送線路を備えたパッケージに対し、キャップで封止する際に使用する接着材料の配線部分等への流れ出しを抑制し、パッケージの特性確保を図ること。
【解決手段】半導体素子(チップ)30を搭載した配線基板(パッケージ)20との間に接着材料45を介在させて凹状のキャップ40で封止する構造を有した半導体装置10において、パッケージ20上でキャップ40が接着される部分と、パッケージ20上に形成された配線部分22a,22bとの間に、ダム状部材24が設けられている。さらに、キャップ40の側壁部42の、パッケージ20上に接着される側の底面42aに繋がる外側の部分に、当該部分での側壁部42の厚さが他の部分よりも薄く形成された凹部43が設けられている。
【選択図】図1

Description

本発明は、配線基板に半導体素子を搭載した半導体装置に関し、より詳細には、ミリ波帯等の高周波回路を備えた半導体素子(チップ)を搭載するとともにアンテナを内蔵した配線基板に対し、当該チップに電気的に接続された導体部分(ボンディングワイヤ、配線等)と当該チップとを、配線基板との間に樹脂等の接着材料を介在させて凹状のキャップで封止する構造を有した半導体装置に関する。
かかる半導体装置において配線基板は、半導体チップを搭載するという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
ミリ波帯(波長:1mm〜10mm、周波数:300GHz〜30GHz)の回路を備えたIC向けのミリ波アンテナを内蔵したパッケージの場合、所要の特性(高周波伝送特性、アンテナの指向性等)を確保するために、パッケージの設計に際して構造上考慮すべき幾つかの点がある。この点について、図5(a)に示す従来のキャップ封止構造の半導体装置を例にとって説明する。
先ず、IC(チップ1)のパッケージ(配線基板4)上への実装は、ワイヤ3を用いたボンディングにより行う。その際、チップ1の電極パッド2と基板4上のパッド(パターニングされた配線層5の一部に画定される部分)とを繋ぐワイヤ3の長さ(ワイヤ長)が長くなると、寄生インダクタンスが増大して高速伝送が損なわれるため、そのワイヤ長は極力短くなるようにチップ1を配置する必要がある。このため、パッケージ4に凹部(キャビティCV)を形成し、このキャビティCV内にチップ1を搭載している。
その際、チップ1は、キャビティCVの底面に塗布された接着剤6を介してチップ1の裏面(電極パッド2が形成されている側と反対側の面)が接着されるよう搭載される。また、ワイヤ長を極力短くするために、キャビティCVの深さは、チップ1の厚さとほぼ同じ程度となるように形成される。
次に、このパッケージ4を封止するキャップの構造としては、凹状に成形された中空構造のキャップ7が用いられる。つまり、チップ1及びその周囲の領域(チップ1にワイヤ3を介して接続された導体部分(配線層5)が配設されている領域)を、一般的なモールド用樹脂ではなく、中空構造の凹状のキャップ7で封止することで、ミリ波等の高周波伝送特性に及ぼされる影響を除去している。
さらに、キャップ7とパッケージ4は、耐熱性を有したエポキシ系樹脂等の熱硬化性樹脂(接着剤8)により接着される。この接着剤8が有する耐熱性は、最終的にパッケージ4の実装面側に外部接続端子(例えば、はんだボール)を接合する際のリフロー温度(例えば、240〜260℃前後)に耐え得るものである。
かかる従来技術に関連する技術の一例は、下記の特許文献1に記載されている。この文献には、基材(基板)に設けた凹部(キャビティ)に電子部品(半導体素子)を搭載した構造が開示されている(第3図及びその関連箇所)。さらにこの構造において、基板上に形成された導体回路(配線)と半導体素子の電極パッドとがワイヤでボンディングされ、このワイヤを含めて配線の一部分と共に半導体素子が、基板との間に接着剤を介した凹状の金属製キャップで封止されている。
特公平7−46709号公報
上述したように半導体素子とともにミリ波帯等の伝送線路を備えたパッケージの場合、所要の特性を確保する必要性から、ソルダレジストはもちろんのこと、誘電率をもった他の材料がパッケージ上(キャップで封止される側の面)の配線部分に存在しないことが要求される。しかしながら、この要求を満たすには、以下の課題があった。
すなわち、このパッケージに対し、エポキシ系樹脂等の接着剤を介在させて凹状のキャップで封止する際に、その接着樹脂が配線部分等の不所望の部分に付着しないようにするために、その樹脂量を厳密に制御することでパッケージ上のキャップ接着部分からの樹脂のはみ出しを抑制する必要がある。しかしながら、このような樹脂量の制御は難しいのが現状である。
このため、図5(a)に示したように接着剤8を介してキャップ7をパッケージ4に接着したときに、パッケージ4上のキャップ7の接着部分から接着剤8の一部がはみ出し、そのはみ出した接着剤8の一部が図5(b)に例示するようにキャップ7の内側に流れ出し、パッケージ4上の配線部分5に付着する場合が起こり得る。パッケージ4上の配線部分5に接着剤8が付着すると、特に配線部分5にパッケージ4内のミリ波アンテナ(図示せず)が接続されている場合、付着した接着剤8が有する誘電率や誘電正接(これは周波数と温度に大きく依存する)により、高周波伝送特性に影響が及ぼされる。
また、キャップ7の接着部分からはみ出した接着剤8の一部は、図5(b)に例示するようにキャップ7の外側にも流れ出し、パッケージ端面(パッケージ4の側面)に付着する場合が起こり得る。この場合、パッケージ4に内蔵されたアンテナから放射される電波はパッケージ端面(図5(b)の例ではパッケージ4の右側側面)から放射されるため、このパッケージ端面上に誘電率をもった樹脂(接着剤8)が付着すると、アンテナの指向性等に影響が及ぼされる。
このように従来のパッケージ構造では、パッケージをキャップで封止する際に使用する接着材料についてその塗布量や流動性等の条件出しが必要となるため、キャップ接着部分からの接着剤のはみ出しを抑制するための制御が極めて難しいといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、半導体素子とともにミリ波帯等の伝送線路を備えたパッケージに対し、キャップで封止する際に使用する接着材料の配線部分等への流れ出しを抑制し、ひいてはパッケージの特性確保を図ることができる半導体装置を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、半導体素子が配線基板上に搭載され、前記半導体素子に電気的に接続された導体部分と前記半導体素子とを、前記配線基板との間に接着材料を介在させて凹状のキャップで封止する構造を有した半導体装置において、前記配線基板上で前記キャップが接着される部分と、前記導体部分のうち前記配線基板上に形成された配線部分との間に、ダム状部材が設けられ、前記凹状のキャップの側壁部の、前記配線基板上に接着される側の底面に繋がる外側の部分に、当該部分での側壁部の厚さが他の部分よりも薄く形成された凹部が設けられていることを特徴とする半導体装置が提供される。
本発明の一形態に係る半導体装置の構成によれば、配線基板(パッケージ)上でキャップが接着される部分とパッケージ上に形成された配線部分との間にダム状部材が設けられているので、接着材料を介してキャップをパッケージに接着したときに、パッケージ上のキャップの接着部分からはみ出した接着材料の一部がキャップの内側に流入するのを防止することができる。これにより、キャップの接着部分からはみ出した接着材料の一部がパッケージ上の配線部分(特にミリ波帯等の高周波用の配線)に付着することはなく、従来技術に見られたような、高周波伝送特性に及ぼされる影響を除去することができる。
また、パッケージ上に接着されるキャップの側壁部の底面に繋がる外側の部分に凹部が形成されているので、キャップの接着時にキャップの接着部分からはみ出した接着材料の一部が外側に流出したときに、その流出した接着材料を凹部に止めておくことができる。これにより、キャップの接着部分からはみ出して外側に流出した接着材料の一部がパッケージ端面へ流れ出すのを防ぐことができ、パッケージ端面に接着材料が付着することはないので、従来技術に見られたような、アンテナの指向性に及ぼされる影響を除去することができる。
このように本発明の構成によれば、パッケージ側に設けたダム状部材とキャップ側に設けた凹部の存在により、パッケージをキャップで封止する際に使用する接着材料の配線部分等への流れ出しを簡単に抑制することができる。これは、当該パッケージの特性確保に寄与するものである。
本発明の第1の実施形態に係る半導体装置の構成を示す断面図である。 図1の半導体装置におけるパッケージの部分をA−A線に沿って見たときの概略平面図である。 本発明の第2の実施形態に係る半導体装置の構成を示す断面図である。 図3の半導体装置におけるパッケージの部分をA−A線に沿って見たときの概略平面図である。 従来技術に係るキャップ封止構造の半導体装置の問題点を説明するための図である。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
(第1の実施形態…図1、図2参照)
図1は本発明の第1の実施形態に係る半導体装置の構成を断面図の形態で示したものである。また、図2はこの半導体装置におけるパッケージの部分を図1のA−A線に沿って平面的に見たときの概略構成を示している。
本実施形態に係る半導体装置10は、例えば、画像伝送などのデータ容量の大きい通信を行うのに適応されたPDA等の携帯端末機器に組み込まれて使用される。この半導体装置10は、配線基板(パッケージ)20と、この配線基板20の一方の面側に実装された半導体素子(チップ)30と、このチップ30及びこれに繋がる導体部分(ボンディングワイヤ32、配線22a等)を封止するように設けられた凹状のキャップ40とを備えている。
配線基板(パッケージ)20は、基板本体を構成する樹脂基板21を有している。この樹脂基板21の形態としては、少なくとも両面に最外層の配線層22(a,b,c,d)及び23が形成された基板であって、各配線層22,23が基板内部を通して電気的に接続されている形態のものであれば十分である。
樹脂基板21の内部には、図示のように配線層26が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板21の内部に配線層が形成されている形態の場合、基板内部で樹脂層(絶縁層)を介在させて形成された各配線層(図1の例では、図示の簡略化のため1層の配線層26のみを示している)及び各配線層間を相互に接続するビアホール(に充填された導体:ビア27)を介して最外層の各配線層22,23が電気的に接続されている。この形態の基板は、例えば、ビルドアップ法を用いて形成することができる。一方、樹脂基板の内部に配線層が形成されていない形態の場合には、この樹脂基板の所要の箇所に適宜形成されたスルーホール(に充填された導体)を介して最外層の各配線層が相互に接続されている。
配線層22,23,26及びビア27の材料としては、代表的に銅(Cu)が用いられる。また、樹脂層(絶縁層)の材料としては、熱硬化性のエポキシ系樹脂やポリイミド系樹脂等が好適に用いられる。
さらに、パッケージ20の両面には、それぞれ最外層の配線層22,23の所要の箇所に画定されたパッドP1,P2,P3の部分を露出させて表面を覆うように保護膜としてのソルダレジスト層24,25(最外層の絶縁層)が形成されている。ただし、後述するようにキャップ40で封止される側の配線層22(a,b,c,d)のうち、配線層22a,22bについては、パッドP1,P2と共に配線部分についても露出しており、配線層22c,22dについては、パッドP1のみが露出している。
一方、これと反対側のソルダレジスト層25から露出するパッドP3には、本装置10をマザーボード等に実装する際に使用される外部接続端子(図示の例では、はんだボール28)が接合されるので、そのコンタクト性を良くするために適当な表面処理を施している。典型的には、パッドP3(Cu)上にニッケル(Ni)めっき及び金(Au)めっきをこの順に施している。この場合、Niめっき層はバリヤメタル膜として機能する。
なお、図1の例ではパッドP3にはんだボール28(外部接続端子)を設けているが、これは必ずしも設ける必要はない。要は、必要なときに外部接続端子(はんだボールや金属ピン等)を接合できるように当該パッドP3が露出していれば十分である。
さらに、パッケージ20上でキャップ40が接着される部分と、配線層22(a,b,c,d)が形成されている領域との間に、ソルダレジスト層24の一部から形成されるダム状部材(便宜上、同じ参照番号24で表す)が方形のリング状に設けられている(図2参照)。このダム状部材(ソルダレジスト層)24は、後述するようにキャップ40の封止時に使用する接着剤45の、パッケージ20上の配線部分への流れ出しを防止するためのものである。
配線基板(パッケージ)20は、図2に示すように平面視したときの形状が正方形であり、その大きさは15mm×15mm程度、厚さは1mm程度に選定されている。このパッケージ20には、一方の面のほぼ中央部に、半導体素子(チップ)30を搭載すると共に基板内に収容するためのキャビティCVが形成されている。このキャビティCVは、図2に示すように矩形(長方形)の形状に形成され、その4箇所の隅部は丸められている。キャビティCVの大きさは、長辺方向の長さが6mm程度、短辺方向の長さが4mm程度に選定され、その深さは300μm程度に選定されている。
このキャビティCV内に搭載されるチップ30は、例えば、シリコンウエハに所要のデバイスプロセスを施して作り込まれた複数のデバイスを各デバイス単位にダイシングして得られたシリコンチップ(「ダイ」ともいう。)である。このチップ30は、その電極パッド(端子)31が形成されている側の面を上にしたフェイスアップの態様で、キャビティCV内に搭載されている。例えば、導電性ペースト(エポキシ系樹脂等の熱硬化性樹脂にAgやCu等の金属微粒子を分散させてペースト状にしたもの)をキャビティCVの底面に塗布し、この導電性ペースト(接着剤33)上にチップ30を載せ、導電性ペーストを加熱し硬化させて、チップ30をパッケージ20(キャビティCV内)に固定する(ダイ・アタッチ)。
配線基板(パッケージ)20上でキャビティCVの周囲の領域(リング状のソルダレジスト層24によって囲まれた領域)は、配線形成領域WR(図2)である。この配線形成領域WRのうち、キャビティCVの長辺方向に沿った周縁部とリング状のソルダレジスト層24の間の領域(図2の例では左右方向の2箇所の領域)には、ミリ波帯等の高周波用の伝送線路(配線22a,22b)が設けられている。本実施形態では、右側の配線形成領域には60GHz(ミリ波帯)用の配線22aが形成されており、これと対向する左側の配線形成領域には、ミリ波帯よりも波長の長い高周波(20GHzや2GHz等)用の配線22bが形成されている。
一方、キャビティCVの短辺方向に沿った周縁部とリング状のソルダレジスト層24の間の領域(図示の例では上下方向の2箇所の領域)には、チップ30に対する入出力(I/O)信号の伝送用の配線、電源用及びグランド用の各配線22c,22dが形成されている。
配線形成領域WRにおいて左右方向の2箇所の領域に高周波用の配線22a,22bを形成している理由は、当該配線のボンディング用パッドP1とチップ30側の対応する電極パッド31との距離(高周波伝送線路の一部をなすワイヤ32の長さ)を短くできるからである。つまり、ワイヤ長を短くすることで、そのワイヤ部分で発生する寄生インダクタンスを小さくし、当該配線上を伝送されるミリ波帯等の高周波信号の品質劣化を抑制できるからである。ちなみに、キャビティCVの長辺方向に沿った周縁部と各配線22a,22bのボンディング用パッドP1との間隔は、少なくとも50μm程度に選定されている。
また、パッケージ20の表面に形成されたミリ波帯用の配線22aには、その層間接続用パッドP2を介して、樹脂基板21内に形成されたアンテナANT(図1参照)が接続されている。本実施形態では、図示のように基板内部の配線層26の一部分とこれに繋がるビア27によりアンテナANTが構成されている。アンテナANTの形態が図示の例に限定されないことはもちろんである。
I/O信号伝送用、電源用、グランド用の各配線22c,22dは、それぞれボンディング用パッドP1の部分のみを露出させて、ソルダレジスト層24で被覆されている。このソルダレジスト層24を形成したときに、その一部が方形のリング状にパターニングされてダム状部材(ソルダレジスト層)24が同時に形成される。図2の例では、図示の簡略化のため、配線22c,22dを被覆している部分のソルダレジスト層24についてはその図示を省略している。
一方、ミリ波帯等の高周波用の各配線22a,22bについては、所要の特性を確保するため、それぞれボンディング用パッドP1及び層間接続用パッドP2の部分と共に配線部分についても、ソルダレジスト層24で被覆せずに、パッケージ20の面上に露出させている(図1参照)。このため、この露出部分を外部から保護するためにキャップ40で封止する必要がある。
さらに、パッケージ20においてキャビティCVの直下の領域には、基板の厚み方向に貫通する所要数のサーマルビア29(少なくとも内壁部分にCuめっき等が施された放熱用のビアホール)が形成されている。つまり、サーマルビア29はキャビティCVの底面に露出し、この底面上に形成された接着剤層33(硬化された導電性ペースト等)を介してチップ30の裏面(フェイス面と反対側の面)に熱的に結合している。これによって、チップ30の動作時に発せられた熱は、接着剤層33を介してサーマルビア29に確実に伝達され、さらに、このサーマルビア29に熱的に結合された外部接続端子(はんだボール28)を介してパッケージ外部に放散される。
パッケージ20に封止されるキャップ40は、その主要部分が板状に成形され、この板状部の周囲に側壁部42が一体的に形成された構造を有している。つまり、凹状に成形された中空構造を有している。キャップ40の側壁部42は、ダム状部材(ソルダレジスト層)24の外形に従って方形のリング状に成形されている。キャップ40は、この側壁部42の底面42aとパッケージ20上の対応する部分(接着部分)との間に介在された接着剤45(例えば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等の熱硬化性樹脂)により、パッケージ20上に固定されている。
キャップ40の材料としては、エポキシ系樹脂が用いられる。このキャップ40は、例えば、以下のようにして作製することができる。
先ず、エポキシ系樹脂材を、パッケージ20の正方形状(15mm×15mm程度)に合わせた大きさで、かつ所要の厚さ(キャップ40の高さに相当する厚さ)に成形したもの(硬化させた樹脂体)を用意する。次に、この成形された樹脂体に対し、ルータ加工等の切削加工により、パッケージ20に搭載されたチップ30及びこれに電気的に接続された導体部分(ボンディングワイヤ32、配線22a等)を封止するための凹部41を形成し、さらに、本発明を特徴付ける段差状部分43(凹部)を形成する。
この段差状部分43(凹部)は、図示のようにキャップ40の側壁部42の底面42aに繋がる外側の部分に、当該部分での側壁部42の厚さが他の部分よりも薄くなるように形成されている。この凹部(段差状部分43)は、後述するようにキャップ40の封止時に溶融した樹脂(接着剤45)の余分な部分が外側に流出したときに、その流出した樹脂がパッケージ端面へ流れ出すのを防ぐための「樹脂溜め部分」として機能する。
この段差状部分43(凹部)は、配線基板20上に形成されたリング状のソルダレジスト層24(ダム状部材)の外側に位置し、キャップ40の側壁部42の外側周縁部に沿ってリング状に設けられている。ただし、この段差状部分43(凹部)は必ずしもリング状に連続している必要はなく、キャップ40の封止時に外側に流出する接着剤45の余分な部分の流出量に合わせて適宜断続的に形成されていてもよい。
なお、キャップ40の側壁部42の厚さは1mm程度に選定され、この側壁部42に形成される段差状部分43(凹部)は、その深さ(側壁部42の厚さ方向)が100μm程度で、その幅(側壁部42の長さ方向)が100μm程度に選定されている。
以上説明したように、第1の実施形態に係る半導体装置10の構成によれば、先ず、パッケージ(配線基板)20上でキャップ40が接着される部分と、配線形成領域WRの外周に沿った部分(各配線22a,22b,22c,22dの層間接続用パッドP2が配列されている領域)との間に、ソルダレジスト層24の一部から形成されるダム状部材24がリング状に設けられている。このリング状のダム状部材24により、接着剤45を介してキャップ40をパッケージ20に接着したときに、パッケージ20上のキャップ40の接着部分からはみ出した接着剤45の一部がキャップ40の内側に流入するのを防止することができる。
つまり、キャップ40の接着部分からはみ出した接着剤45の一部がパッケージ20上の配線部分(特にミリ波帯用の配線22a)に付着することはないので、従来技術に見られたような、高周波伝送特性に及ぼされる影響を除去することができる。
また、パッケージ20上に接着されるキャップ40については、その側壁部42の底面42aに繋がる外側の部分に凹部(段差状部分43)が形成されている。このため、キャップ40の封止時に溶融した樹脂(接着剤45)の余分な部分が外側に流出したときに、その流出した樹脂を段差状部分43に溜めることができる(図1参照)。
これにより、キャップ40の接着部分からはみ出して外側に流出した接着剤45の一部がパッケージ端面へ流れ出すのを防ぐことができ、パッケージ端面(パッケージ20の側面、特にアンテナANTが形成されている側の側面)に接着剤45が付着することはないので、従来技術に見られたような、アンテナの指向性に及ぼされる影響を除去することができる。
このように本実施形態によれば、パッケージ20側に設けたリング状のダム状部材(ソルダレジスト層)24とキャップ40側に設けた段差状部分43の存在により、パッケージ20をキャップ40で封止する際に使用する接着剤45の配線部分等への流れ出しを簡単に抑制することができ、その結果、パッケージ20の所要の特性を確保することが可能となる。
また、リング状のダム状部材24は、パッケージ20の基板本体(樹脂基板21)を作製する工程(例えば、ビルドアップ法を用いた基板作製プロセス)において、最外層の絶縁層であるソルダレジスト層24を形成する際に、その一部を適宜パターニングすることで同時に形成することができる。つまり、ダム状部材24を設けるための別工程を必要としないので、コストアップを招くことはない。
また、ダム状部材(ソルダレジスト層)24は方形のリング状に設けられており(図2参照)、このダム状部材24の外形に合わせてキャップ40の側壁部42が成形されているので、パッケージ20をキャップ40で封止する際に、パッケージ20上でのキャップ40の位置合わせを比較的簡単に行うことができる。
(第2の実施形態…図3、図4参照)
図3は本発明の第2の実施形態に係る半導体装置の構成を断面図の形態で示したものである。また、図4はこの半導体装置におけるパッケージの部分を図3のA−A線に沿って平面的に見たときの概略構成を示している。
この第2の実施形態に係る半導体装置10a(図3)は、上述した第1の実施形態に係る半導体装置10(図1)の構成と比べて、ソルダレジスト層の一部から形成されるダム状部材24aを、配線基板20a上に形成された配線部分のうちミリ波帯用の配線22aが形成されている領域の近傍にのみ、直線状に設けた点で相違している。他の構成については、第1の実施形態の場合と同じであるのでその説明は省略する。
上述した第1の実施形態では、ダム状部材24(ソルダレジスト層)はリング状に設けられており(図2)、このダム状部材24の外側側面とキャップ40(側壁部42)の内側側面との間に若干の隙間が存在するため、パッケージ20をキャップ40で封止する際に、パッケージ20上でのキャップ40の正確な位置合わせを必ずしも簡単に行えない場合も想定される。
これに対し、この第2の実施形態では、ダム状部材24a(ソルダレジスト層)は、キャップ40の接着時にパッケージ20a上の接着部分から流出する樹脂(接着剤45)が付着してはいけない部分、すなわち、特性上影響が及ぼされるミリ波帯用の配線22aが形成されている領域の近傍にのみ、部分的に(図示の例では「直線状」に)設けられている。この構造により、パッケージ20aをキャップ40で封止する際に、このダム状部材24aの外側側面にキャップ40(側壁部42)の対応する内側側面が接触するよう押し当てることで、パッケージ20a上でのキャップ40の正確な位置合わせを簡単に行うことができる。
その際、キャップ40(側壁部42)の内側側面とダム状部材24aの外側側面との間は隙間が無く密着されているので、キャップ40の封止時に溶融した接着剤45の余分な部分は、キャップ40の内側に流入することはなく、外側にのみ流出し、段差状部分(凹部)43に溜められる。
ただし、パッケージ20a上でキャップ40が接着される部分(リング状の部分)のうち、ダム状部材24aが設けられていない部分については、キャップ40の封止時にその接着部分から流出した接着剤45の一部が、図3に示すようにキャップ40の内側に僅かに流入する。この流入した接着剤45の一部は、図示の例では配線22bに付着せずにその手前の位置に止まっているが、仮に付着したとしても、ミリ波帯用の配線22aと比べると特性上の影響が及ぼされることは殆どない。
上述した各実施形態では、配線基板20(20a)に実装された半導体素子(チップ)30の電極パッド31と当該基板上の対応するパッドP1とをボンディングワイヤ32により接続した場合を例にとって説明したが、本発明の要旨(パッケージをキャップで封止する際に使用する接着材料の、パッケージ上の配線部分への流れ出しを抑制すると共に、パッケージ端面への流れ出しを抑制すること)からも明らかなように、チップと基板側のパッドとの接続形態がこれに限定されないことはもちろんである。
例えば、フリップチップ接続による実装形態にも同様に適用することができる。この場合、配線基板(パッケージ)上の所定の箇所(配線のパッドが露出している部分)に半導体チップがフェイスダウンの態様でフリップチップ実装され、さらに、このチップと配線基板の間隙にアンダーフィル樹脂が充填されることになる。
この実装形態では、チップを収納するためのキャビティを形成する必要がなく、ワイヤボンダー等のツールを使用する必要がないので、工程の簡素化を図ることができるというメリットがある。しかしその反面、アンダーフィル樹脂が相応の誘電率を有しており、高周波特性に少なからず影響を及ぼす可能性があることを考慮して、アンダーフィル樹脂の材料としては出来るだけ低誘電率のものを使用するなどの工夫が要求される。
また、上述した各実施形態では、キャップ40の側壁部42の外側の部分に設けられる凹部43を「段差状」に形成した場合を例にとって説明したが、当該凹部の形状がこれに限定されないことはもちろんである。要は、パッケージ上にキャップを接着(封止)したときにその接着部分から流出する余分な接着剤がパッケージ端面(図5(b)参照)に流れ出すのを防止できるような形状に成形されていれば十分である。例えば、当該部分をテーパ状(キャップ40の上側から下側に向かって側壁部42の厚さが徐々に薄くなるような形状)に形成してもよい。
また、上述した各実施形態では、配線基板(パッケージ)の形態として樹脂基板を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、樹脂基板に限定されないことはもちろんであり、例えば、セラミック基板を使用した場合にも同様に適用することが可能である。
10,10a…半導体装置、
20,20a…配線基板(パッケージ)、
22(a,b,c,d),23…配線層(導体部分)、
24,24a…ソルダレジスト層(最外層の絶縁層/ダム状部材)、
25…ソルダレジスト層(最外層の絶縁層/保護膜)、
28…はんだボール(外部接続端子)、
29…サーマルビア、
30…半導体素子(チップ)、
31…電極パッド(端子)、
32…ボンディングワイヤ(導体部分)、
33…チップ搭載用の接着剤(層)、
40…キャップ、
41…凹部、
42(42a)…側壁部(底面)、
43…段差状部分(樹脂溜め部分/凹部)、
45…キャップ搭載用の接着剤、
ANT…アンテナ、
CV…キャビティ、
P1,P2,P3…パッド(ボンディング用、層間接続用、外部接続用)、
WR…配線形成領域。

Claims (6)

  1. 半導体素子が配線基板上に搭載され、前記半導体素子に電気的に接続された導体部分と前記半導体素子とを、前記配線基板との間に接着材料を介在させて凹状のキャップで封止する構造を有した半導体装置において、
    前記配線基板上で前記キャップが接着される部分と、前記導体部分のうち前記配線基板上に形成された配線部分との間に、ダム状部材が設けられ、
    前記凹状のキャップの側壁部の、前記配線基板上に接着される側の底面に繋がる外側の部分に、当該部分での側壁部の厚さが他の部分よりも薄く形成された凹部が設けられていることを特徴とする半導体装置。
  2. 前記ダム状部材は、前記配線基板の最外層の絶縁層の一部から形成されることを特徴とする請求項1に記載の半導体装置。
  3. 前記ダム状部材の外側側面に前記キャップの対応する内側側面が接触するように押し当てられていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記ダム状部材は、前記キャップの側壁部の内側周縁部の形状に従ってリング状に配設されていることを特徴とする請求項2に記載の半導体装置。
  5. 前記ダム状部材は、前記配線基板上に形成された配線部分のうち他の配線に比べて高周波用の配線が形成されている領域の近傍にのみ部分的に配設されていることを特徴とする請求項2に記載の半導体装置。
  6. 前記凹状のキャップの側壁部の外側の部分に設けられる前記凹部は、段差状もしくはテーパ状に形成されていることを特徴とする請求項2に記載の半導体装置。
JP2009269789A 2009-11-27 2009-11-27 半導体装置 Active JP5231382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009269789A JP5231382B2 (ja) 2009-11-27 2009-11-27 半導体装置
US12/953,808 US8592959B2 (en) 2009-11-27 2010-11-24 Semiconductor device mounted on a wiring board having a cap

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269789A JP5231382B2 (ja) 2009-11-27 2009-11-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2011114192A true JP2011114192A (ja) 2011-06-09
JP2011114192A5 JP2011114192A5 (ja) 2012-09-20
JP5231382B2 JP5231382B2 (ja) 2013-07-10

Family

ID=44068235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269789A Active JP5231382B2 (ja) 2009-11-27 2009-11-27 半導体装置

Country Status (2)

Country Link
US (1) US8592959B2 (ja)
JP (1) JP5231382B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089943A (ja) * 2011-10-17 2013-05-13 Samsung Electro-Mechanics Co Ltd プリント回路基板
JP2014072346A (ja) * 2012-09-28 2014-04-21 Nec Corp 中空封止構造及び中空封止構造の製造方法
JP2015115403A (ja) * 2013-12-10 2015-06-22 日本特殊陶業株式会社 パッケージ
JP2015146388A (ja) * 2014-02-03 2015-08-13 新光電気工業株式会社 半導体装置
WO2016199634A1 (ja) * 2015-06-10 2016-12-15 三菱電機株式会社 半導体装置およびその製造方法
WO2017090508A1 (ja) * 2015-11-25 2017-06-01 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
JP2018535839A (ja) * 2015-11-30 2018-12-06 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティドW.L. Gore & Associates, Incorporated ダイのための保護環境バリアー
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
WO2019093269A1 (ja) * 2017-11-09 2019-05-16 Ngkエレクトロデバイス株式会社 蓋体および電子装置
WO2019116783A1 (ja) * 2017-12-11 2019-06-20 株式会社ブリヂストン タイヤ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
WO2013047354A1 (ja) * 2011-09-26 2013-04-04 日本電気株式会社 中空封止構造
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
US9870967B2 (en) * 2016-03-10 2018-01-16 Analog Devices, Inc. Plurality of seals for integrated device package
US9887143B2 (en) * 2016-03-25 2018-02-06 Infineon Technologies Americas Corp. Surface mount device package having improved reliability
US10177064B2 (en) * 2016-08-26 2019-01-08 Qorvo Us, Inc. Air cavity package
US10269669B2 (en) * 2016-12-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming the same
US10629545B2 (en) * 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
FR3069406A1 (fr) 2017-07-18 2019-01-25 Stmicroelectronics (Grenoble 2) Sas Boitier electronique et procede de fabrication
US10867955B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having adhesive layer surrounded dam structure
CN111193492B (zh) * 2018-11-14 2023-08-15 天津大学 封装结构、半导体器件、电子设备
WO2020218335A1 (ja) * 2019-04-22 2020-10-29 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール
US20200411407A1 (en) * 2019-06-26 2020-12-31 Intel Corporation Integrated circuit packages with solder thermal interface material
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법
CN115312549A (zh) * 2021-05-05 2022-11-08 胜丽国际股份有限公司 传感器封装结构
US11948893B2 (en) 2021-12-21 2024-04-02 Qorvo Us, Inc. Electronic component with lid to manage radiation feedback

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106947U (ja) * 1982-01-14 1983-07-21 株式会社日立製作所 半導体の実装構造
JPS58177946U (ja) * 1982-05-21 1983-11-28 富士通株式会社 Ic収容「きよう」体
JPH0216758A (ja) * 1988-07-05 1990-01-19 Nec Corp 半導体装置用キャップ
JPH03114247A (ja) * 1989-09-28 1991-05-15 Nec Yamagata Ltd パッケージ型半導体装置
JPH0541460A (ja) * 1991-08-06 1993-02-19 Ibiden Co Ltd 電子部品搭載用基板
JPH09232551A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 光電変換装置
JP2006054304A (ja) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd セラミックパッケージ、集合基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106947A (ja) 1981-12-21 1983-06-25 Fujitsu Ltd 光センサ
JPS58177946A (ja) 1982-04-13 1983-10-18 Mitsui Toatsu Chem Inc 3,3′−ジアミノベンゾフエノンの製造方法
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JPH0746709A (ja) 1993-08-04 1995-02-14 Fuji Heavy Ind Ltd パラレルハイブリッド車のバッテリ充放電制御装置
JP3859340B2 (ja) * 1998-01-06 2006-12-20 三菱電機株式会社 半導体装置
US6983537B2 (en) * 2000-07-25 2006-01-10 Mediana Electronic Co., Ltd. Method of making a plastic package with an air cavity
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Nec化合物デバイス株式会社 半導体装置及びその製造方法
US7064048B2 (en) * 2003-10-17 2006-06-20 United Microelectronics Corp. Method of forming a semi-insulating region
DE102004021365A1 (de) * 2004-03-16 2005-10-06 Robert Bosch Gmbh Gehäuse für eine elektronische Schaltung und Verfahren zum Abdichten des Gehäuses
TWI299552B (en) * 2006-03-24 2008-08-01 Advanced Semiconductor Eng Package structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106947U (ja) * 1982-01-14 1983-07-21 株式会社日立製作所 半導体の実装構造
JPS58177946U (ja) * 1982-05-21 1983-11-28 富士通株式会社 Ic収容「きよう」体
JPH0216758A (ja) * 1988-07-05 1990-01-19 Nec Corp 半導体装置用キャップ
JPH03114247A (ja) * 1989-09-28 1991-05-15 Nec Yamagata Ltd パッケージ型半導体装置
JPH0541460A (ja) * 1991-08-06 1993-02-19 Ibiden Co Ltd 電子部品搭載用基板
JPH09232551A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 光電変換装置
JP2006054304A (ja) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd セラミックパッケージ、集合基板及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089943A (ja) * 2011-10-17 2013-05-13 Samsung Electro-Mechanics Co Ltd プリント回路基板
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
JP2014072346A (ja) * 2012-09-28 2014-04-21 Nec Corp 中空封止構造及び中空封止構造の製造方法
JP2015115403A (ja) * 2013-12-10 2015-06-22 日本特殊陶業株式会社 パッケージ
JP2015146388A (ja) * 2014-02-03 2015-08-13 新光電気工業株式会社 半導体装置
US9245856B2 (en) 2014-02-03 2016-01-26 Shinko Electric Industries Co., Ltd. Semiconductor device
GB2555289A (en) * 2015-06-10 2018-04-25 Mitsubishi Electric Corp Semiconductor device, and method for manufacturing same
JPWO2016199634A1 (ja) * 2015-06-10 2018-02-22 三菱電機株式会社 半導体装置およびその製造方法
WO2016199634A1 (ja) * 2015-06-10 2016-12-15 三菱電機株式会社 半導体装置およびその製造方法
GB2555289B (en) * 2015-06-10 2020-09-23 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
US10916520B2 (en) 2015-06-10 2021-02-09 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing the same
WO2017090508A1 (ja) * 2015-11-25 2017-06-01 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
US10355665B2 (en) 2015-11-25 2019-07-16 Kyocera Corporation Electronic component housing package, electronic apparatus, and electronic module
US11394362B2 (en) 2015-11-25 2022-07-19 Kyocera Corporation Electronic component housing package, electronic apparatus, and electronic module
JP2018535839A (ja) * 2015-11-30 2018-12-06 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティドW.L. Gore & Associates, Incorporated ダイのための保護環境バリアー
WO2019093269A1 (ja) * 2017-11-09 2019-05-16 Ngkエレクトロデバイス株式会社 蓋体および電子装置
JPWO2019093269A1 (ja) * 2017-11-09 2020-10-22 Ngkエレクトロデバイス株式会社 蓋体および電子装置
WO2019116783A1 (ja) * 2017-12-11 2019-06-20 株式会社ブリヂストン タイヤ

Also Published As

Publication number Publication date
US8592959B2 (en) 2013-11-26
JP5231382B2 (ja) 2013-07-10
US20110127655A1 (en) 2011-06-02

Similar Documents

Publication Publication Date Title
JP5231382B2 (ja) 半導体装置
US8373997B2 (en) Semiconductor device
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US8497156B2 (en) Semiconductor device and manufacturing method of the same
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
TWI785515B (zh) 半導體封裝體及包含半導體封裝體之裝置
CN112117262A (zh) 半导体封装件
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
JP4494249B2 (ja) 半導体装置
JP2004071597A (ja) 半導体モジュール
JPH09330994A (ja) 半導体装置
JP2019050297A (ja) 半導体装置
JP3594771B2 (ja) 半導体装置の実装構造
JPWO2006001087A1 (ja) 半導体装置
US20030057569A1 (en) Semiconductor device
JP2006165383A (ja) 半導体モジュール及びその製造方法
KR20150140977A (ko) 반도체 패키지 장치 및 그 제조방법
JP2000216200A (ja) 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2009141139A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150