JP2012104648A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012104648A
JP2012104648A JP2010251725A JP2010251725A JP2012104648A JP 2012104648 A JP2012104648 A JP 2012104648A JP 2010251725 A JP2010251725 A JP 2010251725A JP 2010251725 A JP2010251725 A JP 2010251725A JP 2012104648 A JP2012104648 A JP 2012104648A
Authority
JP
Japan
Prior art keywords
region
convex portion
insulating film
gate insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010251725A
Other languages
English (en)
Other versions
JP2012104648A5 (ja
JP5574923B2 (ja
Inventor
Yoichiro Tarui
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010251725A priority Critical patent/JP5574923B2/ja
Priority to US13/197,237 priority patent/US8987817B2/en
Priority to CN201110252431.3A priority patent/CN102468327B/zh
Priority to DE102011085331.6A priority patent/DE102011085331B4/de
Priority to KR1020110115591A priority patent/KR101341574B1/ko
Publication of JP2012104648A publication Critical patent/JP2012104648A/ja
Publication of JP2012104648A5 publication Critical patent/JP2012104648A5/ja
Application granted granted Critical
Publication of JP5574923B2 publication Critical patent/JP5574923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、電界を緩和し、ゲート容量を小さく抑えることが可能な半導体装置およびその製造方法の提供を目的とする。
【解決手段】本発明にかかる半導体装置は、第１導電型の半導体基板１と、半導体基板１上に形成され、表面に凸部を有する第１導電型のエピタキシャル層２３と、凸部を挟んで、エピタキシャル層２３表面に形成された第２導電型のウェル領域３と、ウェル領域３表面において選択的に形成された、第１導電型のソース領域４と、少なくとも凸部およびウェル領域３表面を覆って形成されたゲート絶縁膜６と、凸部に対応するゲート絶縁膜６上に形成された、ゲート電極７とを備え、ゲート絶縁膜６は、凸部上面に対応する領域の厚さが、他の領域の厚さよりも厚い。
【選択図】図２

Description

本発明は半導体装置およびその製造方法に関し、特に、ＭＯＳＦＥＴにおけるＪＦＥＴ領域のゲート絶縁膜にかかる電界緩和、ゲート容量低減に関する。
半導体装置を開示する特許文献１では、ドリフト領域の表面に溝（凸部）を形成し、溝の底部にｐ型ウェル領域を形成したものが示されている。また、溝の側面のゲート絶縁膜を他の部分より厚くしている。
このように構成することで、ＪＦＥＴ領域のゲート絶縁膜が溝の凸部の上側に配置され、ＭＯＳＦＥＴのオフ時、ドレイン側に高電圧が印加された際にＪＦＥＴ領域のゲート絶縁膜にかかる電界を抑制している。
また特許文献２では、平面型ＭＯＳＦＥＴにおいて、ＪＦＥＴ領域のゲート絶縁膜（酸化膜）を他の領域より厚くし、ＪＦＥＴ酸化膜にかかる電界を抑制している。
特許４０４９０９５号公報 特開２００９−３２９１９号公報
特許文献１、２に示す半導体装置では、ＪＦＥＴ領域のゲート絶縁膜にかかる電界強度の抑制が未だ十分でないという問題があった。また、ゲート容量が大きくなり、高速動作が難しいという問題があった。
本発明は、このような問題点を解決するためになされたものであり、電界の強さを緩和し、ゲート容量を小さく抑えることが可能な半導体装置の提供を目的とする。
本発明にかかる半導体装置は、第１導電型の半導体基板と、前記半導体基板上に形成され、表面に凸部を有する第１導電型のエピタキシャル層と、前記凸部を挟んで、前記エピタキシャル層表面に形成された第２導電型のウェル領域と、前記ウェル領域表面において選択的に形成された、第１導電型のソース領域と、少なくとも前記凸部および前記ウェル領域表面を覆って形成されたゲート絶縁膜と、前記凸部に対応する前記ゲート絶縁膜上に形成された、ゲート電極とを備え、前記ゲート絶縁膜は、前記凸部上面に対応する領域の厚さが、他の領域の厚さよりも厚い。
また、本発明にかかる半導体装置の製造方法は、（ａ）第１導電型の半導体基板上に、表面に凸部を有する第１導電型のエピタキシャル層を形成する工程と、（ｂ）前記凸部を挟んで、前記エピタキシャル層表面に第２導電型のウェル領域を形成する工程と、（ｃ）前記ウェル領域表面において、第１導電型のソース領域を選択的に形成する工程と、（ｄ）少なくとも前記凸部および前記ウェル領域表面を覆って、ゲート絶縁膜を形成する工程と、（ｅ）前記凸部に対応する前記ゲート絶縁膜上に、ゲート電極を形成する工程とを備え、前記工程（ｄ）は、前記ゲート絶縁膜を、前記凸部上面に対応する領域の厚さが他の領域の厚さよりも厚くなるように形成する工程である。
本発明にかかる半導体装置によれば、第１導電型の半導体基板と、前記半導体基板上に形成され、表面に凸部を有する第１導電型のエピタキシャル層と、前記凸部を挟んで、前記エピタキシャル層表面に形成された第２導電型のウェル領域と、前記ウェル領域表面において選択的に形成された、第１導電型のソース領域と、少なくとも前記凸部および前記ウェル領域表面を覆って形成されたゲート絶縁膜と、前記凸部に対応する前記ゲート絶縁膜上に形成された、ゲート電極とを備え、前記ゲート絶縁膜は、前記凸部上面に対応する領域の厚さが、他の領域の厚さよりも厚いことにより、ＪＦＥＴ領域のゲート絶縁膜にかかる電界をより抑えることができ、ゲート容量も低減できる。
また、本発明にかかる半導体装置の製造方法によれば、（ａ）第１導電型の半導体基板上に、表面に凸部を有する第１導電型のエピタキシャル層を形成する工程と、（ｂ）前記凸部を挟んで、前記エピタキシャル層表面に第２導電型のウェル領域を形成する工程と、（ｃ）前記ウェル領域表面において、第１導電型のソース領域を選択的に形成する工程と、（ｄ）少なくとも前記凸部および前記ウェル領域表面を覆って、ゲート絶縁膜を形成する工程と、（ｅ）前記凸部に対応する前記ゲート絶縁膜上に、ゲート電極を形成する工程とを備え、前記工程（ｄ）は、前記ゲート絶縁膜を、前記凸部上面に対応する領域の厚さが他の領域の厚さよりも厚くなるように形成する工程であることにより、ＪＦＥＴ領域のゲート絶縁膜にかかる電界をより抑えることができ、ゲート容量も低減できる。
実施の形態１にかかる半導体装置の構造断面図である。 実施の形態１にかかる半導体装置の構造断面図である。 実施の形態１にかかる半導体装置の構造断面図である。 実施の形態１にかかる半導体装置の構造断面図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態１にかかる半導体装置の製造工程を示す図である。 実施の形態２にかかる半導体装置の構造断面図である。 実施の形態２にかかる半導体装置の製造工程を示す図である。 実施の形態２にかかる半導体装置の製造工程を示す図である。 実施の形態２にかかる半導体装置の製造工程を示す図である。 実施の形態２にかかる半導体装置の製造工程を示す図である。 実施の形態２にかかる半導体装置の製造工程を示す図である。 実施の形態２にかかる半導体装置の製造工程を示す図である。 前提技術にかかる半導体装置の構造断面図である。 前提技術にかかる半導体装置の構造断面図である。
＜Ａ．実施の形態１＞
まず、本発明にかかる半導体装置の前提となる技術について説明する。
図２５に示すように、本発明の前提となる半導体装置は、第１導電型（例えばＮ型）の半導体基板１上にドリフト層である第１導電型のエピタキシャル層２が形成され、このエピタキシャル層２は、溝と溝とに挟まれた凸部を有している。
エピタキシャル層２の凸部を挟んで、エピタキシャル層２の溝の表面に第２導電型のウェル領域３が形成され、さらにウェル領域３の表面には、第１導電型のソース領域４が選択的に形成されている。そして、ソース領域４に隣接して、コンタクト領域５が、エピタキシャル層２表面に形成されている。
図に示すように、凸部を含むエピタキシャル層２の表面を覆って、ゲート絶縁膜２２が形成され、エピタキシャル層２の凸部を中心とした領域に対応して、ゲート絶縁膜２２上にゲート電極７が配置される。
ゲート電極７の上に、層間絶縁膜８を介してソース電極９が形成される。半導体基板１のエピタキシャル層２が形成された側とは反対側の面には、ドレイン電極１０が形成される。
このような構造にすることにより、ＪＦＥＴ領域のゲート絶縁膜６は、凸部の上面を覆って配置されるので、ＭＯＳＦＥＴのオフ時にドレイン側に高電圧が印加された場合、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界を抑制することができる。しかし図２５の領域Ｘでは、電界の抑制が十分ではない。
図２６に示す半導体装置は、図２５に示す半導体装置と構造はほとんど同じであるが、図２５に示す場合と異なり、エピタキシャル層２０は凸部を有していない。すなわち、エピタキシャル層２０の表面と、ウェル領域３、ソース領域４を形成した表面との高さが同じである。また、図２５に示す場合と異なり、ゲート絶縁膜２１は、ウェル領域３、ソース領域４が形成されない領域、すなわちゲート電極７の直下に対応する領域において、他の領域よりも厚く形成される。
このような構造にすることにより、ＪＦＥＴ領域のゲート絶縁膜２１は他の領域よりも厚くなるので、ＪＦＥＴ領域のゲート絶縁膜２１にかかる電界を抑制することができる。しかし図２６の領域Ｙでは、電界の抑制が十分ではない。
以下に示す実施の形態では、上記のような問題を解決し、電界の強さを緩和し、ゲート容量を小さく抑えた半導体装置について詳細に述べる。
＜Ａ−１．構成＞
図１に示すのは、実施の形態１にかかる半導体装置の構造断面図である。ゲート絶縁膜６は、エピタキシャル層２の凸部の上面に対応する領域が、他の領域より厚く形成されていることが望ましい。
図示するように、エピタキシャル層２は凸部を有しているので、凸部を挟んで形成されるウェル領域３の端部と、強い電界が生じる凸部上面の端部との距離が大きくなり、電界を緩和する効果がある。また、ＪＦＥＴ領域のエピタキシャル層２が凸部となっていることで上方に突き出し、結果としてゲート容量がより低減され、高速動作が可能となる。
さらに、凸部の側面のゲート絶縁膜６の厚さも、ウェル領域３表面を覆う領域の厚さよりも厚くすることが可能である。この場合には、凸部上面の端部での電界をより低減でき、ゲート容量もより小さくすることができる。
ここで、凸部の深さは０．１〜０．５μｍ程度が望ましく、凸分の幅（ＪＦＥＴ領域の幅）は１〜５μｍ程度が望ましい。よってその場合には、凸部の側面より凸部の上面の方が面積が大きくなる。このため、側面のゲート絶縁膜６を厚くするより、上面のゲート絶縁膜６を厚くした方がゲート容量低減の効果が大きい。
図２および３は、図１に示すような本実施の形態１にかかる半導体装置において、２段階の不純物濃度を有するエピタキシャル層２３を採用した場合の構造断面図である。その他の構造については、図１に示す場合と同様であるので、詳細な説明は省略する。なお、図２のゲート絶縁膜６は、図１のゲート絶縁膜６と同様に凸部上面が他の領域よりも厚く形成されているが、図２５のゲート絶縁膜２２のように、凸部上面の厚さが、他の領域と同じ程度であってもよい。
図２および３に示す半導体装置において、第１導電型のエピタキシャル層２３の不純物濃度は、凸部上方の領域が、その下方の領域における不純物濃度よりも低くなっている。低濃度領域となる境界は、図２に点線で示す位置であり、図３に詳細を示すように、ウェル領域３表面（上方の一点鎖線）よりも下方、かつ、ソース領域４底面（下方の一点鎖線）より上方に規定されることが望ましい。
このように、境界より上方でエピタキシャル層２３の不純物濃度を低くすることで、凸部上面側において空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界が抑制される。
また、境界がウェル領域３表面より下方になることで、図３に示す領域Ｚにかかる電界を抑制できる。さらに、ソース領域４底面より上方にすることで、ＪＦＥＴ抵抗の増大を抑制できる。
図４は、本実施の形態１にかかる半導体装置の構造について、部分的に示したものである。
例えば半導体基板としてＳｉＣ基板を採用し、六方晶のＳｉＣを用いる場合、基板の面方位を図４に示すように、凸部が形成されない領域のエピタキシャル層２表面が（０００１）Ｓｉ面になるようにする。このように形成することにより、ゲート絶縁膜６を熱酸化で形成した際、熱酸化速度の異方性から、凸部の側面の方が凸部が形成されない領域より酸化膜が大きくなる。
尚、基板の面方位は（０００１）Ｓｉ面から数度傾いても良い。市販されている基板は通常、４度ないし８度のオフ角があるが、この程度の傾きであれば、凸部が形成されない領域と凸部の側面との熱酸化速度の異方性が十分確保できるため、実現可能である。
熱酸化速度の異方性により凸部の側面の熱酸化膜が凸部が形成されない領域の熱酸化膜より厚くなり、ＪＦＥＴ領域のゲート酸化膜にかかる電界をより抑えることができ、ゲート容量も低減できる。
なお、図４においてはエピタキシャル層２を用いた構造を示しているが、エピタキシャル層２３を用いることも可能である。
＜Ａ−２．製造方法＞
図５〜１２に本実施の形態１に係る半導体装置の製造方法を示す。なお、以下では、半導体基板の一例としてワイドバンドギャップ半導体としてＳｉＣ基板を用いる。
第２導電型の半導体基板１、例えばｎ＋型ＳｉＣ基板上に、エピタキシャル層２３、例えばｎ−型ＳｉＣをエピタキシャル成長した層を形成する（図５参照）。このとき、所定の厚さまでエピタキシャル成長させたら、不純物濃度を変更し、図の点線より上方の領域については、下方の領域よりも不純物濃度が低くなるように生成する。
さらにエピタキシャル層２３の上面に、高濃度イオン注入層２４を形成する（図６参照）。ここで高濃度イオン注入層２４とは、注入されたイオンの体積密度が１×１０20ｃｍ-3以上になるものであり、イオンが注入された例えばＳｉＣは、アモルファス化していることが特徴である。また、高濃度イオン注入層２４の厚さは、後述のゲート絶縁膜６の厚さよりも厚くする必要がある。これにより、後述する増速酸化で形成される絶縁膜厚を、それ以外の領域のゲート絶縁膜６より厚くすることができる。
次にマスク２５を用いてエッチングを行い、エピタキシャル層２３表面に凸部を形成する。このとき凸部は、その高さが高濃度イオン注入層２４の厚さよりも高くなるように形成し（図７参照）、エピタキシャル層２３の不純物濃度が変更される境界よりも浅い位置までエッチングする。
同じマスク２５を用いて、エピタキシャル層２３の凸部が形成されない領域に、イオン注入により第２導電型のウェル領域３、例えばｐウェル領域を形成する（図８参照）。このときウェル領域３は、エピタキシャル層２３の不純物濃度が変更される境界よりも深く形成する。
マスク２９とイオン注入とによって、ウェル領域３内にソース領域４を形成する（図９参照）。このときソース領域４は、エピタキシャル層２３の不純物濃度が変更される境界よりも深く形成する。
さらにマスク３０を用いてコンタクト領域５を形成し（図１０参照）、図には示していない終端部の電界緩和領域を形成した後に活性化アニール処理を行い、ウェル領域３、ソース領域４、コンタクト領域５の各イオン注入領域の活性化を行う。この時、高濃度イオン注入層２４は、結晶欠陥が完全には回復しないようにする。
エピタキシャル層２３、ウェル領域３、ソース領域４、コンタクト領域５を覆ってゲート絶縁膜６を熱酸化で形成すると、凸部上面にある高濃度イオン注入層２４に結晶欠陥が残っているため、結晶欠陥がない領域よりも酸化速度が速くなる（増速酸化）。このため、凸部の形成されない領域のゲート絶縁膜６よりも、凸部上面のゲート絶縁膜６を厚く形成することができる（図１１参照）。
ゲート絶縁膜６形成後は、一般的なＭＯＳＦＥＴ製造方法と同様にｐｏｌｙ−Ｓｉなどのゲート電極７、層間絶縁膜８、ＮｉやＡｌなどのソース電極９、Ｎｉなどのドレイン電極１０を形成することにより所望の半導体装置が製造できる（図１２参照）。
なお、図１２までの製造方法においては、エピタキシャル層２３を用いた場合を示しているが、エピタキシャル層２を用いることも可能である。
凸部上面に対応するゲート絶縁膜６を厚くすることにより、凸部上面の角で電界が強くなることを抑制できる。またゲート絶縁膜６の厚さが厚くなることで、ゲート容量を低減することができ、高速動作を行うことが可能となる。
さらに凸部の側面のゲート絶縁膜６厚も、凸部が形成されない領域より厚くすることにより、凸部上面の角の電界をより低減でき、ゲート容量もより小さくすることができる。なお、図５〜１２において、高濃度イオン注入層２４を酸素イオンで形成すると良い。この場合には、ＳｉＣ中に酸素が入ることで増速酸化によって形成される絶縁膜（熱酸化膜）の品質が向上し、絶縁破壊耐量が大きくなる。また、高濃度イオン注入層２４を窒素イオンで形成してもよい。ＳｉＣ中に窒素が入ると、熱酸化時に界面に窒素が取り込まれるため界面準位を低減できる。このため、ＭＯＳＦＥＴのチャネル移動度が向上し、オン抵抗を低減できる。
また、図１３〜１７に本実施の形態１に係る半導体装置の製造方法の変形例を示す。基本フローは図５〜１２に示す製造方法と同様であるので、異なる工程を詳細に説明する。
第２導電型の半導体基板１、例えばｎ＋型ＳｉＣ基板上に、エピタキシャル層３４、例えばｎ−型ＳｉＣをエピタキシャル成長した層を形成する（図１３参照）。このとき、所定の厚さまでエピタキシャル成長させたら、不純物濃度を変更し、図の点線より上方の領域については、下方の領域よりも不純物濃度が低くなるように生成する。さらにその上面に、高濃度イオン注入層２４を形成する。
次にマスク３１を用いてエッチングを行い、エピタキシャル層３４表面に凸部を形成する（図１４参照）。このとき凸部は、その高さが高濃度イオン注入層２４の厚さよりも高くなるように形成し（図１４参照）、エピタキシャル層３４の不純物濃度が変更される境界よりも浅い位置までエッチングする。このとき、重ね合わせマーク２６も同時に形成する。
同じマスク３１を用いて、エピタキシャル層３４の凸部が形成されない領域（溝の領域）に、イオン注入により第２導電型のウェル領域３、例えばｐウェル領域を形成する（図１５参照）。このときウェル領域３は、エピタキシャル層３４の不純物濃度が変更される境界よりも深く形成する。また、重ね合わせマーク２６にもイオンを注入する。
マスク３２とイオン注入とによって、ウェル領域３内にソース領域４を形成する（図１６参照）。このときソース領域４は、エピタキシャル層３４の不純物濃度が変更される境界よりも深く形成する。
さらにマスク３３を用いてコンタクト領域５を形成する（図１７参照）。図には示していない終端部の電界緩和領域を形成した後に活性化アニール処理を行い、ウェル領域３、ソース領域４、コンタクト領域５の各イオン注入領域の活性化を行う。
このようにして半導体装置を形成することで、重ね合わせマーク２６を形成する工程を削減できるだけでなく、ウェル領域３とソース領域４の重ね合わせ精度を向上することができる。
なお、図１７までの製造方法においては、エピタキシャル層３４を用いた場合を示しているが、エピタキシャル層内に濃度差を設けない場合であってもよい。
＜Ａ−３．効果＞
本発明にかかる実施の形態１によれば、半導体装置において、第１導電型の半導体基板１と、半導体基板１上に形成され、表面に凸部を有する第１導電型のエピタキシャル層２３と、凸部を挟んで、エピタキシャル層２３表面に形成された第２導電型のウェル領域３と、ウェル領域３表面において選択的に形成された、第１導電型のソース領域４と、少なくとも凸部およびウェル領域３表面を覆って形成されたゲート絶縁膜６と、凸部に対応するゲート絶縁膜６上に形成された、ゲート電極７とを備え、ゲート絶縁膜６は、凸部上面に対応する領域の厚さが、他の領域の厚さよりも厚いことで、ＪＦＥＴ領域のゲート絶縁膜６が厚くなり、ＭＯＳＦＥＴのオフ時にゲート絶縁膜６にかかる電界を抑え、かつ、ゲート容量を低減することができる。
また、本発明にかかる実施の形態１によれば、半導体装置において、エピタキシャル層２３は、凸部における上方の領域が、その下方の領域よりも低濃度であることで、ＪＦＥＴ領域の空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界をより抑えることができ、ゲート容量も低減できる。
また、本発明にかかる実施の形態１によれば、半導体装置において、凸部における上方の領域と下方の領域との境界は、ウェル領域３表面より下方、かつ、ソース領域４底面より上方に規定されることで、領域Ｚにかかる電界を抑制することができ、上方の低濃度の領域が深く形成されないため、ＪＦＥＴ抵抗の増加が少ない。
また、本発明にかかる実施の形態１によれば、半導体装置において、ゲート絶縁膜６は、凸部側面に対応する領域の厚さが、ウェル領域３表面を覆う領域の厚さよりも厚いことで、ＭＯＳＦＥＴのオフ時にゲート絶縁膜６にかかる電界をさらに抑え、かつ、ゲート容量を低減することができる。
また、本発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ａ）第１導電型の半導体基板１上に、表面に凸部を有する第１導電型のエピタキシャル層２３を形成する工程と、（ｂ）凸部を挟んで、エピタキシャル層２３表面に第２導電型のウェル領域３を形成する工程と、（ｃ）ウェル領域３表面において、第１導電型のソース領域４を選択的に形成する工程と、（ｄ）少なくとも凸部およびウェル領域３表面を覆って、ゲート絶縁膜６を形成する工程と、（ｅ）凸部に対応するゲート絶縁膜６上に、ゲート電極７を形成する工程とを備え、工程（ｄ）は、ゲート絶縁膜６を、凸部上面に対応する領域の厚さが他の領域の厚さよりも厚くなるように形成する工程であることで、ＪＦＥＴ領域のゲート絶縁膜６が厚くなり、ＭＯＳＦＥＴのオフ時にゲート絶縁膜６にかかる電界を抑え、かつ、ゲート容量を低減することができる。
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図１８に示すのは、実施の形態２にかかる半導体装置の構造断面図である。図１に示した構造に加えて、凸部上面とゲート絶縁膜６との間に、第２導電型領域２７あるいは半絶縁性領域２８を形成する。
このように形成することにより、ＪＦＥＴ領域の空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界をより抑えることができ、ゲート容量も低減できる。
なお、図１８においては、エピタキシャル層２を用いた場合を示しているが、エピタキシャル層２３を用いることも可能である。
＜Ｂ−２．製造方法＞
図１９〜２１に、実施の形態２にかかる半導体装置の第１の製造方法を示す。基本フローは、実施の形態１の図５〜１２に示す製造方法と同様であるので、異なる工程を詳細に説明する。
第２導電型の半導体基板１、例えばｎ＋型ＳｉＣ基板上に、エピタキシャル層２３、例えばｎ−型ＳｉＣをエピタキシャル成長した層を形成する。このとき、所定の厚さまでエピタキシャル成長させたら、不純物濃度を変更し、図の点線より上方の領域については、下方の領域よりも不純物濃度が低くなるように生成する。さらにその上面に、高濃度イオン注入層２４を形成するが（図１９参照）、この高濃度イオン注入層２４を形成する際に、高濃度イオン注入層２４の下に第２導電型領域２７を形成する。ここで、高濃度イオン注入層２４に注入するイオンと、第２導電型領域２７を形成する物質とが、同じイオンであってもよい。
次にマスクを用いてエッチングを行い、エピタキシャル層２３表面に凸部を形成する。このとき凸部は、その高さが高濃度イオン注入層２４と第２導電型領域２７の厚さよりも高くなるように形成し、エピタキシャル層２３の不純物濃度が変更される境界よりも浅い位置までエッチングする。
同じマスクを用いて、エピタキシャル層２３の凸部が形成されない領域に、イオン注入により第２導電型のウェル領域３、例えばｐウェル領域を形成する。このときウェル領域３は、エピタキシャル層２３の不純物濃度が変更される境界よりも深く形成する。
イオン注入を用いて、ウェル領域３内にソース領域４を、エピタキシャル層２３の不純物濃度が変更される境界よりも深く形成し、さらにコンタクト領域５を形成する。
エピタキシャル層２３、ウェル領域３、ソース領域４、コンタクト領域５、第２導電型領域２７を覆ってゲート絶縁膜６を熱酸化で形成すると、凸部上面にある高濃度イオン注入層２４に結晶欠陥が残っているため、結晶欠陥がない領域よりも酸化速度が速くなる（増速酸化）。このため、凸部の形成されない領域のゲート絶縁膜６よりも、凸部上面のゲート絶縁膜６を厚く形成することができる（図２０参照）。
図には示していない終端部の電界緩和領域を形成した後に活性化アニール処理を行い、ウェル領域３、ソース領域４、コンタクト領域５の各イオン注入領域の活性化を行う。さらに、一般的なＭＯＳＦＥＴ製造方法と同様にｐｏｌｙ−Ｓｉなどのゲート電極７、層間絶縁膜８、ＮｉやＡｌなどのソース電極９、Ｎｉなどのドレイン電極１０を形成することにより所望の半導体装置が製造できる（図２１参照）。第２導電型領域２７に注入するイオンとしては、ＡｌまたはＢを用いると良い。
なお、図２１においては、エピタキシャル層２３を用いた場合を示しているが、エピタキシャル層２を用いることも可能である。
このように形成することにより、ＪＦＥＴ領域の空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界をより抑えることができ、ゲート容量も低減できる。
また、図２２〜２４に、実施の形態２にかかる半導体装置の第２の製造方法を示す。基本フローは、実施の形態１の図５〜１２に示す製造方法と同様であるので、異なる工程を詳細に説明する。
第２導電型の半導体基板１、例えばｎ＋型ＳｉＣ基板上に、エピタキシャル層２３、例えばｎ−型ＳｉＣをエピタキシャル成長した層を形成する。このとき、所定の厚さまでエピタキシャル成長させたら、不純物濃度を変更し、図の点線より上方の領域については、下方の領域よりも不純物濃度が低くなるように生成する。さらにその上面に、高濃度イオン注入層２４を形成するが（図２２参照）、この高濃度イオン注入層２４を形成する際に、高濃度イオン注入層２４の下に半絶縁性領域２８を形成する。ここで、高濃度イオン注入層２４に注入するイオンと、半絶縁性領域２８を形成する物質とが、同じイオンであってもよい。
次にマスクを用いてエッチングを行い、エピタキシャル層２３表面に凸部を形成する。このとき凸部は、その高さが高濃度イオン注入層２４と半絶縁性領域２８の厚さよりも高くなるように形成し、エピタキシャル層２３の不純物濃度が変更される境界よりも浅い位置までエッチングする。
同じマスクを用いて、エピタキシャル層２３の凸部が形成されない領域に、イオン注入により第２導電型のウェル領域３、例えばｐウェル領域を形成する。このときウェル領域３は、エピタキシャル層２３の不純物濃度が変更される境界よりも深く形成する。
イオン注入を用いて、ウェル領域３内にソース領域４を、エピタキシャル層２３の不純物濃度が変更される境界よりも深く形成し、さらにコンタクト領域５を形成する。
エピタキシャル層２３、ウェル領域３、ソース領域４、コンタクト領域５、半絶縁性領域２８を覆ってゲート絶縁膜６を熱酸化で形成すると、凸部上面にある高濃度イオン注入層２４に結晶欠陥が残っているため、結晶欠陥がない領域よりも酸化速度が速くなる（増速酸化）。このため、凸部の形成されない領域のゲート絶縁膜６よりも、凸部上面のゲート絶縁膜６を厚く形成することができる（図２３参照）。
図には示していない終端部の電界緩和領域を形成した後に活性化アニール処理を行い、ウェル領域３、ソース領域４、コンタクト領域５の各イオン注入領域の活性化を行う。さらに、一般的なＭＯＳＦＥＴ製造方法と同様にｐｏｌｙ−Ｓｉなどのゲート電極７、層間絶縁膜８、ＮｉやＡｌなどのソース電極９、Ｎｉなどのドレイン電極１０を形成することにより所望の半導体装置が製造できる（図２４参照）。半絶縁性領域２８に注入するイオンとしては、Ｖを用いると良い。
このように形成することにより、ＪＦＥＴ領域の空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界をより抑えることができ、ゲート容量も低減できる。
なお、図２４においては、エピタキシャル層２３を用いた場合を示しているが、エピタキシャル層２を用いることも可能である。
＜Ｂ−３．効果＞
本発明にかかる実施の形態２によれば、半導体装置において、凸部上面とゲート絶縁膜６との間に、第２導電型領域２７をさらに備えることで、ＪＦＥＴ領域の空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界をより抑えることができ、ゲート容量も低減できる。
また、本発明にかかる実施の形態２によれば、半導体装置において、凸部上面とゲート絶縁膜６との間に、半絶縁性領域２８をさらに備えることで、ＪＦＥＴ領域の空乏層が広がりやすくなり、ＪＦＥＴ領域のゲート絶縁膜６にかかる電界をより抑えることができ、ゲート容量も低減できる。
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
１ 半導体基板、２，２０，２３，３４ エピタキシャル層、３ ウェル領域、４ ソース領域、５ コンタクト領域、６，２１，２２ ゲート絶縁膜、７ ゲート電極、８ 層間絶縁膜、９ ソース電極、１０ ドレイン電極、２４ 高濃度イオン注入層、２５，２９〜３３ マスク、２６ 重ね合わせマーク、２７ 第２導電型領域、２８ 半絶縁性領域。

Claims (8)

  1. 第１導電型の半導体基板と、
    前記半導体基板上に形成され、表面に凸部を有する第１導電型のエピタキシャル層と、
    前記凸部を挟んで、前記エピタキシャル層表面に形成された第２導電型のウェル領域と、
    前記ウェル領域表面において選択的に形成された、第１導電型のソース領域と、
    少なくとも前記凸部および前記ウェル領域表面を覆って形成されたゲート絶縁膜と、
    前記凸部に対応する前記ゲート絶縁膜上に形成された、ゲート電極とを備え、
    前記ゲート絶縁膜は、前記凸部上面に対応する領域の厚さが、他の領域の厚さよりも厚い、
    半導体装置。
  2. 前記エピタキシャル層は、前記凸部における上方の領域が、その下方の領域よりも低濃度である、
    請求項１に記載の半導体装置。
  3. 前記凸部における前記上方の領域と前記下方の領域との境界は、前記ウェル領域表面より下方、かつ、前記ソース領域底面より上方に規定される、
    請求項２に記載の半導体装置。
  4. 前記ゲート絶縁膜は、前記凸部側面に対応する領域の厚さが、前記ウェル領域表面を覆う領域の厚さよりも厚い、
    請求項１〜３のいずれかに記載の半導体装置。
  5. 前記凸部上面と前記ゲート絶縁膜との間に、第２導電型領域をさらに備える、
    請求項１〜４のいずれかに記載の半導体装置。
  6. 前記凸部上面と前記ゲート絶縁膜との間に、半絶縁性領域をさらに備える、
    請求項１〜４のいずれかに記載の半導体装置。
  7. 前記半導体基板は、ワイドバンドギャップ半導体からなる、
    請求項１〜６のいずれかに記載の半導体装置。
  8. （ａ）第１導電型の半導体基板上に、表面に凸部を有する第１導電型のエピタキシャル層を形成する工程と、
    （ｂ）前記凸部を挟んで、前記エピタキシャル層表面に第２導電型のウェル領域を形成する工程と、
    （ｃ）前記ウェル領域表面において、第１導電型のソース領域を選択的に形成する工程と、
    （ｄ）少なくとも前記凸部および前記ウェル領域表面を覆って、ゲート絶縁膜を形成する工程と、
    （ｅ）前記凸部に対応する前記ゲート絶縁膜上に、ゲート電極を形成する工程とを備え、
    前記工程（ｄ）は、前記ゲート絶縁膜を、前記凸部上面に対応する領域の厚さが他の領域の厚さよりも厚くなるように形成する工程である、
    半導体装置の製造方法。
JP2010251725A 2010-11-10 2010-11-10 半導体装置およびその製造方法 Active JP5574923B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010251725A JP5574923B2 (ja) 2010-11-10 2010-11-10 半導体装置およびその製造方法
US13/197,237 US8987817B2 (en) 2010-11-10 2011-08-03 Semiconductor device having a gate insulating film with a thicker portion covering a surface of an epitaxial protrusion and manufacturing method thereof
CN201110252431.3A CN102468327B (zh) 2010-11-10 2011-08-30 半导体装置及其制造方法
DE102011085331.6A DE102011085331B4 (de) 2010-11-10 2011-10-27 Halbleitervorrichtung und Verfahren zum Herstellen derselben
KR1020110115591A KR101341574B1 (ko) 2010-11-10 2011-11-08 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010251725A JP5574923B2 (ja) 2010-11-10 2010-11-10 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2012104648A true JP2012104648A (ja) 2012-05-31
JP2012104648A5 JP2012104648A5 (ja) 2013-02-28
JP5574923B2 JP5574923B2 (ja) 2014-08-20

Family

ID=45971316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010251725A Active JP5574923B2 (ja) 2010-11-10 2010-11-10 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US8987817B2 (ja)
JP (1) JP5574923B2 (ja)
KR (1) KR101341574B1 (ja)
CN (1) CN102468327B (ja)
DE (1) DE102011085331B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017376A (ja) * 2012-07-09 2014-01-30 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2016132987A1 (ja) * 2015-02-20 2016-08-25 住友電気工業株式会社 炭化珪素半導体装置
WO2018012241A1 (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体装置およびその製造方法
JP2025114447A (ja) * 2024-01-24 2025-08-05 蘇州華太電子技術股▲ふん▼有限公司 縦型容量結合ゲート制御接合型電界効果トランジスタ及びその製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006303B4 (de) * 2012-12-28 2024-06-20 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
CN104347632B (zh) * 2013-07-30 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
WO2015056318A1 (ja) * 2013-10-17 2015-04-23 三菱電機株式会社 炭化珪素半導体装置
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
JP6593294B2 (ja) * 2016-09-28 2019-10-23 トヨタ自動車株式会社 半導体装置
CN107785438A (zh) * 2017-11-27 2018-03-09 北京品捷电子科技有限公司 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN111261720A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 半导体器件及其制备方法
CN111933685B (zh) * 2020-06-24 2022-09-09 株洲中车时代半导体有限公司 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件
JP7822515B2 (ja) * 2022-07-11 2026-03-02 ヒタチ・エナジー・リミテッド パワー半導体デバイスおよびパワー半導体デバイスを製造するための方法
KR20240127691A (ko) * 2023-02-16 2024-08-23 현대모비스 주식회사 전력 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280554A (ja) * 2001-03-21 2002-09-27 Sanyo Electric Co Ltd 縦型電界効果トランジスタの製造方法
JP2005191241A (ja) * 2003-12-25 2005-07-14 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2009032919A (ja) * 2007-07-27 2009-02-12 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
WO2009050871A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449095A (ja) 1990-06-18 1992-02-18 Nec Corp 改頁装置
JP2003124463A (ja) 1994-09-14 2003-04-25 Toshiba Corp 半導体装置
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
US5907169A (en) * 1997-04-18 1999-05-25 Megamos Corporation Self-aligned and process-adjusted high density power transistor with gate sidewalls provided with punch through prevention and reduced JFET resistance
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
US6048759A (en) 1998-02-11 2000-04-11 Magepower Semiconductor Corporation Gate/drain capacitance reduction for double gate-oxide DMOS without degrading avalanche breakdown
KR100854078B1 (ko) * 2001-09-12 2008-08-25 페어차일드코리아반도체 주식회사 모스 게이트형 전력용 반도체소자 및 그 제조방법
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
CN100544026C (zh) 2002-12-20 2009-09-23 克里公司 碳化硅功率mos场效应晶体管及制造方法
US7452763B1 (en) * 2003-03-04 2008-11-18 Qspeed Semiconductor Inc. Method for a junction field effect transistor with reduced gate capacitance
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7407837B2 (en) * 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
JP2006120852A (ja) * 2004-10-21 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7883949B2 (en) * 2006-06-29 2011-02-08 Cree, Inc Methods of forming silicon carbide switching devices including P-type channels
JP4286877B2 (ja) 2007-03-13 2009-07-01 Ｏｋｉセミコンダクタ株式会社 炭化珪素半導体装置およびその製造方法
JP5177151B2 (ja) * 2008-02-12 2013-04-03 三菱電機株式会社 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280554A (ja) * 2001-03-21 2002-09-27 Sanyo Electric Co Ltd 縦型電界効果トランジスタの製造方法
JP2005191241A (ja) * 2003-12-25 2005-07-14 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2009032919A (ja) * 2007-07-27 2009-02-12 Sumitomo Electric Ind Ltd 酸化膜電界効果トランジスタおよびその製造方法
WO2009050871A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017376A (ja) * 2012-07-09 2014-01-30 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2016132987A1 (ja) * 2015-02-20 2016-08-25 住友電気工業株式会社 炭化珪素半導体装置
JPWO2016132987A1 (ja) * 2015-02-20 2017-11-30 住友電気工業株式会社 炭化珪素半導体装置
WO2018012241A1 (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体装置およびその製造方法
JPWO2018012241A1 (ja) * 2016-07-14 2018-11-29 三菱電機株式会社 半導体装置およびその製造方法
JP2025114447A (ja) * 2024-01-24 2025-08-05 蘇州華太電子技術股▲ふん▼有限公司 縦型容量結合ゲート制御接合型電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
US20120112266A1 (en) 2012-05-10
DE102011085331A1 (de) 2012-05-10
CN102468327B (zh) 2016-12-07
CN102468327A (zh) 2012-05-23
KR20120050382A (ko) 2012-05-18
KR101341574B1 (ko) 2013-12-16
US8987817B2 (en) 2015-03-24
JP5574923B2 (ja) 2014-08-20
DE102011085331B4 (de) 2023-03-09

Similar Documents

Publication Publication Date Title
JP5574923B2 (ja) 半導体装置およびその製造方法
CN102770960B (zh) 半导体器件及其制造方法
JP3506676B2 (ja) 半導体装置
CN104871320B (zh) 碳化硅半导体装置及其制造方法
JP2013219161A (ja) 半導体装置および半導体装置の製造方法
JP2011023675A (ja) 半導体装置及びその製造方法
JP5564890B2 (ja) 接合型電界効果トランジスタおよびその製造方法
TWI701835B (zh) 高電子遷移率電晶體
KR20150076840A (ko) 반도체 소자 및 그 제조 방법
US7772613B2 (en) Semiconductor device with large blocking voltage and method of manufacturing the same
JP6463506B2 (ja) 炭化珪素半導体装置
JPWO2005083796A1 (ja) 半導体装置およびその製造方法
US8901572B2 (en) Semiconductor device and method for fabricating the same
TW201601310A (zh) 半導體裝置
JP2023070568A (ja) 半導体装置およびその製造方法
KR101382328B1 (ko) 반도체 소자 및 그 제조 방법
US8829605B2 (en) Semiconductor device having deep and shallow trenches
JP4676708B2 (ja) 半導体装置の製造方法
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
KR101427954B1 (ko) 반도체 소자 및 그 제조 방법
JP2015156506A (ja) 炭化珪素半導体装置およびその製造方法
WO2014203645A9 (ja) 炭化珪素半導体装置およびその製造方法
US20250380468A1 (en) Method for producing field effect transistor
CN102379032A (zh) 横向结型场效应晶体管
JP2024029440A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5574923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250