JP2012104745A - 積層型電子部品及び積層型電子部品の製造方法 - Google Patents

Abstract

【課題】外部電極を形成するための導体ペーストを底面側に回り込み易くすると共に、回り込み量を抑制することのできる積層型電子部品及び積層型電子部品の製造方法を提供する。
【解決手段】積層体２の積層方向から見て、底面電極７における端面２ｃ側の端部７ａが、積層体２の端面２ｃから離間している。すなわち、底面電極７の端部７ａと積層体２の端面２ｃとの間の隙間ＧＰには絶縁体層５からなる部分が存在する。従って、積層体２の端面２ｃと底面２ｂとの間の角部も、端面２ｃの他の領域と同じように収縮し、底面電極７の部分のみ出っ張ることが防止される。更に、積層体２の端面２ｃと底面２ｂとの間の角部は絶縁体層５によって構成されるため、研磨され易い。その結果、積層体２の底面２ｂに底面電極７を形成しても、角部に丸みを付けて面取部Ｒ２を形成することができる。
【選択図】図１

Description

本発明は、積層型電子部品及び積層型電子部品の製造方法に関するものである。

従来の積層型電子部品として、絶縁体層と導体パターンとが積層され内部にコイル導体が形成された積層体と、積層体の底面に露出すると共に、積層体の端面側に配置される底面電極と、積層体の端面を覆うように形成されると共に、コイル導体及び底面電極と電気的に接続される外部電極と、を備えるものが知られている（例えば、特許文献１参照）。この積層型電子部品では、底面電極における積層体の端面側の端部は、積層体の端面と一致するように配置されている。すなわち、コイル導体の引出導体の端部と同様に、底面電極の端部が積層体の端面から露出している。

特開２００９−２０６１１０号公報

ここで、金属部分と絶縁体層の部分とで熱収縮率に差があるため、積層体の焼成時において、底面電極と積層体の絶縁体層からなる部分との間に収縮差が生じる。従来の積層型電子部品では、底面電極の端部が積層体の端面にまで及んでいるため、焼成後は、図３（ｂ）に示すように、積層体の外形が歪み、積層体の端面に対して底面電極が出っ張る構成となっていた。このような積層体に対して、例えばディップ法などによって導体ペーストを塗布する場合、出っ張った底面電極によって導体ペーストが底面側へ回り込み難くなる。無理に底面側へ回り込ませようとした場合は導体ペーストへの浸漬の深さを深くする必要があるが、その結果、導体ペーストの回り込み量が必要以上に大きくなってしまう可能性がある。また、底面電極は絶縁体層からなる部分に比べて研磨され難く、従来の積層型電子部品では、底面電極が配置されている角部を面取りして丸みを形成し難いという問題がある。このように角部に丸みを形成し難いため、更に導体ペーストが底面側に回り込み難くなる。

本発明は、このような問題を解決するためになされたものであり、外部電極を形成するための導体ペーストを底面側に回り込み易くすると共に、回り込み量を抑制することのできる積層型電子部品及び積層型電子部品の製造方法を提供することを目的とする。

本発明に係る積層型電子部品は、絶縁体層と導体パターンとが積層され内部にコイル導体が形成された積層体と、積層体の底面に露出すると共に、積層体の端面側に配置される底面電極と、積層体の端面を覆うように形成されると共に、コイル導体及び底面電極と電気的に接続される外部電極と、を備え、積層体の積層方向から見て、底面電極における端面側の端部は、端面から離間していることを特徴とする。

本発明に係る積層型電子部品では、積層体の積層方向から見て、底面電極における端面側の端部が、積層体の端面から離間している。すなわち、底面電極の端部と積層体の端面との間には絶縁体層からなる部分が存在する。従って、積層体の端面と底面との間の角部も、端面の他の領域と同じように収縮し、底面電極の部分のみ出っ張ることが防止される。更に、積層体の端面と底面との間の角部は絶縁体層によって構成されるため、研磨され易い。その結果、積層体の底面に底面電極を形成しても、角部を面取りして丸みを形成することができる。従って、外部電極を形成するときに積層体の端面を導体ペーストに浸漬させる際、端面付近を僅かに浸漬させるだけでも、導体ペーストは底面電極付近の角部で引っ張られることなくスムーズに底面側に回り込むことができる。導体ペーストがスムーズに底面側に回り込むことができるため、積層体を必要以上に浸漬させる必要がなく、これによって、外部電極の底面側への回り込み量を所望の大きさに抑えることができる。以上によって、外部電極を形成するための導体ペーストを底面側に回り込み易くすると共に、回り込み量を抑制することができる。

また、本発明に係る積層型電子部品において、底面電極は、積層体の底面から突出していることが好ましい。例えば、底面電極の外面が積層体の底面と一致していた場合、底面側においては外部電極の回り込み部のみが下方に突出した構成となる。このような構成では、積層型電子部品を基板などに実装する際、外部電極の回り込み部だけが基板の端子電極と接触し、実装時のバランスが悪くなる。一方、底面電極が積層体の底面から突出すると、外部電極の回り込み部と底面電極の広い領域で基板の端子電極と接触することができるため、実装時のバランスが良くなる。

本発明に係る積層型電子部品の製造方法は、絶縁体層と導体パターンとが積層され内部にコイル導体が形成された積層体と、積層体の底面に露出すると共に、積層体の端面側に配置される底面電極と、積層体の端面を覆うように形成されると共に、コイル導体及び底面電極と電気的に接続される外部電極と、を備える積層型電子部品の製造方法であって、積層体の積層方向から見て、端面側の端部が、端面から離間する位置に底面電極を形成する底面電極形成工程と、端面に導体ペーストを塗布することによって外部電極を形成する外部電極形成工程と、を備えることを特徴とする。

本発明に係る積層型電子部品の製造方法によれば、上述のような本発明に係る積層型電子部品と同様の作用・効果を得ることができ、外部電極を形成するための導体ペーストを底面側に回り込み易くすると共に、回り込み量を抑制することができる。

本発明によれば、外部電極を形成するための導体ペーストを底面側に回り込み易くすると共に、回り込み量を抑制することができる。

本発明の実施形態に係る積層型電子部品の断面図及び底面図である。 本発明の実施形態に係る積層型電子部品の製造方法を示すフロー図である。 本発明の実施形態に係る積層型電子部品及び従来の積層型電子部品の底面電極付近の構成を示す拡大図である。 本発明の実施形態に係る積層型電子部品及び変形例に係る積層型電子部品の底面電極付近の構成を示す拡大図である。

以下、本発明に係る積層型電子部品の好適な実施形態として積層型インダクタについて、図面を参照して詳細に説明する。

図１は、本発明に係る積層型電子部品として積層型インダクタの実施形態を示す断面図及び底面図である。

積層型電子部品１は、図１に示されるように、略直方体形状の積層体２と、積層体２の内部に形成されたコイル導体３と、積層体２の両端に形成される外部電極４，６と、積層体２の底面に形成される底面電極７，８と、を備えている。

積層体２は、複数の絶縁体層５と導体パターン３Ａ，３Ｂ,３Ｃとを積層することによって形成され、内部にコイル導体３を有している。積層体２は、焼成後に絶縁体層５となる複数の絶縁体グリーンシートと、当該絶縁体グリーンシート上に形成された導体パターン３Ａ，３Ｂ,３Ｃと、導体パターン３Ａ，３Ｂ,３Ｃをそれぞれ電気的に接続するスルーホール電極（不図示）とにより構成される。なお、焼成された実際の積層型電子部品１は、絶縁体層５の境界が視認できない程度に一体化さている。絶縁体層５は、例えば、ストロンチウム、カルシウム、アルミナ及び酸化珪素からなるガラスと、アルミナとからなるガラス系セラミックから構成されている。フェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、またはＮｉ−Ｃｕ系フェライト）から構成されていてもよい。

積層体２は、直方体状をなしており、上面２ａと、上面２ａと対向する底面２ｂと、長手方向に互いに対向する端面２ｃ，２ｄと、上面２ａと底面２ｂとを連結して短手方向に互いに対向する側面２ｅ，２ｆと、を備えている。なお、底面２ｂとは、積層型電子部品１を基板に実装する際に、基板に対する実装面となる面である。

コイル導体３は、積層体２の内部に形成され、導体パターン３Ａ，３Ｂ，３Ｃとスルーホール電極とで複数ターンに巻回されている。具体的に、コイル導体３は、一枚の絶縁体層５上で１ターン以下のコイルパターンを形成する導体パターン３Ｂと、積層方向に隣接する他の絶縁体層５上の導体パターン３Ｂとをスルーホール電極で電気的に接続することにより、形成されている。また、コイル導体３は、導体パターン３Ｂによるコイル部の端部より積層体２の端面２ｃに引き出された引出導体パターン３Ａと、端面２ｄに引き出された引出導体パターン３Ｃと、を有している。コイル導体３を構成する材料として、銀や銅を用いることができる。

各外部電極４，６は、積層体２の端面２ｃ，２ｄを覆うように形成されている。外部電極４は、積層体２の端面２ｃ全体を覆う主部４ａと、積層体２の底面２ｂ側に回り込んで底面電極７と電気的に接続される回り込み部４ｂと、積層体２の上面２ａ及び側面２ｅ，２ｄ側に回り込んだ回り込み部４ｃと、を備えている。外部電極６は、積層体２の端面２ｄ全体を覆う主部６ａと、積層体２の底面２ｂ側に回り込んで底面電極８と電気的に接続される回り込み部６ｂと、積層体２の上面２ａ及び側面２ｅ，２ｄ側に回り込んだ回り込み部６ｃと、を備えている。このような構成により、外部電極４は、コイル導体３と底面電極７とを電気的に接続し、外部電極６は、コイル導体３と底面電極８とを電気的に接続する。外部電極４，６は、ディップ法により形成されている。すなわち、積層体２の端面２ｃ，２ｄを導体ペースト中に浸漬させて引き抜くことによって導体ペーストを塗布し、焼成することで外部電極４，６を形成する。外部電極４，６を構成する材料として、銀や銅を用いることができる。外部電極４，６の表面にはめっきが施されている。

本実施形態では、底面電極７，８が形成されていることにより、外部電極４，６の回り込み量は極めて小さくされている。外部電極４の回りこみ量とは、図３（ａ）においてＢ１で示されるように、積層体２の端面２ｃと、回り込み部４ｂ，４ｃにおける他方の端面２ｄ側の端部との間の距離である。外部電極６の回り込み量とは、積層体２の端面２ｄと、回り込み部６ｂ，６ｃにおける他方の端面２ｃ側の端部との間の距離である。本実施形態に係る積層型電子部品１のサイズは、一例として、０．６ｍｍ（長さ）×０．３ｍｍ（幅）×０．３ｍｍ（高さ）に設定される。このようなサイズの場合、回り込み量は、焼成後において、４０〜１１０μｍとすることが好ましい。４０μｍ以上とすることによって、回り込み部分をフィレット形成部とすることができるため、実装強度を高めることができる。１１０μｍ以下とすることによって、材料コストを抑制することができる。ただし、好ましい回り込み量は、積層型電子部品１のサイズによって異なる。コイル導体３との関係においては、積層方向から見て、外部電極４の回り込み部４ｂ，４ｃが、コイルパターンを形成している導体パターン３Ｂ（積層体２の端面２ｃに沿って延びている部分）と重ならない程度の大きさとされていることが好ましい。また、積層方向から見て、外部電極６の回り込み部６ｂ，６ｃが、コイルパターンを形成している導体パターン３Ｂ（積層体２の端面２ｄに沿って延びている部分）と重ならない程度の大きさとされていることが好ましい。

底面電極７は、積層体２の底面２ｂにおける端面２ｃ側に配置され、矩形状に広がる電極である。底面電極７は、底面２ｂよりも下方に突出している。実装時において、基板の外部電極との接続性を確保するため、底面電極７における端面２ｄ側の端部７ｂは、端面２ｄ側に十分に延びている。本実施形態では、底面電極７の端部７ｂは、導体パターン３Ｂによって形成されるコイルパターンの内側にまで延びている。底面電極７の端部７ｃは積層体２の側面２ｅから離間しており、端部７ｄは積層体２の側面２ｆから離間している。これによって、積層体２の焼成後に、底面電極７の端部７ｃ，７ｄが側面２ｅ，２ｆから出っ張ることが防止される。また、端部７ｃ，７ｄは、側面２ｅ，２ｆと面一であってもよい。この場合、電極面積を大きく確保して、実装強度を上げることができる。底面電極７を構成する材料として、銀や銅を用いることができる。

積層方向から見て、底面電極７における端面２ｃ側の端部７ａは、端面２ｃから離間している。これによって、端面２ｃと底面電極７の端部７ａとの間には、隙間が形成される（図３（ａ）においてＧＰで示す）。この隙間が小さすぎる場合は、積層体２の焼成時に底面電極７が積層体２の端面２ｃより出っ張ってしまう。一方、この隙間が大きすぎる場合は、外部電極４と底面電極７とを電気的に接続するために、回り込み部４ｂ，４ｃの回り込み量を大きくしなくてはならない。従って、端面２ｃと底面電極７の端部７ａとの間の隙間の大きさは、焼成前は１０〜５０μｍとすることが好ましい。焼成後は３〜３０μｍとすることが好ましく、５〜２０μｍとすることが更に好ましい。本実施形態では、底面電極７の端部７ａは、積層方向から見て、端面２ｃとコイルパターンを形成する導体パターン３Ｂ（積層体２の端面２ｃに沿って延びている部分）との間に配置されている。

底面電極８は、積層体２の底面２ｂにおける端面２ｄ側に配置され、矩形状に広がる電極である。底面電極８は、底面２ｂよりも下方に突出している。実装時において、基板の外部電極との接続性を確保するため、底面電極８における端面２ｃ側の端部８ｂは、端面２ｃ側に十分に延びている。本実施形態では、底面電極８の端部８ｂは、導体パターン３Ｂによって形成されるコイルパターンの内側にまで延びている。底面電極８の端部８ｃは積層体２の側面２ｅから離間しており、端部８ｄは積層体２の側面２ｆから離間している。これによって、積層体２の焼成後に、底面電極８の端部８ｃ，８ｄが側面２ｅ，２ｆから出っ張ることが防止される。また、端部８ｃ，８ｄは、側面２ｅ，２ｆと面一であってもよい。この場合、電極面積を大きく確保して、実装強度を上げることができる。底面電極８を構成する材料として、銀や銅を用いることができる。

積層方向から見て、底面電極８における端面２ｄ側の端部８ａは、端面２ｄから離間している。これによって、端面２ｄと底面電極８の端部８ａとの間には、隙間が形成される。この隙間が小さすぎる場合は、積層体２の焼成時に底面電極８が積層体２の端面２ｄより出っ張ってしまう。一方、この隙間が大きすぎる場合は、外部電極６と底面電極８とを電気的に接続するために、回り込み部４ｂ，４ｃの回り込み量を大きくしなくてはならない。従って、端面２ｄと底面電極８の端部８ａとの間の隙間の大きさは、焼成前は１０〜５０μｍとすることが好ましい。焼成後は３〜３０μｍとすることが好ましく、５〜２０μｍとすることが更に好ましい。本実施形態では、底面電極８の端部８ａは、積層方向から見て、端面２ｄとコイルパターンを形成する導体パターン３Ｂ（積層体２の端面２ｄに沿って延びている部分）との間に配置されている。

このように、底面電極７，８が端面２ｃ，２ｄより離間しているため、積層体２における端面２ｃと底面２ｂとの間の角部、及び端面２ｄと底面２ｂとの間の角部は、絶縁体層５による絶縁体部分が配置される構成となる。従って、研磨によって角部を除去して丸みを形成することにより、端面２ｃと底面電極７の端部７ａとの間、及び端面２ｄと底面電極８の端部８ａとの間には、所定の曲率半径を有する面取部Ｒ２が形成される。なお、積層体２における他の角部にも所定の曲率半径を有する面取部Ｒ１が形成される。

次に、図２を参照して、上述した構成の積層型電子部品１の製造方法について説明する。

図２に示すように、積層型電子部品１は、積層体２を形成する積層体準備工程Ｓ１が行われた後、積層体２に外部電極４，６を形成する外部電極形成工程Ｓ６が行われることによって製造される。積層体準備工程Ｓ１においては、まず、コイル導体３を形成するコイル導体形成工程Ｓ２が実行される。コイル導体形成工程Ｓ２では、ドクターブレード法などにより絶縁体層５となる絶縁体グリーンシートを準備し、当該絶縁体グリーンシート上に、導体パターン３Ａ，３Ｂ，３Ｃの形状になるように導体ペーストをそれぞれスクリーン印刷などによって塗布し、乾燥することによって焼成前の導体パターン３Ａ，３Ｂ，３Ｃを形成する。また、積層方向に接続する部分にスルーホールを形成すると共に導体ペーストを充填してスルーホール電極を形成しながら、各絶縁体グリーンシートを重ね合わせることで、焼成前のコイル導体３を形成する。

次に、底面電極７，８を形成する底面電極形成工程Ｓ３を実行する。底面電極形成工程Ｓ３では、最下層の絶縁体層５となる絶縁体グリーンシートにおける底面２ｂに対応する面に、底面電極７，８の形状になるように導体ペーストをそれぞれスクリーン印刷などによって塗布し、乾燥することによって焼成前の底面電極７，８を形成する。このとき、底面電極７，８の端部７ａ，８ａが積層体２の端面２ｃ，２ｄ（絶縁体グリーンシートの積層物を切断して積層体２のチップを形成する場合は、端面２ｃ，２ｄに対応する切断予定位置）から離間する位置に導体ペーストを塗布する。なお、底面電極７，８は、各絶縁体グリーンシートを積層する前に形成してもよく（この場合は、コイル導体形成工程Ｓ２と底面電極形成工程Ｓ３が同時に行われる）、絶縁体グリーンシートを積層した後に形成してもよい。コイル導体形成工程Ｓ２と底面電極形成工程Ｓ３の後、絶縁体グリーンシートの積層物をそれぞれの積層体２の大きさのチップとなるように切断する。

次に、積層体２の角部を除去して面取りを行う角部除去工程Ｓ４を実行する。角部除去工程Ｓ４では、ポリエチレン等の材料からなる密閉回転ポットに水と複数の積層体２のチップと研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、積層体２のチップの角部分の面取りが行われる。これによって、それぞれの角部が所定の曲率半径を有し、面取部Ｒ１，Ｒ２が形成される（バレル研磨）。次に、積層体２を焼成する焼成工程Ｓ５を実行する。焼成工程Ｓ５では、面取り加工を施した積層体２のチップに所定温度で所定時間加熱処理を施すことによって脱バインダを行う。脱バインダを行った後、更に高温で加熱して焼成を行うことでコイル導体３及び底面電極７，８が形成された積層体２を得る。以上の処理によって、積層体準備工程Ｓ１が終了する。

積層体準備工程Ｓ１の後、外部電極４，６を形成するための導体ペーストを塗布用プレート上に載せたものを準備し、複数の積層体２を保持具で保持する。積層体２の端面２ｃが下方を向くように配置すると共に、端面２ｃを塗布用プレート上の導体ペースト中に浸漬させて引き上げることによって、端面２ｃに導体ペーストを塗布する。このとき、外部電極４の回り込み量が大きくならないように、端面２ｃを導体ペーストの液面に僅かに接触させる程度の浸漬深さに留める。このように浸漬深さを僅かとしても、本実施形態における積層体２では、外部電極４を十分に底面電極７と接続させることができる。導体ペーストを塗布した後、乾燥させて硬化させて焼成前の外部電極４を形成する。その後、端面２ｄ側においても同様に浸漬し乾燥することで、焼成前の外部電極６を形成する。その後、焼成することによって外部電極４，６を積層体２に焼き付ける。焼き付けた後、外部電極４，６の表面にめっき処理を施す。以上によって、図２に示す工程が終了し、積層型電子部品１を得ることができる。

次に、本実施形態に係る積層型電子部品１の作用・効果について、図３を参照して説明する。図３（ａ）は、図１（ａ）に示す積層型電子部品１の底面電極７付近の構成を示す拡大図である。図３（ｂ）は、従来の積層型電子部品１００の底面電極１０７の構成を示す拡大図である。

図３（ｂ）に示すように、従来の積層型電子部品１００では、底面電極１０７が、積層体１０２の端面１０２ｃに露出している。すなわち、底面電極１０７の端部１０７ａが積層体２の端面１０２ｃにまで及んでおり、焼成前において端部１０７ａの位置が端面１０２ｃと一致している。

ここで、金属部分と絶縁体層の部分とで熱収縮率に差があるため、積層体１０２の焼成時において、底面電極１０７と積層体１０２の絶縁体層１０５からなる部分との間に収縮差が生じる。従来の積層型電子部品１００では、底面電極１０７の端部１０７ａが積層体１０２の端面１０２ｃにまで及んでいるため、焼成後は、図３（ｂ）に示すように、積層体１０２の外形が歪み、積層体１０２の端面１０２ｃに対して底面電極１０７が出っ張る構成となっていた。

このような従来の積層型電子部品１００の積層体１０２に対して、例えばディップ法などによって導体ペーストを塗布して外部電極１０４を形成する場合、出っ張った底面電極１０７によって底面１０２ｂ側へ導体ペーストが回り込み難くなる。無理に底面１０２ｂ側へ回り込ませようとした場合は、導体ペーストへの浸漬の深さを深くする必要がある。その結果、導体ペーストの回り込み量が必要以上に大きくなってしまう可能性がある。

底面電極１０７は絶縁体層１０５からなる部分に比べて研磨され難く、従来の積層型電子部品１００では、底面電極１０７が配置されている角部ＣＮに丸みを形成し難くいという問題がある。このように角部ＣＮに丸みが形成され難いため、導体ペーストが底面１０２ｂ側に回り込み難くなる。更に、底面電極１０７付近の角部ＣＮが出っ張っているため、当該角部ＣＮ付近において導体ペーストが薄くなり易い。角部付近の導体ペーストが薄くなると、外部電極１０４（導体ペースト）と底面電極１０７との間の接続性が悪くなる。従って、角部付近での導体ペーストの厚みを確保するために、更に端面１０２ｃを深くまで浸漬する必要が生じる。これによって、回り込み量が更に大きくなってしまう。

一方、本実施形態に係る積層型電子部品１では、図３（ａ）に示すように、積層体２の積層方向から見て、底面電極７における端面２ｃ側の端部７ａが、積層体２の端面２ｃから離間している。すなわち、底面電極７の端部７ａと積層体２の端面２ｃとの間の隙間ＧＰには絶縁体層５からなる部分が存在する。従って、積層体２の端面２ｃと底面２ｂとの間の角部も、端面２ｃの他の領域と同じように収縮し、底面電極７の部分のみ出っ張ることが防止される。更に、積層体２の端面２ｃと底面２ｂとの間の角部は絶縁体層５によって構成されるため、研磨され易い。その結果、積層体２の底面２ｂに底面電極７を形成しても、角部に丸みを付けて面取部Ｒ２を形成することができる。

従って、外部電極４を形成する際に積層体２の端面２ｃを導体ペーストに浸漬させる際、端面２ｃ付近を僅かに浸漬させるだけでも、導体ペーストは底面電極７付近の角部で引っ張られることなく、面取部Ｒ２の丸みに沿ってスムーズに底面２ｂ側に回り込むことができる。回り込んだ導体ペーストは、直ちに底面電極７の端部７ａ付近の領域と接続される。導体ペーストがスムーズに底面２ｂ側に回り込むことができるため、積層体２を必要以上に浸漬させる必要がなく、これによって、外部電極４の底面２ｂ側への回り込み量を所望の大きさに抑えることができる。図３（ａ）においてＢ１で示す回り込み量は、図３（ｂ）においてＢ２で示す従来の積層型電子部品１００の回り込み量よりも小さくすることができる。

また、底面電極７が出っ張っておらず、面取部Ｒ２が形成されているため、積層体２の角部付近で導体ペーストが薄くなることも防止される。従って、角部付近での厚みを確保するために端面２ｃの浸漬の深さを深くする必要はなく、導体ペーストの回り込み量を小さく抑えることができる。

上述のように外部電極４における作用・効果は外部電極６側においても同様に得られる。以上によって、外部電極４，６を形成するための導体ペーストを底面２ｂ側に回り込み易くすると共に、回り込み量を抑制することができる。

本発明は、上述の実施形態に限定されるものではない。

例えば、上述の実施形態では、底面電極７，８は、積層体２の底面２ｂから下方へ突出していたが、図４（ｂ）に示す変形例に係る積層型電子部品５０ように、底面電極５７の外面を積層体２の底面２ｂと一致させてもよい。ただし、このような構成とした場合は、底面２ｂ側において外部電極５４の回り込み部５４ｂのみが下方に突出した構成となる。従って、積層型電子部品５０を基板などに実装する際、図４（ｂ）でＥ２で示す領域のみが基板の端子電極と接触し、実装時のバランスが悪くなる。一方、図４（ａ）に示すように、底面電極７が積層体２の底面２ｂから突出すると、Ｅ１で示すように、外部電極４の回り込み部４ｂと底面電極７の広い領域で基板の端子電極と接触することができるため、実装時のバランスが良くなるため、より好ましい。なお、導体ペーストで形成している底面電極７は、端部７ａ付近に丸みを帯びた形状になる。従って、底面２ｂ側に回り込んだ導体ペーストは、端部７ａ付近で急激に盛り上がることなく、端部７ａ付近の丸みに沿ってフラットに塗布されることとなる。従って、端部７ａ付近で回り込み部４ｂが下方に突出することは抑制される。

また、コイル導体のコイルパターンの巻き数や、絶縁体層上に形成される一つの導体パターン３Ｂあたりのターン数も特に限定されない。また、底面電極の形状も、端面から離間していれば特に限定されない。また、実施形態では、積層型電子部品として積層型インダクタを例にして説明したが、コイルと、コンデンサ・サーミスタ・バリスタとの複合部品のような電子部品に本発明の構造を適用してもよい。

１，５０…積層型電子部品、２…積層体、２ｂ…底面、２ｃ，２ｄ…端面、３…コイル導体、３Ａ，３Ｂ，３Ｃ…導体パターン、４，６…外部電極、５…絶縁体層、７，８…底面電極。

Claims (3)

1. 絶縁体層と導体パターンとが積層され内部にコイル導体が形成された積層体と、
   前記積層体の底面に露出すると共に、前記積層体の端面側に配置される底面電極と、
   前記積層体の前記端面を覆うように形成されると共に、前記コイル導体及び前記底面電極と電気的に接続される外部電極と、を備え、
   前記積層体の積層方向から見て、前記底面電極における前記端面側の端部は、前記端面から離間していることを特徴とする積層型電子部品。
2. 前記底面電極は、前記積層体の前記底面から突出していることを特徴とする請求項１記載の積層型電子部品。
3. 絶縁体層と導体パターンとが積層され内部にコイル導体が形成された積層体と、前記積層体の底面に露出すると共に、前記積層体の端面側に配置される底面電極と、前記積層体の前記端面を覆うように形成されると共に、前記コイル導体及び前記底面電極と電気的に接続される外部電極と、を備える積層型電子部品の製造方法であって、
   前記積層体の積層方向から見て、前記端面側の端部が、前記端面から離間する位置に前記底面電極を形成する底面電極形成工程と、
   前記端面に導体ペーストを塗布することによって前記外部電極を形成する外部電極形成工程と、を備えることを特徴とする積層型電子部品の製造方法。
   

Images