JP2003100548A

JP2003100548A - 積層チップ電子部品およびその製造方法

Info

Publication number: JP2003100548A
Application number: JP2001296136A
Authority: JP
Inventors: Hiroshi Masuno; 宏増野; Tatsuhiko Nawa; 達彦名和; Kazuaki Asakawa; 和亮朝河; Shinzo Fujii; 信三藤井
Original assignee: FDK Corp
Current assignee: FDK Corp
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】実装時の半田付けによる熱影響や電子回路基
板の撓みや曲げに起因して特定箇所に生じる応力集中を
経済的にかつ簡単に回避することができる積層チップ電
子部品及びその製造方法の提供。【解決手段】積層チップ電子部品２０の実装面５に
は、外部電極端子２２として、積層体４の両端部にディ
ップにより形成された外電極端子２４の他に、延出部２
６が設けられている。延出部２６は、実装面５の両側縁
５ａから間隔Ｔをあけて設けられている。このように延
出部２６と実装面５の両側縁５ａとの間に間隔Ｔが設け
られることで、半田付けによるい熱影響または電子回路
基板の撓み時や曲げに起因して実装面５の両側縁５ａに
生じる応力を分散させて、応力集中を回避することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信機器の
高周波回路基板等に実装される積層コンデンサや積層イ
ンダクタ、積層複合部品、多層基板などといった各種積
層チップ電子部品に関し、特に実装後、回路基板の撓み
により生じる応力集中を回避するための技術に関する。

【０００２】

【従来の技術】近年、電子機器の小型化や薄型化に伴
い、電子回路基板等に実装される電子部品については、
小型で面実装可能な積層チップ電子部品が多数使用され
るようになっている。積層チップ電子部品としては、積
層コンデンサや積層インダクタ、積層複合部品、多層基
板などがある。各積層チップ電子部品は、誘電体セラミ
ックまたは磁性体セラミックからなる電気絶縁層と導体
パターンとを積層して製作され、各回路素子は導体パタ
ーンにより積層体内部に形成される。

【０００３】また、積層体の外表面部には、積層体内部
の回路素子と電気的に接続された外部電極端子が設けら
れている。この外部電極端子は、積層体の両端部をそれ
ぞれ導体ペースト等にディップ（浸漬）する等により所
定の厚みの膜層として形成される。導体ペーストには例
えばＡｇやＡｇ−Ｐｂなどの導体材料からなるペースト
が用いられる。さらにこの外部電極端子の表面部には、
半田くわれの防止や半田ぬれ性の向上のために、ニッケ
ルや錫、半田によるメッキ層が形成されることがある。
この外部電極端子は、当該積層チップ電子部品が電子回
路基板上に実装されたときに、そこに設けられた端子部
に電気的に接続される。

【０００４】最近、この積層チップ電子部品にあって
は、外部電極端子と導体パターンとの間に発生する浮遊
容量が問題となっている。そこで、当該浮遊容量を低減
するために、図５（ａ）に示すように、積層体４の周側
面に設けられる外部電極端子６の幅を狭くするととも
に、その幅変更により生じる電子回路基板との接続性の
低下をカバーするために、電子回路基板に密着される積
層体４の実装面５に、図５（ｂ）に示すように外部電極
端子の端部からその中央部付近にかけて延出部８を設け
ることが行われている。

【０００５】

【発明が解決しようとする課題】しかしながら、この積
層チップ電子部品にあっては次のような問題が生じてい
た。すなわち、図６に示すように、この積層チップ電子
部品２を電子回路基板１０上にパッド１２を介して半田
１４により実装したときに、電子回路基板１０から曲げ
や撓みなどによる影響を受けて、特定の箇所に局所的に
応力が集中することがあった。応力が集中する箇所は、
図６中のＡの箇所であり、延出部８の先端隅角部と積層
体４の側縁とが重なる部分の付近である。この部分に応
力が集中する理由についてはあまりはっきりしていない
が、延出部８の隅角部と積層体４の側縁とが重なるの
で、この部分に構造的に応力が集中し易いものと考えら
れる。この応力集中については、積層チップ電子部品２
を半田付けにより電子回路基板１０上に実装する際に、
電気絶縁層を形成するセラミックと外部電極端子を形成
する導体との間の収縮率の相違から生じる場合がある。
過大な応力集中はクラック等の破損を招く虞があるた
め、Ａの箇所への応力集中を回避するのが好ましい。

【０００６】そこで、従来から、外部電極端子間に半田
レジスト部材やエポキシ樹脂により被覆膜を形成して応
力集中を回避することが提案されている（特開平６−２
４４０５１号及び特開平８−１６２３５７号等参照）。
しかし、このような方法は、半田レジスト部材やエポキ
シ樹脂は別途用意をする必要があり、材料コストの大幅
な増大につながるとともに、当該被覆膜を形成する作業
が別途必要となり、作業工程が増加し、大幅なコストア
ップや手間及び労力を増大につながる虞があった。

【０００７】本発明は、このような事情に鑑みてなされ
たものであって、その目的は、実装時の半田付けによる
熱影響や電子回路基板の撓みや曲げに起因して特定箇所
に生じる応力集中を経済的にかつ簡単に回避することが
できる積層チップ電子部品及びその製造方法を提供する
ことにある。

【０００８】

【課題を解決するための手段】このような目的を達成す
るために本発明に係る積層チップ電子部品にあっては、
誘電体セラミックまたは磁性体セラミックからなる電気
絶縁層と導体パターンとが積層されて内部に回路素子が
設けられた積層体と、この積層体の両端部に設けられか
つ前記回路素子の端子部に各々電気的に接続された一対
の外部電極端子とを備えた積層チップ電子部品におい
て、前記外部電極端子は、前記積層体の実装面に、当該
実装面の両端部からその中央部に向かって帯状に延出さ
れた延出部を備え、この延出部の先端部と前記実装面の
両側縁との間に間隔が設けられていることを特徴とする
（請求項１）。

【０００９】この積層チップ電子部品にあっては、積層
体の実装面に外部電極端子として設けられた延出部の先
端部とその実装面の両側縁との間に間隔を設けたこと
で、実装時の半田付けによる熱影響や電子回路基板の撓
みや曲げに起因する応力を分散させることができ、これ
によりその部分における応力集中を防止することができ
る。このことから、従来のように樹脂等で被覆しなくて
も応力集中を回避することができ、外部電極端子の形状
を変更するだけで済むため、工数の増加を招かずに済
み、経済的に実施することができる。

【００１０】また、この積層チップ電子部品にあって
は、前記延出部と前記実装面の側縁との間の間隔が前記
実装面の幅寸法に対して少なくとも４％以上に設定され
ていることを特徴とする（請求項２）。このように延出
部と実装面の側縁との間隔が前記実装面の幅寸法に対し
て少なくとも４％以上に設定されていることで、応力を
より確実に分散させることができ、応力集中を回避する
ことができる。

【００１１】また、この積層チップ電子部品にあって
は、前記延出部と前記実装面の両側縁との間の間隔が前
記延出部の基部から先端部に向かって徐々に拡大してい
ることを特徴とする（請求項３）。このように延出部と
実装面の側縁との間の間隔が延出部の基部から先端部に
向かって徐々に拡大していることで、さらに効率よく応
力を分散させ、応力集中を回避することができる。

【００１２】また、この積層チップ電子部品にあって
は、前記延出部の先端部の隅角部が弯曲形成されている
ことを特徴とする（請求項４）。このように延出部の先
端部の隅角部を弯曲形成することで、応力の分散を図る
ことができ、応力集中を回避することができる。

【００１３】また、積層チップ電子部品にあっては、前
記外部電極端子が前記積層体の各端面に形成された端面
部と該端面部に一体的に形成された前記延出部とにより
断面Ｌ字形に形成されてなることを特徴とする（請求項
５）。このような積層チップ電子部品であっても、実装
面に設けられた延出部を実装面の両側縁から間隔をあけ
て設けることで、応力が集中するポイントを分散させて
電気的にも構造的にも安定した実装状態が得られる。

【００１４】また、本発明に係る第１の積層チップ電子
部品の製造方法にあっては、前記積層チップ電子部品を
製造する方法であって、誘電体セラミック材料または磁
性体セラミック材料からなる電気絶縁材料と導体ペース
トからなる導体パターンとを積層して前記積層体を作製
するとともに、その積層体の実装面に導体ペーストによ
り前記延出部を形成するための電極パターンを設け、そ
の後、その積層体を焼成処理して前記電極パターンを前
記延出部として前記積層体に一体化することを特徴とす
る（請求項６）。このような製造方法にあっては、延出
部を積層体と同時に形成することができ、工程の簡略化
を図ることができる。

【００１５】また、本発明に係る第２の積層チップ電子
部品の製造方法にあっては、前記積層チップ電子部品を
製造する方法であって、誘電体セラミック材料または磁
性体セラミック材料からなる電気絶縁材料と導体ペース
トからなる導体パターンとを積層して積層体を作製して
焼成処理し、その後、その積層体の実装面に導体ペース
トにより前記延出部を形成するための電極パターンを設
け、その後、この電極パターンを焼成処理することによ
りこの電極パターンを前記延出部として前記積層体に一
体化することを特徴とする（請求項７）。このような製
造方法にあっては、積層体の実装面に延出部を容易に設
けることができ、本発明に係る積層チップ部品を簡単に
製造することができる。

【００１６】

【発明の実施の形態】以下に本発明に係る積層チップ電
子部品の一実施形態について添付図面を用いて説明す
る。図１は、本発明に係る積層チップ電子部品の一実施
形態を示したものである。図１（ａ）はその積層チップ
電子部品の側面図であり、図１（ｂ）はその積層チップ
電子部品の底面図である。なお、ここで従来例と同一の
構成要素には、同一の符号を付すものとする。

【００１７】この積層チップ電子部品は、図１（ａ）に
示すように、従来と同じく、誘電体セラミックまたは磁
性体セラミックからなる電気絶縁層と導体パターンとを
積層して形成した横長な直方体状の積層体４からなり、
積層体４内部には、導体パターンによりコンデンサやコ
イルなどの各種回路素子（図示外）が形成されている。
電気絶縁層の形成材料には、ガラスなどを添加して低温
焼結化して作成されたセラミックスなどが使用される。
この材料には、ホウケイ酸ガラスをアルミナに体積で７
０：３０の比率に混合した誘電体材料などが使用され、
これにビヒクルとしてエチルセルロース、テレピネー
ル、分散剤及び可塑剤を混合してペースト状にして使用
する。また、導体パターンの形状には、銀または銀パラ
ジウムからなる導体ペーストが使用される。銀ペースト
は、銀粉末をビヒクルに混合するなどして作成されたも
のが使用され、ここで、バインダーとしては、前述した
エチルセルロース以外にＰＶＢやメチルセルロース、ア
クリル樹脂を使用することもある。分散剤や可塑剤は、
印刷性の向上や生産時の取り扱いを考慮して添加され
る。

【００１８】また、積層体４の両端部にはそれぞれ外部
電極端子２２が設けられている。この外部電極端子２２
は、積層体４内部の回路素子に各々電気的に接続された
ものである。本実施形態では、この外部電極端子２２と
して、図１（ａ）及び（ｂ）に示すように、積層体４の
端面とその周りの４つの周側面に設けられた外電極端子
２４と、当該積層チップ電子部品２が電子回路基板上に
実装されたときに当該電子回路基板に密着される実装面
５（ここでは積層体４の下面）にのみ設けられる延出部
２６とを備えている。

【００１９】外電極端子２４は、従来と同様、積層体４
の左右両端部を例えばＡｇやＡｇ−Ｐｂなどからなる導
体ペースト中にディップ（浸漬）することによって所定
の厚さの膜層として形成されたもので、積層体４の端面
には全面を覆って設けられ、積層体４の周側面にはその
端縁部に幅狭に帯状に設けられている。

【００２０】一方、延出部２６は、積層体４の実装面５
に、外電極端子２４から実装面５の中央部に向かって帯
状に延出して設けられたものである。この延出部２６
は、外電極端子２４と同様、実装面５上に所定の厚さの
膜層として形成され、本実施形態では長方形状に形成さ
れている。延出部２６は、外電極端子２４と電気的に接
続されて連続的に設けられている。延出部２６と実装面
５の両側縁５ａとの間には、図１（ｂ）に示すように間
隔Ｔが設けられている。ここでは、この間隔Ｔが延出部
２６の基部から先端部にかけてほぼ等しくなるように設
定されている。これにより、延出部２６が実装面５の両
側縁５ａから一定の距離以上離れるようになっている。
なお、この間隔Ｔは、実装面５の幅寸法Ｍに対して少な
くとも４％以上の寸法に設定するのが好ましい。

【００２１】この延出部２６を形成する方法としては次
の２つの方法がある。まず、１つは、誘電体セラミック
材料または磁性体セラミック材料からなる電気絶縁材料
と、導体ペーストからなる導体パターンとを積層して積
層体４を作製するとともに、当該積層体４の実装面に導
体ペーストにより延出部２６を形成するための薄層の電
極パターンを形成する。そして、この電極パターンを積
層体４とともに焼成処理して、この電極パターンを延出
部２６として積層体４に一体的に設ける。外電極端子２
４については、積層体４を焼成処理した後にディップ等
により形成する。

【００２２】もう１つの方法としては、誘電体セラミッ
ク材料または磁性体セラミック材料からなる電気絶縁材
料と導体ペーストからなる導体パターンとを積層して積
層体４を作製して、この積層体４を焼成処理した後、こ
の積層体４の実装面に導体ペーストにより延出部２６を
形成するための薄層の電極パターンを設ける。その後、
この電極パターンに対し焼成処理を施して、この電極パ
ターンを延出部２６として積層体４に一体化する。外電
極端子２４については、積層体４を焼成処理した後にデ
ィップ等により形成する。

【００２３】以上この積層チップ電子部品にあっては、
延出部２６の先端部と実装面５の両側縁５ａとの間に間
隔が設けられているから、応力の集中を回避し、実装時
の半田付けの際や電子回路基板に曲げや撓みが発生した
ときに、応力が一箇所に集中することが無く、応力集中
によるクラックの発生を防止することができる。しか
も、延出部２６の形状を変更するだけで済むから、従来
のように樹脂で被覆する必要はなく、作業も非常に簡単
に済むことから、コストアップを招かずに済む。

【００２４】図２（ａ）及び（ｂ）は、延出部の他の実
施形態を示したものである。図２（ａ）の積層チップ電
子部品２０は、延出部２６と実装面５の両側縁５ａとの
間隔Ｔが延出部２６の基部から先端部にかけて徐々に拡
大されているものであり、延出部２６は台形状に成形さ
れている。図２（ｂ）の積層チップ電子部品２０は、図
２（ａ）の積層チップ電子部品に対し、延出部２６の基
部２６ｂの幅寸法を実装面５の幅寸法Ｍに一致させたも
のである。延出部２６と実装面５の両側縁５ａとの間隔
Ｔは、ほぼゼロの状態から延出部の先端部に向かって徐
々に拡大されている。これら図２（ａ）及び（ｂ）のよ
うに、延出部２６と実装面５の側縁５ａとの間隔Ｔが徐
々に拡大していることで、図１のように延出部２６の基
部から先端部にかけて間隔Ｔを一定にする場合に比べ
て、応力が発生するポイントを効率よく分散させること
ができ、応力集中を発生し難くすることができる。しか
も、電子回路基板と延出部２６との接続面積の減少量を
可及的に小さくすることができる。

【００２５】また、図２（ｃ）の積層チップ電子部品２
０は、延出部２６の先端部の隅角部２６ｃを弯曲形成し
たものである。このように延出部２６の先端部２６ａの
隅角部２６ｃが弯曲形成されることで、応力を分散させ
ることができ、これにより応力集中を防止することがで
きる。なお、隅角部２６ｃについては半径０．０３ｍｍ
以上に弯曲形成するのが好ましい。

【００２６】図３（ａ）及び（ｂ）は、本発明に係る積
層チップ電子部品の他の実施の形態を示したものであ
る。図３（ａ）はその積層チップ電子部品２０の側面図
であり、図３（ｂ）はその積層チップ電子部品２０の底
面図である。この積層チップ電子部品２０は、外部電極
端子２２を積層体４の端面と実装面５にのみ断面Ｌ字形
に設け、実装面５を除く他の積層体４の周側面には外部
電極端子が設けられていないものである。このような積
層チップ電子部品２０であっても、実装面５に設けられ
た延出部２６を実装面５の両側縁５ａから間隔をあけて
あることで、応力が集中するポイントを分散させて電気
的にも構造的にも安定した実装状態を得ることができ
る。

【００２７】次に本実施形態に係る積層チップ電子部品
に対して行った強度測定試験について説明する。ここで
は、延出部の先端部と実装面の両側縁との間に間隔が設
けられた本発明品と、延出部の先端部と実装面の両側縁
との間に間隔が設けられていない従来品とに対して曲げ
強度および固着強度を調べて比較する試験を行った。曲
げ強度試験では、図４に示すように、両端部が支持され
た長さ９０ｍで厚さ０．８ｍｍほどのガラエボ基板３０
の下面側に試料３２として本発明品及び従来品を取り付
け、当該基板３０に対してその中央部に上面から圧力を
加えて、毎秒０．５ｍｍの速さで基板３０の中央部を約
２ｍｍ押し下げて、約５秒間、押し下げた状態を保持し
たときの試料３２の状態について調べた。また、固着強
度試験では、前記ガラエボ基板３０の下面側に本発明品
及び従来品を試料３２として取り付け、毎秒０．５ｍｍ
の速さで基板に上から圧力を加えたときに、本発明品ま
たは従来品にクラック等が生じるまでの基板３０の最大
曲げたわみ量を調べた。本発明品及び従来品としては各
試験毎にそれぞれ１０個の試料が用意された。

【００２８】試験結果を次に示す。

【表１】これらのことから、本発明品は、従来品に比べて十分な
曲げ強度及び固着強度を備えていることが確認された。

【００２９】

【発明の効果】本発明に係る積層セラミック電子部品に
よれば、積層体の実装面に外部電極端子として設けられ
た延出部の先端部とその実装面の両側縁との間に間隔を
設けたことで、実装時の半田付けによる熱影響や電子回
路基板の撓みや曲げに起因する応力を分散させることが
でき、これによりその部分における応力集中を回避する
ことができる。このことから、従来のように樹脂等で被
覆しなくても応力集中を回避することができ、外部電極
端子の形状を変更するだけで済むため、工数の増加を招
かずに済み、経済的に実施することができる（請求項
１）。

【００３０】また、延出部と実装面の側縁との間隔が実
装面の幅寸法に対して少なくとも４％以上に設定されて
いることで、応力をより確実に分散させることができ、
応力集中を回避することができる（請求項２）。

【００３１】また、延出部と実装面の両側縁との間隔が
延出部の基部から先端部に向かって徐々に拡大している
ことで、さらに効率よく応力を分散させることができ、
応力集中を回避することができる（請求項３）。

【００３２】また、この積層チップ電子部品にあって
は、前記延出部の先端部の隅角部が弯曲形成されること
でも、応力の分散を図ることができ、応力集中を回避す
ることができる（請求項４）。

【００３３】また、前記外部電極端子が前記積層体の各
端面に形成された端面部と該端面部に一体的に形成され
た前記延出部とにより断面Ｌ字形に形成されてなる積層
チップ電子部品であっても、応力が集中するポイントが
分散され、電気的にも構造的にも安定した実装状態が得
られる（請求項５）。

【００３４】また、本発明に係る第１及び第２の積層チ
ップ電子部品の製造方法にあっては、積層体の実装面に
延出部を非常に簡便に設けることができ、本発明に係る
積層チップ部品を簡単に製造することができる（請求項
６・請求項７）。

【図面の簡単な説明】

【図１】本発明に係る積層チップ電子部品の一実施形態
を示した側面図及び底面図である。

【図２】本発明に係る積層チップ電子部品の他の実施の
形態を示した底面図である。

【図３】本発明に係る積層チップ電子部品の他の実施の
形態を示した側面図及び底面図である。

【図４】本発明に係る積層チップ電子部品に対して実施
した曲げ強度試験及び固着強度試験の試験方法を説明す
る説明図である。

【図５】従来の積層チップ電子部品の一例を示した側面
図及び底面図である。

【図６】従来の積層チップ電子部品の実装状態の一例を
示した側面図である。

【符号の説明】

４積層体５実装面５ａ側縁２０積層チップ電子部品２２外部電極端子２４外電極端子２６延出部

───────────────────────────────────────────────────── フロントページの続き (72)発明者朝河和亮東京都港区新橋５丁目36番11号エフ・ディー・ケイ株式会社内 (72)発明者藤井信三東京都港区新橋５丁目36番11号エフ・ディー・ケイ株式会社内Ｆターム(参考） 5E070 AA01 AB01 CB13 DB02 EA01 5E082 AA01 AB03 BC33 FG26 GG01 GG10 GG28 LL01 PP09

Claims

【特許請求の範囲】

【請求項１】誘電体セラミックまたは磁性体セラミッ
クからなる電気絶縁層と導体パターンとが積層されて内
部に回路素子が設けられた積層体と、この積層体の両端
部に設けられかつ前記回路素子の端子部に各々電気的に
接続された一対の外部電極端子とを備えた積層チップ電
子部品において、前記外部電極端子は、前記積層体の実装面に、当該実装
面の両端部からその中央部に向かって帯状に延出された
延出部を備え、この延出部の先端部と前記実装面の両側
縁との間に間隔が設けられていることを特徴とする積層
チップ電子部品。
【請求項２】前記延出部と前記実装面の側縁との間の
間隔が前記実装面の幅寸法に対して少なくとも４％以上
に設定されていることを特徴とする請求項１に記載の積
層チップ電子部品。
【請求項３】前記延出部と前記実装面の両側縁との間
の間隔が前記延出部の基部から先端部に向かって徐々に
拡大していることを特徴とする請求項１または２に記載
の積層チップ電子部品。
【請求項４】前記延出部の先端部の隅角部が弯曲形成
されていることを特徴とする請求項１〜３のいずれか１
項に記載の積層チップ電子部品。
【請求項５】前記外部電極端子が前記積層体の各端面
に形成された端面部と該端面部に一体的に形成された前
記延出部とにより断面Ｌ字形に形成されてなることを特
徴とする請求項１〜４のいずれか１項に記載の積層チッ
プ電子部品。
【請求項６】請求項１に記載の積層チップ電子部品を
製造する方法であって、誘電体セラミック材料または磁
性体セラミック材料からなる電気絶縁材料と導体ペース
トからなる導体パターンとを積層して前記積層体を作製
するとともに、その積層体の実装面に導体ペーストによ
り前記延出部を形成するための電極パターンを設け、そ
の後、その積層体を焼成処理して前記電極パターンを前
記延出部として前記積層体に一体化することを特徴とす
る積層チップ電子部品の製造方法。
【請求項７】請求項１に記載の積層チップ電子部品を
製造する方法であって、誘電体セラミック材料または磁
性体セラミック材料からなる電気絶縁材料と導体ペース
トからなる導体パターンとを積層して積層体を作製して
焼成処理し、その後、その積層体の実装面に導体ペース
トにより前記延出部を形成するための電極パターンを設
け、その後、この電極パターンを焼成処理することによ
りこの電極パターンを前記延出部として前記積層体に一
体化することを特徴とする積層チップ電子部品の製造方
法。