JP2012114445A - 金属ゲート電極を有する半導体素子の製造方法 - Google Patents

金属ゲート電極を有する半導体素子の製造方法 Download PDF

Info

Publication number
JP2012114445A
JP2012114445A JP2011256006A JP2011256006A JP2012114445A JP 2012114445 A JP2012114445 A JP 2012114445A JP 2011256006 A JP2011256006 A JP 2011256006A JP 2011256006 A JP2011256006 A JP 2011256006A JP 2012114445 A JP2012114445 A JP 2012114445A
Authority
JP
Japan
Prior art keywords
film
region
groove
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011256006A
Other languages
English (en)
Other versions
JP5917893B2 (ja
Inventor
Suk-Hun Choi
錫憲 崔
Fugen In
普彦 尹
Jae-Jik Baek
在職 白
Byeong-Kwon Cho
炳権 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012114445A publication Critical patent/JP2012114445A/ja
Application granted granted Critical
Publication of JP5917893B2 publication Critical patent/JP5917893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/669—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the conductor further comprising additional layers of alloy material, compound material or organic material, e.g. TaN/TiAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】 収率が低下することなくＣＭＯＳ集積回路の特性を最適可能な半導体素子の製造方法を提供する。
【解決手段】 半導体基板１の上の第１領域Ａ内及び第２領域Ｂ内に各々形成された第１グルーブ１５ａ及び第２グルーブ１５ｂを有する層間絶縁膜１５を形成する。次に、半導体基板１上に積層金属膜２２を形成し、積層金属膜２２上に非感光性を有する平坦化膜２３を第１グルーブ１５ａ及び第２グルーブ１５ｂを充填するように形成する。第１領域Ａ内の平坦化膜２３を乾式エッチングによって選択的に除去し、第１領域Ａ内の積層金属膜２２を露出させ、第２領域Ｂ内の積層金属膜２２を覆う平坦化膜パターン２３ｐを形成する。これにより、第１領域Ａ内の最上部金属膜を容易に除去することができるので、収率が低下することなく異なる仕事関数を有する第１金属ゲート電極及び第２金属ゲート電極を形成できる。
【選択図】 図６

Description

本発明は半導体素子の製造方法に関し、特に金属ゲート電極を具備する半導体素子の製造方法に関する。
ＣＭＯＳ集積回路は半導体素子の消費電力（ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ）を減少させるために広く採択されてきた。ＣＭＯＳ集積回路はＮチャンネルＭＯＳトランジスタ及びＰチャンネルＭＯＳトランジスタを含む。
半導体素子の集積度が増加することによって、ＮチャンネルＭＯＳトランジスタ及びＰチャンネルＭＯＳトランジスタのチャンネル長さは段々減少してきた。即ち、半導体素子がさらに高集積化されることにしたがって、ＭＯＳトランジスタのゲート電極の幅は段々減少する傾向を示した。この場合、ゲート電極の電気的抵抗が増加して半導体素子の性能を低下させる。
近年、ゲート電極の電気的抵抗を減少させるためにゲート電極を金属膜で形成する方法が提案されている。しかし、ゲート電極を金属膜で形成する場合、金属膜をフォト／エッチング工程を使用してパターニングすることが難しい。したがって、金属ゲート電極をフォト／エッチング工程を使用することなく形成するためにダマシン技術が用いる。また、ＮチャンネルＭＯＳトランジスタの金属ゲート電極はＰチャンネルＭＯＳトランジスタの金属ゲート電極と異なる仕事関数を有する金属膜で形成され得る。これは、ＮチャンネルＭＯＳトランジスタトランジスタ及びＰチャンネルＭＯＳトランジスタの閾値電圧特性を最適化させるためである。
上記した要求条件を満足するために、ＮチャンネルＭＯＳトランジスタ領域及びＰチャンネルＭＯＳトランジスタ領域を有する基板の全面上に金属膜を形成することと、ＮチャンネルＭＯＳトランジスタ領域（又はＰチャンネルＭＯＳトランジスタ領域）内の金属膜を選択的にエッチングすることとが要求される。金属膜の一部を選択的にエッチングするためにフォトレジストパターンがエッチングマスクとして使用される。フォトレジストパターンを形成するためにはフォトレジスト膜の一部を特定光に選択的に露出させる露光工程及び露光させたフォトレジスト膜を選択的に除去する現像工程が要求される。露光されたフォトレジスト膜が狭くて深いグルーブ内に存在する場合、露光されたフォトレジスト膜を選択的に完全に除去することは難しいことがある。その結果、ＣＭＯＳ集積回路の特性を最適化し、かつ半導体素子の収率を改善させるには限界がある。
韓国特許公開第１０−２０１０−００７７５２８号公報
本発明の目的は、収率を低下することなくＣＭＯＳ集積回路の特性を最適可能な半導体素子の製造方法を提供することにある。
本発明によると金属ゲート電極を具備する半導体素子の製造方法は、第１領域及び第２領域を有する半導体基板を準備する段階と、半導体基板の上に絶縁膜を形成する段階と、を含む。絶縁膜は第１領域内及び第２領域内に各々配置された第１グルーブ及び第２グルーブを有する層間絶縁膜と、第１グルーブ及び第２グルーブの少なくとも底面を覆うゲート絶縁膜とを包含するように形成される。絶縁膜を有する基板の全面の上に積層金属膜（ｌａｍｉｎａｔｅｄ ｍｅｔａｌ ｌａｙｅｒ）を形成し、積層金属膜の上に非感光性（ｎｏｎ−ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）を有する平坦化膜を形成する。平坦化膜は、第１グルーブ及び第２グルーブを充填するように形成される。第１領域内の平坦化膜を乾式エッチングによって選択的に除去し、第１領域内の積層金属膜を露出させ、第２領域内の積層金属膜を覆う平坦化膜パターンを形成する。
また、本発明によると、第１領域はＮチャンネルＭＯＳトランジスタ領域を包含でき、第２領域はＰチャンネルＭＯＳトランジスタ領域を包含する。
また、本発明によると、絶縁膜を形成する段階は、第１領域及び第２領域を有する半導体基板の上にゲート絶縁膜及びダミー導電膜を順に形成する段階と、ダミー導電膜及びゲート絶縁膜をパターニングして第１領域内に順に積層された第１ゲート絶縁膜及び第１ダミーゲート電極と第２領域内に順に積層された第２ゲート絶縁膜及び第２ダミーゲート電極とを形成する段階と、第１ダミーゲート電極及び第２ダミーゲート電極を有する基板の全面の上に層間絶縁膜を形成する段階と、層間絶縁膜を平坦化させて第１ダミーゲート電極及び第２ダミーゲート電極を露出させる段階と、露出させた第１ダミーゲート電極及び第２ダミーゲート電極を除去して第１ゲート電極及び第２ゲート絶縁膜を各々露出させる第１グルーブ及び第２グルーブを形成する段階と、を包含する。
また、本発明によると、絶縁膜を形成する段階は、第１領域及び第２領域を有する半導体基板の上にダミー物質膜を形成する段階と、ダミー物質膜をパターニングして第１領域内及び第２領域内に各々第１ダミーゲートパターン及び第２ダミーゲートパターンを形成する段階と、第１ダミーゲートパターン及び第２ダミーゲートパターンを有する基板の上に層間絶縁膜を形成する段階と、層間絶縁膜を平坦化させて第１ダミーゲートパターン及び第２ダミーゲートパターンを露出させる段階と、露出させた第１ダミーゲートパターン及び第２ダミーゲートパターンを除去して第１領域内及び第２領域内に各々第１グルーブ及び第２グルーブを形成する段階と、第１グルーブ及び第２グルーブを有する基板の全面の上に同じ厚さのゲート絶縁膜を形成する段階と、を包含する。この場合に、積層金属膜はゲート絶縁膜の上に形成される。
また、本発明によると、非感光性平坦化膜（ｎｏｎ−ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｅ ｐｌａｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）は、ＳＯＨ（ｓｐｉｎ ｏｎ ｈａｒｄｍａｓｋ）膜、又は非晶質炭素膜（ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ；ＡＣＬ）で形成でき、第１領域内の平坦化膜を乾式エッチングする段階では、酸素ガス及び窒素ガスを含むプロセスガスを使用して進行する。プロセスガスはアルゴンガスをさらに包含する。
また、本発明によると、ＳＯＨ膜は、炭素含有ＳＯＨ膜（ｃａｒｂｏｎ−ｂａｓｅｄ ＳＯＨ ｌａｙｅｒ）又はシリコン含有ＳＯＨ膜（Ｓｉ−ｂａｓｅｄ ＳＯＨ ｌａｙｅｒ）から形成される。ＳＯＨ膜を形成する段階は、積層金属膜の上に樹脂溶液（ｒｅｓｉｎ ｓｏｌｕｔｉｏｎ）を塗布して第１グルーブ及び第２グルーブを充填する段階と、樹脂溶液をベークして熱硬化された樹脂膜（ｃｕｒｅｄ ｒｅｓｉｎ ｌａｙｅｒ）を形成する段階と、を包含する。
また、本発明によると、平坦化膜パターンを形成する段階は、平坦化膜の上に第１領域内の平坦化膜を露出させる無機反射防止膜パターン（ｉｎｏｒｇａｎｉｃ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ ｐａｔｔｅｒｎ）を形成する段階と、無機反射防止膜パターンをエッチングマスクとして使用して露出させた平坦化膜を乾式エッチングする段階と、無機反射防止膜パターンを除去する段階と、を包含する。無機反射防止膜パターンを形成する段階は、平坦化膜の上に無機反射防止膜（ｉｎｏｒｇａｎｉｃ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ）を形成する段階と、無機反射防止膜の上に第２領域を覆う感光膜パターンを形成する段階と、第１領域内の無機反射防止膜を乾式エッチングして第１領域内の平坦化膜を選択的に露出させる段階と、感光膜パターンを除去する段階と、を包含する
また、本発明によると、積層金属膜を形成する段階は、第１金属膜から第３金属膜までを順に形成する段階を包含する。第１金属膜から第３金属膜までは、各々下部窒化チタンＴｉＮ、窒化タンタルＴａＮ、及び上部窒化チタンＴｉＮから形成される。
また、本発明によると、半導体素子の製造方法は、平坦化膜パターンをエッチングマスクとして使用して第１領域内の積層金属膜の最上部金属膜を除去する段階と、平坦化膜パターンを除去する段階と、平坦化膜パターンが除去された結果物全面の上に第１グルーブ及び第２グルーブを満たすキャッピング金属膜を形成する段階と、層間絶縁膜の上面が露出する時までキャッピング金属膜及び積層金属膜を平坦化させて第１グルーブ及び第２グルーブ内に各々第１金属ゲート電極及び第２金属ゲート電極を形成する段階と、をさらに含む。平坦化膜パターンは、Ｎ2Ｈ2ガスをプロセスガスに採択するアッシング工程を使用して除去する。キャッピング金属膜はアルミニウム合金膜から形成される。
また、本発明によると、半導体素子の製造方法は、第１領域及び第２領域を有する半導体基板を準備する段階と、半導体基板の上に絶縁膜を形成する段階と、を含む。絶縁膜は、第１領域内及び第２領域内に各々配置された第１グルーブ及び第２グルーブを有する層間絶縁膜と第１グルーブ及び第２グルーブとの中で少なくとも底面を覆うゲート絶縁膜を包含するように形成される。絶縁膜を有する基板の全面の上に積層金属膜（ｌａｍｉｎａｔｅｄ ｍｅｔａｌ ｌａｙｅｒ）を形成し、積層金属膜の上に非感光性（ｎｏｎ−ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）を有する平坦化膜を形成する。平坦化膜は第１グルーブ及び第２グルーブを充填するように形成される。第１領域内の平坦化膜を乾式エッチングにより部分エッチングし第１グルーブ内に残る第１平坦化膜残余物及び第２領域を覆う平坦化膜パターンを形成する。
また、本発明によると、非感光性平坦化膜は、ＳＯＨ膜、又は非晶質炭素膜で形成され、第１領域内の平坦化膜を部分エッチングする段階は、酸素ガス及び窒素ガスを含むプロセスガスを使用して進行する。プロセスガスは、アルゴンガスをさらに包含する。
また、本発明によると、ＳＯＨ膜は炭素含有ＳＯＨ膜、又はシリコン含有ＳＯＨ膜から形成される。
また、本発明によると、第１平坦化膜残余物及び平坦化膜パターンを形成する段階は、平坦化膜の上に第１領域内の平坦化膜を露出させる無機反射防止膜パターン（ｉｎｏｒｇａｎｉｃ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ ｐａｔｔｅｒｎ）を形成する段階と、無機反射防止膜パターンをエッチングマスクとして使用して露出させた平坦化膜を部分エッチングして第１グルーブ内に平坦化膜の一部を残す段階と、無機反射防止膜パターンを除去する段階と、を包含できる。無機反射防止膜パターンを形成する段階は、平坦化膜の上に無機反射防止膜（ｉｎｏｒｇａｎｉｃ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ）を形成する段階と、無機反射防止膜の上に第２領域を覆う感光膜パターンを形成する段階と、第１領域内の無機反射防止膜を乾式エッチングして第１領域内の平坦化膜を選択的に露出させる段階と、感光膜パターンを除去する段階と、を包含する。
また、本発明によると、積層金属膜を形成する段階は、第１金属膜から第３金属膜までを順に形成することを包含できる。第１金属膜から第３金属膜までは各々下部窒化チタンＴｉＮ、窒化タンタルＴａＮ、及び上部窒化チタンＴｉＮで形成できる。
また、本発明によると、半導体素子の製造方法は、第１領域内の積層金属膜の最上部金属膜を部分エッチングして第１グルーブ内に残し、第１平坦化膜残余物の側壁及び下面を囲む第１金属残余物を残す段階と、平坦化膜パターンを部分エッチングして第２グルーブ内に残す第２平坦化膜残余物を形成する段階と、第２領域内の積層金属膜の最上部金属膜を部分エッチングして第２グルーブ内に残しながら第２平坦化膜残余物の側壁及び下面を囲む第２金属残余物を形成する段階と、第２平坦化膜残余物を除去する段階と、をさらに含む。第１金属残余物は第２金属残余物を形成する間に除去され、第１平坦化膜残余物は平坦化膜パターンを部分エッチングする間に又は第２金属残余物を形成する間に除去する。第１領域内及び第２領域内の最上部金属膜を部分エッチングする段階は、湿式エッチング工程を使用して進行する。平坦化膜パターンを部分エッチングする段階は乾式エッチング工程を使用して進行する。第２平坦化膜残余物はＮ2Ｈ2ガスをプロセスガスとして採択するアッシング工程を使用して除去する。これに加えて、本発明による半導体素子の製造方法は、第２平坦化膜残余物が除去された結果物全面の上に第１グルーブ及び第２グルーブを満たすキャッピング金属膜を形成する段階と、層間絶縁膜の上面が露出されるときまでキャッピング金属膜及び積層金属膜を平坦化させて第１グループ内及び第２グルーブ内に各々第１金属ゲート電極及び第２金属ゲート電極を形成する段階と、をさらに含む。キャッピング金属膜はアルミニウム合金膜から形成される。アルミニウム合金膜はチタンを含有する。
また、本発明によると、半導体素子の製造方法は、第１領域と第２領域とを含む半導体基板を準備する段階と、第１グルーブと第２グルーブとを有する絶縁膜を形成する段階と、絶縁膜の上に複数の金属膜を有する積層金属膜を形成する段階と、第１領域の積層金属膜の複数の金属膜から第１数の金属膜を有し、第２領域の積層金属膜の複数の金属膜から第２数の金属膜を有するように積層金属膜を処理する段階と、第１領域の第１数の金属膜の上及び第２領域で第２数の金属膜の上にキャッピング金属膜を形成する段階と、キャッピング金属膜を平坦化して第１領域の第１グルーブ内で第１数の金属膜から第１金属ゲート電極を形成し、第２領域の第２グルーブ内で第２数の金属膜から第２金属ゲート電極を形成する段階と、を含む。
また、本発明によると、第２領域内に形成される金属膜の第２数は複数の金属膜の同一の数であり、第１領域内に形成される金属膜の第１数は第２領域内に形成される金属膜の第２数より小さい。
また、本発明によると、第１数の金属膜は異なる厚さを有し、第２数の金属膜の１つの厚さは第２数の金属膜の他の１つの金属膜の厚さより薄い。
また、本発明によると、キャッピング金属膜を平坦化するとき、第１ゲート電極を第１仕事関数を有する単一膜に形成し、第２ゲート電極を第２数内の１つの金属膜の第２仕事関数を有するように形成する。
また、本発明によると、第１数の金属膜は第１金属膜、第２金属膜及び第３金属膜を含み、積層金属膜を処理する段階は、第３金属膜を除去する段階を含み、キャッピング金属膜を平坦化するとき、キャッピング金属膜を形成し、第１金属膜及び第２金属膜を１つの仕事関数を有する単一膜の第１ゲート電極に形成する。
また、本発明によると、第２数の金属膜は第１金属膜、第２金属膜及び第３金属膜を含み、キャッピング金属膜を平坦化するとき、キャッピング金属膜と第３金属膜とを合金層に形成し、第２金属膜を形成し、１つの仕事関数を有する第１金属膜を形成する。
また、本発明によると、積層金属膜を処理する段階では、非感光性を有する平坦化膜を積層金属膜の上に形成し、平坦化膜は第１グルーブ及び第２グルーブを充填するように形成され、乾式エッチングによって第１領域内の平坦化膜を選択的に除去して第１領域内の積層金属膜の少なくとも一部分を露出させ、第２領域内の積層金属膜を覆う平坦化膜パターンを形成する。
また、本発明によると、積層金属膜を処理する段階では、反射防止膜と感光性膜とを利用して積層金属膜と形成された平坦化膜パターンの露出された部分とを選択的に処理して、第１領域内に第１数の金属膜を形成し、第２領域内に第２数の金属膜を形成することをさらに含む。
また、本発明によると、積層金属膜を処理する段階では、積層金属膜の上に非感光性を有する平坦化膜を形成し、平坦化膜は第１グルーブ及び第２グルーブを充填するように形成され、乾式エッチングによって第１領域内の平坦化膜を部分エッチングして第１グルーブ内の第１平坦化膜残余物を形成し、第２領域内の積層金属膜を覆う平坦化膜パターンを形成する。
また、本発明によると、積層金属膜を処理する段階では、反射防止膜と感光性膜を選択的に形成し、エッチングして第１平坦化膜残余物と平坦化膜パターンとを選択的に処理して第１領域内に第１数の金属膜を形成し、第２領域内に第２数の金属膜を形成する。
本発明では、第１グルーブ及び第２グルーブを有する基板の上に積層金属膜を同じ厚さだけ形成し、積層金属膜の上にグルーブを充填する平坦化膜を形成する段階を含む。平坦化膜がグルーブ内に形成されても、平坦化膜は乾式エッチング工程を使用して除去するのが容易である物質膜で形成する。その結果、平坦化膜を乾式エッチングによってパターニングして第１領域の積層金属膜を露出させた後、パターニングされた平坦化膜をエッチングマスクとして露出させた積層金属膜の最上部金属膜を選択的に除去するのが容易である。即ち、平坦化膜を乾式エッチング工程を使用してパターニングした後、第１グルーブ内にはいずれの平坦化膜残余物も残らない。したがって、パターニングされた平坦化膜をエッチングマスクとして使用して第１領域内の最上部金属膜を容易に除去することができるので、工程不良が発生することなく異なる仕事関数を有する第１金属ゲート電極及び第２金属ゲート電極を形成できる。
本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第２実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第２実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第２実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第３実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第４実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第４実施形態による半導体素子の製造方法を説明するための断面図である。 本発明の第４実施形態による半導体素子の製造方法を説明するためのフローチャートである。
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。本発明の長所及び特徴、及びそれを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば、明確になる。しかし、本発明はここで説明される実施形態に限定されることはなく互に異なる形態に具体化できる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になり得るように、そして当業者に本発明の思想が十分に伝達できるようにするために提供されることであり、本発明は請求項の範疇によって定義される。明細書の全体に掛けて同一参照符号は同一構成要素を示す。
本明細書で使用された用語は実施形態を説明するためのことであり、本発明を制限しようとすることではない。本明細書で単数形は文句で特別に言及しない限り複数形も含む。明細書で使用される「具備する」及び「包含する」は、言及された構成要素、段階、動作及び／又はさらに加えて１つ以上の他の構成要素、段階、動作及び／又は装置の存在又は追加を排除しない。また、望ましい実施形態によることであるので、説明の順序にしたがって提示される参照符号はその順序に必ず限定されない。
また、本明細書で記述する実施形態は本発明の理想的な例示図である断面図及び／又は平面図を参考して説明される。図面において、構成要素の大きさ及び／又は厚さは技術的内容を効果的に説明するために誇張されたことである。したがって、製造技術及び／又は許容誤差等によって例示図の形態が変形される。したがって、本発明の実施形態は図示された特定形態に制限されることではなく製造工程によって生成される形態の変化も含む。したがって、図面で例示された構成要素は概略的な属性を有し、図面で例示された構成要素の模様は構成要素の特定形態を例示するためのことであり、発明の範疇を制限するためのことではない。
（第１実施形態）
図１から図８までは、本発明の第１実施形態による半導体素子の製造方法を説明するための断面図である。
図１に示すように、第１領域Ａ及び第２領域Ｂを有する半導体基板１を準備する。第１領域Ａは、ＮチャンネルＭＯＳトランジスタ領域に該当し、第２領域ＢはＰチャンネルＭＯＳトランジスタ領域に該当することができる。半導体基板１の所定領域に素子分離膜５を形成して第１領域Ａ及び第２領域Ｂ内に各々第１活性領域５ａ及び第２活性領域５ｂを限定する。
第１領域Ａの半導体基板１及び第２領域Ｂの半導体基板１内に各々第１ウェル３ａ及び第２ウェル３ｂを形成する。第１領域Ａ及び第２領域Ｂが各々ＮチャンネルＭＯＳトランジスタ領域及びＰチャンネルＭＯＳトランジスタ領域である場合、第１ウェル３ａはＰ形ウェル（Ｐ−ｔｙｐｅ ｗｅｌｌ）であり、第２ウェル３ｂはＮ形ウェル（Ｎ−ｔｙｐｅ ｗｅｌｌ）であり得る。第１ウェル３ａ及び第２ウェル３ｂは、素子分離膜５を形成する前に又は後に形成される。
素子分離膜５を有する基板の上にゲート絶縁膜７及びダミー導電膜９を順に形成する。本実施形態では、ゲート絶縁膜７は高誘電膜を包含するように形成され、ダミー導電膜９はポリシリコン膜から形成される。
図２に示すように、ダミー導電膜９及びゲート絶縁膜７をパターニングして第１活性領域５ａの一部分の上に順に積層された第１ゲート絶縁膜７ａ及び第１ダミーゲート電極９ａと、さらに第２活性領域５ｂの一部分の上に順に積層された第２ゲート絶縁膜７ｂ及び第２ダミーゲート電極９ｂとを形成する。第１ダミーゲート電極９ａは、第１活性領域５ａに隣接する素子分離膜５の上部へ延長するように形成される。即ち、第１ダミーゲート電極９ａは、第１活性領域５ａの上部を横切るように形成される。これと同様に、第２ダミーゲート電極９ｂも第２活性領域５ｂの上部を横切るように形成される。
第１ダミーゲート電極９ａ及び素子分離膜５をイオン注入マスクとして使用して、第１活性領域５ａの内へ第１導電形の不純物イオンを注入して互に離隔された第１ソース領域１１ｓ及び第１ドレーン領域１１ｄを形成できる。続いて、第２ダミーゲート電極９ｂ及び素子分離膜５をイオン注入マスクとして使用して第２活性領域５ｂの内へ第２導電形の不純物イオンを注入して互に離隔された第２ソース領域１３ｓ及び第２ドレーン領域１３ｄを形成できる。第１領域Ａ及び第２領域Ｂが各々ＮチャンネルＭＯＳトランジスタ領域及びＰチャンネルＭＯＳトランジスタ領域である場合、第１導電形はＮ形であり、第２導電形はＰ形である。
第１ソース／ドレーン領域１１ｓ、１１ｄ、及び第２ソース／ドレーン領域１３ｓ、１３ｄを有する基板の全面の上に層間絶縁膜１５を形成する。層間絶縁膜１５を平坦化させて、第１ダミーゲート電極９ａ及び第２ダミーゲート電極９ｂを露出させる。
図３に示すように、露出させた第１ダミーゲート電極９ａ及び第２ダミーゲート電極９ｂを選択的に除去する。その結果、第１領域Ａの層間絶縁膜１５内に第１ゲート絶縁膜７ａを露出させる第１グルーブ１５ａが形成され、第２領域Ａの層間絶縁膜１５内に第２ゲート絶縁膜７ｂを露出させる第２グルーブ１５ｂが形成される。第１グルーブ１５ａ及び第２グルーブ１５ｂは各々図３に示したように第１幅Ｗ１及び第２幅Ｗ２を有することができる。
第１グルーブ１５ａ及び第２グルーブ１５ｂを有する基板の全面の上に積層金属膜２２を形成する。積層金属膜２２の厚さは、第１幅Ｗ１及び第２幅Ｗ２より小さい。即ち、積層金属膜２２は、第１グルーブ１５ａ及び第２グルーブ１５ｂを充填しないように同じ厚さだけ形成される。したがって、積層金属膜２２を形成した後でも、第１グルーブ１５ａ及び第２グルーブ１５ｂは残る。しかし、積層金属膜２２によって囲まれた第１グルーブ１５ａ及び第２グルーブ１５ｂは、積層金属膜２２を形成する前のグルーブに比べて大きい縦横比（ａｓｐｅｃｔ ｒａｔｉｏ）を有する。
本実施形態では、積層金属膜２２は順に積層された複数の金属膜を包含する。例えば、積層金属膜２２は、第１金属膜１７、第２金属膜１９、及び第３金属膜２１を順に積層させて形成する。本実施形態では、第１金属膜１７、第２金属膜１９、及び第３金属膜２１の各々は下部窒化チタンＴｉＮ、窒化タンタルＴａＮ及び上部窒化チタンＴｉＮから形成される。
第１金属膜１７、第２金属膜１９、及び第３金属膜２１が各々下部窒化チタンＴｉＮ、窒化タンタルＴａＮ及び上部窒化チタンＴｉＮから形成される場合、第２金属膜１９は第３金属膜２１より薄い厚さに形成される。例えば、第２金属膜１９に対応する窒化タンタル膜は、約３０Åの厚さに形成され、第３金属膜２１に対応する上部窒化チタン膜は約８０Åの厚さに形成される。
図４に示すように、積層金属膜２２の上に第１グルーブ１５ａ及び第２グルーブ１５ｂを満たす平坦化膜２３を形成し、平坦化膜２３の上に第２領域Ｂ内の平坦化膜２３を覆う感光膜パターン（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｅ ｌａｙｅｒ ｐａｔｔｅｒｎ）２７を形成する。感光膜パターン２７は、フォトレジスト膜を形成する。
また、感光膜パターン２７を形成する前に平坦化膜２３の上に反射防止膜２５を追加する。この場合、感光膜パターン２７は、第１領域Ａ内の反射防止膜２５を露出するように形成される。
反射防止膜２５は、無機反射防止膜から形成される。例えば、反射防止膜２５は、シリコン酸窒化物（ｓｉｌｉｃｏｎ ｏｘｙｎｉｔｒｉｄｅ；ＳｉＯＮ）から形成される。
図５に示すように、感光膜パターン２７をエッチングマスクとして使用して露出した反射防止膜２５をエッチングして第１領域Ａ内の平坦化膜２３を露出させる反射防止膜パターン２５ｐを形成する。反射防止膜２５をシリコン酸窒化物ＳｉＯＮのような無機反射防止膜で形成する場合、第１領域Ａ内の反射防止膜２５は、ＣＨＦ4ガス及び酸素ガスを使用してエッチングする。続いて、第１領域Ａ内の露出させた平坦化膜２３を異方性エッチングして第１領域Ａ内の積層金属膜２２を露出させる平坦化膜パターン２３ｐを形成する。第１領域Ａ内の平坦化膜２３を湿式エッチング工程のような等方性エッチング工程を使用してエッチングすると、等方性エッチング工程は第１グルーブ１５ａ内の平坦化膜２３を完全に除去するのに充分に長い時間の間に進行しなければならない。この場合に、第２領域Ｂ内の平坦化膜２３が水平方向にエッチングできる。その結果、無機反射防止膜パターン２５ｐの下部にアンダーカットが形成される。
特に、高集積ＣＭＯＳ集積回路を具現するため、第１グルーブ１５ａ及び第２グルーブ１５ｂの間の間隔が顕著に減少する場合、アンダーカットは、第２グルーブ１５ｂ内へ延長される。このようなアンダーカットは、後続工程で問題点を発生する。例えば、アンダーカットが第２グルーブ１５ｂ内の積層金属膜２２の第３金属膜２１を露出させると、後続工程で第２グルーブ１５ｂ内の第３金属膜２１が除去される。この場合、第１グルーブ１５ａ内に形成される金属ゲート電極は第２グルーブ１５ｂ内に形成される金属ゲート電極と同一な形態を有することができる。即ち、第１領域Ａ内の平坦化膜２３を湿式エッチング工程を使用してエッチングすれば、第１グルーブ１５ａ及び第２グルーブ１５ｂ内に互に異なる仕事関数を有する金属ゲート電極を形成することが難しい。したがって、本実施形態では第１領域Ａ内の露出させた平坦化膜２３を異方性エッチングして第１領域Ａ内の積層金属膜２２を露出させる。
平坦化膜２３としてフォトレジスト膜が使用される。この場合、第１グルーブ１５ａ内のフォトレジスト膜を選択的に除去するために露光工程及び現像工程が使用される。しかし、第１グルーブ１５ａ又は第２グルーブ１５ｂのような高い横縦比を有する領域内のフォトレジスト膜を露光工程及び現像工程を使用して完全に除去することは難しい。即ち、第１グルーブ１５ａ内のフォトレジスト膜を除去するためにフォト工程及び現像工程を適用しても、第１グルーブ１５ａ内にフォトレジスト残余物が残る。このようなフォトレジスト残余物は、第１領域Ａ内の第３金属膜２１を選択的に除去するための後続工程で不具合を発生させる。したがって、第１領域Ａ内の露出させた平坦化膜２３を選択的に異方性エッチングした後、第１グルーブ１５ａ内の平坦化膜２３は完全に除去されなければならない。即ち、平坦化膜２３が第１グルーブ１５ａのような狭くて深い領域内に存在しても、平坦化膜２３は異方性エッチング工程を使用して完全に除去できる材料で膜を形成しなければならない。
本実施形態では、平坦化膜２３はＳＯＨ膜（ｓｐｉｎ ｏｎ ｈａｒｄｍａｓｋ）又は非晶質炭素膜（ＡＣＬ；ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ）から形成される。また、平坦化膜２３は、非感光性（ｎｏｎ−ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）材料から形成される膜である。即ち、平坦化膜２３は、感光性材料（ｐｈｏｔｏ ａｃｔｉｖｅ ｃｏｍｐｏｕｎｄ）を含有しないこともあり得る。
ＳＯＨ膜（ＳＯＨ ｌａｙｅｒ）は、炭素含有ＳＯＨ膜（ｃａｒｂｏｎ−ｂａｓｅｄ ＳＯＨ ｌａｙｅｒ）又はシリコン含有ＳＯＨ膜（ｓｉｌｉｃｏｎ−ｂａｓｅｄ ＳＯＨ ｌａｙｅｒ）を包含する。平坦化膜２３としてＳＯＨ膜（ＳＯＨ ｌａｙｅｒ）を形成する段階は、積層金属膜２２の上に樹脂溶液（ｒｅｓｉｎ ｓｏｌｕｔｉｏｎ）を塗布して第１グルーブ１５ａ及び第２グルーブ１５ｂを充填する段階と、樹脂溶液を約４００℃でベークして熱硬化された樹脂膜（ｃｕｒｅｄ ｒｅｓｉｎ ｌａｙｅｒ）を形成する段階と、を包含する。
本実施形態では、熱硬化樹脂膜は炭素含有ＳＯＨ膜から形成される。この場合、熱硬化樹脂膜の基本樹脂（ｂａｓｅ ｒｅｓｉｎ）及び基本樹脂の間の架橋剤（ｃｒｏｓｓ ｌｉｎｋｅｒ）は各々次の［化１］及び［化２］によって表示される。
Figure 2012114445
Figure 2012114445
また、平坦化膜２３として使用される非晶質炭素膜は、Ｃ3Ｈ6ガス及び不活性ガスをプロセスガスとして使用する化学気相蒸着法によって形成される。不活性ガスは、ヘリウムガス又はアルゴンガスを包含する。
第１領域Ａ内の平坦化膜２３を選択的に除去するための異方性エッチング工程は、酸素ガス及び窒素ガスをプロセスガスとして使用する乾式エッチング工程によって進行する。プロセスガスは、アルゴンガスをさらに包含する。
第１領域Ａ内の平坦化膜２３を乾式エッチングする間に感光膜パターン２７を除去する。これに反して、反射防止膜パターン２５ｐは平坦化膜２３を乾式エッチングするのに使用されるプロセスガスに対してエッチング選択性を有する物質膜である。これは、反射防止膜パターン２５ｐが無機物質膜であるが、平坦化膜２３は有機物質膜であるため、第１領域Ａ内の平坦化膜２３を乾式エッチングする間に反射防止膜パターン２５ｐは除去されない。即ち、反射防止膜パターン２５ｐは、第１領域Ａ内の平坦化膜２３を乾式エッチングする間にエッチング阻止膜又はエッチングマスクの役割を果たす。
図６に示すように、第１領域Ａ内の平坦化膜２３が除去された後、感光膜パターン２７は図５に示したように残る。この場合、感光膜パターン２７はアッシング工程によって除去される。続いて、第２領域Ｂ内の反射防止膜パターン２５ｐを除去して平坦化膜パターン２３ｐを露出させる。反射防止膜パターン２３ｐがシリコン酸窒化膜で形成された場合、反射防止膜パターン２３ｐは湿式エッチング工程又は乾式洗浄工程を使用して除去できる。本実施形態では、反射防止膜パターン２３ｐを除去するための湿式エッチング工程はフッ化水素溶液（ｈｙｄｒｏｇｅｎ ｆｌｕｏｒｉｄｅ ｓｏｌｕｔｉｏｎ）をエッチング溶液（ｅｔｃｈｎａｔ）として使用することができる。また、反射防止膜パターン２３ｐを除去するための乾式洗浄工程は、アンモニアＮＨ3ガス及びフッ化水素（ｈｙｄｒｏｇｅｎ ｆｌｕｏｒｉｄｅ）ガスを使用して進行する。
図７に示すように、平坦化膜パターン２３ｐをエッチングマスクとして使用して第１領域Ａ内の積層金属膜２２の最上部金属膜（ｕｐｐｅｒｍｏｓｔ ｍｅｔａｌ ｌａｙｅｒ）を選択的にエッチングできる。本実施形態では、最上部金属膜は図３を参照して説明された第３金属膜２１、即ち、上部窒化チタン膜に該当することができる。この場合に、第１領域Ａ内の第３金属膜２１は、過酸化水素溶液をエッチング溶液として使用する湿式エッチング工程によってエッチングされる。その結果、第２領域Ｂ内に残る第３金属膜パターン２１ｐが形成され、第１領域Ａ内の第２金属膜１９が露出する。
第１領域Ａ内の第３金属膜２１を選択的にエッチングした後、平坦化膜パターン２３ｐを除去して第２領域Ｂ内の第３金属膜パターン２１ｐを露出させる。平坦化膜パターン２３ｐは、酸素を含有しないＮ2Ｈ2ガスをプロセスガスとして利用するアッシング工程によって除去できる。これは、平坦化膜パターン２３ｐを除去する間に第１領域Ａ内の第２金属膜１９及び第２領域Ｂ内の第３金属膜パターン２１ｐが酸化されることを防止するためである。
図８及び図９に示すように、平坦化膜パターン２３ｐが除去された結果物の全面の上に第１グルーブ１５ａ及び第２グルーブ１５ｂを充填するキャッピング金属膜２９を形成する。キャッピング金属膜２９はアルミニウム合金膜から形成される。本実施形態では、キャッピング金属膜２９は、チタンを含有するアルミニウム合金膜から形成される。キャッピング金属膜２９は、４００℃より高い温度で進行されるリフロ工程を使用して形成される。これにより、キャッピング金属膜２９は、第１グルーブ１５ａ及び第２グルーブ１５ｂを完全に充填するように形成される。
キャッピング金属膜２９内のアルミニウム原子は約４００℃又はそれより高い温度で拡散する。したがって、キャッピング金属膜２９を形成する間に第１領域Ａ内のキャッピング金属膜２９のアルミニウム原子は、第１領域Ａ内の第１金属膜１９に該当する下部窒化タンタル膜と反応してＮチャンネルＭＯＳトランジスタに適した第１仕事関数を有し、第１金属ゲート電極３１ａに対応する金属合金膜を形成する。一方、キャッピング金属膜２９を形成する間に第２領域Ｂ内のキャッピング金属膜２９のアルミニウム原子は、第３金属膜パターン２１ｐに該当する上部窒化チタン膜と反応することができる。この場合、第２領域Ｂ内の第２金属膜１９に該当する窒化タンタル膜は、キャッピング金属膜２９のアルミニウム原子及び下部窒化チタン膜の間の反応を防止するブロッキング膜の役割を果たす。即ち、第２領域Ｂ内の上部窒化チタン膜は、キャッピング金属膜２９のアルミニウム原子が拡散する間に犠牲膜として作用することができる。これにより、第２領域Ｂ内の第１金属膜１７、即ち、下部窒化チタン膜は、第１仕事関数と異なる第２仕事関数を有し、ＰチャンネルＭＯＳトランジスタの実質的な金属ゲート電極に該当することができる。
キャッピング金属膜２９を形成した後、キャッピング金属膜２９及び残っている積層金属膜を平坦化させて層間絶縁膜１５の上面を露出させる。これにより、第１グルーブ１５ａ内に第１金属ゲート電極３１ａが形成され、第２グルーブ１５ｂ内に第２金属ゲート電極３１ｂが形成される。第１金属ゲート電極３１ａは、上記したようにＮチャンネルＭＯＳトランジスタに適した第１仕事関数を有することができる。また、第２金属ゲート電極３１ｂは、ＰチャンネルＭＯＳトランジスタの実質的な金属ゲート電極に該当する第１金属膜パターン１７ａ、第１金属膜パターン１７ａの上に積層された第２金属膜パターン１９ａ、及び第２金属膜パターン１９ａの上の第２グルーブ１５ｂを満たすアルミニウム合金膜３０を包含する。アルミニウム合金膜３０は、キャッピング金属膜２９と上部窒化チタン膜パターン２１ｐとが反応して形成される。
（第２実施形態）
図１０から図１２までは、本発明の第２実施形態による半導体素子の製造方法を説明するための断面図である。第２実施形態は、ゲート絶縁膜を形成する方法において図１から図９までを参照して説明した第１実施形態と異なる。
図１０に示すように、図１で説明した方法と同じ方法を使用して第１領域Ａ及び第２領域Ｂを有する半導体基板１内に素子分離膜５、第１ウェル３ａ及び第２ウェル３ｂを形成する。素子分離膜５は、図１を参照して説明されたように第１領域Ａ及び第２領域Ｂ内に各々第１及び第２活性領域５ａ、５ｂを限定する。
素子分離膜５、第１ウェル３ａ、および第２ウェル３ｂを具備する基板の上にダミー物質膜を形成する。ダミー物質膜は、緩衝絶縁膜及びダミー導電膜を順に積層させて形成する。
緩衝絶縁膜はシリコン酸化膜から形成され、ダミー導電膜はポリシリコン膜から形成される。ダミー物質膜をパターニングして第１活性領域５ａ及び第２活性領域５ｂ上に各々第１ダミーゲートパターン５４ａ及び第２ダミーゲートパターン５４ｂを形成する。これにより、第１ダミーゲートパターン５４ａは順に積層された第１ダミー絶縁膜パターン５１ａ及び第１ダミーゲート電極５３ａを包含するように形成され、第２ダミーゲートパターン５４ｂは順に積層された第２ダミー絶縁膜パターン５１ｂ及び第２ダミーゲート電極５３ｂを包含するように形成される。第１ダミーゲートパターン５４ａ及び第２ダミーゲートパターン５４ｂは、素子分離膜５の上へ延長してライン形態を有する。
続いて、図２で説明した方法と同じ方法を使用して第１活性領域５ａ及び第２活性領域５ｂ内に各々第１ソース／ドレーン領域１１ｓ、１１ｄ及び第２ソース／ドレーン領域１３ｓ、１３ｄを形成する。
図１１に示すように、第１ソース／ドレーン領域１１ｓ、１１ｄ及び第２ソース／ドレーン領域１３ｓ、１３ｄを含む基板の上に図２で説明した方法と同じ方法を使用して平坦化された層間絶縁膜１５を形成する。これにより、第１ダミーゲートパターン５４ａ及び第２ダミーゲートパターン５４ｂが露出する。露出した第１ダミーゲートパターン５４ａ、及び第２ダミーゲートパターン５４ｂを選択的に除去して第１活性領域５ａの一部を露出させる第１グルーブ１５ａ及び第２活性領域５ｂの一部を露出させる第２グルーブ１５ｂを形成する。
第１グルーブ１５ａ及び第２グルーブ１５ｂを有する基板の全面の上にゲート絶縁膜５５を形成し、ゲート絶縁膜５５の上に積層金属膜２２を形成する。積層金属膜２２は、図３で説明した方法と同じ方法を使用して形成する。即ち、積層金属膜２２は、第１金属膜１７、第２金属膜１９、及び第３金属膜２１を順に積層させて形成する。
図１２に示すように、積層金属膜２２を具備する基板の上に図４から図８までで説明された方法と同じ方法を使用して第１グルーブ１５ａ及び第２グルーブ１５ｂ内に各々第１金属ゲート電極３１ａ及び第２金属ゲート電極３１ｂを形成する。第２実施形態によれば、図１２に示したように、第１ゲート絶縁膜５５ａ及び第２ゲート絶縁膜５５ｂは第１グルーブ１５ａ及び第２グルーブ１５ｂの底面のみでなく側壁を覆うように形成される。即ち、第１ゲート絶縁膜５５ａは、第１金属ゲート電極３１ａの下部面及び側壁を囲むように形成され、第２ゲート絶縁膜５５ｂは、第２金属ゲート電極３１ｂの下部面及び側壁を囲むように形成される。
（第３実施形態）
図１３から図１７までは、本発明の第３実施形態による半導体素子の製造方法を説明するための断面図である。第３実施形態は、金属ゲート電極を形成する方法において、図１０から図１２までで説明された第２実施形態と異なる。
図１３に示すように、図１０及び図１１で説明された方法と同じ方法を使用して半導体基板１に素子分離膜５、第１ウェル３ａ、第２ウェル３ｂ、第１ソース／ドレーン領域１１ｓ、１１ｄ、第２ソース／ドレーン領域１３ｓ、１３ｄ、第１グルーブ１５ａと第２グルーブ１５ｂとを有する層間絶縁膜１５、ゲート絶縁膜５５、及び積層金属膜２２を形成する。
積層金属膜２２の上に図４で説明された方法と同じ方法を使用して平坦化膜２３及び反射防止膜パターン２５ｐを形成する。続いて、反射防止膜パターン２５ｐをエッチングマスクとして使用して第１領域Ａ内の平坦化膜２３を部分エッチングして第１グルーブ１５ａ内に第１平坦化膜残余物２３ａ及び第２領域Ｂ内に残る平坦化膜パターン２３ｐを形成する。平坦化膜２３を部分エッチングする方法では、図５で説明された方法と同じ乾式エッチング工程を使用する。即ち、平坦化膜２３は酸素ガス及び窒素ガスをプロセスガスとして使用して部分エッチングする。
図１４に示すように、図６で説明された方法と同じ方法を使用して反射防止膜パターン２５ｐを除去する。続いて、第１平坦化膜残余物２３ａ及び平坦化膜パターン２３ｐをエッチングマスクとして使用して、第１領域Ａ内の積層金属膜２２の最上部金属膜２１を部分エッチングして、第１グルーブ１５ａ内に第１平坦化膜残余物２３ａの底面及び側壁を囲む第１金属残余物２１ａ及び第２領域Ｂ内に残る最上部金属膜パターン２１ｐを形成する。
第３実施形態では、積層金属膜２２の最上部金属膜２１は窒化チタン膜である。この場合、第１領域Ａ内の最上部金属膜２１は、過酸化水素溶液をエッチング溶液として使用する湿式エッチング工程によって部分エッチングできる。
図１５に示すように、第１領域Ａ内の最上部金属膜２１を部分エッチングした後、平坦化膜パターン２３ｐを部分エッチングして第２グルーブ１５ｂ内に残る第２平坦化膜残余物２３ｂを形成する。平坦化膜パターン２３ｐを部分エッチングする方法では、同じように図５で説明された方法と同じ乾式エッチング工程を使用する。即ち、平坦化膜パターン２３ｐは、酸素ガス及び窒素ガスをプロセスガスに使用して部分エッチングできる。平坦化膜パターン２３ｐが部分エッチングされる間に、第１平坦化膜残余物２３ａは除去される。
第３実施形態によれば、平坦化膜パターン２３ｐを部分エッチングするための乾式エッチング工程の過度エッチング時間（ｏｖｅｒ ｅｔｃｈｉｎｇ ｔｉｍｅ）が、図４及び図５で説明された第１実施形態の第１領域Ａ内の平坦化膜２３を除去するための乾式エッチング工程の過度エッチング時間より減少する。即ち、第１平坦化膜残余物２３ａの除去後に第１領域Ａが乾式エッチングにより露出するまでの時間が、第１実施形態の第１領域Ａ内の平坦化膜２３の除去後に第１領域Ａが乾式エッチング工程に露出するまでの時間より短い。これは、平坦化膜パターン２３ｐを部分エッチングするためのメーンエッチング時間が第１実施形態の第１領域Ａ内の平坦化膜２３を除去するためのメーンエッチング時間より短くすることができるためである。したがって、第３実施形態によれば、第１グルーブ１５ａ内のゲート絶縁膜５５に加えるエッチング損傷を減少させることができる。
第２平坦化膜残余物２３ｂをエッチングマスクとして使用して、第２領域Ｂ内の最上部金属膜パターン２１ｐを部分エッチングして第２グルーブ１５ｂ内に第２平坦化膜残余物２３ｂの底面及び側壁を囲む第２金属残余物２１ｂを形成する。第２領域Ｂ内の最上部金属膜パターン２１ｐを部分エッチングする間に、第１グルーブ１５ａ内の第１金属残余物２１ａを除去することができる。最上部金属膜パターン２１ｐを部分エッチングする方法では、湿式エッチング工程を使用する。第３実施形態では、最上部金属膜パターン２１ｐが窒化チタン膜である場合、最上部金属膜パターン２１ｐは過酸化水素溶液をエッチング溶液として使用する湿式エッチング工程によって部分エッチングすることができる。
図１６及び図１７に示すように、第２平坦化膜残余物２３ｂをアッシング工程を使用して除去できる。第３実施形態で、第２平坦化膜残余物２３ｂは、図６で説明されたようにＮ2Ｈ2ガスをプロセスガスとして使用するアッシング工程によって除去できる。これは第２平坦化膜残余物２３ｂを除去する間に第２金属膜１９及び第２金属残余物２１ｂが酸化されることを防止するためである。
第２平坦化膜残余物２３ｂが除去された結果物の全面の上にキャッピング金属膜２９を形成し、キャッピング金属膜２９、残る積層金属膜、及びゲート絶縁膜５５を平坦化させて層間絶縁膜１５の上部面を露出させる。その結果、図１７に示したように、第１グルーブ１５ａ内に第１ゲート絶縁膜５５ａ及び第１金属ゲート電極３１ａが形成され、第２グルーブ１５ｂ内に第２ゲート絶縁膜５５ｂ及び第２金属ゲート電極３１ｂが形成される。第１金属ゲート電極３１ａは、キャッピング金属膜２９、第１金属膜１７に対応する下部窒化チタン、及び第２金属膜１９に対応する窒化タンタルが反応して形成される金属合金を包含することができる。第２金属ゲート電極３１ｂは、ＰチャンネルＭＯＳトランジスタの実質的な金属ゲート電極に該当する第１金属膜パターン１７ａ、第１金属膜パターン１７ａの上に積層された第２金属膜パターン１９ａ及び第２金属膜パターン１９ａの上の第２グルーブ１５ｂを満たすアルミニウム合金膜３０を包含することができる。アルミニウム合金膜３０はキャッピング金属膜２９と上部窒化チタン膜パターン２１ｂとが反応して形成される。
キャッピング金属膜２９及び第１金属ゲート電極３１ａ及び第２金属ゲート電極３１ｂは、第１実施形態及び第２実施形態で説明された方法と同じ方法を使用して形成される。
第３実施形態によれば、第２領域ｂ内の最上部金属膜パターン２１ｐが部分エッチングされて第２グルーブ１５ｂの下部領域内にＵ形態の断面を有する第２金属残余物２１ｂを形成する。したがって、第２グルーブ１５ｂの実質的な横縦比が、第１実施形態及び第２実施形態に比べて減少する。その結果、第２グルーブ１５ｂをキャッピング金属膜２９で満たすことが容易とすることができる。
（第４実施形態）
図１８〜図２０は、本発明の第４実施形態による半導体素子の製造方法を説明するための断面図である。
図１８及び図１９に示すように、図１から図８までで説明された第１実施形態と同じ方法を使用して半導体基板１の上に第１グルーブ１５ａ及び第２グルーブ１５ｂを有する層間絶縁膜１５及び積層金属膜２２を形成する。続いて、積層金属膜２２を有する基板の上に図１３から図１７までで説明された第３実施形態と同じ方法を適用して、第１グルーブ１５ａ及び第２グルーブ１５ｂ内に各々第１金属ゲート電極３１ａ及び第２金属ゲート電極３１ｂを形成する。
図２０に示すように、ステップ２０１０において、半導体基板は第１領域と第２領域とを有するように提供される。ステップ２０２０において、絶縁膜は第１領域と第２領域とに対応する第１グルーブと第２グルーブとを有するように形成される。ステップ２０３０において、絶縁膜の上に積層金属膜が複数の金属層を有するように形成される。ステップ２０４０において、第１領域で積層金属膜の複数の金属層から第１数の金属層を有するように、そして第２領域で積層金属膜の複数の金属層から第２数の金属層を有するように積層金属膜を処理する。ステップ２０５０において、第１領域の第１数の金属層の上および第２領域の第２数の金属層の上にキャッピング金属膜が形成される。ステップ２０６０において、第１領域の第１グルーブ内でキャッピング膜は第１数の金属層と共に平坦化されて第１金属ゲート電極を形成し、第２領域の第２グルーブ内でキャッピング金属膜は第２数の金属層と共に平坦化されて第２金属ゲート電極を形成する。
図２０に示す半導体装置の製造方法では、積層金属膜の上に非感光性を有する平坦化膜を形成して第１グルーブ及び第２グルーブを満たすステップと、乾式エッチングにより第１領域の平坦化膜を除去して第１領域の積層金属膜の少なくとも一部を露出させ、第２領域の積層金属膜を覆う平坦化膜パターンを形成するステップを包含する。図２０に示す方法では、選択的に除去された平坦化膜と平坦化膜パターンとを処理するステップと、その後、その上にキャッピング金属膜を形成するステップをさらに含むことができる。
本発明の一例によれば、図２０に示す方法では、積層金属膜の上に非感光性を有する平坦化膜を形成して第１グルーブ及び第２グルーブを満たすステップと、乾式エッチングにより第１領域の平坦化膜を部分的にエッチングして第１グルーブ内で残った第１平坦化膜残余物を形成し、第２領域の積層金属膜を覆う平坦化膜パターンを形成するステップを包含する。図２０に示す方法では、第１平坦化膜残余物と平坦化膜パターンとを処理するステップと、その後、その上にキャッピング金属膜を形成するステップをさらに含む。
上記した実施形態によれば、第１グルーブ及び第２グルーブを有する基板の上に積層金属膜を同じ厚さだけ形成し、積層金属膜の上にグルーブを満たす平坦化膜を形成するステップを含む。平坦化膜がグルーブ内に形成されても、平坦化膜は乾式エッチングにより除去するのが容易である物質膜で形成する。その結果、平坦化膜を乾式エッチングによりパターニングして第１領域の積層金属膜を露出させた後、パターニングされた平坦化膜をマスクとして使用して露出させた積層金属膜の最上部金属膜を選択的に除去するのが容易である。即ち、平坦化膜を乾式エッチングによりパターニングした後に、第１グルーブ内にはいずれの平坦化膜残余物も残らない。したがって、パターニングされた平坦化膜をエッチングマスクとして使用して第１領域内の最上部の金属膜を完全に除去することが容易となるので、いずれの工程不良無しで互に異なる仕事関数を有する第１金属ゲート電極及び第２金属ゲート電極を形成できる。
以上、本発明が上述した実施形態を例として説明されたが、本発明は実施形態に限定されることなく、本発明の技術的思想内で様々な変形が可能であるのは明確である。
１ ・・・半導体基板、
５ ・・・素子分離膜、
５ａ ・・・第１活性領域、
５ｂ ・・・第２活性領域、
７ａ、５５ａ ・・・第１ゲート絶縁膜、
７ｂ、５５ｂ ・・・第２ゲート絶縁膜、
９ａ ・・・第１ダミーゲート電極、
９ｂ ・・・第２ダミーゲート電極、
１５ａ ・・・第１グルーブ、
１５ｂ ・・・第２グルーブ、
１５ ・・・層間絶縁膜、
１７ ・・・第１金属膜、
１９ ・・・第２金属膜、
２１ ・・・第３金属膜、
２２ ・・・積層金属膜、
２３ ・・・平坦化膜、
２５ ・・・反射防止膜、
２７ ・・・感光膜パターン、
３１ａ ・・・第１金属ゲート電極、
３１ｂ ・・・第２金属ゲート電極、
５４ａ ・・・第１ダミーゲートパターン、
５４ｂ ・・・第２ダミーゲートパターン。

Claims (17)

  1. 第１領域及び第２領域を有する半導体基板を準備する段階と、
    前記第１領域内及び前記第２領域内に各々配置された第１グルーブ及び第２グルーブを有する層間絶縁膜と、前記第１グルーブ及び前記第２グルーブの少なくとも底面を覆うゲート絶縁膜と、を包含するように前記半導体基板の上に絶縁膜を形成する段階と、
    前記絶縁膜を有する基板の全面の上に積層金属膜を形成する段階と、
    前記第１グルーブ及び前記第２グルーブを充填するように前記積層金属膜の上に非感光性を有する平坦化膜を形成する段階と、
    前記第１領域内の前記平坦化膜を乾式エッチングによって選択的に除去し、前記第１領域内の前記積層金属膜を少なくとも一部露出させ、前記第２領域内の前記積層金属膜を覆う平坦化膜パターンを形成する段階と、
    を含む半導体素子の製造方法。
  2. 前記第１領域はＮチャンネルＭＯＳトランジスタ領域を含み、前記第２領域はＰチャンネルＭＯＳトランジスタ領域を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記絶縁膜を形成する段階は、
    前記第１領域及び前記第２領域を有する前記半導体基板の上にゲート絶縁膜及びダミー導電膜を順に形成する段階と、
    前記ダミー導電膜及び前記ゲート絶縁膜をパターニングして、前記第１領域内に順に積層された第１ゲート絶縁膜及び第１ダミーゲート電極と、前記第２領域内に順に積層された第２ゲート絶縁膜及び第２ダミーゲート電極と、を形成する段階と、
    前記第１ダミーゲート電極及び前記第２ダミーゲート電極を有する基板の全面の上に前記層間絶縁膜を形成する段階と、
    前記層間絶縁膜を平坦化させて前記第１ダミーゲート電極及び前記第２ダミーゲート電極を露出させる段階と、
    露出させた前記第１ダミーゲート電極及び前記第２ダミーゲート電極を除去して前記第１ゲート絶縁膜及び前記第２ゲート絶縁膜を各々露出させる前記第１グルーブ及び前記第２グルーブを形成する段階と、
    を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記絶縁膜を形成する段階は、
    前記第１領域及び前記第２領域を有する前記半導体基板の上にダミー物質膜を形成する段階と、
    前記ダミー物質膜をパターニングして前記第１領域内及び前記第２領域内に各々第１ダミーゲートパターン及び第２ダミーゲートパターンを形成する段階と、
    前記第１ダミーゲートパターン及び前記第２ダミーゲートパターンを有する基板の上に前記層間絶縁膜を形成する段階と、
    前記層間絶縁膜を平坦化させて前記第１ダミーゲートパターン及び前記第２ダミーゲートパターンを露出させる段階と、
    露出させた前記第１ダミーゲートパターン及び前記第２ダミーゲートパターンを除去して前記第１領域内及び前記第２領域内に各々前記第１グルーブ及び前記第２グルーブを形成する段階と、
    前記第１グルーブ及び前記第２グルーブを有する基板の全面の上に同じ厚さのゲート絶縁膜を形成する段階と、
    を含み、
    前記積層金属膜は前記ゲート絶縁膜の上に形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
  5. 前記平坦化膜は、ＳＯＨ（ｓｐｉｎ ｏｎ ｈａｒｄｍａｓｋ）膜又は非晶質炭素膜（ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｌａｙｅｒ；ＡＣＬ）から形成され、
    前記第１領域内の前記平坦化膜を乾式エッチングする段階は、酸素ガス及び窒素ガスを含むプロセスガスを使用することを特徴とする請求項１に記載の半導体素子の製造方法。
  6. 前記プロセスガスは、アルゴンガスをさらに含むことを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記ＳＯＨ膜は、炭素含有ＳＯＨ膜、又はシリコン含有ＳＯＨ膜から形成されることを特徴とする請求項５に記載の半導体素子の製造方法。
  8. 前記ＳＯＨ膜を形成する段階は、
    前記積層金属膜の上に樹脂溶液を塗布して前記第１グルーブ及び前記第２グルーブを満たす段階と、
    前記樹脂溶液をベークして熱硬化された樹脂膜（ｃｕｒｅｄ ｒｅｓｉｎ ｌａｙｅｒ）を形成する段階と、
    を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記平坦化膜パターンを形成する段階は、
    前記平坦化膜の上に前記第１領域内の前記平坦化膜を露出させる無機反射防止膜パターンを形成する段階と、
    前記無機反射防止膜パターンをエッチングマスクとして露出させた前記平坦化膜を乾式エッチングする段階と、
    前記無機反射防止膜パターンを除去する段階と、
    を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  10. 前記無機反射防止膜パターンを形成する段階は、
    前記平坦化膜の上に無機反射防止膜（ｉｎｏｒｇａｎｉｃ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｌａｙｅｒ）を形成する段階と、
    前記無機反射防止膜の上に前記第２領域を覆う感光膜パターンを形成する段階と、
    前記第１領域内の前記無機反射防止膜を乾式エッチングして前記第１領域内の前記平坦化膜を選択的に露出させる段階と、
    前記感光膜パターンを除去する段階と、
    を含むことを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 前記積層金属膜を形成する段階は、
    第１金属膜、第２金属膜、及び第３金属膜を順に形成する段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  12. 前記第１金属膜、前記第２金属膜、及び前記第３金属膜は、各々下部窒化チタンＴｉＮ、窒化タンタルＴａＮ、及び上部窒化チタンＴｉＮから形成されることを特徴とする請求項１１に記載の半導体素子の製造方法。
  13. 前記平坦化膜パターンをエッチングマスクとして前記第１領域内の前記積層金属膜の最上部金属膜を除去する段階と、
    前記平坦化膜パターンを除去する段階と、
    前記平坦化膜パターンが除去された結果物全面の上に前記第１グルーブ及び前記第２グルーブを充填するキャッピング金属膜を形成する段階と、
    前記層間絶縁膜の上面が露出するまで前記キャッピング金属膜及び前記積層金属膜を平坦化させて前記第１グルーブ内及び前記第２グルーブ内に各々第１金属ゲート電極及び第２金属ゲート電極を形成する段階と、
    をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  14. 前記平坦化膜パターンは、Ｎ2Ｈ2ガスをプロセスガスとするアッシング工程によって除去されることを特徴とする請求項１３に記載の半導体素子の製造方法。
  15. 前記キャッピング金属膜は、アルミニウム合金から形成されることを特徴とする請求項１３に記載の半導体素子の製造方法。
  16. 第１領域及び第２領域を有する半導体基板を準備する段階と、
    前記第１領域内及び前記第２領域内に各々配置された第１グルーブ及び第２グルーブを有する層間絶縁膜と前記第１グルーブ及び前記第２グルーブの少なくとも底面を覆うゲート絶縁膜とを包含するように前記半導体基板の上に絶縁膜を形成する段階と、
    前記絶縁膜を有する基板の全面の上に積層金属膜を形成する段階と、
    前記積層金属膜の上に非感光性を有する平坦化膜を形成し、前記平坦化膜は前記第１グルーブ及び第２グルーブを充填するように形成される段階と、
    前記第１領域内の前記平坦化膜を乾式エッチングによって部分エッチングすることにより前記第１グルーブ内に残る第１平坦化膜残余物、及び前記第２領域を覆う平坦化膜パターンを形成する段階と、
    を含むことを特徴とする半導体素子の製造方法。
  17. 第１領域と第２領域とを含む半導体基板を準備する段階と、
    第１グルーブと第２グルーブとを有する絶縁膜を形成する段階と、
    前記絶縁膜の上に複数の金属膜を有する積層金属膜を形成する段階と、
    前記第１領域の前記積層金属膜の複数の金属膜から第１数の金属膜を有し、第２領域の前記積層金属膜の複数の金属膜から第２数の金属膜を有するように前記積層金属膜を処理する段階と、
    前記第１領域の前記第１数の金属膜の上及び前記第２領域で前記第２数の金属膜の上にキャッピング金属膜を形成する段階と、
    前記キャッピング金属膜を平坦化して前記第１領域の前記第１グルーブ内で前記第１数の金属膜から第１金属ゲート電極を形成し、前記第２領域の前記第２グルーブ内で前記第２数の金属膜から第２金属ゲート電極を形成する段階と、
    を含むことを特徴とする半導体装置の製造方法。
JP2011256006A 2010-11-24 2011-11-24 金属ゲート電極を有する半導体素子の製造方法 Active JP5917893B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100117666A KR101746709B1 (ko) 2010-11-24 2010-11-24 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
KR10-2010-0117666 2010-11-24

Publications (2)

Publication Number Publication Date
JP2012114445A true JP2012114445A (ja) 2012-06-14
JP5917893B2 JP5917893B2 (ja) 2016-05-18

Family

ID=46021446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011256006A Active JP5917893B2 (ja) 2010-11-24 2011-11-24 金属ゲート電極を有する半導体素子の製造方法

Country Status (5)

Country Link
US (1) US8946026B2 (ja)
JP (1) JP5917893B2 (ja)
KR (1) KR101746709B1 (ja)
CN (1) CN102543876B (ja)
DE (1) DE102011054757B9 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374857A (zh) * 2014-08-26 2016-03-02 中芯国际集成电路制造(上海)有限公司 金属栅极结构及其形成方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337110B2 (en) * 2011-10-19 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having metal gate electrode and method of fabrication thereof
US8951855B2 (en) * 2012-04-24 2015-02-10 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US8999829B2 (en) * 2012-10-19 2015-04-07 Applied Materials, Inc. Dual gate process
KR101996244B1 (ko) 2013-06-27 2019-07-05 삼성전자 주식회사 반도체 소자 제조 방법
US9281201B2 (en) * 2013-09-18 2016-03-08 United Microelectronics Corp. Method of manufacturing semiconductor device having metal gate
EP3832710B1 (en) 2013-09-27 2024-01-10 INTEL Corporation Non-planar i/o and logic semiconductor devices having different workfunction on common substrate
CN104681489A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
KR102125749B1 (ko) 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9231071B2 (en) * 2014-02-24 2016-01-05 United Microelectronics Corp. Semiconductor structure and manufacturing method of the same
FR3018627A1 (fr) 2014-03-14 2015-09-18 St Microelectronics Crolles 2 Procede de formation de regions metalliques de grilles differentes de transistors mos
KR102229018B1 (ko) * 2014-06-02 2021-03-17 엘지이노텍 주식회사 정전기 방지를 위한 정전기 방지 전극이 배선된 터치 패널
KR102312262B1 (ko) * 2014-09-02 2021-10-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20160086805A1 (en) * 2014-09-24 2016-03-24 Qualcomm Incorporated Metal-gate with an amorphous metal layer
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102286112B1 (ko) 2015-10-21 2021-08-04 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9748350B2 (en) * 2015-10-30 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with enlarged gate electrode structure and method for forming the same
US9865703B2 (en) * 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
KR102413039B1 (ko) * 2016-02-29 2022-06-23 도쿄엘렉트론가부시키가이샤 선택적 SiARC 제거
CN106783740B (zh) * 2016-12-16 2019-11-08 上海华力微电子有限公司 用于金属栅极的制造技术
CN111162447B (zh) * 2019-12-31 2021-06-15 苏州辰睿光电有限公司 一种电极窗口、具有电极窗口的半导体器件的制作方法
CN113496878A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 图案化掩膜层的形成方法
US11848239B2 (en) * 2020-07-10 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning method and structures resulting therefrom
CN115332076B (zh) * 2022-07-05 2025-06-17 福建省晋华集成电路有限公司 半导体器件及制备方法
CN115954270A (zh) * 2023-01-03 2023-04-11 杭州富芯半导体有限公司 一种半导体器件的制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170027A (ja) * 1990-11-02 1992-06-17 Sony Corp ドライエッチング方法
JPH10233452A (ja) * 1997-02-21 1998-09-02 Sony Corp 金属プラグおよび金属配線の形成方法
JP2003158181A (ja) * 2001-09-28 2003-05-30 Hynix Semiconductor Inc 半導体素子の製造方法
JP2005512326A (ja) * 2001-11-30 2005-04-28 フリースケール セミコンダクター インコーポレイテッド 非平坦性の影響を最小限にするトランジスタ金属ゲート構造および製造方法
JP2005191567A (ja) * 2003-12-24 2005-07-14 Hynix Semiconductor Inc 半導体素子のコンタクト形成方法
JP2005317803A (ja) * 2004-04-28 2005-11-10 Sharp Corp 半導体装置の製造方法および半導体装置
JP2007036267A (ja) * 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法
JP2008016538A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
JP2008066551A (ja) * 2006-09-08 2008-03-21 Fujitsu Ltd 半導体装置の製造方法
JP2008523591A (ja) * 2004-12-07 2008-07-03 インテル コーポレイション 高誘電率ゲート誘電体および金属ゲート電極をもつ半導体デバイスの作成方法
US20090042405A1 (en) * 2004-09-08 2009-02-12 Doczy Mark L Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US20100068875A1 (en) * 2008-09-15 2010-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate n/p patterning
US7732344B1 (en) * 2009-06-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. High selectivity etching process for metal gate N/P patterning
US20110248359A1 (en) * 2010-04-13 2011-10-13 Guang-Yaw Hwang Semiconductor device having metal gate and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087231A (en) * 1999-08-05 2000-07-11 Advanced Micro Devices, Inc. Fabrication of dual gates of field transistors with prevention of reaction between the gate electrode and the gate dielectric with a high dielectric constant
US6873048B2 (en) 2003-02-27 2005-03-29 Sharp Laboratories Of America, Inc. System and method for integrating multiple metal gates for CMOS applications
KR100704475B1 (ko) * 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2009033032A (ja) 2007-07-30 2009-02-12 Sony Corp 半導体装置及び半導体装置の製造方法
US8536660B2 (en) * 2008-03-12 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates of MOS devices
US7888195B2 (en) * 2008-08-26 2011-02-15 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
US7871915B2 (en) 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US8227890B2 (en) * 2009-12-18 2012-07-24 United Microelectronics Corporation Method of forming an electrical fuse and a metal gate transistor and the related electrical fuse
US8048810B2 (en) * 2010-01-29 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal gate N/P patterning

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170027A (ja) * 1990-11-02 1992-06-17 Sony Corp ドライエッチング方法
JPH10233452A (ja) * 1997-02-21 1998-09-02 Sony Corp 金属プラグおよび金属配線の形成方法
JP2003158181A (ja) * 2001-09-28 2003-05-30 Hynix Semiconductor Inc 半導体素子の製造方法
JP2005512326A (ja) * 2001-11-30 2005-04-28 フリースケール セミコンダクター インコーポレイテッド 非平坦性の影響を最小限にするトランジスタ金属ゲート構造および製造方法
JP2005191567A (ja) * 2003-12-24 2005-07-14 Hynix Semiconductor Inc 半導体素子のコンタクト形成方法
JP2005317803A (ja) * 2004-04-28 2005-11-10 Sharp Corp 半導体装置の製造方法および半導体装置
US20090042405A1 (en) * 2004-09-08 2009-02-12 Doczy Mark L Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP2008523591A (ja) * 2004-12-07 2008-07-03 インテル コーポレイション 高誘電率ゲート誘電体および金属ゲート電極をもつ半導体デバイスの作成方法
JP2008016538A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
JP2007036267A (ja) * 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法
JP2008066551A (ja) * 2006-09-08 2008-03-21 Fujitsu Ltd 半導体装置の製造方法
US20100068875A1 (en) * 2008-09-15 2010-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate n/p patterning
US7732344B1 (en) * 2009-06-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. High selectivity etching process for metal gate N/P patterning
US20110248359A1 (en) * 2010-04-13 2011-10-13 Guang-Yaw Hwang Semiconductor device having metal gate and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374857A (zh) * 2014-08-26 2016-03-02 中芯国际集成电路制造(上海)有限公司 金属栅极结构及其形成方法
CN105374857B (zh) * 2014-08-26 2018-07-10 中芯国际集成电路制造(上海)有限公司 金属栅极结构及其形成方法

Also Published As

Publication number Publication date
US8946026B2 (en) 2015-02-03
JP5917893B2 (ja) 2016-05-18
DE102011054757B9 (de) 2022-01-13
DE102011054757B4 (de) 2021-11-18
CN102543876A (zh) 2012-07-04
KR101746709B1 (ko) 2017-06-14
US20120129331A1 (en) 2012-05-24
CN102543876B (zh) 2016-01-20
KR20120056112A (ko) 2012-06-01
DE102011054757A1 (de) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5917893B2 (ja) 金属ゲート電極を有する半導体素子の製造方法
TWI655680B (zh) 半導體裝置及其形成方法
TWI671903B (zh) 半導體裝置結構及其製造方法
TWI582990B (zh) 鰭式場效電晶體之源極／汲極區域及其形成方法
TWI419264B (zh) 製造半導體裝置的方法
TW202017189A (zh) 半導體裝置
US9105694B2 (en) Method for fabricating semiconductor device
CN102903742A (zh) 场效应晶体管的金属栅电极
TW201448054A (zh) 製造半導體元件的方法
US20170256459A1 (en) Method of fabricating semiconductor structure with self-aligned spacers
CN105321883A (zh) 制造半导体器件的方法
CN106952874A (zh) 多阈值电压鳍式晶体管的形成方法
TW201730925A (zh) 半導體結構及其製造方法
CN106935495A (zh) 半导体元件的制造方法
TWI720260B (zh) 半導體元件及其形成方法
TW202329253A (zh) 半導體裝置的形成方法
KR20160054830A (ko) 반도체 소자의 제조 방법
KR102224831B1 (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
TWI848705B (zh) 半導體裝置的製造方法
CN104241359A (zh) 半导体结构及其制作方法
TWI705526B (zh) 半導體元件的製造方法
CN107045981A (zh) 半导体结构的形成方法
TW202243006A (zh) 半導體結構的形成方法
TWI822111B (zh) 半導體裝置與其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5917893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250