JP2012124253A - 貫通電極基板及びその製造方法 - Google Patents

貫通電極基板及びその製造方法 Download PDF

Info

Publication number
JP2012124253A
JP2012124253A JP2010272499A JP2010272499A JP2012124253A JP 2012124253 A JP2012124253 A JP 2012124253A JP 2010272499 A JP2010272499 A JP 2010272499A JP 2010272499 A JP2010272499 A JP 2010272499A JP 2012124253 A JP2012124253 A JP 2012124253A
Authority
JP
Japan
Prior art keywords
plating layer
hole
plating
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010272499A
Other languages
English (en)
Other versions
JP5671317B2 (ja
JP2012124253A5 (ja
Inventor
Takayuki Tejima
隆行 手島
Takeo Ono
武夫 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010272499A priority Critical patent/JP5671317B2/ja
Publication of JP2012124253A publication Critical patent/JP2012124253A/ja
Publication of JP2012124253A5 publication Critical patent/JP2012124253A5/ja
Application granted granted Critical
Publication of JP5671317B2 publication Critical patent/JP5671317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貫通孔への金属のめっき充填性を向上させることができる技術を提供することである。
【解決手段】貫通孔5が設けられた基板1へ金属を充填するために、貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する。導電層4から通電して貫通孔5内の一部に第1のめっき層6を形成する。第1のめっき層6上に第2のめっき層7を形成する。第1のめっき層6をエッチング除去し、第1のめっき層6がエッチング除去された孔内に、第2のめっき層7から通電して第3のめっき層9を形成してもよい。
【選択図】図1

Description

本発明は、貫通電極基板及びその製造方法に関する。
LSIに代表される様に、各種のシステムは高速化、高機能化してきている。これらのシステムを実現していくために、チップ実装には3次元的な実装技術が必要とされ、チップ間を最短距離で電気的に接続できる基板貫通電極が用いられている。基板貫通電極の形成は、基板に貫通する貫通孔を形成した後、この貫通孔内に金属を埋め込んで行われ、この金属を通じて基板の上下に積層される基板相互間を電気的に接続する。この貫通孔内への金属の埋め込み方法としては、電気めっきにて形成されるめっき層にて充填を行うことが一般的である。ここで、電気めっきにて貫通孔内に金属を充填した後に、貫通孔からはみ出しためっき層を研磨にて平坦化する方法がとられている。しかし、このめっきによる貫通孔内への金属の充填では、電気的な接続不良を誘発してしまうボイドの発生が致命的である。
特許文献1では、導電性芯材を貫通孔下に設け、芯材を給電手段とすることによりめっきにて金属を貫通孔内へ充填する際のボイド発生を抑制する方法が開示されている。この方法は、芯材よりも貫通孔径が大きくアスペクトが小さな貫通孔内への金属の充填に対しては有効である。
特開2006−135175号公報
しかしながら、特許文献1の技術は、芯材よりも貫通孔径が充分大きいときには有効であるが、デバイスの高密度化によって貫通孔のアスペクトが大きく且つ貫通孔の開口径が小さくなるにつれ、貫通孔と芯材との隙間が小さくなると、課題が生じる。つまり、結果的に貫通孔の隙間のアスペクトが大きくなるので、めっき液の循環が充分にされないことが懸念される。めっき液の循環が充分でないと貫通孔内の深さ方向にめっき液の金属イオンの濃度勾配が発生し、開口面に近い部分のめっき成長が優位になってボイドが発生してしまう可能性が生じる。金属イオン濃度の高いめっき液を用いればこの傾向は緩和されるものの、めっき液の安定性を考慮すると、使用できる金属めっき液は限られ、充填できる金属の種類も限定されてしまう。つまり、めっき液の安定性が低下すると局所的にめっきの異常析出が発生してしまう。そして、貫通孔内に異常析出が発生すると、局所的に貫通孔から早くめっきが突出し、隣接する貫通孔を塞いでボイドとなるので、使用できる金属めっき液は限られてしまう。
銅めっきは、近年、添加剤の開発により高アスペクト(径に対して深さが大きい)なスルーホールめっきが可能になってきているが、それ以外の金属めっきでは充分なめっきを行うことは必ずしも容易ではなく、更なる改善が望まれている。反面、銅はマイグレーションし易く、容易に酸化され易い金属である。例えば、銅めっきで形成された貫通電極を偏向デバイス電極として用い、貫通電極間に電子ビームを通過させると、銅は容易に酸化されるため表面の絶縁性が高まりチャージアップしてしまい、所望の偏向を得られ難くなる。また、銅は、金やはんだの様に他の金属との電気的な接続が必ずしも容易ではないため、チップ間接続の際には接続用のバンプ表面加工等が必要とされる。この様に、貫通孔のめっき充填性とめっき後のめっき金属の安定性のうちの少なくともめっき充填性を向上させることが可能な貫通電極基板の製造方法や基板の貫通孔内への金属充填方法などが求められている。
上記課題に鑑み、本発明の、貫通孔が設けられた基板へ金属を充填することによって形成される貫通電極基板の製造方法は、少なくとも次の工程を含む。
貫通孔が設けられた基板と導電層を有する基板とが結合された基板を用意する工程。
前記
導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程。
前記第1のめっき層上に第2のめっき層を形成する工程。
前記第2のめっき層が前記第1のめっき層に対してエッチング選択性を有する場合、次の工程を含むこともできる。
前記第1のめっき層をエッチング除去する工程。
前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程。
また、上記課題に鑑み、本発明の部材の貫通孔内への金属充填方法は、少なくとも次の工程を含む。
前記貫通孔の一端に導電層を配する工程。
前記導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程。
前記第1のめっき層上に第2のめっき層を形成する工程。
前記第2のめっき層が前記第1のめっき層に対してエッチング選択性を有する場合、次の工程を含むこともできる。
前記第1のめっき層をエッチング除去する工程。
前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程。
また、上記課題に鑑み、本発明の貫通電極基板は、貫通孔が設けられた基板の貫通孔内の一部に形成されためっき層と、前記めっき層上に積層された別のめっき層と、を有することを特徴とする。前記別のめっき層は、前記めっき層から通電して形成されためっき層であったりする。また、前記めっき層は、前記貫通孔内の一部に一旦形成されためっき層がエッチング除去された後に前記別のめっき層から通電して形成されためっき層であったりする。
本発明によれば、複数回に分けてめっきを行って貫通孔内にめっき層を形成するので、たとえ比較的高アスペクトな貫通孔であっても、貫通孔への金属のめっき充填性を向上させることができる。
本発明の貫通電極基板の製造方法、基板の貫通孔内への金属充填方法、貫通電極基板の実施形態ないし実施例を説明するための断面の模式図である。 本発明の第1の実施例を説明するための断面の模式図である。
本発明の特徴は、それぞれ異なる導電部から通電して複数回に分けてめっきを行って貫通孔内にめっき層を形成することにある。この考え方に基づいて、本発明の貫通電極基板の製造方法では、貫通孔が設けられた基板と導電層を有する基板が結合された基板を用意し、導電層から通電して貫通孔内の一部に第1のめっき層を形成する。そして、第1のめっき層から通電してこの層上に第2のめっき層を形成する。また、基板の様な何らかの部材の貫通孔内への金属充填方法という観点から言えば、貫通孔の一端に導電層を配して、この導電層から通電して貫通孔内の一部に第1のめっき層を形成し、第1のめっき層から通電してこの層上に第2のめっき層を形成する。また、本発明の貫通電極基板は、貫通孔が設けられた基板の貫通孔内の一部に形成されためっき層と、このめっき層上に積層された別のめっき層と、を有する。
以下、図面を参照しつつ、本発明の一実施形態を詳細に説明する。
本実施例において、まず、図1(a)に示す様に、貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する。貫通孔が設けられた基板1は、シリコン、ガラス、石英等の無機材料や、アクリル、ポリエチレンテレフタレート、塩化ビニル、ポリプロピレン、ポリカーボーネート等の有機樹脂材料を使用できる。これら基板材料は、後で使用するめっき液に対して耐性のあるものから選択する。導電層を有する基板2としては、絶縁性基板上に金属膜を成膜したものを用いることができる。絶縁性基板の材料としては、シリコン、ガラス、石英等の無機材料や、アクリル、ポリエチレンテレフタレート、塩化ビニル、ポリプロピレン、ポリカーボーネート等の有機樹脂材料を使用できる。これら基板材料も、使用するめっき液に対して耐性のあるものから選択する。表面に導電層を有する基板2として、金属材料も用いられる。金属材料を用いる場合は、前述の様に金属膜を成膜する工程を省くことができる。金属材料としては、ステンレス、ハステロイ(登録商標)、ニッケル、チタン、白金等を使用できる。ここでもまた、使用するめっき液に対して耐性のあるものから選択する。
貫通孔が設けられた基板1と導電層4を有する基板2との結合は、フォトレジストを結合層として使用し、貫通孔5下のフォトレジストをウェットもしくはドライエッチングにて除去し、導電層4を露出させても良い。また、導電性を有する基板上2に非イオン性界面活性剤をコートし、その上に貫通孔が設けられた基板1を配置し、非イオン性界面活性剤の融点以上に加熱、冷却して両基板を結合しても良い。この場合は、貫通孔5下の導電層を露出は、水溶性溶媒を使って行うことができる。ただし、基板の結合方法はこれらの方法に限定されない。
次に、導電層4から通電し貫通孔5内の一部に第1のめっき層6を形成する(図1(b))。貫通孔が設けられた基板1としてシリコンを用いる場合、貫通孔5のめっき液が触れる部分に予め絶縁層を形成しておくことが好ましい。絶縁層を形成しておくことによって、第1のめっき層6は、導電層4のみからめっきが成長しボイドの発生が抑制される。第1のめっき層6として、銅、ニッケル、亜鉛、クロム、鉄及びこれらの合金が使用できる。高アスペクトな貫通孔へのめっきでは、高濃度で且つ添加剤の開発されためっきが良く、この点においては銅やニッケルが好ましい。銅やニッケルのめっき液は、金属イオンが高濃度なめっき液を調製でき、各貫通孔5下の導電層4上から均一なめっき核発生と成長がされ易い。
本実施形態では、次に、第1のめっき層6上に、第1のめっき層6に対してエッチング選択性を有する第2のめっき層7を形成する(図1(c))。予め第1のめっき層6が貫通孔5の一部に充填されているので、アスペクトを小さくした状態で第2のめっき層7を形成できる。導電層4からの第1のめっき層6の厚さは、第2のめっき層7が形成し易い厚さまで形成しておく。第1のめっき層6の厚さが大きいほど第2のめっき層7を充填する孔のアスペクトは小さくなるため、孔内へのめっき液の循環が効率良く行なわれ、第2のめっき層7は均一に成長し易くなる。ただし、第1のめっき層6と第2のめっき層7とが互いに拡散し易く、且つ貫通孔5から露出する第2のめっき層7を金バンプの様に接合層にする場合は、次の様にするのが良い。即ち、第1のめっき層6の厚さを小さくし、第1のめっき層6の第2のめっき層7中への拡散距離を大きくした方が好ましい。
以上の方法により、高アスペクトな貫通孔5にめっき充填が困難であった金属でも充填することが可能になる。ここで、第2のめっき層7として、酸化されにくいものを選択すれば、他のチップとの接合の際のコンタクト抵抗を下げることができる。第2のめっき層7に例えば金を用いることによって、そのまま他のチップとの接合層としても使用できる様になる。場合によっては、第2のめっき層7を形成した状態で基板2を分離し、これを貫通電極基板として用いることも可能である。こうした場合、第2のめっき層は、必ずしも第1のめっき層に対してエッチング選択性のある金属である必要はない。
本実施形態では、第2のめっき層7は第1のめっき層6に対してエッチング選択性のあるものから選択される。上述の第1のめっき層に対してエッチング選択性のある金属としては、金、白金、パラジウム、ルテニウム、イリジウムが挙げられる。これらの金属は、銅やニッケルのエッチング液に用いられる塩化第二鉄水溶液や過硫酸アンモニウムと硝酸の混合水溶液に対してエッチング耐性がある。しかし、これらのめっき液の金属イオン濃度は安定性の面から低く調製されており、高アスペクトな孔下においては均一なめっき成長が難しい。本実施形態の方法によれば、アスペクトを小さくすることができるため、格段にめっきによる充填が容易になる。
次に、第2のめっき層7の形成に続き、第1のめっき層6をエッチング除去する。第1のめっき層6のエッチングは、貫通孔が設けられた基板1と導電層を有する基板2とを分離してから行う(図1(d))。フォトレジストを用いて両基板を結合させた場合は、有機溶媒を用いてフォトレジストからなる結合層を溶解して分離する。また、非イオン性界面活性剤を結合層として用いた場合は、非イオン性界面剤の融点以上に加熱して非イオン性界面活性剤を溶融して分離する。ただし、分離の方法はこれらに限定されるものではない。第1のめっき層6のエッチングは、第2のめっき層7及び貫通孔が設けられた基板1がエッチングされない方法を選択する。エッチングの方法はドライエッチングやウエットエッチングの両方を使用することができる。ここで、第1のめっき層6が貫通孔5のちょうど半分の深さまで形成されていれば、第1のめっき層6のエッチングで元の貫通孔5の半分の深さの孔になる(図1(e))。
本実施形態では、次に、第1のめっき層6がエッチング除去された孔内を第2のめっき層7から通電し、第3のめっき層8を形成する(図1(f))。使用できる第3のめっき層9として、金、白金、パラジウム、ルテニウム、イリジウムが挙げられる。これにより、貫通孔5内で第2のめっき層7上に第3のめっき層9が積層し充填される。ここで積層される第2のめっき層7と第3のめっき層9とは同一の金属でも良く、また、異なっていても良い。ここでも前述の様に、第1のめっき層が貫通孔のちょうど半分の深さまで形成してあれば、第3のめっき層9をめっきする貫通孔5のアスペクトが半分となる。その結果、アスペクトを小さくした状態にて第3のめっき層8を形成できる。これにより、高アスペクトな貫通孔にめっき充填が困難であった金属でも、この方法を用いれば充填することが可能になる。また、第2のめっき層7及び第3のめっき層9として、酸化されにくい金属を選択すれば、電極自身がチャージアップしないため、電子ビームを通過させる偏向電極として使用することもできる。更に、めっき充填後の加熱プロセスを経させることも可能であり、これにより酸化腐食されにくい貫通電極基板を作製することができる。
本実施形態の貫通電極基板8は、貫通孔が設けられた基板1の貫通孔5内の一部に形成された第3のめっき層9と、第3のめっき層9上に第2のめっき層7が積層されていることを特徴とする。これにより、第2のめっき層7として、酸化されにくい金属を選択することにより、貫通孔5開口部から露出する金属を酸化されにくい金属にできる。また、第2のめっき層7を、金の様に容易に接合し易い材料にすることにより、新たにバンプ作製を行わなくても他のチップと直接電気的な接合をすることができる。
以上に述べた様に、本実施形態の貫通電極基板の製造方法ないし金属充填方法によれば、異なる金属にて貫通孔内に金属を充填することができる。これにより、高アスペクトな貫通孔へのめっきによる充填が困難であった金属でも、貫通孔の一部を充填することができる。更に、貫通孔開口部に露出する金属を、酸化しにくい金属にすることもできる。また、銅やニッケルを用いる場合、高濃度な金属イオンのめっき液を調製でき添加剤も入手し易いため、高アスペクトな貫通孔に対しても均一なめっき核発生と成長ができ、ボイドの発生が抑制される。更に、銅やニッケルは、種々の酸水溶液にて容易にエッチング除去することができる。また、金、白金、パラジウム、ルテニウム、イリジウムなどを用いる場合、酸化されにくい金属を貫通孔に充填にすることができる。また、限られたエッチング液でしかエッチングされないため、エッチング選択性が高く製造時のプロセスマージン(諸プロセス条件の許容度)を大きくする効果を奏する。
以下、具体的な実施例を挙げて本発明をより詳細に説明する。
(実施例)
(第1の実施例)
第1のめっき層が銅で、その上に第2のめっき層として金を積層し、最後に金をバンプとして用いてチップと接合する技術に係る第1の実施例を図2を用いて説明する。
本実施例では、貫通孔が設けられた基板1と導電層4を有する基板2とが結合された基板3を次の様に用意する。100mmΦで厚さ0.1mmのステンレスフィルムの導電層4を有する基板2を用いる。非イオン性界面活性剤としてポリオキシエチレンラウリルエーテル(融点34℃)を用い、重量比3対1のシクロペンタノンとアセトンの混合溶媒に溶解させ10重量%のポリオキシエチレンラウリルエーテル溶液を調製する。この溶液をステンレスフィルム上にスピンコートし、室温に15分間放置することで、ポリオキシエチレンラウリルエーテルの固体がステンレスフィルム上に析出し非イオン性界面活性剤の層が形成される。貫通孔が設けられた基板1は、長辺6μmで短辺が15μmの長方形が25μmの間隔で並んだ組パターンの貫通孔がピッチ160μmで32×32個並んでいる厚さ200μmの4インチウエハを用いる。このシリコンウエハの表面には熱酸化膜(不図示)が1μmの厚さで形成されていて、表面は絶縁性である。また、貫通孔5の開口面には2μmの熱酸化膜10が形成されている。
導電層を有する基板2上の非イオン性界面活性剤層上に貫通孔が設けられた基板1を重ねて置き、70℃に加熱されたホットプレート上に置くと、ポリオキシエチレンラウリルエーテルが溶融し導電層を有する基板2と貫通孔が設けられた基板1が互いに貼りつく。その後、室温に冷却することでポリオキシエチレンラウリルエーテルが固体になり、導電層を有する基板2と貫通孔が設けられた基板1が強固に貼りつく。この基板をイオン交換水の入ったビーカーに3分間浸す。これにより、貫通孔5を観察すると、貫通孔5内からポリオキシエチレンラウリルエーテルが溶出していき貫通孔5下の導電層4が露出されることが分かる。これを、貫通孔が設けられた基板1と導電層を有する基板2とが結合された基板3として用いる(図2(a))。
本実施例では第1のめっき層6として銅を用いる。上記基板3を硫酸銅めっき液に浸し、室温にてステンレスフィルム4から48mAで9時間通電し、貫通孔5内に銅のめっき層6を厚さ180μmまで成長させる(図2(b))。硫酸銅めっきの陽極には、リン含有銅板を用いる。硫酸銅めっき液は次の組成にて調製されたものを用いる。
硫酸銅・5水和物 200(g/L)
98%濃硫酸 14(mL/L)
35%塩酸 0.09(mL/L)
Cu−Brite VFII−A(荏原ユージライト社製) 20(mL/L)
Cu−Brite VFII−B(荏原ユージライト社製) 1(mL/L)
本実施例では、第2のめっき層7として金を用いる。第1のめっき層6のめっき終了後、基板を水洗する。そして、ノンシアン金めっき液(ミクロファブAu1101、日本エレクトロプレイティング・エンジニアヤース社製)にてめっき液温度50℃で4.8mAで4時間通電し、貫通孔5から突出するまで金めっきを行う(図2(c))。基板を水洗後、窒素ブローで乾燥させる。次に、この基板のめっき突出面を下に向け80℃に加熱されたホットプレートに置き、ポリオキシエチレンラウリルエーテルを溶融させる。そして、ステンレスフィルムをピンセットで摘み、ステンレスフィルムのみを基板面に対し平行な方向にずらしていき剥離する(図2(d))。第2のめっき層7が突出した部分を化学的機械研磨(CMP)にて研磨する。これによって、銅と金とが積層した貫通電極基板8が得られる(図2(d))。
次に、貫通孔の開口面に2μmの厚さで形成された熱酸化膜10をバッファードフッ酸にてエッチング除去すると金のめっき層が突出する(図2(e))。この突出した金のめっき層7をバンプとして用い、金の配線が形成されたチップを押し当て接合する。これによって、貫通電極基板とチップ10とが電気的に接続される(図2(f))。
(第2の実施例)
第1のめっき層が銅で、その上に第2のめっき層として金を積層し、第1の銅を除去しそこに第3のめっき層として金をめっきする技術に係る第2の実施例を図1で説明する。本実施例では、第1の実施例と同様な方法で、貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する(図1(a))。
本実施例では第1のめっき層6として銅を用いる。上記基板3を硫酸銅めっき液に浸し、室温にてステンレスフィルムから48mAで5時間通電し、貫通孔5内に銅のめっき層6を厚さ100μmまで成長させる(図1(b))。硫酸銅めっきの陽極にはリン含有銅板を用いる。硫酸銅めっき液は第1の実施例と同様なものを用いる。
本実施例では第2のめっき層7として金を用いる。第1のめっき層6のめっき終了後、基板を水洗する。そして、ノンシアン金めっき液(ミクロファブAu1101)にてめっき液温度50℃で7.2mAで12時間通電し、貫通孔から突出するまで金めっきを行う(図1(c))。貫通孔が設けられた基板1と導電層を有する基板2との分離は、第1の実施例と同様に行う(図1(d))。次に、めっき層が充填された貫通孔が設けられた基板1を塩酸と過酸化水素水との混合液に浸すと、第1の銅めっき層6のみがエッチング除去され深さ100μmの孔が現れる(図1(e))。
本実施例では第3のめっき層9として金を用いる。貫通孔から突出した金のめっき層7に導電シートを押し当てノンシアン金めっき液(ミクロファブAu1101)にてめっき液温度50℃で7.2mAで12時間通電し、貫通孔から突出するまで金めっきを行う(図1(f))。めっき層が突出した部分を化学的機械研磨(CMP)にて研磨する。これによって、金7、9によって充填された貫通電極基板8が得られる。各貫通電極の上下にテスタープローブをあてると導通が確認される。
(比較例)
上記第2の実施例との比較例を説明する。本比較例では、第1の実施例と同様な方法で貫通孔が設けられた基板と導電層を有する基板が結合された基板を用意する。ノンシアン金めっき液(ミクロファブAu1101)にてめっき液温度50℃で7.2mAで24時間通電し、貫通孔から突出するまで金めっきを行う。この金めっきでは、各貫通孔からまばらに金めっき層が突出し、めっき成長が遅く未突出の貫通孔上を、隣接する貫通孔から突出した金めっき層が覆う様に成長する。めっき層が突出した部分を化学的機械研磨(CMP)にて研磨し、各貫通電極の導通を確認すると通電しない貫通電極がある。このことから、最初から金めっきを続けて行うと、成長ばらつきでボイドが発生することが分かる。この結果は、貫通孔に金めっき層を充填する技術として、第2の実施例とは対照的である。
(第3の実施例)
異種金属での充填を、上記実施例とは違う組み合わせの金属で行う第3の実施例を図1で説明する。第3の実施例では、第1のめっき層がニッケルで、その上に第2のめっき層として金を積層し、第1のニッケルめっき層を除去してそこに第3のめっき層としてパラジウムをめっきする。本実施例でも、第1の実施例と同様な方法で貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する(図1(a))。
本実施例では第1のめっき層6としてニッケルを用いる。上記基板3を硫酸ニッケルめっき液に浸し、室温にてステンレスフィルムから48mAで5時間通電し、貫通孔7内にニッケルのめっき層9を厚さ100μmまで成長させる(図1(b))。硫酸ニッケルめっきの陽極にはニッケル板を用いる。
本実施例では第2のめっき層7として金を用いる。第1のめっき層6のめっき終了後、基板を水洗し、ノンシアン金めっき液(ミクロファブAu1101)にてめっき液温度50℃で7.2mAで12時間通電し、貫通孔から突出するまで金めっきを行う(図1(c))。貫通孔が設けられた基板1と導電層を有する基板2との分離は第1の実施例と同様に行う(図1(d))。めっき層が充填された貫通孔が設けられた基板1を、塩酸と過酸化水素水との混合液に基板を浸すと第1のニッケルのみがエッチング除去され深さ100μmの孔が現れる(図1(e))。
本実施例では第3のめっき層9としてパラジウムを用いる。貫通孔から突出した金のめっき層7に導電シートを押し当てる。そして、パラジウムめっき液(パラデックス91GV、日本エレクトロプレイティング・エンジニアヤース社製)にてめっき液温度50℃で7.2mAで6時間通電し、貫通孔から突出するまでパラジウムめっきを行う(図1(f))。めっき層が突出した部分を化学的機械研磨(CMP)にて研磨する。これによって、金7とパラジウム9が積層し充填された貫通電極基板が得られる。各貫通電極の上下にテスタープローブをあてると導通が確認される。第2の実施例及び第3の実施例で示された効果より、第2のめっき層と第3のめっき層が同一もしくは異なった金属のめっき層で、金、白金、パラジウム、ルテニウム、イリジウムの何れかのめっき層である場合にも、本発明が有効であることが分かる。
1・・貫通孔が設けられた基板、2・・導電層を有する基板、3・・結合された基板、4、導電層、5・・貫通孔、6・・第1のめっき層(めっき層)、7・・第2のめっき層(めっき層、別のめっき層)、8・・貫通電極基板、9・・第3のめっき層(別のめっき層)

Claims (9)

  1. 貫通孔が設けられた基板へ金属を充填することによって形成される貫通電極基板の製造方法であって、
    前記貫通孔が設けられた基板と導電層を有する基板とが結合された基板を用意する工程と、
    前記
    導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程と、
    前記第1のめっき層上に第2のめっき層を形成する工程と、
    を含むことを特徴とする貫通電極基板の製造方法。
  2. 前記第2のめっき層は前記第1のめっき層に対してエッチング選択性を有することを特徴とする請求項1に記載の貫通電極基板の製造方法。
  3. 前記第1のめっき層をエッチング除去する工程と、
    前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程と、
    を更に含むことを特徴とする請求項2に記載の貫通電極基板の製造方法。
  4. 前記第1のめっき層が銅またはニッケルのめっき層であることを特徴とする請求項1から3の何れか1項に記載の貫通電極基板の製造方法。
  5. 前記第2のめっき層と前記第3のめっき層が同一もしくは異なった金属のめっき層で、金、白金、パラジウム、ルテニウム、イリジウムの何れかのめっき層であることを特徴とする請求項3または4に記載の貫通電極基板の製造方法。
  6. 部材の貫通孔内への金属充填方法であって、
    前記貫通孔の一端に導電層を配する工程と、
    前記導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程と、
    前記第1のめっき層上に第2のめっき層を形成する工程と、
    を含むことを特徴とする金属充填方法。
  7. 前記第2のめっき層は前記第1のめっき層に対してエッチング選択性を有することを特徴とする請求項6に記載の金属充填方法。
  8. 前記第1のめっき層をエッチング除去する工程と、
    前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程と、
    を更に含むことを特徴とする請求項7に記載の金属充填方法。
  9. 貫通孔が設けられた基板の貫通孔内の一部に形成されためっき層と、
    前記めっき層上に積層された別のめっき層と、
    を有することを特徴とする貫通電極基板。
JP2010272499A 2010-12-07 2010-12-07 貫通電極基板及びその製造方法 Expired - Fee Related JP5671317B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010272499A JP5671317B2 (ja) 2010-12-07 2010-12-07 貫通電極基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010272499A JP5671317B2 (ja) 2010-12-07 2010-12-07 貫通電極基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012124253A true JP2012124253A (ja) 2012-06-28
JP2012124253A5 JP2012124253A5 (ja) 2014-01-30
JP5671317B2 JP5671317B2 (ja) 2015-02-18

Family

ID=46505420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010272499A Expired - Fee Related JP5671317B2 (ja) 2010-12-07 2010-12-07 貫通電極基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5671317B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200062001A (ko) * 2018-11-26 2020-06-03 동아대학교 산학협력단 관통공이 매립된 절연성기판의 제조방법
JPWO2022138151A1 (ja) * 2020-12-23 2022-06-30

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259795A (ja) * 2003-02-25 2004-09-16 Cmk Corp 多層プリント配線板の製造方法
JP2005286184A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 貫通電極、それを用いたスペーサー、およびそれらの製造方法
JP2007005404A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP2008021739A (ja) * 2006-07-11 2008-01-31 Shinko Electric Ind Co Ltd 基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259795A (ja) * 2003-02-25 2004-09-16 Cmk Corp 多層プリント配線板の製造方法
JP2005286184A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 貫通電極、それを用いたスペーサー、およびそれらの製造方法
JP2007005404A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP2008021739A (ja) * 2006-07-11 2008-01-31 Shinko Electric Ind Co Ltd 基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200062001A (ko) * 2018-11-26 2020-06-03 동아대학교 산학협력단 관통공이 매립된 절연성기판의 제조방법
KR102178158B1 (ko) * 2018-11-26 2020-11-12 동아대학교 산학협력단 관통공이 매립된 Si 기판의 제조방법
JPWO2022138151A1 (ja) * 2020-12-23 2022-06-30
WO2022138151A1 (ja) * 2020-12-23 2022-06-30 富士フイルム株式会社 金属充填微細構造体及び金属充填微細構造体の製造方法

Also Published As

Publication number Publication date
JP5671317B2 (ja) 2015-02-18

Similar Documents

Publication Publication Date Title
TWI373999B (ja)
TWI487438B (zh) 印刷電路板及其製造方法
KR20100101598A (ko) 이방 도전성 접합 패키지
US7217651B2 (en) Interconnects with interlocks
JP2013207006A (ja) 貫通電極付き配線基板及びその製造方法
CN101743639A (zh) 用于半导体部件的接触结构及其制造方法
JP2006161124A (ja) 貫通電極の形成方法
TWI354356B (en) Multilayer package substrate and method for fabric
JP3694594B2 (ja) 微細孔および/または微細溝を有する基材の孔埋めめっき方法
JP5671317B2 (ja) 貫通電極基板及びその製造方法
JP4307408B2 (ja) 微細孔および/または微細溝を有する基材の孔埋めめっき方法
CN104620683A (zh) 印刷电路板及其制造方法
JP2012195465A (ja) 貫通電極基板及びその製造方法
TW200929478A (en) Package for semiconductor device and method of manufacturing the same
JP2008021739A (ja) 基板の製造方法
JP5953701B2 (ja) 接続基板、半導体装置、接続基板の製造方法
JP2009272571A (ja) プリント配線基板及びその製造方法
JP4307300B2 (ja) 微細孔および/または微細溝を有する基材の孔埋めめっき方法
JP4639964B2 (ja) 配線基板の製造方法
TW200938048A (en) Method for manufacturing wire substrate
JP2007201188A (ja) 構造体および配線基板並びに配線付き構造体の製造方法
KR102178158B1 (ko) 관통공이 매립된 Si 기판의 제조방법
KR101617382B1 (ko) Tsv 충전용 도금액 및 이를 이용한 tsv 내의 도금층 돌출 억제방법
JP4645114B2 (ja) 配線基板の製造方法
KR101239430B1 (ko) 전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141219

LAPS Cancellation because of no payment of annual fees