JP2012124253A - 貫通電極基板及びその製造方法 - Google Patents
貫通電極基板及びその製造方法 Download PDFInfo
- Publication number
- JP2012124253A JP2012124253A JP2010272499A JP2010272499A JP2012124253A JP 2012124253 A JP2012124253 A JP 2012124253A JP 2010272499 A JP2010272499 A JP 2010272499A JP 2010272499 A JP2010272499 A JP 2010272499A JP 2012124253 A JP2012124253 A JP 2012124253A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- hole
- plating
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】貫通孔5が設けられた基板1へ金属を充填するために、貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する。導電層4から通電して貫通孔5内の一部に第1のめっき層6を形成する。第1のめっき層6上に第2のめっき層7を形成する。第1のめっき層6をエッチング除去し、第1のめっき層6がエッチング除去された孔内に、第2のめっき層7から通電して第3のめっき層9を形成してもよい。
【選択図】図1
Description
貫通孔が設けられた基板と導電層を有する基板とが結合された基板を用意する工程。
前記
導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程。
前記第1のめっき層上に第2のめっき層を形成する工程。
前記第2のめっき層が前記第1のめっき層に対してエッチング選択性を有する場合、次の工程を含むこともできる。
前記第1のめっき層をエッチング除去する工程。
前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程。
前記貫通孔の一端に導電層を配する工程。
前記導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程。
前記第1のめっき層上に第2のめっき層を形成する工程。
前記第2のめっき層が前記第1のめっき層に対してエッチング選択性を有する場合、次の工程を含むこともできる。
前記第1のめっき層をエッチング除去する工程。
前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程。
本実施例において、まず、図1(a)に示す様に、貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する。貫通孔が設けられた基板1は、シリコン、ガラス、石英等の無機材料や、アクリル、ポリエチレンテレフタレート、塩化ビニル、ポリプロピレン、ポリカーボーネート等の有機樹脂材料を使用できる。これら基板材料は、後で使用するめっき液に対して耐性のあるものから選択する。導電層を有する基板2としては、絶縁性基板上に金属膜を成膜したものを用いることができる。絶縁性基板の材料としては、シリコン、ガラス、石英等の無機材料や、アクリル、ポリエチレンテレフタレート、塩化ビニル、ポリプロピレン、ポリカーボーネート等の有機樹脂材料を使用できる。これら基板材料も、使用するめっき液に対して耐性のあるものから選択する。表面に導電層を有する基板2として、金属材料も用いられる。金属材料を用いる場合は、前述の様に金属膜を成膜する工程を省くことができる。金属材料としては、ステンレス、ハステロイ(登録商標)、ニッケル、チタン、白金等を使用できる。ここでもまた、使用するめっき液に対して耐性のあるものから選択する。
(実施例)
(第1の実施例)
第1のめっき層が銅で、その上に第2のめっき層として金を積層し、最後に金をバンプとして用いてチップと接合する技術に係る第1の実施例を図2を用いて説明する。
硫酸銅・5水和物 200(g/L)
98%濃硫酸 14(mL/L)
35%塩酸 0.09(mL/L)
Cu−Brite VFII−A(荏原ユージライト社製) 20(mL/L)
Cu−Brite VFII−B(荏原ユージライト社製) 1(mL/L)
第1のめっき層が銅で、その上に第2のめっき層として金を積層し、第1の銅を除去しそこに第3のめっき層として金をめっきする技術に係る第2の実施例を図1で説明する。本実施例では、第1の実施例と同様な方法で、貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する(図1(a))。
上記第2の実施例との比較例を説明する。本比較例では、第1の実施例と同様な方法で貫通孔が設けられた基板と導電層を有する基板が結合された基板を用意する。ノンシアン金めっき液(ミクロファブAu1101)にてめっき液温度50℃で7.2mAで24時間通電し、貫通孔から突出するまで金めっきを行う。この金めっきでは、各貫通孔からまばらに金めっき層が突出し、めっき成長が遅く未突出の貫通孔上を、隣接する貫通孔から突出した金めっき層が覆う様に成長する。めっき層が突出した部分を化学的機械研磨(CMP)にて研磨し、各貫通電極の導通を確認すると通電しない貫通電極がある。このことから、最初から金めっきを続けて行うと、成長ばらつきでボイドが発生することが分かる。この結果は、貫通孔に金めっき層を充填する技術として、第2の実施例とは対照的である。
異種金属での充填を、上記実施例とは違う組み合わせの金属で行う第3の実施例を図1で説明する。第3の実施例では、第1のめっき層がニッケルで、その上に第2のめっき層として金を積層し、第1のニッケルめっき層を除去してそこに第3のめっき層としてパラジウムをめっきする。本実施例でも、第1の実施例と同様な方法で貫通孔5が設けられた基板1と導電層4を有する基板2とが結合された基板3を用意する(図1(a))。
Claims (9)
- 貫通孔が設けられた基板へ金属を充填することによって形成される貫通電極基板の製造方法であって、
前記貫通孔が設けられた基板と導電層を有する基板とが結合された基板を用意する工程と、
前記
導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程と、
前記第1のめっき層上に第2のめっき層を形成する工程と、
を含むことを特徴とする貫通電極基板の製造方法。 - 前記第2のめっき層は前記第1のめっき層に対してエッチング選択性を有することを特徴とする請求項1に記載の貫通電極基板の製造方法。
- 前記第1のめっき層をエッチング除去する工程と、
前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程と、
を更に含むことを特徴とする請求項2に記載の貫通電極基板の製造方法。 - 前記第1のめっき層が銅またはニッケルのめっき層であることを特徴とする請求項1から3の何れか1項に記載の貫通電極基板の製造方法。
- 前記第2のめっき層と前記第3のめっき層が同一もしくは異なった金属のめっき層で、金、白金、パラジウム、ルテニウム、イリジウムの何れかのめっき層であることを特徴とする請求項3または4に記載の貫通電極基板の製造方法。
- 部材の貫通孔内への金属充填方法であって、
前記貫通孔の一端に導電層を配する工程と、
前記導電層から通電して前記貫通孔内の一部に第1のめっき層を形成する工程と、
前記第1のめっき層上に第2のめっき層を形成する工程と、
を含むことを特徴とする金属充填方法。 - 前記第2のめっき層は前記第1のめっき層に対してエッチング選択性を有することを特徴とする請求項6に記載の金属充填方法。
- 前記第1のめっき層をエッチング除去する工程と、
前記第1のめっき層がエッチング除去された孔内に、前記第2のめっき層から通電して第3のめっき層を形成する工程と、
を更に含むことを特徴とする請求項7に記載の金属充填方法。 - 貫通孔が設けられた基板の貫通孔内の一部に形成されためっき層と、
前記めっき層上に積層された別のめっき層と、
を有することを特徴とする貫通電極基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010272499A JP5671317B2 (ja) | 2010-12-07 | 2010-12-07 | 貫通電極基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010272499A JP5671317B2 (ja) | 2010-12-07 | 2010-12-07 | 貫通電極基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012124253A true JP2012124253A (ja) | 2012-06-28 |
| JP2012124253A5 JP2012124253A5 (ja) | 2014-01-30 |
| JP5671317B2 JP5671317B2 (ja) | 2015-02-18 |
Family
ID=46505420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010272499A Expired - Fee Related JP5671317B2 (ja) | 2010-12-07 | 2010-12-07 | 貫通電極基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5671317B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200062001A (ko) * | 2018-11-26 | 2020-06-03 | 동아대학교 산학협력단 | 관통공이 매립된 절연성기판의 제조방법 |
| JPWO2022138151A1 (ja) * | 2020-12-23 | 2022-06-30 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259795A (ja) * | 2003-02-25 | 2004-09-16 | Cmk Corp | 多層プリント配線板の製造方法 |
| JP2005286184A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 貫通電極、それを用いたスペーサー、およびそれらの製造方法 |
| JP2007005404A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
| JP2007067031A (ja) * | 2005-08-30 | 2007-03-15 | Tdk Corp | 配線基板の製造方法 |
| JP2008021739A (ja) * | 2006-07-11 | 2008-01-31 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
-
2010
- 2010-12-07 JP JP2010272499A patent/JP5671317B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259795A (ja) * | 2003-02-25 | 2004-09-16 | Cmk Corp | 多層プリント配線板の製造方法 |
| JP2005286184A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 貫通電極、それを用いたスペーサー、およびそれらの製造方法 |
| JP2007005404A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
| JP2007067031A (ja) * | 2005-08-30 | 2007-03-15 | Tdk Corp | 配線基板の製造方法 |
| JP2008021739A (ja) * | 2006-07-11 | 2008-01-31 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200062001A (ko) * | 2018-11-26 | 2020-06-03 | 동아대학교 산학협력단 | 관통공이 매립된 절연성기판의 제조방법 |
| KR102178158B1 (ko) * | 2018-11-26 | 2020-11-12 | 동아대학교 산학협력단 | 관통공이 매립된 Si 기판의 제조방법 |
| JPWO2022138151A1 (ja) * | 2020-12-23 | 2022-06-30 | ||
| WO2022138151A1 (ja) * | 2020-12-23 | 2022-06-30 | 富士フイルム株式会社 | 金属充填微細構造体及び金属充填微細構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5671317B2 (ja) | 2015-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI373999B (ja) | ||
| TWI487438B (zh) | 印刷電路板及其製造方法 | |
| KR20100101598A (ko) | 이방 도전성 접합 패키지 | |
| US7217651B2 (en) | Interconnects with interlocks | |
| JP2013207006A (ja) | 貫通電極付き配線基板及びその製造方法 | |
| CN101743639A (zh) | 用于半导体部件的接触结构及其制造方法 | |
| JP2006161124A (ja) | 貫通電極の形成方法 | |
| TWI354356B (en) | Multilayer package substrate and method for fabric | |
| JP3694594B2 (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
| JP5671317B2 (ja) | 貫通電極基板及びその製造方法 | |
| JP4307408B2 (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
| CN104620683A (zh) | 印刷电路板及其制造方法 | |
| JP2012195465A (ja) | 貫通電極基板及びその製造方法 | |
| TW200929478A (en) | Package for semiconductor device and method of manufacturing the same | |
| JP2008021739A (ja) | 基板の製造方法 | |
| JP5953701B2 (ja) | 接続基板、半導体装置、接続基板の製造方法 | |
| JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
| JP4307300B2 (ja) | 微細孔および/または微細溝を有する基材の孔埋めめっき方法 | |
| JP4639964B2 (ja) | 配線基板の製造方法 | |
| TW200938048A (en) | Method for manufacturing wire substrate | |
| JP2007201188A (ja) | 構造体および配線基板並びに配線付き構造体の製造方法 | |
| KR102178158B1 (ko) | 관통공이 매립된 Si 기판의 제조방법 | |
| KR101617382B1 (ko) | Tsv 충전용 도금액 및 이를 이용한 tsv 내의 도금층 돌출 억제방법 | |
| JP4645114B2 (ja) | 配線基板の製造方法 | |
| KR101239430B1 (ko) | 전해 연마를 이용한 기판의 평탄화 방법 및 이를 포함하는 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141219 |
|
| LAPS | Cancellation because of no payment of annual fees |