JP2012129971A - 負荷駆動装置 - Google Patents

Abstract

【課題】スイッチング素子の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路の消費電流を削減することができる負荷駆動装置を提供する。
【解決手段】負荷１０に接続されるスイッチング素子５０と、定電流を生成する定電流生成部３０と、定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンするドライバ回路４０と、を備えた構成とする。そして、定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまではドライバ回路４０に第１電流量の大きさの定電流を流すことでスイッチング素子５０の立ち上がりの速度を高速に維持する。また、定電流生成部３０は、スイッチング素子５０がオンするオン時間が経過した後はドライバ回路４０に第１電流量よりも小さい第２電流量の定電流を流すことでドライバ回路４０の消費電流を削減する。
【選択図】図２

Description

本発明は、負荷を駆動する負荷駆動装置に関する。

従来より、負荷としてＩＧＢＴ等のパワースイッチング素子を駆動するためのゲート駆動回路が、例えば特許文献１で提案されている。この特許文献１では、ゲート駆動回路はパワースイッチング素子のオン動作を行う第一オン側電源回路を備え、この第一オン側電源回路はこの第一オン側電源回路専用の電源である第一オン電源を備えた構成が示されている。

この構成では、パワースイッチング素子のオン動作時にパワースイッチング素子のゲートに印加される電圧は第一オン電源から供給されることでゲートに印加される電圧が所定電圧以下となる。このため、パワースイッチング素子に特性変動などの悪影響を与えないようになっている。

上記のようにＩＧＢＴ等のスイッチング素子のゲートを駆動するゲート駆動回路すなわちドライバ回路は広く知られている。また、ゲート駆動回路の構成についても上記の構成に限られず、様々な構成が知られている。

特開２００９−７１９５６号公報

上記従来の技術のように、ドライバ回路によってスイッチング素子を駆動する場合、スイッチング素子のゲートの立ち上がり時間はドライバ回路の能力によって決まる。スイッチング素子のゲートの立ち上がり時間が短いほど、ゲートの立ち上がりの速度が高速になる。

具体的には、スイッチング素子のゲートの容量をＣとし、ゲートの容量に電荷をチャージする定電流の電流量をＩとし、ゲートがオンするオン電圧をＶとすると、スイッチング素子のゲートがオンするまでの立ち上がり時間Ｔは、Ｔ＝（Ｃ×Ｖ）／Ｉで表される。なお、ゲートの容量に電荷をチャージするための定電流はドライバ回路の外部からドライバ回路に供給されることとなる。

上記の式によればドライバ回路に流す定電流の電流量Ｉを大きくするか、または、ゲートの容量Ｃおよびオン電圧Ｖを小さくすることでゲートの立ち上がり時間Ｔが短縮される。つまり、スイッチング素子のゲートが高速で立ち上がる。このとき、ゲート容量Ｃおよびオン電圧Ｖはスイッチング素子のサイズや製造プロセスに起因して一意的に決まるため、実際にはドライバ回路に流す定電流の電流量Ｉによりゲートの立ち上がり時間Ｔを調節することになる。

したがって、定電流の電流量Ｉを増加させてゲートの立ち上がり時間Ｔを短くすることが考えられる。しかしながら、定電流の電流量Ｉの増加はそのままドライバ回路の消費電流の増加に繋がるという問題がある。特に、スイッチング素子のゲートが立ち上がった後もドライバ回路に定電流の電流量Ｉが供給され続けるので、ドライバ回路における消費電流が増加してしまう。

本発明は上記点に鑑み、スイッチング素子の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路の消費電流を削減することができる負荷駆動装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、負荷（１０）に接続されるスイッチング素子（５０）と、定電流を生成する定電流生成部（３０）と、を備えている。また、スイッチング素子（５０）がオンするまでのオン時間は定電流の大きさが大きくなるほど短くなるように設定され、定電流生成部（３０）から流れ込む定電流の大きさに応じたオン時間でスイッチング素子（５０）をオンするドライバ回路（４０）を備えている。

そして、定電流生成部（３０）は、スイッチング素子（５０）がオンするオン時間に達するまではドライバ回路（４０）に第１電流量の大きさの定電流を流し、スイッチング素子（５０）がオンするオン時間が経過した後はドライバ回路（４０）に第１電流量よりも小さい第２電流量の定電流を流すことを特徴とする。

これによると、スイッチング素子（５０）がオンした後は定電流生成部（３０）から流れる定電流の大きさが第１電流量からこの第１電流量よりも小さい第２電流量に削減される。このため、スイッチング素子（５０）がオンするまでは第１電流量の定電流によってスイッチング素子（５０）の立ち上がりの速度を高速に維持しつつ、スイッチング素子（５０）がオンした後は第２電流量の定電流によってドライバ回路（４０）における消費電流を削減することができる。

請求項２に記載の発明では、定電流生成部（３０）は、電流量削減用信号に従ってオンまたはオフするスイッチ（３１）と、スイッチ（３１）に接続された第１定電流源（３２）と、スイッチ（３１）および第１定電流源（３２）の直列経路に対して並列に接続された第２定電流源（３３）と、を備えている。

また、ドライバ回路（４０）は、スイッチング素子（５０）をオンするための切替信号に従ってスイッチング素子（５０）をオンするようになっている。

そして、定電流生成部（３０）は、スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号のオン指令に従ってスイッチ（３１）がオンされることにより、第１定電流源（３２）に流れる電流と第２定電流源（３３）に流れる電流とが足し合わされた電流を第１電流量の定電流として生成する。

また、定電流生成部（３０）は、スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号のオフ指令に従ってスイッチ（３１）がオフされることにより、第２定電流源（３３）に流れる電流を第２電流量の定電流として生成することを特徴とする。

このように、第１定電流源（３２）に流れる電流と第２定電流源（３３）に流れる電流とを足し合わせることで第１電流量の定電流を生成することができる。また、スイッチ（３１）の制御により、第２定電流源（３３）に流れる電流のみを第２電流量の定電流とすることができる。

請求項３に記載の発明では、定電流生成部（３０）は、第１電流量の定電流を生成する第１定電流源（３２）と、第２電流量の定電流を生成する第２定電流源（３３）と、を備えている。

また、定電流生成部（３０）は、スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号に従って第１定電流源（３２）からドライバ回路（４０）に第１電流量の定電流が流れるように接続を切り替え、スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号に従って第２定電流源（３３）からドライバ回路（４０）に第２電流量の定電流が流れるように接続を切り替えるスイッチ（３１）を備えている。そして、ドライバ回路（４０）は、スイッチング素子（５０）をオンするための切替信号に従ってスイッチング素子（５０）をオンするようになっていることを特徴とする。

このように、電流能力が異なる第１定電流源（３２）と第２定電流源（３３）とのいずれか一方とドライバ回路（４０）との接続をスイッチ（３１）によって切り替えることにより、スイッチング素子（５０）がオンするオン時間が経過する前後でドライバ回路（４０）に流す定電流の電流量を調整することができる。

請求項４に記載の発明では、定電流生成部（３０）は、電圧値を可変できる可変電源（３６）を有し、電圧値が大きくなるほど定電流の電流量が大きくなるように構成されている。また、ドライバ回路（４０）は、スイッチング素子（５０）をオンするための切替信号に従ってスイッチング素子（５０）をオンするようになっている。

そして、スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号に従って可変電源（３６）の電圧値を第１電圧値に設定することにより第１電流量の定電流をドライバ回路（４０）に流す。

また、スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号に従って可変電源（３６）の電圧値を第１電圧値よりも小さい第２電圧値に設定することにより第２電流量の定電流をドライバ回路（４０）に流すことを特徴とする。

このように、可変電源（３６）の電圧値を調整することでドライバ回路（４０）に流す定電流の電流量を調整することができる。

請求項５に記載の発明では、定電流生成部（３０）は、抵抗値を可変できる可変抵抗（３４ｂ）を有し、抵抗値が大きくなるほど定電流の電流量が小さくなるように構成されている。また、ドライバ回路（４０）は、スイッチング素子（５０）をオンするための切替信号に従ってスイッチング素子（５０）をオンするようになっている。

そして、スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号に従って可変抵抗（３４ｂ）の抵抗値を第１抵抗値に設定することにより第１電流量の定電流をドライバ回路（４０）に流す。

また、スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号に従って可変抵抗（３４ｂ）の抵抗値を第１抵抗値よりも大きい第２抵抗値に設定することにより第２電流量の定電流をドライバ回路（４０）に流すことを特徴とする。

このように、可変抵抗（３４ｂ）の抵抗値を調整することでドライバ回路（４０）に流す定電流の電流量を調整することができる。

請求項６に記載の発明では、ドライバ回路（４０）がスイッチング素子（５０）をオンするタイミングをドライバ回路（４０）の出力とスイッチング素子（５０）がオンしたことを示す所定値とを比較することにより検出し、そのタイミングで第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする。

また、請求項７に記載の発明では、切替信号が前記ドライバ回路（４０）に入力されてからドライバ回路（４０）がスイッチング素子（５０）をオンさせるまでのタイマ時間をタイマ回路（７５）により計測し、その計測時間がタイマ時間に達したときに第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする。

請求項６および請求項７に記載の発明により、電流量削減用信号を外部から入力せずに電流量削減用信号を生成することができる。そして、生成した電流量削減用信号によって定電流生成部（３０）の電流量を削減させることができる。

請求項８に記載の発明では、負荷（１０）は半導体スイッチング素子にて構成されたパワー素子である。また、定電流生成部（３０）およびドライバ回路（４０）は、スイッチング素子（５０）を駆動させることで、パワー素子を駆動するためのプリドライバ部（６０）となるように構成されている。また、ドライバ回路（４０）は、切替信号に従ってスイッチング素子（５０）を駆動することによりパワー素子をオンするようになっている。

そして、プリドライバ部（６０）は、パワー素子がオンするオン時間に達するまでは第１電流量の大きさの定電流によってスイッチング素子（５０）を駆動し、パワー素子がオンするオン時間が経過した後は第１電流量よりも小さい第２電流量の定電流によってスイッチング素子（５０）を駆動することを特徴とする。

これによると、スイッチング素子（５０）に接続された負荷（１０）としてのパワー素子がオンするタイミングでプリドライバ部（６０）の定電流が第１電流量から第２電流量に低減されるので、パワー素子の立ち上がりの速度を高速に維持しつつ、プリドライバ部（６０）における消費電流を削減することができる。

請求項９に記載の発明では、パワー素子がオンするタイミングをパワー素子のゲート電圧とパワー素子がオンしたことを示す所定値とを比較することにより検出し、そのタイミングで第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする。

請求項１０に記載の発明では、切替信号がドライバ回路（４０）に入力されてからパワー素子がオンするまでのタイマ時間をタイマ回路（７５）により計測し、その計測時間がタイマ時間に達したときに第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする。

請求項９および請求項１０に記載の発明においても、電流量削減用信号を外部から入力せずに電流量削減用信号を生成することができる。そして、生成した電流量削減用信号によって定電流生成部（３０）の電流量を削減させることができる。

請求項１１に記載の発明では、スイッチング素子（５０）は、第３定電流源（６２）に接続されており、パワー素子は、第３定電流源（６２）から供給される定電流により定電流駆動されることを特徴とする。このように、パワー素子のゲートを定電流で駆動することもできる。

請求項１２に記載の発明では、スイッチング素子（５０）は、第１スイッチング素子と第２スイッチング素子とにより構成されたインバータであり、パワー素子のゲートは、第１スイッチング素子と第２スイッチング素子との中間点に接続されていることを特徴とする。このように、パワー素子をインバータで駆動することもできる。

請求項１３に記載の発明では、スイッチング素子（５０）に接続され、スイッチング素子（５０）が駆動されたときにパワー素子のゲート電圧が所定電圧に達するまでパワー素子のゲートに定電流を流す第３定電流源（６２）と、第３定電流源（６２）に流れる電流を検出する電流センサ（６３）の検出結果が判定閾値を下回ったときに第２電流量の定電流を流すための電流量削減用信号を出力する電流量制御回路（８０）と、を備えていることを特徴とする。

このように、第３定電流源（６２）に流れる電流を利用することにより、電流量削減用信号を外部から入力せずに電流量削減用信号を生成することができる。そして、生成した電流量削減用信号によって定電流生成部（３０）の電流量を削減させることができる。

請求項１４に記載の発明では、スイッチング素子（５０）がオフするとパワー素子のゲート電圧が所定電圧に達するまでパワー素子のゲートに定電流を流すことにより、パワー素子をオンさせる定電流回路（６４）を備えている。また、パワー素子の短絡を示す短絡検出信号が入力されるようになっており、この短絡検出信号が入力されるとパワー素子のゲート電圧を所定電圧よりも小さいクランプ電圧にクランプするクランプ回路（６５）を備えている。さらに、切替信号がドライバ回路（４０）に入力されてからパワー素子がオンするタイミングで第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えている。

そして、定電流回路（６４）は、パワー素子がオンするオン時間に達するまでは電流量削減制御回路（７０）から入力される電流量削減用信号に従って第１電流量の大きさの定電流によってパワー素子を定電流駆動し、パワー素子がオンするオン時間が経過した後は電流量削減用信号に従って第１電流量よりも小さい第２電流量の定電流によってパワー素子を定電流駆動する。さらに、電流量削減制御回路（７０）は、短絡検出信号が入力されるようになっており、短絡検出信号が入力されてからこの短絡検出信号の入力が解除されるまで、第１電流量の定電流を流すための電流量削減用信号を出力することを特徴とする。

これによると、パワー素子が短絡した場合、電流量削減制御回路（７０）が定電流回路（６４）の電流能力を上げるので、定電流回路（６４）の応答性を向上させることができ、定電流回路（６４）の消費電流の増加を抑制することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る負荷駆動装置を負荷に接続した負荷駆動装置の概念図である。 図１に示された負荷駆動装置の具体的な回路図である。 スイッチング素子のゲート波形、切替信号、定電流生成部で生成される定電流の電流量、および電流量削減用信号のタイミングチャートである。 本発明の第２実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第３実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第４実施形態に係る定電流生成部の具体的な回路図である。 本発明の第５実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第６実施形態に係る負荷駆動装置の具体的な回路図である。 図８に示された電流量削減制御回路の具体的な回路図である。 図８に示された負荷駆動装置の作動を説明するためのタイミングチャートである。 本発明の第７実施形態に係る負荷駆動装置の具体的な回路図である。 （ａ）は図１１に示される遅延回路の具体的な回路図であり、（ｂ）は遅延回路に含まれる抵抗を可変抵抗に変更する例について示した図である。 図１１に示された負荷駆動装置の作動を説明するためのタイミングチャートである。 本発明の第８実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第９実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第１０実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第１１実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第１２実施形態に係る負荷駆動装置の具体的な回路図である。 図１８に示される電流量制御回路の具体的な回路図である。 図１８に示された負荷駆動装置の作動を説明するためのタイミングチャートである。 本発明の第１３実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第１４実施形態に係る負荷駆動装置の具体的な回路図である。 本発明の第１５実施形態に係る負荷駆動装置の具体的な回路図である。 図２３に示された負荷駆動装置の作動を説明するためのタイミングチャートである。 本発明の第１６実施形態に係る負荷駆動装置の具体的な回路図である。 （ａ）は図２５に示される定電流回路の具体的な回路図であり、（ｂ）は（ａ）の定電流生成部の具体例を示した図である。 図２５に示された負荷駆動装置の通常作動を説明するためのタイミングチャートである。 パワー素子が短絡した場合の図２５に示された負荷駆動装置の作動を説明するためのタイミングチャートである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される負荷駆動装置は、例えばＩＧＢＴ、パワーＭＯＳＦＥＴ、容量負荷、抵抗負荷等の負荷を定電流で駆動するために用いられる装置である。

図１は、本実施形態に係る負荷駆動装置を負荷１０に接続した負荷駆動装置の概念図である。この図に示されるように、負荷駆動装置は、電源２０に接続された定電流生成部３０と、この定電流生成部３０に接続されたドライバ回路４０と、ドライバ回路４０に接続されたスイッチング素子５０と、を備えている。

定電流生成部３０は、定電流を生成する回路である。この定電流は、ドライバ回路４０の能力すなわちスイッチング速度を決定する電流である。

ドライバ回路４０は外部から入力されるゲートＯＮ／ＯＦＦ切替信号に従ってスイッチング素子５０をオン／オフ駆動するように構成されている。そして、スイッチング素子５０がオンするまでのオン時間は定電流の大きさが大きくなるほど短くなるため、ドライバ回路４０は定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンする。なお、以下ではゲートＯＮ／ＯＦＦ切替信号を単に切替信号という。

スイッチング素子５０は、負荷１０を駆動するための半導体スイッチング素子である。本実施形態では、スイッチング素子５０としてＮｃｈ型のＭＯＳＦＥＴが採用されている。スイッチング素子５０のゲートはドライバ回路４０に接続され、ドレインは負荷１０に接続されている。なお、負荷１０はスイッチング素子５０のソース側に接続されていても良い。

上記の負荷駆動装置の具体的な構成について、図２を参照して説明する。図２に示されるように、定電流生成部３０は、スイッチ３１（図２のＳＷ−Ａ）と、第１定電流源３２と、第２定電流源３３と、を備えている。

スイッチ３１は第１定電流源３２に接続されており、第２定電流源３３はスイッチ３１および第１定電流源３２の直列経路に対して並列に接続されている。また、スイッチ３１と第２定電流源３３との接続点が電源２０に接続され、第１定電流源３２と第２定電流源３３との接続点がドライバ回路４０に接続されている。

スイッチ３１は、外部から入力される電流量削減用信号のオン指令／オフ指令に従ってオン／オフされる。スイッチ３１は例えばＭＯＳＦＥＴ等の半導体素子で構成されている。

スイッチ３１がオンされると、電源２０とドライバ回路４０との間には第１定電流源３２と第２定電流源３３との並列回路が形成される。したがって、第１定電流源３２に流れる電流と第２定電流源３３に流れる電流とが足し合わされた電流が第１電流量の定電流として生成され、ドライバ回路４０に供給される。一方、スイッチ３１がオフされると、電源２０とドライバ回路４０との間には第２定電流源３３のみが存在する回路が形成される。したがって、第２定電流源３３に流れる電流が第２電流量の定電流として生成され、ドライバ回路４０に供給される。

このように、定電流生成部３０は、スイッチ３１がオンされると第１電流量の定電流を生成し、スイッチ３１がオフされると第１電流量よりも小さい第２電流量の定電流を生成する可変の定電流源であると言える。なお、第１定電流源３２の電流能力と第２定電流源３３の電流能力とは同じでも良いし、異なっていても良い。スイッチ３１のオン／オフによってドライバ回路４０に流す定電流の大きさをどのように設計するかによって各定電流源３２、３３の電流能力が設定される。

ドライバ回路４０は、増幅器４１を備えている。増幅器４１は切替信号に対して同相の出力を行う回路である。この増幅器４１の出力端子にはスイッチング素子５０のゲートが接続されており、増幅器４１の出力によってスイッチング素子５０が駆動される。

増幅器４１の能力は、定電流生成部３０から供給される定電流の大きさによって決まる。ここで、増幅器４１の能力とは、スイッチング素子５０を駆動するスイッチングの速さである。そして、定電流の大きさが大きいほど、増幅器４１の能力は高くなる。

具体的には、スイッチング素子５０のゲートの容量をＣとし、ゲートの容量に電荷をチャージする定電流の電流量をＩとし、スイッチング素子５０のゲートがオンするオン電圧をＶとすると、スイッチング素子５０のゲートがオンするまでの立ち上がり時間Ｔは、Ｔ＝（Ｃ×Ｖ）／Ｉで表される。このように、スイッチング素子５０がオンするまでのオン時間は定電流の大きさに反比例するので、スイッチング素子５０がオンするまでのオン時間は定電流の大きさが大きくなるほど短くなる。定電流の大きさは、定電流生成部３０のスイッチ３１が電流量削減用信号によってオン／オフされることにより調整される。

以上が、本実施形態に係る負荷駆動装置の回路構成である。本実施形態では、切替信号や電流量削減用信号は、負荷駆動装置の外部のＥＣＵ等から入力される。

次に、図２に示される負荷駆動装置の作動について、図３を参照して説明する。図３は、スイッチング素子５０のゲート波形、スイッチング素子５０をオン／オフ駆動するための切替信号、定電流生成部３０で生成される定電流の電流量、および電流量削減用信号のタイミングチャートである。

まず、切替信号がハイレベルの場合、増幅器４１は切替信号に対し同相出力のためスイッチング素子５０のゲートにハイレベルが印加され、スイッチング素子５０はオンになる。また、切替信号がローレベルの場合も同様に、増幅器４１の出力がローレベルとなるため、スイッチング素子５０はオフとなる。このように、ドライバ回路４０は、ハイレベルの切替信号に従ってスイッチング素子５０をオンし、ローレベルの切替信号に従ってスイッチング素子５０をオフする動作を行う。

そして、図３に示される時点Ｔ１において、ドライバ回路４０に入力される切替信号がローレベルからハイレベルに切り替わることにより、スイッチング素子５０が増幅器４１によって駆動される。

また、電流量削減用信号のオン指令によって定電流生成部３０のスイッチ３１がオンされる。これにより、定電流生成部３０は、第１定電流源３２に流れる電流と第２定電流源３３に流れる電流とが足し合わされた電流を第１電流量の定電流としてドライバ回路４０に供給する。

スイッチング素子５０のゲートがオンするまでの立ち上がり時間Ｔは、上述のように定電流生成部３０から供給される定電流の大きさに従った時間（Ｔ＝（Ｃ×Ｖ）／Ｉ）となる。立ち上がり時間Ｔはスイッチング素子５０がオンするオン時間である。

したがって、ドライバ回路４０は定電流生成部３０から供給される第１電流量の定電流に基づいてスイッチング素子５０のゲートを駆動する。これにより、図３に示されるように、スイッチング素子５０のゲート電圧は定電流の第１電流量に応じた傾きで上昇する。

この後、時点Ｔ２でスイッチング素子５０がオンするオン時間に達すると、電流量削減用信号のオフ指令によって定電流生成部３０のスイッチ３１がオフされる。これにより、定電流生成部３０は、第２定電流源３３に流れる電流を第２電流量の定電流としてドライバ回路４０に供給する。

このように、定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまではドライバ回路４０に第１電流量の大きさの定電流を流す。これにより、スイッチング素子５０がオンするまでは第２電流量よりも大きい第１電流量の定電流に従ったゲートの立ち上がり時間によってスイッチング素子５０をオンさせることができる。

また、定電流生成部３０は、スイッチング素子５０がオンするオン時間が経過した後はドライバ回路４０に第１電流量よりも小さい第２電流量の定電流を流す。すなわち、スイッチング素子５０がオンするタイミングで定電流生成部３０の電流量を絞る。これにより、スイッチング素子５０のゲートが立ち上がった後は、定電流生成部３０からドライバ回路４０に流れる定電流の電流量はスイッチング素子５０のゲートが立ち上がる前よりも低減される。

以上説明したように、本実施形態では、スイッチング素子５０がオンするオン時間が経過した後は定電流生成部３０からドライバ回路４０に流す定電流の電流量を絞ることが特徴となっている。

このように、スイッチング素子５０がオンした後は定電流生成部３０で生成される定電流の大きさが第１電流量からこの第１電流量よりも小さい第２電流量に低減されるので、スイッチング素子５０がオンした後のドライバ回路４０における消費電流を削減することができる。

また、スイッチング素子５０がオンするまでは第２電流量よりも大きい第１電流量の定電流によってドライバ回路４０を動作させているので、スイッチング素子５０の立ち上がりの速度が遅くなってしまうこともない。このため、第１電流量の定電流に従って、立ち上がりの速度を高速に維持しておくことができる。

したがって、スイッチング素子５０の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路４０において消費電流を削減することができる。

そして、本実施形態では、定電流生成部３０は、スイッチ３１のオン／オフによって第１定電流源３２に流れる電流を第２定電流源３３に流れる電流に足し合わせる構成となっている。これにより、スイッチング素子５０がオンするオン時間が経過した後は第２定電流源３３に流れる電流のみを第２電流量の定電流とすることができる。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。本実施形態では、ドライバ回路４０の増幅器４１をＭＯＳＦＥＴで構成したことが特徴となっている。

図４は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、ドライバ回路４０の増幅器４１は、インバータ４１ａと、スイッチング素子４１ｂと、抵抗４１ｃと、を備えて構成されている。

インバータ４１ａはスイッチング素子４１ｂのゲートに接続されており、ドライバ回路４０に入力される切替信号を反転させてスイッチング素子４１ｂのゲートに入力する。スイッチング素子４１ｂは、Ｎｃｈ型のＭＯＳＦＥＴで構成されており、ドレインが定電流生成部３０に接続され、ソースがグランド等の基準電圧ラインに接続されている。抵抗４１ｃはスイッチング素子５０のドレインとグランド等の基準電圧ラインとの間に接続されている。このように、増幅器４１はスイッチング素子４１ｂのソース接地による構成となっている。なお、図４や図４以降の各図では基準電源ラインの一例としてグランドを示している。もちろん、基準電源ラインはグランドに限らず、グランド以外の電位を基準とした構成になっていても良い。

したがって、切替信号がローレベルからハイレベルとなれば、スイッチング素子４１ｂはオフになるので、定電流生成部３０からドライバ回路４０に供給される定電流（図４のＩ）は、スイッチング素子５０のゲートに向かって流れる。これにより、スイッチング素子５０のゲート電圧が上昇する。以上のように、増幅器４１をＮｃｈ型のＭＯＳＦＥＴのスイッチング素子４１ｂで構成することもできる。

（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。上記各実施形態では、定電流生成部３０において、スイッチ３１がオンされることにより、第２定電流源３３に流れる電流に対して第１定電流源３２に流れる電流が足し合わされる構成となっていた。本実施形態では、定電流生成部３０のスイッチ３１が各定電流源３２、３３のいずれか一方に流れる電流を定電流としてドライバ回路４０に供給することが特徴となっている。

図５は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、定電流生成部３０は、スイッチ３１（図５のＳＷ−Ｂ）と、第１定電流源３２と、第２定電流源３３と、を備えている。

第１定電流源３２は第１電流量の定電流（図５のＩ１）を生成するように構成されている。一方、第２定電流源３３は第１電流量よりも小さい第２電流量の定電流（図５のＩ２）を生成するように構成されている。このように、本実施形態では、各定電流源３２、３３の電流能力（Ｉ１＞Ｉ２）が予め設定されている。

また、スイッチ３１は、一方の接点が１つであり、他方の接点が２つの構成となっている。そして、一方の１つの接点に電源２０に接続され、他方の２つの接点に第１定電流源３２と第２定電流源３３とがそれぞれ接続されている。

なお、ドライバ回路４０およびスイッチング素子５０については、第１実施形態で示された構成と同じである。

上記のような定電流生成部３０では、スイッチング素子５０がオンするオン時間に達するまでは、スイッチ３１は電流量削減用信号に従って第１定電流源３２に流れる電流がドライバ回路４０に流れるように接続を切り替える。これにより、電源２０、第１定電流源３２、ドライバ回路４０という経路が形成されるので、第１定電流源３２から第１電流量の定電流がドライバ回路４０に流れる。

一方、スイッチング素子５０がオンするオン時間が経過した後は、スイッチ３１は電流量削減用信号に従って第２定電流源３３に流れる電流がドライバ回路４０に流れるように接続を切り替える。これにより、電源２０、第２定電流源３３、ドライバ回路４０という経路が形成されるので、第２定電流源３３から第１電流量よりも小さい第２電流量の定電流がドライバ回路４０に流れる。

以上のように、定電流生成部３０に電流量が異なる複数の定電流源３２、３３を予め備えさせ、電流量削減用信号によってスイッチ３１の接続を切り替える構成とすることもできる。

（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。上記各実施形態では、定電流生成部３０には所定の電流量の電流を流す複数の定電流源３２、３３が備えられていたが、本実施形態では定電流生成部３０を構成する定電流回路の内部で定電流の大きさが調整されることが特徴となっている。

図６は、本実施形態に係る定電流生成部３０の具体的な回路図である。この図に示されるように、定電流生成部３０は、抵抗３４ａ、３４ｂおよびトランジスタ３５ａ、３５ｂ、３５ｃによって定電流源が構成され、トランジスタ３５ａのゲート入力が電源３６（図６のＶ１）およびトランジスタ３７によって制御される構成になっている。

抵抗３４ｂの抵抗値は可変になっている。この抵抗３４ｂの抵抗値は電流量削減用信号によって変更される。例えば、一例として、抵抗３４ｂは直列接続された複数の抵抗で構成され、複数の抵抗のいずれかがトランジスタでバイパスされており、このトランジスタが電流量削減用信号でオンされることで、複数の抵抗の合成抵抗値が変化する構成とすることができる。

トランジスタ３５ａはＮＰＮ型のバイポーラトランジスタであり、トランジスタ３５ｂ、３５ｃ、３７はＰＮＰ型のバイポーラトランジスタである。電源３６は所定の電圧を発生させる電源であり、電源３６の電圧値は可変になっている。電源３６の電圧値は電流量削減用信号によって変更される。抵抗３４ｂと同様に、一例として、電源３６は複数の電源で構成され、複数の電源のいずれかがトランジスタでバイパスされており、このトランジスタが電流量削減用信号でオンされることで、複数の電源の合成電圧値が変化する構成とすることができる。

また、トランジスタ３５ｂ、３５ｃによりカレントミラー回路が構成されており、トランジスタ３５ａおよび抵抗３４ｂに流れる電流がトランジスタ３５ｂによってトランジスタ３５ｃに移される。このトランジスタ３５ｃに流れる電流（図６のＩ）が定電流としてドライバ回路４０に供給される。ＰＮＰ型のトランジスタ３７はコレクタ接地になっており、電源３６の電圧が抵抗３４ｂに印加される。

したがって、定電流をＩとし、電源３６の電圧値をＶ１とし、抵抗３４ｂの抵抗値をＲとすると、定電流ＩはＩ＝Ｖ１／Ｒで表される。このように、定電流は電源３６の電圧値に比例し、抵抗３４ｂの抵抗値に反比例する。したがって、電源３６の電圧値が大きくなるかまたは抵抗３４ｂの抵抗値が小さくなると定電流は大きくなり、電源３６の電圧値が小さくなるかまたは抵抗３４ｂの抵抗値が大きくなると定電流は小さくなる。

以上のように、本実施形態に係る定電流生成部３０は、電源３６の電圧値が大きくなるほど定電流の電流量が大きくなり、抵抗３４ｂの抵抗値が大きくなるほど定電流の電流量が小さくなるように構成されている。

上記のような定電流生成部３０の構成により、スイッチング素子５０がオンするオン時間に達するまでは電流量削減用信号に従って電源３６の電圧値を第１電圧値に設定すると共に抵抗３４ｂの抵抗値を第１抵抗値に設定する。これにより、定電流生成部３０はＩ＝Ｖ１／Ｒに従って生成された第１電流量の定電流をドライバ回路４０に流す。

一方、スイッチング素子５０がオンするオン時間が経過した後は電流量削減用信号に従って電源３６の電圧値を第２電圧値に設定すると共に抵抗３４ｂの抵抗値を第２抵抗値に設定する。これにより、定電流生成部３０は第１電流量よりも小さい第２電流量の定電流をドライバ回路４０に流す。

以上のように、定電流生成部３０を構成する電源３６の電圧値および抵抗３４ｂの抵抗値を調整することでドライバ回路４０に流す定電流の電流量を調整することができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、抵抗３４ｂが特許請求の範囲の「可変抵抗」に対応し、電源３６が特許請求の範囲の「可変電源」に対応する。

（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分について説明する。本実施形態では、スイッチング素子５０に負荷１０としてパワー素子を接続した場合、当該パワー素子の立ち上がりの速度を高速に維持しつつ、消費電流を低減することが特徴となっている。

図７は、本実施形態に係る負荷駆動装置を負荷１０に接続した回路図である。負荷１０は半導体スイッチング素子にて構成されたパワー素子である。本実施形態では、パワー素子としてＩＧＢＴが採用されている。なお、以下では、負荷１０の表記をパワー素子１０とする。

また、定電流生成部３０およびドライバ回路４０は、パワー素子１０を駆動するためのプリドライバ部６０として動作するように構成されている。また、プリドライバ部６０は、スイッチング素子５０に接続され、スイッチング素子５０は電源２０と抵抗６１を介して接続されており、そして、パワー素子１０のゲートは、抵抗６１とスイッチング素子５０との間に接続されている。

なお、本実施形態では、スイッチング素子５０としてＰｃｈ型のＭＯＳＦＥＴを採用した例について示している。また、ドライバ回路４０として、増幅器４１の他にスイッチング素子４２とインバータ４３とを備えた構成について示している。スイッチング素子４２は電源２０と増幅器４１の出力端子との間に接続されている。スイッチング素子４２としてＰｃｈ型のＭＯＳＦＥＴが採用される。したがって、スイッチング素子４２のソースが電源２０に接続され、ドレインが増幅器４１の出力端子に接続されている。また、インバータ４３はドライバ回路４０に入力される切替信号を反転してスイッチング素子４２に出力する素子である。このインバータ４３はスイッチング素子４２のゲートに接続されている。

上記のような構成では、プリドライバ部６０は、パワー素子１０がオンするオン時間に達するまでは第１電流量の大きさの定電流によってスイッチング素子５０を駆動する。一方、プリドライバ部６０は、パワー素子１０がオンするオン時間が経過した後は第１電流量よりも小さい第２電流量の定電流によってスイッチング素子５０を駆動する。すなわち、パワー素子１０がオンするタイミングでプリドライバ部６０の定電流が第１電流量から第２電流量に低減される。定電流の電流量は、上述のように電流量削減用信号が定電流生成部３０のスイッチ３１を制御することで調整可能である。

以上のように、パワー素子１０がオンするオン時間に基づいてプリドライバ部６０の定電流を絞る構成とすることもできる。したがって、パワー素子の立ち上がりの速度を高速に維持しつつ、プリドライバ部６０における消費電流を削減することができる。

（第６実施形態）
本実施形態では、第１〜第５実施形態と異なる部分について説明する。上記各実施形態では、スイッチング素子５０やパワー素子１０のゲートの立ち上がり時間に基づいて、予め決められたタイミングで電流量削減用信号が外部から定電流生成部３０に入力されていた。しかしながら、切替信号の入力のタイミングを利用して、電流量削減用信号を生成する回路を負荷駆動装置に追加しても良い。この場合、スイッチング素子５０やパワー素子１０のゲート電圧をモニタすることにより、立ち上がり時間すなわち定電流の電流量を調整するタイミングの精度を向上させることもできる。

そこで、本実施形態では、電流量削減用信号を生成する回路の具体的な構成について説明する。図８は、本実施形態に係る負荷駆動装置の概念図である。この図に示されるように、負荷駆動装置は、電流量削減用信号を生成するための電流量削減制御回路７０を備えている。電流量削減制御回路７０は、スイッチング素子５０をオンさせる切替信号がドライバ回路４０に入力されている間であって、ドライバ回路４０がスイッチング素子５０をオンさせるタイミングをドライバ回路４０の出力と所定値とを比較することにより検出し、そのタイミングで電流量削減用信号を出力する回路である。

電流量削減制御回路７０の具体的な構成について、図９を参照して説明する。なお、本実施形態では、定電流生成部３０として第１実施形態の図２に示されたスイッチ３１（図９のＳＷ−Ａ）と第１定電流源３２と第２定電流源３３とを備えた構成を例に説明する。図９に示されるように、電流量削減制御回路７０は、基準電圧源７１と、コンパレータ７２と、ＡＮＤ回路７３と、を備えて構成されている。

基準電圧源７１は、例えば図示しない５Ｖ電源を複数の抵抗で分圧することにより所定値の電圧を生成する電圧源である。この所定値はコンパレータ７２のコンパレータ閾値として用いられる。コンパレータ７２は、ドライバ回路４０の出力（ＢＵＦＯＵＴ）とコンパレータ閾値とを比較し、その比較結果（ＣＯＭＰ＿ＯＵＴ）を出力する比較回路である。

なお、コンパレータ７２の非反転入力端子にコンパレータ閾値が入力され、コンパレータ７２の反転入力端子にドライバ回路４０の出力（ＢＵＦＯＵＴ）が入力される。また、ドライバ回路４０の出力は、スイッチング素子５０のゲート電圧である。

そして、ＡＮＤ回路７３は、切替信号（ＩＮ）とコンパレータ７２の比較結果とに基づいて定電流生成部３０のスイッチ３１をオンまたはオフする論理回路である。このＡＮＤ回路７３の出力（ＩＮ＿ＣＵＲ）が電流量削減用信号に対応する。すなわち、切替信号とコンパレータ７２の検出結果とが共にハイレベルのとき、ＡＮＤ回路７３はハイレベルの信号を電流量削減用信号のオフ指令として出力し、定電流生成部３０のスイッチ３１をオンする。一方、切替信号とコンパレータ７２の検出結果とのうち少なくとも一方がローレベルのとき、ＡＮＤ回路７３はローレベルの信号を電流量削減用信号のオン指令として出力し、定電流生成部３０のスイッチ３１をオフする。

このように、電流量削減制御回路７０は、コンパレータ７２によりスイッチング素子５０のゲートのＯＮ電圧を検出し、そのタイミングで定電流生成部３０の電流（Ｉ＿ＯＵＴ）を削減する構成となっている。

次に、図９に示される負荷駆動装置の作動について、図１０のタイミングチャートを参照して説明する。

まず、スイッチング素子５０をオンさせるために時点Ｔ１０で切替信号（ＩＮ）がハイレベルになる。しかし、ドライバ回路４０の出力（ＢＵＦＯＵＴ）はコンパレータ閾値に達していないので、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はハイレベルとなり、ＡＮＤ回路７３の出力（ＩＮ＿ＣＵＲ）はハイレベルすなわち電流量削減用信号のオフ指令となる。したがって、電流量削減用信号のオフ指令を受けた定電流生成部３０はスイッチ３１をオンする。これにより、図１０に示されるように、定電流生成部３０の出力（Ｉ＿ＯＵＴ）は、第１定電流源３２に流れる電流と第２定電流源３３に流れる電流とが足し合わされた第１電流量となり、定電流生成部３０は第１電流量の定電流をドライバ回路４０に供給する。これにより、ドライバ回路４０の出力（ＢＵＦＯＵＴ）は第１電流量に従って上昇を始める。

続いて、時点Ｔ１１では、ドライバ回路４０の出力（ＢＵＦＯＵＴ）がコンパレータ閾値に達するため、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）がローレベルになる。これにより、切替信号（ＩＮ）がハイレベルだとしてもＡＮＤ回路７３の出力（ＩＮ＿ＣＵＲ）はローレベルすなわち電流量削減用信号のオン指令となる。したがって、電流量削減用信号のオン指令を受けた定電流生成部３０はスイッチ３１をオフするため、定電流生成部３０の出力（Ｉ＿ＯＵＴ）は第２定電流源３３に流れる電流を第１電流量よりも小さい第２電流量の定電流としてドライバ回路４０に供給する。

この後、切替信号（ＩＮ）がローレベルとなると、時点Ｔ１２ではドライバ回路４０の出力（ＢＵＦＯＵＴ）がコンパレータ閾値を下回り、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はハイレベルとなる。しかしながら、切替信号（ＩＮ）はローレベルとなっている。このため、ＡＮＤ回路７３の出力（ＩＮ＿ＣＵＲ）はローレベルすなわち電流量削減用信号のオン指令が継続され、ドライバ回路４０に供給される電流量が増えることはない。

以上説明したように、負荷駆動装置に電流量削減制御回路７０を設けることにより、電流量削減用信号を外部から入力せずに切替信号（ＩＮ）とドライバ回路４０の出力（ＢＵＦＯＵＴ）から電流量削減用信号を生成することができる。

（第７実施形態）
本実施形態では、第６実施形態と異なる部分について説明する。本実施形態では、電流量削減制御回路７０は、スイッチング素子５０をオンさせる切替信号がドライバ回路４０に入力されている間であって、切替信号がドライバ回路４０に入力されてからドライバ回路４０がスイッチング素子５０を駆動させるまでのタイマ時間を計測し、その計測時間がタイマ時間に達したときに電流量削減用信号を出力する構成となっている。

図１１は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、本実施形態に係る電流量削減制御回路７０は、インバータ７４と、遅延回路７５と、ＡＮＤ回路７３と、を備えている。

インバータ７４は切替信号（ＩＮ）を反転させて遅延回路７５に入力する反転素子である。また、遅延回路７５は、インバータ７４から入力された信号を予め設定されたタイマ時間だけ遅延させて出力するタイマ回路である。遅延回路７５の出力（ＴＩＭＥＲ＿ＯＵＴ）は、タイマ時間が経過するまではハイレベルの信号であり、タイマ時間が経過するとローレベルの信号となる。タイマ時間はスイッチング素子５０がオンするまでの時間に設定されている。

図１２（ａ）は、遅延回路７５の具体的な回路構成である。この図に示されるように、遅延回路７５は、抵抗７５ａ、コンデンサ７５ｂ、およびインバータ７５ｃにより構成されている。すなわち、遅延回路７５はＣＲ回路として構成されており、入力された信号を時定数（タイマ時間）だけ遅延させてインバータ７５ｃで反転させて出力するという構成になっている。

図１２（ａ）に示される抵抗７５ａについては、図１２（ｂ）に示されるように可変抵抗を採用しても良い。これにより、抵抗値をトリミングすることでタイマ時間をスイッチング素子５０がオンするまでの時間に合わせ込むことができる。

そして、本実施形態では、ＡＮＤ回路７３は切替信号（ＩＮ）と遅延回路７５の出力（ＴＩＭＥＲ＿ＯＵＴ）とに基づいて定電流生成部３０のスイッチ３１をオンまたはオフするように構成されている。すなわち、切替信号と遅延回路７５の出力とが共にハイレベルのとき、ＡＮＤ回路７３はハイレベルの信号を電流量削減用信号のオフ指令として出力し、定電流生成部３０のスイッチ３１をオンする。一方、切替信号と遅延回路７５の出力とのうち少なくとも一方がローレベルのとき、ＡＮＤ回路７３はローレベルの信号を電流量削減用信号のオン指令として出力し、定電流生成部３０のスイッチ３１をオフする。

このように、本実施形態に係る電流量削減制御回路７０は、遅延回路７５によって切替信号がドライバ回路４０に入力されてからドライバ回路４０がスイッチング素子５０をオンさせるまでのタイマ時間を計測し、そのタイミングで定電流生成部３０の電流（Ｉ＿ＯＵＴ）を削減する構成となっている。

次に、図１１および図１２に示される負荷駆動装置の作動について、図１３のタイミングチャートを参照して説明する。

まず、時点Ｔ２０で切替信号（ＩＮ）がハイレベルになると、ドライバ回路４０の出力（ＢＵＦＯＵＴ）は上昇し始める。また、遅延回路７５にはインバータ７４を介してローレベルの信号が入力されるため、タイマ時間（ｄｅｌａｙ）が経過するまでは遅延回路７５の出力（ＴＩＭＥＲ＿ＯＵＴ）はインバータ７５ｃによりハイレベルすなわち電流量削減用信号のオフ指令となる。このため、定電流生成部３０はスイッチ３１をオンするので、定電流生成部３０の出力（Ｉ＿ＯＵＴ）は第１定電流源３２に流れる電流と第２定電流源３３に流れる電流とが足し合わされた第１電流量となる。したがって、定電流生成部３０は第１電流量の定電流をドライバ回路４０に供給する。

続いて、時点Ｔ２１では、タイマ時間（ｄｅｌａｙ）が経過したため、遅延回路７５の出力（ＴＩＭＥＲ＿ＯＵＴ）はインバータ７５ｃによりローレベルすなわち電流量削減用信号のオン指令となる。このため、定電流生成部３０はスイッチ３１をオフする。したがって、定電流生成部３０の出力（Ｉ＿ＯＵＴ）は第１電流量よりも小さい第２電流量となり、ドライバ回路４０に供給される電流量が削減される。

この後、時点Ｔ２２で切替信号（ＩＮ）がローレベルとなり、スイッチング素子５０がオフされる。また、時点Ｔ２２からタイマ時間（ｄｅｌａｙ）経過後の時点Ｔ２３で遅延回路７５の出力（ＴＩＭＥＲ＿ＯＵＴ）がハイレベルとなるが、切替信号（ＩＮ）はローレベルであるため、ＡＮＤ回路７３の出力（ＩＮ＿ＣＵＲ）はローレベル（電流量削減用信号のオン指令）である。このため、遅延回路７５の出力（ＴＩＭＥＲ＿ＯＵＴ）がハイレベルになっても、ドライバ回路４０に供給される電流量が増えることはない。

以上のように、遅延回路７５でタイマ時間を計測する電流量削減制御回路７０を負荷駆動装置に設けることにより、電流量削減用信号を外部から入力せずに電流量削減用信号を生成することができる。

なお、本実施形態では、遅延回路７５としてＣＲ回路を例に説明したが、クロックを用いて時間をカウントするデジタルタイマを採用しても良い。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、遅延回路７５が特許請求の範囲の「タイマ回路」に対応する。

（第８実施形態）
本実施形態では、第６実施形態と異なる部分について説明する。図１４は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、負荷１０としてパワー素子１０を採用し、プリドライバ部６０に電流量削減制御回路７０を設けた構成とすることもできる。なお、図１４に示されるスイッチング素子５０としてＰｃｈ型のＭＯＳＦＥＴを採用している。

なお、「パワー素子１０のオン」は導通を指し、「パワー素子１０のオフ」は遮断を指す。このことは、他の実施形態についても同様である。

このように、負荷としてパワー素子１０を採用する場合は、ドライバ回路４０によりスイッチング素子５０をオフさせてパワー素子１０のゲートに電圧を印加し、パワー素子１０がオンした後にドライバ回路４０に対する定電流量を削減することとなる。したがって、本実施形態では、電流量削減制御回路７０は切替信号がドライバ回路４０に入力されている間であって、パワー素子１０がオンするタイミングをパワー素子１０のゲート電圧とコンパレータ閾値とを比較することにより検出し、そのタイミングで電流量削減用信号のオン指令を出力する。すなわち、電流量削減制御回路７０のコンパレータ７２は、パワー素子１０のゲート電圧とコンパレータ閾値とを比較する。

このような構成により、電流量削減用信号を外部から入力せずに電流量削減用信号を生成することができ、定電流生成部３０の電流量を削減させることができる。

（第９実施形態）
本実施形態では、第７実施形態と異なる部分について説明する。図１５は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、負荷１０としてパワー素子１０を採用し、負荷駆動装置に図１１で示された電流量削減制御回路７０を設けた構成とすることもできる。なお、図１５では、スイッチング素子５０としてＰｃｈ型のものを採用している。

この場合、電流量削減制御回路７０は、切替信号がドライバ回路４０に入力されている間であって、切替信号がドライバ回路４０に入力されてからパワー素子１０がオンするまでのタイマ時間を遅延回路７５により計測し、その計測時間がタイマ時間に達したときに電流量削減用信号のオン指令を出力する。すなわち、本実施形態に係るタイマ時間はパワー素子１０がオンするまでの時間に設定されている。

以上のように、負荷駆動装置に備えられた電流量削減制御回路７０として遅延回路７５で構成されたものを採用することができる。

（第１０実施形態）
本実施形態では、第８実施形態と異なる部分について説明する。図１６は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、パワー素子１０のゲートをプルアップしている抵抗６１を定電流源６２に置き換えて構成することもできる。この場合、スイッチング素子５０はＰｃｈ型のＭＯＳＦＥＴとされる。

定電流源６２は、スイッチング素子５０がオフされたときにパワー素子１０のゲート電圧が所定電圧つまりＯＮ電圧に達するまでパワー素子１０のゲートに定電流を流す電流源である。このように、パワー素子１０のゲートを定電流源６２から供給される定電流により駆動しても良い。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、定電流源６２が特許請求の範囲の「第３定電流源」に対応する。

（第１１実施形態）
本実施形態では、第９実施形態と異なる部分について説明する。図１７は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、電流量削減制御回路７０を遅延回路７５で構成した場合においても、第１０実施形態と同様に、パワー素子１０のゲートをプルアップしている抵抗６１を定電流源６２に置き換えることができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、定電流源６２が特許請求の範囲の「第３定電流源」に対応する。

（第１２実施形態）
本実施形態では、第１０および第１１実施形態と異なる部分について説明する。上記第１０および第１１実施形態では、定電流源６２を用いてスイッチング素子５０を定電流駆動する構成である。そこで、この定電流源６２に流れる電流を利用して電流量削減用信号を生成することが本実施形態に係る負荷駆動装置の特徴である。

図１８は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、負荷駆動装置は、定電流生成部３０およびドライバ回路４０で構成されたプリドライバ部６０と、パワー素子１０のゲートに定電流を流し駆動する定電流源６２と、パワー素子１０のオン・オフを切り替えるスイッチング素子５０と、電流量制御回路８０と、を備えている。また、負荷であるパワー素子１０を駆動する回路構成全体としては、定電流源６２の電流量をモニタする電流センサ６３を備えている。

定電流源６２は、第１０および第１１実施形態と同様に、スイッチング素子５０がオフされたときにパワー素子１０のゲートがＯＮ電圧に達するまでスイッチング素子５０に定電流（Ｉ＿ＯＵＴ＿ＩＧＢＴ）を流す。

電流センサ６３は、定電流源６２に流れる電流を検出するセンサであり、電流センサ６３として、ホール素子等の非接触の磁界検出による電流検出センサが採用される。また、本実施形態では、電流センサ６３は、検出した電流が判定閾値を超える場合にハイレベルの信号を出力し、検出した電流が判定閾値を下回る場合にローレベルの信号を出力するように構成されている。

電流量制御回路８０は、切替信号（ＩＮ）と電流センサ６３の判定結果（ＩＧＢＴ＿ＣＵＲ）とに基づいて電流量削減用信号を出力する回路である。具体的に、電流量制御回路８０は、切替信号と電流センサ６３の検出結果とをそれぞれ入力し、パワー素子１０をオンさせる切替信号が入力された後に電流センサ６３から入力した判定結果が判定閾値を下回るときに電流量削減用信号のオン指令を出力する。

図１９は、電流量制御回路８０の具体的な回路構成を示した図である。図１９に示されるように、電流量制御回路８０は、インバータ８１と、Ｄフリップフロップ８２（ＤＦＦ）と、インバータ８３と、ＡＮＤ回路８４と、を備えている。

インバータ８１は電流センサ６３の判定結果を反転させてＤフリップフロップ８２のＣＬＫ端子に入力する。また、Ｄフリップフロップ８２の入力には電源から一定電圧が印加されている。したがって、インバータ８１の出力（Ａ）がローレベルからハイレベルになるタイミングでＤフリップフロップ８２の出力（Ｂ）が制御される。そして、インバータ８３は、Ｄフリップフロップ８２の出力（Ｂ）を反転させてＡＮＤ回路８４に入力する。

ＡＮＤ回路８４は、切替信号（ＩＮ）とインバータ８３の出力（Ｃ）とに基づいて定電流生成部３０のスイッチ３１をオンまたはオフする出力（ＩＮ＿ＣＵＲ）を行う。切替信号とインバータ８３の出力（Ｃ）とが共にハイレベルのとき、ＡＮＤ回路８４はハイレベルの信号を電流量削減用信号のオフ指令として出力し、定電流生成部３０のスイッチ３１をオンする。一方、切替信号とインバータ８３の出力（Ｃ）とのうち少なくとも一方がローレベルのとき、ＡＮＤ回路８４はローレベルの信号を電流量削減用信号のオン指令として出力し、定電流生成部３０のスイッチ３１をオフする。

このように、電流量制御回路８０は、定電流源６２に流れる電流に基づいて定電流生成部３０の電流（Ｉ＿ＯＵＴ）を削減する構成となっている。

次に、図１８に示される負荷駆動装置の作動について、図２０のタイミングチャートを参照して説明する。

まず、時点Ｔ３０で切替信号（ＩＮ）がハイレベルになる。また、定電流源６２には電流は流れていないので、電流センサ６３の判定結果はローレベルの出力（Ｉ＿ＯＵＴ＿ＩＧＢＴ）となる。このため、インバータ８１の出力（Ａ）はハイレベルのままであり、Ｄフリップフロップ８２の出力（Ｂ）もローレベルである。したがって、インバータ８３の出力（Ｃ）がハイレベルとなるので、ＡＮＤ回路８４の出力（ＩＮ＿ＣＵＲ）は電流量削減用信号のオフ指令となる。これにより、定電流生成部３０の出力（Ｉ＿ＯＵＴ）は、第１定電流源３２に流れる電流と第２定電流源３３に流れる電流とが足し合わされた第１電流量となり、定電流生成部３０は第１電流量の定電流をドライバ回路４０に供給する。これにより、ドライバ回路４０の出力（ＢＵＦＯＵＴ）は第１電流量に従って上昇を始める。

続いて、時点Ｔ３１でドライバ回路４０によりスイッチング素子５０がオフされると、定電流源６２に流れる電流（Ｉ＿ＯＵＴ＿ＩＧＢＴ）が上昇すると共にパワー素子のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）が上昇する。

そして、時点Ｔ３２で定電流源６２に流れる電流（Ｉ＿ＯＵＴ＿ＩＧＢＴ）が判定閾値を超えると、電流センサ６３の判定結果（ＩＧＢＴ＿ＣＵＲ）はハイレベルとなるので、電流量制御回路８０のインバータ８１の出力（Ａ）はハイレベルからローレベルとなる。

この後、パワー素子１０のゲート電圧レベルは上昇し、定電流源６２の電源電圧レベルまで上昇した時点Ｔ３３で、定電流源６２から電流が流れなくなるので、定電流源６２に流れる電流（Ｉ＿ＯＵＴ＿ＩＧＢＴ）が判定閾値を下回る。このため、電流センサ６３の判定結果（ＩＧＢＴ＿ＣＵＲ）はローレベルとなるので、電流量制御回路８０のインバータ８１の出力（Ａ）はローレベルからハイレベルとなる。このタイミングでＤフリップフロップ８２の出力（Ｂ）はハイレベルとなり、インバータ８３の出力（Ｃ）がローレベルとなるので、ＡＮＤ回路８４の出力（ＩＮ＿ＣＵＲ）は電流量削減用信号のオン指令となる。したがって、したがって、定電流生成部３０はスイッチ３１をオフするため、定電流生成部３０の出力（Ｉ＿ＯＵＴ）は第２定電流源３３に流れる電流を第１電流量よりも小さい第２電流量の定電流としてドライバ回路４０に供給する。

この後、時点Ｔ３４で切替信号（ＩＮ）がローレベルとなると、電流量制御回路８０のＡＮＤ回路８４の出力（ＩＮ＿ＣＵＲ）はローレベルとなる。すなわち、電流量削減用信号のオン指令が継続される。

以上のように、定電流源６２に流れる電流を利用することにより、電流量削減用信号を外部から入力せずに電流量削減用信号を生成することができ、定電流生成部３０の電流量を削減させることができる。

なお、本実施形態では、電流センサ６３は判定閾値を用いて電流が流れていることを判定し、その判定結果を出力していた。しかし、電流センサ６３は単に電流を検出するだけでも良く、電流が判定閾値を超えるか否かの判定を電流量制御回路８０が行う構成でも良い。

（第１３実施形態）
本実施形態では、第８実施形態と異なる部分について説明する。図２１は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、プリドライバ部６０のドライバ回路４０を反転出力とし、スイッチング素子５０をＮｃｈ型のＭＯＳＦＥＴとすることで、パワー素子１０のゲートＯＮの論理を第８実施形態に合わせることができる。

また、本実施形態はパワー素子１０がオフする場合に採用されたものであり、ドライバ回路４０の出力がハイレベルとなる、つまりスイッチング素子５０をオンさせ、パワー素子１０のゲート電圧がローレベルとなったとき、電流量削減制御回路７０で生成される電流量削減信号によって、定電流生成部３０の電流量を第１電流量よりも小さい第２電流量としてドライバ回路４０に供給することで、パワー素子１０がオフする場合にも第５実施形態と同様の効果を得ることができる。

また、電流量削減制御回路７０は切替信号（ＩＮ）とコンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）とのＮＯＲ論理を出力するＮＯＲ回路７３ａを備えている。このＮＯＲ回路７３ａの出力（ＩＮ＿ＣＵＲ）が電流量削減用信号となる。

（第１４実施形態）
本実施形態では、第１３実施形態と異なる部分について説明する。図２２は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、第１０および第１１実施形態と同様に、定電流源６２から供給される定電流によりパワー素子１０のゲートを定電流駆動することもできる。

なお、第１３実施形態および本実施形態では電流量削減制御回路７０としてコンパレータ７２を用いる構成を例に説明したが、もちろん電流量削減制御回路７０として遅延回路７５を用いる構成としても良い。

（第１５実施形態）
本実施形態では、第１３実施形態と異なる部分について説明する。図２３は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、電源２０と基準電圧ラインとの間に電源２０側からＰｃｈ型のＭＯＳＦＥＴとＮｃｈ型のＭＯＳＦＥＴとが接続されており、これらのスイッチング素子５０、５１によってインバータが構成されている。

具体的には、スイッチング素子５０は第１３実施形態で示されたスイッチング素子５０に対応し、本実施形態では第１３実施形態に係る構成に対して抵抗６１ではなくＰｃｈ型のスイッチング素子５１が設けられた構成になっている。

そして、パワー素子１０のゲートは、スイッチング素子５０とスイッチング素子５１との中間点に接続されている。したがって、ドライバ回路４０の出力（ＢＵＦＯＵＴ）がハイレベルの場合、スイッチング素子５０がオンおよびスイッチング素子５１がオフされるため、パワー素子１０のゲート電圧は下がる。一方、ドライバ回路４０の出力（ＢＵＦＯＵＴ）がローレベルの場合、スイッチング素子５０がオフおよびスイッチング素子５１がオンされるため、パワー素子１０のゲート電圧は上がるという構成になっている。

次に、図２３に示される負荷駆動装置の作動について、図２４のタイミングチャートを参照して説明する。

まず、切替信号（ＩＮ）がハイレベルのとき、ドライバ回路４０は反転出力を行うので、ドライバ回路４０の出力（ＢＵＦＯＵＴ）はローレベルとなる。そして、スイッチング素子５０がオフ、スイッチング素子５１がオンのためパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）はハイレベルとなり、パワー素子１０はオン状態となる。

また、切替信号（ＩＮ）がハイレベルのため、ＮＯＲ回路７３ａの出力（ＩＮ＿ＣＵＲ）はローレベルすなわち電流量削減用信号のオン指令となる。これにより、定電流生成部３０は、第２電流量の定電流をドライバ回路４０に供給する。

続いて、時点Ｔ４０で切替信号（ＩＮ）がローレベルになると、スイッチング素子５０がオン、スイッチング素子５１がオフするため、パワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）が下降し始める。時点Ｔ４０の直後は、パワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）はコンパレータ閾値以上のレベルのため、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はローレベルとなっている。

そして、時点Ｔ４１でパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がコンパレータ閾値より下がると、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はハイレベルとなる。これにより、切替信号（ＩＮ）がローレベルだとしてもＮＯＲ回路７３ａの出力（ＩＮ＿ＣＵＲ）はローレベルすなわち電流量削減用信号のオン指令となり、定電流生成部３０は第１電流量よりも小さい第２電流量の定電流をドライバ回路４０に供給する。

この後、時点Ｔ４２でパワー素子１０をオンするために切替信号（ＩＮ）がハイレベルになると、ドライバ回路４０の出力（ＢＵＦＯＵＴ）はローレベルに向かう。これにより、スイッチング素子５０がオフ、スイッチング素子５１がオンするため、ゲート電圧が上昇し始める。

そして、時点Ｔ４３でパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がコンパレータ閾値を上回ると、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はローレベルとなる。この時点では切替信号（ＩＮ）が既にハイレベルになっているので、ＮＯＲ回路７３ａの出力（ＩＮ＿ＣＵＲ）はローレベルすなわち電流量削減用信号のオン指令が継続され、ドライバ回路４０に供給される電流量が増えることはない。

以上のように、パワー素子１０を駆動するスイッチング素子５０、５１をインバータ構成とすることもできる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、スイッチング素子５０およびスイッチング素子５１が特許請求の範囲の「第１スイッチング素子および第２スイッチング素子」に対応する。

（第１６実施形態）
本実施形態では、上記各実施形態と異なる部分について説明する。一般的にＩＧＢＴ等のパワー素子１０の駆動部分にはパワー素子１０の短絡、過電流の保護機能が付随されており、本案では保護機能に短絡（過電流）信号が入るとパワー素子１０のゲート電圧を一定電圧にクランプし、短絡（過電流）したかどうかを判定する構成がとられている。

図２５は、本実施形態に係る負荷駆動装置の具体的な回路図である。この図に示されるように、プリドライバ部６０は、定電流生成部３０、ドライバ回路４０、および電流量削減制御回路７０、を備えており、パワー素子１０を駆動する全体の構成としては、さらにスイッチング回路５０、定電流回路６４、クランプ回路６５、を備えている。

なお、ドライバ回路４０は反転出力により、Ｎｃｈ型のＭＯＳＦＥＴであるスイッチング素子５０を駆動する構成になっている。また、本実施形態では、定電流生成部３０は第１実施形態の図２に示されたスイッチ３１（図２のＳＷ−Ａ）と第１定電流源３２と第２定電流源３３とを備えた構成が採用されている。

定電流回路６４は、電源２０とスイッチング素子５０との間に接続され、スイッチング素子５０が駆動されたときにパワー素子１０のゲートが所定電圧（ＯＮ電圧）に達するまでパワー素子１０のゲートに定電流を流す回路である。

図２６（ａ）は、定電流回路６４の具体的な回路構成を示した図である。この図に示されるように、定電流回路６４は、抵抗６４ａ（図２６（ａ）のＲ１）と、抵抗６４ｂ（図２６（ａ）のＲ２）と、オペアンプ６４ｃと、定電流生成部６４ｄと、スイッチング素子６４ｅと、定電流源６４ｆと、スイッチング素子６４ｇと、を備えている。図２６（ａ）に示される定電流回路６４の構成では、抵抗６４ｂ、オペアンプ６４ｃ、定電流生成部６４ｄ、定電流源６４ｆ、およびスイッチング素子６４ｇがスイッチング素子６４ｅを駆動するためのプリドライバ部（一点鎖線で囲まれた範囲）となる。

この抵抗６４ａは、パワー素子１０のゲートに流れる定電流に対応する電流が流れるセンシング用の抵抗である。抵抗６４ａの一端側は電源２０（図２６（ａ）のＶＢ）に接続され、他端側はスイッチング素子６４ｅに接続されている。また、抵抗６４ｂは一端側が電源２０に接続され、他端側が定電流源６４ｆに接続されている。

オペアンプ６４ｃは、抵抗６４ｂの他端側の電圧に基づいて抵抗６４ａに流れる電流をフィードバック制御することで、パワー素子１０のゲートに流す定電流（Ｉｏｕｔ）の大きさを調整する役割を果たすものである。

また、オペアンプ６４ｃの非反転入力端子は抵抗６４ｂの他端側と定電流源６４ｆとの接続点に接続されている。これにより、オペアンプ６４ｃの非反転入力端子には抵抗６４ｂの他端側に対応する第１電圧が印加される。すなわち、電源２０の電圧をＶＢとし、抵抗６４ｂに流れる電流をＩ３とし、抵抗６４ｂの抵抗値をＲ２とすると、第１電圧は電源２０の電源電圧から基準電圧が差し引かれた電圧（ＶＢ−Ｉ３×Ｒ２）に相当する。

一方、オペアンプ６４ｃの反転入力端子は抵抗６４ａの他端側に接続されている。これにより、オペアンプ６４ｃの反転入力端子には抵抗６４ａの他端側に対応する第２電圧が印加される。すなわち、抵抗６４ａに流れる電流をＩｏｕｔとし、抵抗６４ａの抵抗値をＲ１とすると、第２電圧は電源２０の電源電圧から抵抗６４ａの電圧降下分が差し引かれた電圧（ＶＢ−Ｉｏｕｔ×Ｒ１）に相当する。

定電流生成部６４ｄは、オペアンプ６４ｃの能力すなわちスイッチング速度を決定する定電流を生成する回路である。図２６（ｂ）に示されるように、定電流生成部６４ｄはスイッチ３１（図２６（ｂ）のＳＷ−Ａ）と第１定電流源３２と第２定電流源３３とを備えた構成になっている。したがって、電流量削減用信号のオン指令によってスイッチ３１がオンされると、第１定電流源３２に流れる電流と第２定電流源３３に流れる電流とが足し合わされた第１電流量の定電流がオペアンプ６４ｃに供給される。一方、スイッチ３１がオフされると、第２定電流源３３に流れる電流のみが第２電流量の定電流としてオペアンプ６４ｃに供給される。なお、この定電流生成部６４ｄの構成は上述の定電流生成部３０と同じであるが、第３実施形態等で示された他の構成でも良い。

スイッチング素子６４ｅは、オペアンプ６４ｃの出力によって駆動される半導体素子である。本実施形態では、スイッチング素子６４ｅとしてＰｃｈ型のＭＯＳＦＥＴが用いられている。そして、スイッチング素子６４ｅのゲートはオペアンプ６４ｃの出力端子に接続され、ソースは抵抗６４ａの他端側に接続されている。さらに、スイッチング素子６４ｅのドレインはパワー素子１０のゲートに接続されている。

定電流源６４ｆは抵抗６４ｂに一定の電流（Ｉ３）を流す電流源であり、抵抗６４ｂの他端側とグランド等の基準電圧ラインとの間に接続されている。

また、定電流回路６４に備えられたスイッチング素子６４ｇは電源２０とオペアンプ６４ｃの出力端子との間に接続されている。このスイッチング素子６４ｇは切替信号により駆動される。本実施形態では、スイッチング素子６４ｇとしてＰｃｈ型のＭＯＳＦＥＴが採用される。したがって、スイッチング素子６４ｇのソースが電源２０に接続され、ドレインがオペアンプ６４ｃの出力端子に接続されている。

上記の構成を有する定電流回路６４は、抵抗６４ａの他端側に対応する第１電圧と抵抗６４ｂの他端側に対応する第２電圧とが等しくなるように抵抗６４ａに流れる電流の大きさをフィードバック制御する。

具体的には、定電流回路６４のオペアンプ６４ｃの各入力端子の電位は同電位となるため、抵抗６４ａの他端側に対応する第１電圧（ＶＢ−Ｉｏｕｔ×Ｒ１）と抵抗６４ｂの他端側に対応する第２電圧（ＶＢ−Ｉ３×Ｒ２）とが等しくなるようにオペアンプ６４ｃがスイッチング素子６４ｅを制御する。したがって、抵抗６４ａに流れる定電流ＩｏｕｔはＩｏｕｔ＝（Ｒ２／Ｒ１）×Ｉ３となり、抵抗６４ａに流れる電流が一定の定電流としてパワー素子１０のゲートに流れる。

上記の式（Ｉｏｕｔ＝（Ｒ２／Ｒ１）×Ｉ３）に表されるように、抵抗６４ａには抵抗６４ｂに流れる電流の大きさに比例した電流が流れるようになっている。そして、抵抗６４ｂには、定電流源６４ｆの電流Ｉ３が流れるので、抵抗６４ａには当該電流Ｉ３に比例した電流が流れる。

クランプ回路６５は、外部から入力されるクランプ回路ＯＮ／ＯＦＦ切替信号に従ってパワー素子１０のゲートに印加される電圧をクランプ電圧にクランプすることにより、ゲート電圧の急激な変動を回避してパワー素子１０の短絡時のオーバーシュートやサージによる破壊を防止する役割を果たす回路である。クランプ回路６５はスイッチ６５ａとツェナーダイオード６５ｂとが直列接続された構成になっている。スイッチ６５ａはパワー素子１０のゲートに接続されている。

また、クランプ回路６５は、パワー素子１０の短絡を示すＩＧＢＴ短絡検出信号が入力されるようになっており、このＩＧＢＴ短絡検出信号が入力されるとパワー素子１０のゲート電圧を所定電圧よりも小さいクランプ電圧にクランプする回路である。スイッチ６５ａはＩＧＢＴ短絡検出信号に従ってオン／オフする。パワー素子１０の短絡は図示しない短絡検出回路等により検出され、そのＩＧＢＴ短絡検出信号が負荷駆動装置のクランプ回路６５に入力される構成になっている。

電流量削減制御回路７０は、切替信号がドライバ回路４０に入力されている間であって、ドライバ回路４０がスイッチング素子５０をオフさせ、パワー素子１０がオンしたタイミングで定電流回路６４に電流量削減用信号のオフ指令を出し、ドライバ回路４０がスイッチング素子５０をオンさせ、パワー素子１０がオフしたタイミングで定電流生成部３０に電流量削減用信号のオフ指令を出す回路である。具体的に、電流量削減制御回路７０は、コンパレータ７２と、ＡＮＤ回路７３と、基準電圧源７６と、基準電圧源７７と、ＯＲ回路７８と、ＮＯＲ回路７９と、を備えている。

基準電圧源７６は、パワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がハイレベルであるか否かを判定するためのゲートＨ判定閾値レベルが設定された電圧源である。また、基準電圧源７７は、パワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がローレベルであるか否かを判定するためのゲートＬ判定閾値レベルが設定された電圧源である。

これら基準電圧源７６および基準電圧源７７は、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）によってコンパレータ７２の非反転入力端子に対する接続が切り替えられる。コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）がハイレベルの場合、ゲートＨ判定閾値レベルが設定された基準電圧源７６に切り替えられる。一方、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）がローレベルの場合、ゲートＬ判定閾値レベルが設定された基準電圧源７７に切り替えられる。したがって、コンパレータ７２はパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がゲートＬ判定閾値レベルを下回るとハイレベルの信号を出力し、パワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がゲートＨ判定閾値レベルを上回るとローレベルの信号を出力する。

ＡＮＤ回路７３は、切替信号（ＩＮ）とコンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）との両方がハイレベルの場合のみ、ハイレベルの信号を出力する。

ＯＲ回路７８は、ＡＮＤ回路７３とＩＧＢＴ短絡検出信号とのうちのいずれか一方がハイレベルの場合にハイレベルの信号を出力する。このＯＲ回路７８の出力（ＩＮ＿ＣＵＲ１）が定電流回路６４の電流量（Ｐｒｅ＿Ｉｏｕｔ１）を制御するための電流量削減用信号に対応する。本実施形態では、ＯＲ回路７８は外部からＩＧＢＴ短絡検出信号としてハイレベルの信号が入力されてからＩＧＢＴ短絡検出信号の入力が解除されるまで、すなわちＩＧＢＴ短絡検出信号としてローレベルの信号が入力されるまでは電流量削減用信号のオフ指令を出す。

ＮＯＲ回路７９は、切替信号（ＩＮ）とコンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）との両方がローレベルの場合のみ、ハイレベルの信号を出力する。このＮＯＲ回路７９の出力（ＩＮ＿ＣＵＲ２）が定電流生成部３０の電流量（Ｐｒｅ＿Ｉｏｕｔ２）を制御するための電流量削減用信号に対応する。

ＯＲ回路７８およびＮＯＲ回路７９において、出力がローレベルの場合が電流量削減用信号のオン指令に対応し、出力がハイレベルの場合が電流量削減用信号のオフ指令に対応する。

上記のような負荷駆動装置の構成によると、電流量削減制御回路７０はＮＯＲ回路７９の出力（ＩＮ＿ＣＵＲ２）である電流量削減用信号のオン指令またはオフ指令に従ってドライバ回路４０に供給する電流量を制御する。

また、定電流回路６４は、パワー素子がオンするオン時間に達するまでは電流量削減制御回路７０の出力（ＩＮ＿ＣＵＲ１）である電流量削減用信号のオフ指令に従って第１電流量の大きさの定電流によってパワー素子１０のゲートを定電流駆動する。そして、パワー素子１０がオンするオン時間が経過した後は、定電流回路６４は電流量削減制御回路７０の出力（ＩＮ＿ＣＵＲ１）である電流量削減用信号のオン指令に従って第１電流量よりも小さい第２電流量の定電流によってスイッチング素子６４ｅを駆動する。

具体的に、負荷駆動装置の作動について、図２７のフローチャートを参照して説明する。まず、時点Ｔ５０まではパワー素子１０がオンしている。このとき、ドライバ回路４０に電流を供給する定電流生成部３０は、電流量削減制御回路７０からの電流量削減用信号のオン指令に従って第２電流量の定電流を供給している。

そして、パワー素子１０をオフさせるために時点Ｔ５０で切替信号（ＩＮ）がローレベルになると、電流量削減制御回路７０のＮＯＲ回路７９には切替信号（ＩＮ）のローレベルの信号とコンパレータ７２のローレベルの信号とが入力される。このため、ＮＯＲ回路７９の出力（ＩＮ＿ＣＵＲ２）は電流量削減用信号のオフ指令となり、定電流生成部３０からドライバ回路４０に第１電流量の電流量（Ｐｒｅ＿Ｉｏｕｔ２）が供給される。なお、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はローレベルであるので、コンパレータ７２の閾値はゲートＬ判定閾値レベルに設定されている。

続いて、時点Ｔ５０後にパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）が減少し、時点Ｔ５１でパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がゲートＬ判定閾値レベルを下回ると、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はハイレベルになる。このため、ＮＯＲ回路７９の出力（ＩＮ＿ＣＵＲ２）は電流量削減用信号のオン指令となり、定電流生成部３０からドライバ回路４０に第１電流量よりも小さい第２電流量の電流（Ｐｒｅ＿Ｉｏｕｔ２）が供給される。

このように、上記の時点Ｔ５０〜Ｔ５１では、ドライバ回路４０に供給する電流量を増加させて、Ｎｃｈ型であるスイッチング素子５０を素早くオンさせることにより、パワー素子１０のゲートを素早く立ち下げている。また、電流量削減制御回路７０のＡＮＤ回路７３にはコンパレータ７２のローレベルの信号が入力されるためＯＲ回路７８への出力もローレベルとなり、ＯＲ回路７８に入力されるＩＧＢＴ短絡検出信号もローレベルである。このため、定電流回路６４に対する電流量削減制御回路７０の出力（ＩＮ＿ＣＵＲ１）は電流量削減用信号のオン指令が継続される。

続いて、パワー素子１０をオンさせるために時点Ｔ５２で切替信号（ＩＮ）がハイレベルになると、電流量削減制御回路７０のＡＮＤ回路７３には切替信号（ＩＮ）のハイレベルの信号とコンパレータ７２のハイレベルの信号とが入力される。このため、ＡＮＤ回路７３の出力はハイレベルとなるので、定電流回路６４の定電流生成部６４ｄに対するＯＲ回路７８の出力（ＩＮ＿ＣＵＲ１）は電流量削減用信号のオフ指令となる。したがって、オペアンプ６４ｃに供給される電流量（Ｐｒｅ＿Ｉｏｕｔ１）が第１電流量に増加する。このため、時点Ｔ５３では定電流回路６４からスイッチング素子５０に流れる電流量（Ｉｏｕｔ）が増加するので、パワー素子１０のゲート電圧が定電流回路６４の電流量（Ｉｏｕｔ）に従って素早く上昇する。なお、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はハイレベルであるので、コンパレータ７２の閾値はゲートＨ判定閾値レベルに設定される。

この後、時点Ｔ５３でパワー素子１０のゲート電圧（ＩＧＢＴ＿ＧＡＴＥ）がゲートＨ判定閾値レベルを超えると、コンパレータ７２の出力（ＣＯＭＰ＿ＯＵＴ）はローレベルになる。このため、ＡＮＤ回路７３の出力はローレベルとなるので、ＯＲ回路７８の出力（ＩＮ＿ＣＵＲ１）は電流量削減用信号のオン指令となり、定電流生成部６４ｄからオペアンプ６４ｃに第１電流量よりも小さい第２電流量の電流（Ｐｒｅ＿Ｉｏｕｔ１）が供給される。

このように、上記の時点Ｔ５２〜Ｔ５４では、定電流回路６４のオペアンプ６４ｃに供給する電流量を増加させて、定電流回路６４からパワー素子１０のゲートに供給する電流量を増やすことにより、パワー素子１０のゲートを素早く立ち上げている。また、電流量削減制御回路７０のＮＯＲ回路７９には切替信号（ＩＮ）としてハイレベルの信号が入力されるので、ＮＯＲ回路７９の出力（ＩＮ＿ＣＵＲ２）はローレベルとなる。このため、定電流生成部３０に対する電流量削減制御回路７０の出力（ＩＮ＿ＣＵＲ２）は電流量削減用信号のオン指令が継続される。

ここで、パワー素子１０のゲート電圧は、時点Ｔ５２〜Ｔ５４のミラー区間およびクランプ電圧保持区間を経て、時点Ｔ５４以降がフルオン区間となる。ミラー区間におけるゲート電圧は、パワー素子１０であるＩＧＢＴの増幅率等の特性によって決まるミラー電圧になっており、時点Ｔ５２後に最初に一定電圧となる電圧である。このミラー区間後に再びゲート電圧が一定電圧となる区間がクランプ電圧保持区間である。このクランプ電圧保持区間では、クランプ回路６５に入力されるクランプ回路ＯＮ／ＯＦＦ切替信号に従ってスイッチ６５ａがオンされ、ゲート電圧がクランプ電圧に保持される。これにより、立ち上がり時のパワー素子１０の短絡時のサージ破壊が防止される。そして、クランプ回路ＯＮ／ＯＦＦ切替信号によってスイッチ６５ａがオフされると、ゲート電圧は上昇し、時点Ｔ５４でパワー素子１０がフルオンになる。

次に、パワー素子１０をオンしているときにパワー素子１０の短絡が検出された場合の作動について、図２８を参照して説明する。なお、図２８において時点Ｔ５４までは上記の作動と同じである。また、図２８で示される破線の波形は、パワー素子１０に短絡が起きなかったときの通常の動作を示している。

そして、時点Ｔ５５でパワー素子１０の短絡が検出されると、このタイミングでクランプ回路６５のスイッチ６５ａをオンするクランプ回路ＯＮ／ＯＦＦ切替信号とＩＧＢＴ短絡検出信号のハイレベルが負荷駆動装置に入力される。これにより、クランプ回路６５がゲート電圧をクランプ電圧に保持しようとするため、ゲート電圧がフルオン状態からクランプ電圧に下がる。

また、電流量削減制御回路７０のＯＲ回路にはＩＧＢＴ短絡検出信号のハイレベルが入力されるので、ＯＲ回路７８の出力（ＩＮ＿ＣＵＲ１）は電流量削減用信号のオフ指令となる。これに伴い、定電流回路６４の定電流生成部６４ｄの電流量（Ｐｒｅ＿Ｉｏｕｔ１）が増加するので、オペアンプ６４ｃの出力（ＡＭＰ＿ＯＵＴ）も増加する。すなわち、パワー素子１０の短絡が検出されたタイミングで定電流生成部６４ｄの電流削減を解除し、下がっていたオペアンプ６４ｃの電流能力を戻す。これにより、図２８の点線で囲った部分に示されるように、クランプ時のオペアンプ６４ｃの出力安定レベルに達するまでの時間が掛からない。このように、オペアンプ６４ｃの電流能力が戻ったため、定電流を制御する回路の応答性も上がり、時点Ｔ５５後の電流（Ｉｏｕｔ）のオーバーシュートが軽減される。

一方、定電流回路６４のオペアンプ６４ｃの電流能力を回復させなかった場合、オペアンプ６４ｃのスルーレートは低いままであり、スイッチング素子６４ｅのゲートの制御が遅れ、定電流回路６４を構成している系全体の応答性が悪くなる。このため、図２８の点線で囲まれた部分の一点鎖線で示されるように、出力（ＡＭＰ＿ＯＵＴ）は安定するまでに時間が掛かる。このため、ドライブしている定電流（Ｉｏｕｔ）のオーバーシュートが大きく、期間も長くなるため、消費電流や発熱の増加につながる。

したがって、上記のように、パワー素子１０が短絡した場合は定電流回路６４の電流能力を上昇させることで定電流回路６４の応答性が上がり、オーバーシュートが軽減され、消費電流が抑制される。

そして、時点Ｔ５６以降はパワー素子１０をオフさせるため、上述の時点Ｔ５０〜Ｔ５１と同じ動作となる。なお、パワー素子１０のオフに伴ってＩＧＢＴ短絡検出信号のハイレベルがローレベル（つまりＩＧＢＴ短絡検出信号の入力の解除）となり、クランプ回路ＯＮ／ＯＦＦ切替信号もローレベルとなる。

以上説明したように、パワー素子が短絡した場合、電流量削減制御回路７０によって定電流回路６４の電流能力を上げることで、定電流回路６４の消費電流の増加を抑制し、パワー素子１０のゲート電圧を素早く上昇させることができる。

なお、本実施形態では、電流量削減制御回路７０としてコンパレータ７２にてパワー素子１０のゲートレベルを監視する構成を例に説明したが、第７実施形態で示された遅延回路７５を用いた構成や、第１２実施形態で示された電流量制御回路８０を用いた構成等を採用しても良い。

（他の実施形態）
上記各実施形態で示された負荷駆動装置の構成は一例であり、上記で示した構成に限定されることなく、本発明の特徴を含んだ他の構成とすることもできる。例えば、第１実施形態や第３実施形態で示された定電流生成部３０の構成は一例であり、他の構成でも良い。ドライバ回路４０の構成についても同様に、上記各実施形態で示されたものに限定されず、他の構成でも良い。

第１〜第４実施形態では、スイッチング素子５０としてＮｃｈ型のＭＯＳＦＥＴを採用しているが、Ｐｃｈ型のＭＯＳＦＥＴを採用しても良い。スイッチング素子５０としてＰｃｈ型のＭＯＳＦＥＴを用いた場合においても、ドライバ回路４０の出力がハイレベル、つまり、スイッチング素子５０のゲートの電位がハイレベルになる条件のときに定電流を削減する原理は同様である。もちろん、第５実施形態におけるスイッチング素子５０としてＮｃｈ型のＭＯＳＦＥＴを採用しても良い。その場合、プリドライバ部６０をＮｃｈ型のスイッチング素子５０に対応した構成とすれば良い。

また、第４実施形態では、電源３６の電圧値と抵抗３４ｂの抵抗値との両方を調整することで定電流の大きさを調整していたが、いずれか一方を調整することにより定電流の電流量を調整しても良い。

例えば、抵抗３４ｂの抵抗値を固定値とし、電源３６の電圧値を調整する場合、スイッチング素子５０がオンするオン時間に達するまでは電流量削減用信号に従って電源３６の電圧値を第１電圧値に設定することにより第１電流量の定電流をドライバ回路４０に流す。また、スイッチング素子５０がオンするオン時間が経過した後は電流量削減用信号に従って電源３６の電圧値を第１電圧値よりも小さい第２電圧値に設定することにより第２電流量の定電流をドライバ回路４０に流す。このように、電源３６の電圧値のみを調整することでドライバ回路４０に流す定電流の電流量を調整しても良い。

一方、電源３６の電圧値を固定値とし、抵抗３４ｂの抵抗値を調整する場合、スイッチング素子５０がオンするオン時間に達するまでは電流量削減用信号に従って抵抗３４ｂの抵抗値を第１抵抗値に設定することにより第１電流量の定電流をドライバ回路４０に流す。また、スイッチング素子５０がオンするオン時間が経過した後は電流量削減用信号に従って抵抗３４ｂの抵抗値を第１抵抗値よりも大きい第２抵抗値に設定することにより第２電流量の定電流をドライバ回路４０に流す。このように、抵抗３４ｂの抵抗値を調整することでドライバ回路４０に流す定電流の電流量を調整しても良い。

第６〜第１６実施形態では、定電流生成部３０として第１実施形態で示されたものを例に説明したが、もちろん上述した他の構成でも良い。

１０ 負荷
３０ 定電流生成部
３１ スイッチ
３２ 第１定電流源
３３ 第２定電流源
３４ｂ 抵抗
３６ 電源
４０ ドライバ回路
５０ スイッチング素子
６０ プリドライバ部

Claims (14)

1. 負荷（１０）に接続されるスイッチング素子（５０）と、
   定電流を生成する定電流生成部（３０）と、
   前記スイッチング素子（５０）がオンするまでのオン時間は前記定電流の大きさが大きくなるほど短くなるように設定され、前記定電流生成部（３０）から流れ込む前記定電流の大きさに応じたオン時間で前記スイッチング素子（５０）をオンするドライバ回路（４０）と、を備えており、
   前記定電流生成部（３０）は、前記スイッチング素子（５０）がオンするオン時間に達するまでは前記ドライバ回路（４０）に第１電流量の大きさの定電流を流し、前記スイッチング素子（５０）がオンするオン時間が経過した後は前記ドライバ回路（４０）に前記第１電流量よりも小さい第２電流量の定電流を流すことを特徴とする負荷駆動装置。
2. 前記定電流生成部（３０）は、
   電流量削減用信号に従ってオンまたはオフするスイッチ（３１）と、
   前記スイッチ（３１）に接続された第１定電流源（３２）と、
   前記スイッチ（３１）および前記第１定電流源（３２）の直列経路に対して並列に接続された第２定電流源（３３）と、を備え、
   前記ドライバ回路（４０）は、前記スイッチング素子（５０）をオンするための切替信号に従って前記スイッチング素子（５０）をオンするようになっており、
   前記スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号のオン指令に従って前記スイッチ（３１）がオンされることにより、前記第１定電流源（３２）に流れる電流と前記第２定電流源（３３）に流れる電流とが足し合わされた電流を前記第１電流量の定電流として生成し、
   前記スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号のオフ指令に従って前記スイッチ（３１）がオフされることにより、前記第２定電流源（３３）に流れる電流を前記第２電流量の定電流として生成することを特徴とする請求項１に記載の負荷駆動装置。
3. 前記定電流生成部（３０）は、
   前記第１電流量の定電流を生成する第１定電流源（３２）と、
   前記第２電流量の定電流を生成する第２定電流源（３３）と、
   前記スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号に従って前記第１定電流源（３２）から前記ドライバ回路（４０）に前記第１電流量の定電流が流れるように接続を切り替え、前記スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号に従って前記第２定電流源（３３）から前記ドライバ回路（４０）に前記第２電流量の定電流が流れるように接続を切り替えるスイッチ（３１）と、を備え、
   前記ドライバ回路（４０）は、前記スイッチング素子（５０）をオンするための切替信号に従って前記スイッチング素子（５０）をオンするようになっていることを特徴とする請求項１に記載の負荷駆動装置。
4. 前記定電流生成部（３０）は、電圧値を可変できる可変電源（３６）を有し、前記電圧値が大きくなるほど前記定電流の電流量が大きくなるように構成されており、
   前記ドライバ回路（４０）は、前記スイッチング素子（５０）をオンするための切替信号に従って前記スイッチング素子（５０）をオンするようになっており、
   前記スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号に従って前記可変電源（３６）の電圧値を第１電圧値に設定することにより前記第１電流量の定電流を前記ドライバ回路（４０）に流し、
   前記スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号に従って前記可変電源（３６）の電圧値を前記第１電圧値よりも小さい第２電圧値に設定することにより前記第２電流量の定電流を前記ドライバ回路（４０）に流すことを特徴とする請求項１に記載の負荷駆動装置。
5. 前記定電流生成部（３０）は、抵抗値を可変できる可変抵抗（３４ｂ）を有し、前記抵抗値が大きくなるほど前記定電流の電流量が小さくなるように構成されており、
   前記ドライバ回路（４０）は、前記スイッチング素子（５０）をオンするための切替信号に従って前記スイッチング素子（５０）をオンするようになっており、
   前記スイッチング素子（５０）がオンするオン時間に達するまでは電流量削減用信号に従って前記可変抵抗（３４ｂ）の抵抗値を第１抵抗値に設定することにより前記第１電流量の定電流を前記ドライバ回路（４０）に流し、
   前記スイッチング素子（５０）がオンするオン時間が経過した後は電流量削減用信号に従って前記可変抵抗（３４ｂ）の抵抗値を前記第１抵抗値よりも大きい第２抵抗値に設定することにより前記第２電流量の定電流を前記ドライバ回路（４０）に流すことを特徴とする請求項１または４に記載の負荷駆動装置。
6. 前記ドライバ回路（４０）が前記スイッチング素子（５０）をオンするタイミングを前記ドライバ回路（４０）の出力と前記スイッチング素子（５０）がオンしたことを示す所定値とを比較することにより検出し、そのタイミングで前記第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする請求項２ないし５のいずれか１つに記載の負荷駆動装置。
7. 前記切替信号が前記ドライバ回路（４０）に入力されてから前記ドライバ回路（４０）が前記スイッチング素子（５０）をオンさせるまでのタイマ時間をタイマ回路（７５）により計測し、その計測時間が前記タイマ時間に達したときに前記第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする請求項２ないし５のいずれか１つに記載の負荷駆動装置。
8. 前記負荷（１０）は半導体スイッチング素子にて構成されたパワー素子であり、
   前記定電流生成部（３０）および前記ドライバ回路（４０）は、前記スイッチング素子（５０）を駆動させることで、前記パワー素子を駆動するためのプリドライバ部（６０）となるように構成されており、
   前記ドライバ回路（４０）は、前記切替信号に従って前記スイッチング素子（５０）を駆動することにより前記パワー素子をオンするようになっており、
   前記プリドライバ部（６０）は、前記パワー素子がオンするオン時間に達するまでは前記第１電流量の大きさの定電流によって前記スイッチング素子（５０）を駆動し、前記パワー素子がオンするオン時間が経過した後は前記第１電流量よりも小さい第２電流量の定電流によって前記スイッチング素子（５０）を駆動することを特徴とする請求項２ないし５のいずれか１つに記載の負荷駆動装置。
9. 前記パワー素子がオンするタイミングを前記パワー素子のゲート電圧と前記パワー素子がオンしたことを示す所定値とを比較することにより検出し、そのタイミングで前記第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする請求項８に記載の負荷駆動装置。
10. 前記切替信号が前記ドライバ回路（４０）に入力されてから前記パワー素子がオンするまでのタイマ時間をタイマ回路（７５）により計測し、その計測時間が前記タイマ時間に達したときに前記第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）を備えていることを特徴とする請求項８に記載の負荷駆動装置。
11. 前記スイッチング素子（５０）は、第３定電流源（６２）に接続されており、
    前記パワー素子は、前記第３定電流源（６２）から供給される定電流により定電流駆動されることを特徴とする請求項９または１０に記載の負荷駆動装置。
12. 前記スイッチング素子（５０）は、第１スイッチング素子と第２スイッチング素子とにより構成されたインバータであり、
    前記パワー素子のゲートは、前記第１スイッチング素子と前記第２スイッチング素子との中間点に接続されていることを特徴とする請求項９または１０に記載の負荷駆動装置。
13. 前記スイッチング素子（５０）に接続され、前記スイッチング素子（５０）が駆動されたときに前記パワー素子のゲート電圧が所定電圧に達するまで前記パワー素子のゲートに定電流を流す第３定電流源（６２）と、
    前記第３定電流源（６２）に流れる電流を検出する電流センサ（６３）の検出結果が判定閾値を下回ったときに前記第２電流量の定電流を流すための電流量削減用信号を出力する電流量制御回路（８０）と、を備えていることを特徴とする請求項８に記載の負荷駆動装置。
14. 前記スイッチング素子（４０）がオフすると前記パワー素子のゲート電圧が所定電圧に達するまで前記パワー素子のゲートに定電流を流すことにより、前記パワー素子をオンさせる定電流回路（６４）と、
    前記パワー素子の短絡を示す短絡検出信号が入力されるようになっており、この短絡検出信号が入力されると前記パワー素子のゲート電圧を前記所定電圧よりも小さいクランプ電圧にクランプするクランプ回路（６５）と、
    前記切替信号が前記ドライバ回路（４０）に入力されてから前記パワー素子がオンするタイミングで前記第２電流量の定電流を流すための電流量削減用信号を出力する電流量削減制御回路（７０）と、を備え、
    前記定電流回路（６４）は、前記パワー素子がオンするオン時間に達するまでは前記電流量削減制御回路（７０）から入力される前記電流量削減用信号に従って前記第１電流量の大きさの定電流によって前記パワー素子を定電流駆動し、前記パワー素子がオンするオン時間が経過した後は前記電流量削減用信号に従って前記第１電流量よりも小さい第２電流量の定電流によって前記パワー素子を定電流駆動し、
    前記電流量削減制御回路（７０）は、前記短絡検出信号が入力されるようになっており、前記短絡検出信号が入力されてからこの短絡検出信号の入力が解除されるまで、前記第１電流量の定電流を流すための電流量削減用信号を出力することを特徴とする請求項８に記載の負荷駆動装置。

Images