JP2012142571A

JP2012142571A - 半導体装置

Info

Publication number: JP2012142571A
Application number: JP2011282753A
Authority: JP
Inventors: Koji Ono; 幸治小野; Hideomi Suzawa; 英臣須澤
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-12-26
Filing date: 2011-12-26
Publication date: 2012-07-26

Abstract

【課題】基板の大型化に対応し得る金属配線を作製する。
【解決手段】絶縁表面上に少なくとも一層の導電膜１２，１３を形成し、前記導電膜１２，１３上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、バイアス電力密度、ＩＣＰ電力密度、下部電極の温度、圧力、エッチングガスの総流量、エッチングガスにおける酸素または塩素の割合に応じてテーパー角αが制御された金属配線を形成する。このようにして形成された金属配線は、幅や長さのばらつきが低減されており、基板１０の大型化にも十分対応し得る。
【選択図】図８

Description

本発明は、薄膜技術を用いて形成される金属配線およびその作製方法に関する。また、金属配線基板およびその作製方法に関する。なお、本明細書中において金属配線基板とは、薄膜技術を用いて形成される金属配線を有するガラス等の絶縁基板、あるいは各種基板を指す。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、発光装置、および密着型イメージセンサはその代表例として知られている。特に、結晶性珪素膜（典型的にはポリシリコン膜）を活性領域としたＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。

例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上に形成される。

アクティブマトリクス型液晶表示装置の画素回路には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。

画素ＴＦＴは一般にｎチャネル型ＴＦＴから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。

オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。

ＧＯＬＤ構造を形成するための一例について図を用いて説明する。基板上に下地絶縁膜を形成し、前記下地絶縁膜上に半導体膜を形成し、前記半導体膜上に絶縁膜を形成し、前記絶縁膜上に導電膜を形成する。なお、図１（Ａ）において、前記下地絶縁膜は積層構造としているが、単層構造でも良いし、形成しなくてもよい。また、前記導電膜を単層構造としているが、２層以上の積層構造としても良い。続いて、レジストを形成し、導電膜の端部をテーパー形状とするためにエッチングを行う。（図１（Ｂ））このエッチング方法としては、高密度プラズマを用いたドライエッチング法が望ましい。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）を用いたエッチング装置が適している。そして、第１のドーピング処理および第２のドーピング処理により半導体膜に、ゲート電極と重なる低濃度不純物領域と、ソース領域またはドレイン領域として機能する高濃度不純物領域を形成する。以上のような処理により、ＧＯＬＤ構造が実現できる。

ＩＣＰエッチング装置におけるエッチング条件は、バイアス電力密度、ＩＣＰ電力密度、圧力、エッチングガスの総流量および下部電極の温度である。また、エッチングガスにおいて酸素を添加すると、エッチングが促進されることから、エッチングガスにおける酸素添加率も条件の１つとする。

しかしながら、エッチング条件によってレジストと導電膜との選択比が変わり、基板面内で導電膜の幅がばらつく場合がある。前記導電膜をゲート電極として用いる場合、前記導電膜は不純物元素の導入の際にマスクとなるため、前記導電膜の幅のばらつきは、チャネル形成領域の長さと、前記導電膜とＬＤＤ領域との重なる領域の長さのばらつきの原因となる。このような半導体膜を用いてＴＦＴを作製すると、電気的特性のばらつきの要因となり、さらには半導体装置の動作特性を低下させる要因となる。また、前記導電膜を配線として用いる場合、前記導電膜の幅のばらつきは、配線抵抗のばらつきの要因となり、ＴＦＴの電気的特性を低下させる。このように、導電膜の幅や長さのばらつきは基板が大型化するなかでますます深刻な問題となっており、導電膜の幅や長さのばらつきを抑えて均一性を高めることは非常に重要である。

本発明はこのような問題点を解決するための技術であり、基板の大型化に対応でき得る金属配線およびその作製方法、並びに金属配線基板およびその作製方法を提供することを課題とする。

本明細書で開示する金属配線に関する発明の構成は、タングステン膜、または、タングステン化合物を主成分とする金属化合物膜、または、タングステン合金を主成分とする金属合金膜により形成された導電層であって、前記導電層の端部におけるテーパー角αが５°〜８５°の範囲であることを特徴としている。

上記構成において、前記金属合金膜は、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉ、Ｓｃ、Ｎｄから選ばれた一種の元素または複数種の元素とタングステンとの合金膜であることを特徴としている。

また、上記構成において、前記金属化合物膜は、タングステンの窒化物膜であることを特徴としている。

また、金属配線に関する他の発明の構成は、アルミニウム膜、または、アルミニウム化合物を主成分とする金属化合物膜、または、アルミニウム合金を主成分とする金属合金膜により形成された導電層であって、前記導電層の端部におけるテーパー角αが５°〜８５°の範囲であることを特徴としている。

上記構成において、前記金属合金膜は、Ｔａ、Ｔｉ、Ｍｏ、Ｃｒ、Ｎｂ、Ｓｉ、Ｓｃ、Ｎｄから選ばれた一種の元素または複数種の元素とアルミニウムとの合金膜であることを特徴としている。

また、上記構成において、前記金属化合物膜は、アルミニウムの窒化物膜であることを特徴としている。

また、上記各構成において、密着性を向上させるために導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）を最下層に設ける構成としてもよい。

また、本明細書で開示する金属配線基板に関する発明の構成は、絶縁基板と、金属配線とを有する金属配線基板において、前記金属配線は、タングステン膜、または、タングステン化合物を主成分とする金属化合物膜、または、タングステン合金を主成分とする金属合金膜により形成された導電層であって、前記導電層の端部におけるテーパー角αが５°〜８５°の範囲であることを特徴としている。

また、金属配線基板に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板において、前記金属配線は、アルミニウム膜、または、アルミニウム化合物を主成分とする金属化合物膜、または、アルミニウム合金を主成分とする金属合金膜により形成された導電層であって、前記導電層の端部におけるテーパー角αが５°〜８５°の範囲であることを特徴としている。

また、本明細書で開示する金属配線の作製方法に関する発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、バイアス電力密度に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、金属配線の作製方法に関する他の発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、ＩＣＰ電力密度に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、金属配線の作製方法に関する他の発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、下部電極の温度に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線の作製方法に関する構成において、前記下部電極の温度は、８５〜１２０℃とすることを特徴としている。

また、金属配線の作製方法に関する他の発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、圧力に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線の作製方法に関する構成において、前記圧力は、２．０〜１３Ｐａとすることを特徴としている。

また、金属配線の作製方法に関する他の発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、反応ガスの流量に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、上記金属配線の作製方法に関する構成において、前記反応ガスの総流量は、２．６１×１０³〜１０．８７×１０³ｓｃｃｍ／ｍ³とすることを特徴としている。

また、金属配線の作製方法に関する他の発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、反応ガスにおける酸素の割合に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線の作製方法に関する構成において、前記反応ガスにおける酸素の割合は、１７〜５０％とすることを特徴としている。

また、金属配線の作製方法に関する他の発明の構成は、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、反応ガスにおける塩素の割合に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、上記金属配線の作製方法に関する各構成において、前記金属薄膜は、タングステン膜、タングステン化合物を主成分とする金属化合物膜、タングステン合金を主成分とする金属合金膜から選ばれた薄膜、アルミニウム膜、アルミニウム化合物を主成分とする金属化合物膜、および、アルミニウム合金を主成分とする金属合金膜から選ばれた薄膜であることを特徴としている。

また、本明細書で開示する金属配線基板の作製方法に関する発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、バイアス電力密度に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、金属配線基板の作製方法に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、ＩＣＰ電力密度に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、金属配線基板の作製方法に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、下部電極の温度に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線基板の作製方法に関する構成において、前記下部電極の温度は、８５〜１２０℃とすることを特徴としている。

また、金属配線基板の作製方法に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、圧力に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線基板の作製方法に関する構成において、前記圧力は、２．０〜１３Ｐａとすることを特徴としている。

また、金属配線基板の作製方法に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、反応ガスの総流量に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線基板の作製方法に関する構成において、前記反応ガスの総流量は、２．６１×１０³〜１０．８７×１０³ｓｃｃｍ／ｍ³とすることを特徴としている。

また、金属配線基板の作製方法に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、反応ガスにおける酸素の割合に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

上記金属配線基板の作製方法に関する構成において、前記反応ガスにおける酸素の割合は、１７〜５０％とすることを特徴としている。

また、金属配線基板の作製方法に関する他の発明の構成は、絶縁基板と、金属配線とを有する金属配線基板の作製方法において、絶縁表面上に少なくとも一層の導電膜を形成し、前記導電膜上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、反応ガスにおける塩素の割合に応じてテーパー角αが制御された金属配線を形成することを特徴としている。

また、上記金属配線基板の作製方法に関する各構成において、前記金属薄膜は、タングステン膜、タングステン化合物を主成分とする金属化合物膜、タングステン合金を主成分とする金属合金膜から選ばれた薄膜、アルミニウム膜、アルミニウム化合物を主成分とする金属化合物膜、および、アルミニウム合金を主成分とする金属合金膜から選ばれた薄膜であることを特徴としている。

本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来の配線または配線基板の作製プロセスに適合した、簡単な方法である。
（ｂ）バイアス電力密度、ＩＣＰ電力密度、下部電極の温度またはエッチングガスにおける塩素の割合を変えることで、所望のテーパー角を有する配線を形成することが可能となる。
（ｃ）圧力、エッチングガスの総流量、エッチングガスにおける酸素の割合、下部電極の温度を所定の値にすることで、基板面内におけるばらつきを低減することを可能とする。
（ｄ）以上の利点を満たした上で、金属配線または金属配線基板において、基板が大型化しても十分に対応することが可能となる。

（Ａ）バイアス電力密度に対するＷとレジストのエッチングレートの関係を示す図。（Ｂ）バイアス電力密度に対するＷとレジストの選択比の関係を示す図。（Ａ）ＩＣＰ電力密度に対するＷとレジストのエッチングレートの関係を示す図。（Ｂ）ＩＣＰ電力密度に対するＷとレジストの選択比の関係を示す図。（Ａ）圧力に対するＷとレジストのエッチングレートの関係を示す図。（Ｂ）圧力に対するＷとレジストの選択比の関係を示す図。（Ａ）エッチングガスにおける酸素添加率に対するＷとレジストのエッチングレートの関係を示す図。（Ｂ）エッチングガスにおける酸素添加率に対するＷとレジストの選択比の関係を示す図。（Ａ）エッチングガスの総流量に対するＷとレジストのエッチングレートの関係を示す図。（Ｂ）エッチングガスの総流量に対するＷとレジストの選択比の関係を示す図。（Ａ）下部電極の温度に対するＷとレジストのエッチングレートの関係を示す図。（Ｂ）下部電極の温度に対するＷとレジストの選択比の関係を示す図。ＩＣＰエッチング装置の例を示す図。本発明の概念の例を示す図。（Ａ）バイアス電力密度をパラメータとしたときのレジスト／Ｗの選択比に対するテーパー角の関係を示す図。（Ｂ）ＩＣＰ電力密度をパラメータとしたときのレジスト／Ｗの選択比に対するテーパー角の関係を示す図。（Ａ）圧力をパラメータとしたときのレジスト／Ｗの選択比に対するテーパー角の関係を示す図。（Ｂ）エッチングガスにおける酸素添加率をパラメータとしたときのレジスト／Ｗの選択比に対するテーパー角の関係を示す図。（Ａ）エッチングガスの総流量をパラメータとしたときのレジスト／Ｗの選択比に対するテーパー角の関係を示す図。（Ｂ）下部電極の温度をパラメータとしたときのレジスト／Ｗの選択比に対するテーパー角の関係を示す図。（Ａ）バイアス電力密度に対するＡｌ−Ｓｉとレジストのエッチングレートの関係を示す図。（Ｂ）バイアス電力密度に対するＡｌ−Ｓｉとレジストの選択比の関係を示す図。（Ａ）ＩＣＰ電力密度に対するＡｌ−Ｓｉとレジストのエッチングレートの関係を示す図。（Ｂ）ＩＣＰ電力密度に対するＡｌ−Ｓｉとレジストの選択比の関係を示す図。（Ａ）エッチングガスにおける塩素添加率に対するＡｌ−Ｓｉとレジストのエッチングレートの関係を示す図。（Ｂ）エッチングガスにおける塩素添加率に対するＡｌ−Ｓｉとレジストの選択比の関係を示す図。本発明を適用して作製した配線の形状の例を示す図。本発明を適用して作製した配線の例を示す図。本発明を適用して作製した配線の例を示す図。本発明を適用して作製した配線の例を示す図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴの構成を示す上面図。アクティブマトリクス型液晶表示装置の作製工程を示す断面図。発光装置の駆動回路及び画素部の断面構造図。（Ａ）発光装置の上面図。（Ｂ）発光装置の駆動回路及び画素部の断面構造図。半導体装置の例を示す図。半導体装置の例を示す図。半導体装置の例を示す図。

［実施の形態１］
本発明では、高密度プラズマを使用するＩＣＰエッチング装置を使用している。ＩＣＰエッチング装置は、低圧力でＲＦ電力を誘導的にプラズマ中に結合させることで、１０¹¹個／ｃｍ³以上のプラズマ密度を達成して、高選択比かつ高エッチングレートの加工を行うものである。

まず、ＩＣＰドライエッチング装置プラズマ生成機構について図７（Ａ）を用いて詳細に説明する。

図７（Ａ）にエッチングチャンバーの簡略構造図を示す。チャンバー上部の石英板３１上にアンテナコイル３２を配置し、マッチングボックス３３を介してＲＦ電源３４に接続されている。また、対向に配置された基板側の下部電極３５にもマッチングボックス３６を介してＲＦ電源３７が接続されている。

基板上方のアンテナコイル３２にＲＦ電流が印加されると、アンテナコイル３２にＲＦ電流Ｊがθ方向に流れ、Ｚ方向に磁界Ｂが発生する。

ファラデーの電磁誘導の法則に従い、θ方向に誘導電界Ｅが生じる。

この誘導電界Ｅで電子がθ方向に加速されガス分子と衝突し、プラズマが生成される。誘導電界の方向がθ方向なので、荷電粒子がエッチングチャンバー壁や、基板に衝突して電荷を消失する確率が低くなる。従って、１Ｐａ程度の低圧力でも高密度のプラズマを発生させることができる。また、下流へは、磁界Ｂがほとんどないので、シート状に広がった高密度プラズマ領域となる。

アンテナコイル３２（ＩＣＰ電力が印加される）と基板側の下部電極３５（バイアス電力が印加される）のそれぞれに印加するＲＦパワーを調節することによってプラズマ密度と自己バイアス電圧を独立に制御することが可能である。また、被処理物の材料に応じて印加するＲＦパワーの周波数を異ならせることも可能となる。

ＩＣＰエッチング装置で高密度プラズマを得るためには、アンテナコイル３２に流れるＲＦ電流Ｊを低損失で流す必要があり、大面積化するためには、アンテナコイル３２のインダクタンスを低下させなければならない。そのためにアンテナを分割したマルチスパイラルコイル３８のＩＣＰエッチング装置が開発され、その構造図を図７（Ｂ）に示す。なお、ここでは石英板以外の部分（チャンバーの構造や下部電極の構造など）は同じであるので省略している。このようなマルチスパイラルコイル３８を適用したＩＣＰを用いたエッチング装置を用いると、前記耐熱性導電性材料のエッチングを良好に行うことができる。

本発明者等はこのマルチスパイラルコイル方式のＩＣＰエッチング装置（松下電器産業製：Ｅ６４５）を用いてエッチング条件を振り、以下で述べる実験を行った。

まず、試料としてガラス基板上に、スパッタ法により、膜厚５００ｎｍのＷ膜からなる導電膜を形成した。そしてレジストを形成し、エッチング条件であるバイアス電力密度、ＩＣＰ電力密度、圧力、エッチングにおける酸素添加率、エッチングガスの総流量および下部電極の温度についてそれぞれ条件を振って、Ｗ膜のエッチングを行った。各条件の振り方は表１に示す通りである。また、ある条件について条件を振って評価する場合における、他の条件については表２に示す値を用いた。なお、表１および表２において、バイアス電力密度およびＩＣＰ電力密度の単位は［Ｗ／ｃｍ²］としているが、実際には電力［Ｗ］を掛けている。表１および表２に記載のバイアス電力およびＩＣＰ電力は、それぞれバイアス電力の掛かる面積１２．５ｃｍ×１２．５ｃｍとＩＣＰ電力の掛かる面積１２．５ｃｍ×１２．５ｃｍ×πで割った値を記載している。また、チャンバーの体積は１８．４×１０^-3ｍ³であるため、エッチングガスの総流量はチャンバーの体積で割った値で示している。

図１〜図６に各条件を振って得られた結果を示す。各図（Ａ）にＷとレジストのエッチングレートについて示し、各図（Ｂ）にレジストに対するＷの選択比について示す。それぞれ、基板面内において測定点数を１６とし、基板面内におけるばらつきをエラーバーで示している。図１はバイアス電力密度の条件を振った結果であり、図２はＩＣＰ電力密度の条件を振った結果であり、図３は圧力の条件を振った結果であり、図４は酸素添加率の条件を振った結果であり、図５はガス総流量の条件を振った結果であり、図６は下部電極の温度条件を振った結果である。

まず、基板面内におけるばらつきについて考察する。図１（Ａ）より、バイアス電力密度が０．２５６〜０．５１２Ｗ／ｃｍ²ではばらつきが最小となり、０．９６Ｗ／ｃｍ²以上で大きくなっている。また、図２（Ａ）より、ＩＣＰ電力密度においては条件振りによる傾向は特に見られない。図３（Ａ）〜図６（Ａ）
より、圧力、酸素添加率、ガス総流量および下部電極の温度においては高い方がばらつきが小さかった。

続いて、レジストに対するＷの選択比について考察する。図１（Ｂ）〜図６（Ｂ）より、レジストに対するＷの選択比は、条件が変化するにつれて、バイアス電力密度、ＩＣＰ電力密度および下部電極の温度において大きく変化している。
つまり、レジストに対するＷの選択比に影響を与える条件はバイアス電力密度、ＩＣＰ電力密度および下部電極の温度であることが分かる。

以上の実験から、バイアス電力密度、ＩＣＰ電力密度および下部電極の温度がレジストに対するＷ膜の選択比に大きな影響を与えることが分かった。また、圧力、酸素添加率、ガス総流量および下部電極の温度を高く設定すれば、基板面内におけるばらつきを低減することがわかった。

また、レジスト／Ｗの選択比と、テーパー角との相関を調べるため、次のような実験を行った。図８を用いて説明する。なお、本明細書中において、テーパー角とは図８（Ｃ）に示すように、導電層１５ｂの断面形状のテーパー部（傾斜部）と下地膜１７ｂの表面がなす角αをいう。また、テーパー角はテーパー部の幅Ｚと、膜厚Ｘを用いて、ｔａｎα＝Ｘ／Ｚと定義できる。

まず、ガラス基板１０上に絶縁膜１１としてプラズマＣＶＤ法により膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
前記絶縁膜１１上に第１の導電膜１１として膜厚５０ｎｍのＴａＮ膜を、前記第１の導電膜１２上に第２の導電膜１３として膜厚３７０ｎｍのＷ膜をスパッタ法により形成した。そしてレジストを形成し、エッチング条件であるバイアス電力密度、ＩＣＰ電力密度、圧力、エッチングにおける酸素添加率、エッチングガスの総流量および下部電極の温度についてそれぞれ条件を振って、Ｗ膜のエッチングを行った。各条件の振り方は表１に示す通りである。また、ある条件について条件を振って評価する場合における、他の条件については表２に示す値を用いた。続いて、ＴａＮ膜のエッチング条件として、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に０．７１W／ｃｍ²のＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも０．１２８W／ｃｍ²のＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加した。

このようにして第１の導電膜および第２の導電膜にエッチング処理を行った後、その断面形状をＳＥＭにより５万倍にて観察し、テーパー角を求め、レジスト／Ｗの選択比との関係を調べた。その結果を図９〜図１１に示す。図９（Ａ）にバイアス電力密度を変化させたときのレジスト／Ｗ選択比とテーパー角の関係を示し、図９（Ｂ）にＩＣＰ電力密度を変化させたときのレジスト／Ｗ選択比とテーパー角の関係を示し、図１０（Ａ）に圧力を変化させたときのレジスト／Ｗ選択比とテーパー角の関係を示し、図１０（Ｂ）にエッチングガスにおける酸素添加率を変化させたときのレジスト／Ｗ選択比とテーパー角の関係を示し、図１１（Ａ）にエッチングガスの総流量を変化させたときのレジスト／Ｗ選択比とテーパー角の関係を示し、図１１（Ｂ）に下部電極の温度を変化させたときのレジスト／Ｗ選択比とテーパー角の関係を示す。図９〜図１１より、テーパー角に大きな影響を与える条件は、バイアス電力密度、ＩＣＰ電力密度および下部電極の温度であることがわかる。

そこで、本発明は、ＩＣＰエッチング装置を用いてＷ膜のエッチングを行う際に、バイアス電力密度、ＩＣＰ電力密度および下部電極の温度を制御することで、所望のテーパー角を有する配線を形成し、また、大面積基板においても均一性の高いエッチングを行うことを可能とする。さらに、圧力、酸素添加率、ガス総流量および下部電極の温度を高く設定すれば、基板面内における配線の形状のばらつきを低減することを可能とする。特に、本発明を用いて形成されたＷ膜からなるゲート電極は基板面内において形状のばらつきが低減されていることから、該ゲート電極をマスクとして不純物元素を導入する場合、不純物領域の幅や長さのばらつきが生じることを低減することを可能とする。すなわち、チャネル形成領域の幅や長さのばらつきを低減することが可能となり、このような半導体膜を用いて作製されたＴＦＴの電気的特性のばらつきを低減することを可能とする。
さらに半導体装置の動作特性および信頼性を向上することを可能とする。

なお、本発明はＷ膜だけでなく、Ｍｏ−Ｗ膜、ＷＳｉ膜、ＴｉＷ膜などＷを主成分としたさまざまな膜に適用することができる。

［実施の形態２］
本発明者等は、実施形態１で説明したマルチスパイラルコイル方式のＩＣＰエッチング装置（松下電器産業製：Ｅ６４５）を用いて、実施形態とは異なる導電膜に対してエッチング条件を振り、以下で述べる実験も行った。

まず、試料としてガラス基板上に、スパッタ法により、膜厚５００ｎｍのＡｌ−Ｓｉ（２ｗｔ％）膜からなる導電膜を形成した。そしてレジストを形成し、エッチング条件であるバイアス電力密度、ＩＣＰ電力密度、エッチングにおけるＣｌ₂添加率についてそれぞれ条件を振って、Ａｉ−Ｓｉ膜のエッチングを行った。各条件の振り方は表３に示す通りである。また、ある条件について条件を振って評価する場合における、他の条件については表４に示す値を用いた。なお、表１および表２において、バイアス電力密度およびＩＣＰ電力密度の単位は［Ｗ／ｃｍ²］としているが、実際には電力［Ｗ］を掛けている。表１および表２に記載のバイアス電力およびＩＣＰ電力は、それぞれバイアス電力の掛かる面積１２．５ｃｍ×１２．５ｃｍとＩＣＰ電力の掛かる面積１２．５ｃｍ×１２．５ｃｍ×πで割った値を記載している。また、チャンバーの体積は１８．４×１０^-3ｍ³であるため、エッチングガスの総流量はチャンバーの体積で割った値で示している。

図１２〜図１４に各条件を振って得られた結果を示す。各図（Ａ）にＡｌ−Ｓｉとレジストのエッチングレートについて示し、各図（Ｂ）にレジストに対するＡｌ−Ｓｉの選択比について示す。それぞれ、基板面内において測定点数を１６とし、基板面内におけるばらつきをエラーバーで示している。図１２はバイアス電力密度の条件を振った結果であり、図１３はＩＣＰ電力密度の条件を振った結果であり、図１４はＣｌ₂添加率の条件を振った結果である。

レジストに対するＡｌ−Ｓｉの選択比について考察する。図１２（Ｂ）〜図１４（Ｂ）より、レジストに対するＡｌ−Ｓｉの選択比は、条件が変化するにつれて、大きく変化している。つまり、レジストに対するＡｌ−Ｓｉの選択比に影響を与える条件はバイアス電力密度、ＩＣＰ電力密度およびＣｌ₂添加率であることが分かる。

そこで、本発明は、ＩＣＰエッチング装置を用いてＡｌ−Ｓｉ膜のエッチングを行う際に、バイアス電力密度、ＩＣＰ電力密度およびＣｌ₂添加率を制御することで、所望のテーパー角を有する配線を形成することを可能とする。特に、本発明を用いて形成されたＡｌ−Ｓｉ膜からなるゲート電極は、所望のテーパー角を有することを可能としていることから、該ゲート電極をマスクとして不純物元素を導入する場合、所望の幅や長さを有する不純物領域を形成することを可能とする。すなわち、所望の幅や長さを有するチャネル形成領域を形成することが可能となり、このような半導体膜を用いて作製されたＴＦＴの電気的特性のばらつきを低減することを可能とする。さらに半導体装置の動作特性および信頼性を向上することを可能とする。

なお、本発明はＷ膜だけでなく、Ａｌ−Ｔｉ膜、Ａｌ−Ｓｃ膜、Ａｌ−Ｎｄ膜などＡｌを主成分としたさまざまな膜に適用することができる。

以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことはもちろんである。

本実施例では、エッチングに関するパラメータを制御して、テーパー部を有する金属配線を形成した例を示す。

まず、ガラス基板１０上に絶縁膜１１としてプラズマＣＶＤ法により膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
前記絶縁膜１１上に第１の導電膜１１として膜厚５０ｎｍのＴａＮ膜を、前記第１の導電膜１２上に第２の導電膜１３として膜厚３７０ｎｍのＷ膜をスパッタ法により形成した。そしてレジストを形成し、エッチング条件であるバイアス電力密度０．９６W／ｃｍ²、ＩＣＰ電力密度０．７１W／ｃｍ²、圧力１．０Ｐａ、下部電極の温度を７０℃、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂を用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）（エッチングガスにおける酸素添加率は１７％であり、体積に換算する１．３６×１０³：１．３６×１０³：０．５４×１０³（ｓｃｃｍ／ｍ³））として、Ｗ膜のエッチングを行った。続いて、ＴａＮ膜のエッチング条件として、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）（体積に換算するとそれぞれ１．６３×１０³ｓｃｃｍ／ｍ³）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力（電力密度に換算すると０．７１W／ｃｍ²）を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力（電力密度に換算すると０．１２８W／ｃｍ²）を投入し、実質的に負の自己バイアス電圧を印加した。

このようにして第１の導電膜および第２の導電膜にエッチング処理を行った後、その断面形状をＳＥＭにより５万倍にて観察した結果を図１５に示す。このときのテーパー角は２０°であった。

本実施例では、本発明を絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴまたはＩＧＦＥＴ）に適用してＣＭＯＳ回路を構成した場合の例について図１６〜図１８を用いて説明する。

まず、単結晶シリコン基板３０１を用意し、不純物元素を注入してＰ型ウェル３０２、Ｎ型ウェル３０３を形成する。単結晶シリコン基板はＰ型であってもＮ型であっても良い。この様な構成はいわゆるツインタブ構造であり、ウェル濃度は１×１０¹⁸／ｃｍ³以下（代表的には１×１０¹⁶〜５×１０¹⁷／ｃｍ³）で形成される。

次に、公知のＬＯＣＯＳ法などにより選択酸化を行い、フィールド酸化膜３０４を形成した後、熱酸化工程によってシリコン表面に３０ｎｍ厚の酸化膜（後のゲート絶縁膜）３０５を形成する。（図１６（Ａ））

次に、第１のゲート電極３０６および第２のゲート電極３０７を形成する。本実施例ではゲート電極を構成する材料として導電性を有するシリコン膜を用いるが、他にもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。

前記第１のゲート電極３０６および前記第２のゲート電極３０７の形成後、ｐチャネル型ＭＯＳＦＥＴとなる領域（図面向かって右側）をレジストマスク３０８で覆い、単結晶シリコン基板３０１に対してｎ型を付与する不純物元素を導入する。（図１６（Ｂ））不純物元素の導入の方法は、レーザドーピング法、プラズマドーピング法、イオン注入法およびイオンシャワードーピング法のいずれかの方法を用い、濃度が５×１０¹⁸〜 1×１０¹⁹／ｃｍ³となる様に導入する。本実施例では、ｎ型を付与する不純物元素として、Ａｓを用いる。こうして形成される不純物領域３１０、３１１の一部（チャネル形成領域と接する側の端部）は後にｎチャネル型ＭＯＳＦＥＴのＬＤＤ領域として機能する。

次に、ｎチャネル型ＭＯＳＦＥＴとなる領域をレジストマスク３１２で覆う。
そして、単結晶シリコン基板３０１に対してｐ型を付与する不純物元素を導入する。（図１６（Ｃ））本実施例では、ｎ型を付与する不純物元素として、Ｂ（ボロン）を用いる。このようにして、後にｐチャネル型ＭＯＳＦＥＴのＬＤＤ領域として機能する不純物領域３１４、３１５を形成する。

図１６（Ｃ）の状態が得られたら、次に酸化珪素膜（図示せず）を堆積してエッチバックを行い、サイドウォール３１６、３１７を形成する。（図１７（Ａ）
）

次に、再びｐチャネル型ＭＯＳＦＥＴとなる領域をレジストマスク３１８で覆い、ｎ型を付与する不純物元素を 1×１０²⁰／ｃｍ³の濃度で導入する。こうしてソース領域３１９、ドレイン領域３２０が形成され、サイドウォール３１６の下にはＬＤＤ領域３２１が形成される。（図１７（Ｂ））

同様に、ｎチャネル型ＭＯＳＦＥＴとなる領域をレジストマスク３２２で覆い、ｐ型を付与する不純物元素を１×１０²⁰／ｃｍ³の濃度で導入する。こうしてドレイン領域３２３、ソース領域３２４が形成され、サイドウォール３１７の下にはＬＤＤ領域３２５が形成される。（図１７（Ｃ））さらに、レジストマスク３２２で覆ったまま、希ガス元素から選ばれた一種または複数種の元素を導入する。このようにして、第２のゲート電極３０７に第１のゲート電極３０６よりも不純物元素を多量に導入する。これにより、前記第２のゲート電極３０７の圧縮応力は前記第１のゲート電極３０６より強く、ｐチャネル型ＭＯＳＦＥＴにおけるチャネル形成領域が受ける圧縮応力も、ｎチャネル型ＭＯＳＦＥＴにおけるチャネル形成領域が受ける応力よりも強くなる。

図１７（Ｃ）の状態が得られたら、第１の熱処理を行い、導入した不純物元素の活性化を行う。

続いて、チタン膜を成膜して第２の熱処理を行い、ソース領域、ドレイン領域およびゲート電極の表面にチタンシリサイド層３２６を形成する。勿論、他の金属膜を用いた金属シリサイドを形成することもできる。シリサイド層を形成した後、チタン膜は除去する。

次に、層間絶縁膜３２７を形成し、コンタクトホールを開けてソース電極３２８、３２９、ドレイン電極３３０を形成する。勿論、電極形成後に水素化を行うことも有効である。本実施例では、W膜を形成し、ICPエッチング装置を用いて、ソース電極３２８、３２９、ドレイン電極３３０を形成する。このようにして形成することで、金属配線の幅や長さのばらつきの低減される。

以上の様な工程によって、図１８に示す様なＣＭＯＳ回路を得ることができる。本発明を適用することにより、金属配線の形状のばらつきが低減され、また前記金属配線の端部にテーパー部を有することにより、カバレッジが良好なものとなる。さらには、半導体装置の動作特性も大幅に向上し得る。

なお、本実施例は実施例１と組み合わせることが可能である。

本実施例ではアクティブマトリクス基板の作製方法について図１９〜図２２を用いて説明する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。

まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。

次いで、基板４００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪素膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。

次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで半導体膜を成膜し、公知の結晶化法（レーザ結晶化法、ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等）により結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層４０２〜４０６を形成する。前記半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶質半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜する。そして、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行って結晶質珪素膜を形成する。そして、フォトリソグラフィ法を用いたパターニング処理によって半導体層４０２〜４０６を形成する。

また、レーザ結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００mJ/cm²(代表的には２００〜３００mJ/cm²)とする。また、パルス発振型のＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜１０００mJ/cm²(代表的には３５０〜８００mJ/cm²)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行ってもよい。

しかしながら、本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪素膜上に５０〜１００ｎｍの非晶質珪素膜を形成し、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、該非晶質珪素膜中に前記金属元素を拡散させ、前記非晶質珪素膜は加熱処理後にエッチングを行って除去する。このようにすることで、前記結晶質珪素膜中の金属元素の含有量を低減または除去することができる。

また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。

次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成する。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。

なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしているが、第２の導電膜はＷまたはＷを主成分とする合金材料若しくは化合物材料、または、ＡｌまたはＡｌを主成分とする合金材料若しくは化合物材料で形成し、第１の導電膜としてはエッチングの際に第１の導電膜と第２の導電膜との選択比が高いものであれば、特に限定されない。例えば、Ｔａ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。（図１９（Ｂ））本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。

この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。

上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。

次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。
（図１９（Ｃ））ここでは、エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。

このようにして形成された導電層４２８〜４３３は、基板面内における形状のばらつきが低減されている。

そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁴/cm²とし、加速電圧を４０〜８０ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０¹³／cm²とし、加速電圧を６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層４２８〜４３３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域４２３〜４２７が形成される。不純物領域４２３〜４２７には１×１０¹⁸〜１×１０²⁰/cm³の濃度範囲でｎ型を付与する不純物元素を添加する。

レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａ〜４３４ｃを形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０¹³〜１×１０¹⁵/cm²とし、加速電圧を６０〜１２０ｋｅＶとして行う。ドーピング処理は第２の導電層４２８ｂ〜４３２ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図２０（Ａ）の状態を得る。イオンドープ法の条件はドーズ量を１×１０¹⁵〜１×１０¹⁷/cm²とし、加速電圧を５０〜１００ｋｅＶとして行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域４３６、４４２、４４８には１×１０¹⁸〜５×１０¹⁹/cm³の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域４３５、４３８、４４１、４４４、４４７には１×１０¹⁹〜５×１０²¹/cm³の濃度範囲でｎ型を付与する不純物元素を添加される。

もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理は１回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。

次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４５０ａ〜４５０ｃを形成して第４のドーピング処理を行う。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５３〜４５６、４５９、４６０を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４５３〜４５６、４５９、４６０はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。（図２０（Ｂ））この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５０ａ〜４５０ｃで覆われている。第１乃至３のドーピング処理によって、不純物領域４３８、４３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０¹⁹〜５×１０²¹atoms/cm³となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。

以上までの工程で、それぞれの半導体層に不純物領域が形成される。導電膜の形状の基板面内におけるばらつきが低減されていることから、低濃度不純物領域やチャネル形成領域の長さおよび幅のばらつきも低減されている。

次いで、レジストからなるマスク４５０ａ〜４５０ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。

次いで、図２０（Ｃ）に示すように、加熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。

また、第１の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。

そして、加熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うことができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃で１〜１２時間の加熱処理を行っても良い。

また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやＹＡＧレーザ等のレーザビームを照射することが望ましい。

次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いる。

本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。

また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。

そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６４〜４６８を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。
例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。（図２１）

また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。この接続電極４６８によりソース配線（４４３ａと４４３ｂの積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７１としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。

以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。

駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４３７、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４３６（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５２と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５１を有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４０、ソース領域またはドレイン領域として機能する高濃度不純物領域４５４と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５３を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４４３、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４４２（ＧＯＬＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５６と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５５を有している。

画素部の画素ＴＦＴ５０４にはチャネル形成領域４４６、ゲート電極の外側に形成される低濃度不純物領域４４５（ＬＤＤ領域）、ソース領域またはドレイン領域として機能する高濃度不純物領域４５８と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が導入された不純物領域４５７を有している。また、保持容量５０５の一方の電極として機能する半導体層には、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４１６を誘電体として、電極（４３２ａと４３２ｂの積層）と、半導体層とで形成している。

本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。

また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図２２に示す。なお、図１９〜図２２に対応する部分には同じ符号を用いている。図２１中の鎖線Ａ−Ａ’は図２２中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図２１中の鎖線Ｂ−Ｂ’は図２２中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。

本実施例では、実施例３で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図２３を用いる。

まず、実施例３に従い、図２１の状態のアクティブマトリクス基板を得た後、図２１のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行う。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７１とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。

本実施例では、実施例３に示す基板を用いている。従って、実施例３の画素部の上面図を示す図２２では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。

このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。

次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図２３に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。

以上のようにして作製される液晶表示パネルは、導電層の形状のばらつきが低減されていることから、チャネル形成領域および低濃度不純物領域の幅および長さのばらつきも低減されており、良好な動作特性を示すことが可能となる。そして、このような液晶表示パネルは各種電子機器の表示部として用いることができる。

なお、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。

本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。

なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。

図２４は本実施例の発光装置の断面図である。図２４において、基板７００上に設けられたスイッチングＴＦＴ６０３は図２１のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。

なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

基板７００上に設けられた駆動回路は図２１のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線７０８とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線７０９とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。

なお、電流制御ＴＦＴ６０４は図２１のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。

なお、７１０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７１１上に形成する。本実施例においては、樹脂からなる平坦化膜７１１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

配線７０１〜７０７を形成後、図２４に示すようにバンク７１２を形成する。
バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。

なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０⁶〜１×１０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。

画素電極７１０の上には発光層７１３が形成される。なお、図２４では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ₃）膜を設けた積層構造としている。
Ａｌｑ₃にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。

但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。

次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。

この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発光素子７１５は、画素電極（陽極）７１０、発光層７１３及び陰極７１４で形成されたダイオードを指す。

発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層７１３が酸化するといった問題を防止できる。

さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。

こうして図２４に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。

こうして、基板７００上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。

さらに、図２４を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。

また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。

さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図２５を用いて説明する。なお、必要に応じて図２４で用いた符号を引用する。

図２５（Ａ）は、発光素子の封止までを行った状態を示す上面図、図２５（Ｂ）は図２５（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。

なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。

次に、断面構造について図２５（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１０を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図２０参照）を用いて形成される。

画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１２が形成され、画素電極７１０上には発光層７１３および発光素子の陰極７１４が形成される。

陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。

また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。

発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。

また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。

以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。

以上のようにして作製される発光装置は、導電層の形状のばらつきが低減されていることから、チャネル形成領域および低濃度不純物領域の幅および長さのばらつきも低減されており、良好な動作特性を示すことが可能となる。そして、このような発光装置は各種電子機器の表示部として用いることができる。

本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）
を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの例を図２６、図２７及び図２８に示す。

図２６（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用することができる。

図２６（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２に適用することができる。

図２６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５に適用できる。

図２６（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２に適用することができる。

図２６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部３４０２に適用することができる。

図２６（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に適用することができる。

図２７（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。

図２７（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の駆動回路に適用することができる。

なお、図２７（Ｃ）は、図２７（Ａ）及び図２７（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２７（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。

また、図２７（Ｄ）は、図２７（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２７（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。

ただし、図２７に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。

図２８（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表示部３９０４に適用することができる。

図２８（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３に適用することができる。

図２８（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。

以上の様に、本発明の適用範囲は極めて広く、さまざま分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１、実施形態２および実施例１〜４、または実施例１〜３および実施例５のどのような組み合わせからなる構成を用いても実現することができる。

Claims

基板上に形成されたソース領域及びドレイン領域を含む第１の半導体膜、前記第１の半導体膜上に形成された第１の絶縁膜、並びに前記第１の絶縁膜上に形成された第１の導電層を有するトランジスタと、
前記第１の半導体膜と同じ層に形成された第２の半導体膜、前記第１の絶縁膜と同じ層に形成された第２の絶縁膜、及び前記第１の導電層と同じ層に形成された第２の導電層を有する保持容量と、
前記第１の半導体膜のソース領域及びドレイン領域の一方と電気的に接続されたソース配線と、
前記第１の半導体膜のソース領域及びドレイン領域の他方、並びに前記第２の半導体膜と電気的に接続された画素電極と、を有し、
前記第１の導電層及び前記第２の導電層は、共に端部にテーパー部を有し、
前記画素電極の端部の一部は、前記ソース配線と重なっていることを特徴とする半導体装置。
基板上に形成されたソース領域及びドレイン領域を含む第１の半導体膜、前記第１の半導体膜上に形成された第１の絶縁膜、並びに前記第１の絶縁膜上に形成された第１の導電層を有するトランジスタと、
前記第１の半導体膜と同じ層に形成された第２の半導体膜、前記第１の絶縁膜と同じ層に形成された第２の絶縁膜、及び前記第１の導電層と同じ層に形成された第２の導電層を有する保持容量と、
前記第１の半導体膜のソース領域及びドレイン領域の一方と電気的に接続されたソース配線と、
前記第１の半導体膜のソース領域及びドレイン領域の他方、並びに前記第２の半導体膜と電気的に接続された画素電極と、を有し、
前記第１の導電層、前記第２の導電層及び前記ソース配線は、共に端部にテーパー部を有し、
前記画素電極の端部の一部は、前記ソース配線と重なっていることを特徴とする半導体装置。
基板上に形成されたソース領域及びドレイン領域を含む第１の半導体膜、前記第１の半導体膜上に形成された第１の絶縁膜、並びに前記第１の絶縁膜上に形成された第１の導電層を有するトランジスタと、
前記第１の半導体膜と同じ層に形成された第２の半導体膜、前記第１の絶縁膜と同じ層に形成された第２の絶縁膜、及び前記第１の導電層と同じ層に形成された第２の導電層を有する保持容量と、
前記第１の半導体膜のソース領域及びドレイン領域の一方と電気的に接続されたソース配線と、
前記第１の導電層及び前記第２の導電層上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された、前記第１の半導体膜のソース領域及びドレイン領域の他方、並びに前記第２の半導体膜と電気的に接続された画素電極と、を有し、
前記第１の導電層及び前記第２の導電層は、共に端部にテーパー部を有し、
前記画素電極の端部の一部は、前記ソース配線と重なっていることを特徴とする半導体装置。
基板上に形成されたソース領域及びドレイン領域を含む第１の半導体膜、前記第１の半導体膜上に形成された第１の絶縁膜、並びに前記第１の絶縁膜上に形成された第１の導電層を有するトランジスタと、
前記第１の半導体膜と同じ層に形成された第２の半導体膜、前記第１の絶縁膜と同じ層に形成された第２の絶縁膜、及び前記第１の導電層と同じ層に形成された第２の導電層を有する保持容量と、
前記第１の半導体膜のソース領域及びドレイン領域の一方と電気的に接続されたソース配線と、
前記第１の導電層及び前記第２の導電層上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された、前記第１の半導体膜のソース領域及びドレイン領域の他方、並びに前記第２の半導体膜と電気的に接続された画素電極と、を有し、
前記第１の導電層、前記第２の導電層及び前記ソース配線は、共に端部にテーパー部を有し、
前記画素電極の端部の一部は、前記ソース配線と重なっていることを特徴とする半導体装置。
基板上に形成されたソース領域及びドレイン領域を含む第１の半導体膜、前記第１の半導体膜上に形成された第１の絶縁膜、並びに前記第１の絶縁膜上に形成された第１の導電層を有するトランジスタと、
前記第１の半導体膜と同じ層に形成された第２の半導体膜、前記第１の絶縁膜と同じ層に形成された第２の絶縁膜、及び前記第１の導電層と同じ層に形成された第２の導電層を有する保持容量と、
前記第１の半導体膜のソース領域及びドレイン領域の一方と電気的に接続されたソース配線と、
前記第１の導電層及び前記第２の導電層上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された、前記第１の半導体膜のソース領域及びドレイン領域の他方と電気的に接続された電極と、
前記電極上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成された、前記電極及び前記第２の半導体膜と電気的に接続された画素電極と、を有し、
前記第１の導電層及び前記第２の導電層は、共に端部にテーパー部を有し、
前記画素電極の端部の一部は、前記ソース配線と重なっていることを特徴とする半導体装置。
基板上に形成されたソース領域及びドレイン領域を含む第１の半導体膜、前記第１の半導体膜上に形成された第１の絶縁膜、並びに前記第１の絶縁膜上に形成された第１の導電層を有するトランジスタと、
前記第１の半導体膜と同じ層に形成された第２の半導体膜、前記第１の絶縁膜と同じ層に形成された第２の絶縁膜、及び前記第１の導電層と同じ層に形成された第２の導電層を有する保持容量と、
前記第１の半導体膜のソース領域及びドレイン領域の一方と電気的に接続されたソース配線と、
前記第１の導電層及び前記第２の導電層上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された前記第１の半導体膜のソース領域及びドレイン領域の他方と電気的に接続された電極と、
前記電極上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成された、前記電極及び前記第２の半導体膜と電気的に接続された画素電極と、を有し、
前記第１の導電層、前記第２の導電層及び前記ソース配線は、共に端部にテーパー部を有し、
前記画素電極の端部の一部は、前記ソース配線と重なっていることを特徴とする半導体装置。
請求項３乃至請求項６のいずれか一項において、
前記第３の絶縁膜は、表面に凹凸を有することを特徴とする半導体装置。
請求項１乃至請求項７のいずれか一項において、
前記画素電極は、前記第２の導電層の一部と重なっていることを特徴とする半導体装置。
請求項１乃至請求項８のいずれか一項において、
前記基板に貼り合わされた対向基板を有し、
前記対向基板には、赤色の着色層、青色の着色層及び緑色の着色層が形成され、且つブラックマトリクスが形成されていないことを特徴とする半導体装置。
請求項９において、
前記赤色の着色層の一部と前記青色の着色層の一部とが重なっており、
前記赤色の着色層の一部と前記緑色の着色層の一部とが重なっていることを特徴とする半導体装置。