JP2012146979A - 集積回路内における、インターフェースデバイスの面積効率の良い配列 - Google Patents

Abstract

【課題】過度にシステムの中にスキューを増加させずに、増加した数の入力／出力デバイスを有するシステムを提供する。
【解決手段】論理回路を備えるコアと、処理コアからおよび処理コアへ信号を伝送するための、複数のインターフェースデバイスであって、２つのタイプのインターフェースデバイスを備える、複数のインターフェースデバイスと、コアに電力を送達するための、電力インターフェースデバイスである、１つのタイプと、コアと集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェースデバイスである、第２のタイプと、を備え、複数のインターフェースデバイスは、コアの外縁に向かう外側列、およびコアの中心により近い外側列の内側にある内側列の、２列に配設され、内側列は、２つのタイプのインターフェースデバイスのうちの一方を備え、外側列は、２つのタイプのインターフェースデバイスのうちの他方を備える、集積回路が開示される。
【選択図】図１

Description

本発明の分野は、半導体チップに関し、特に、これらの半導体チップのための入力／出力インターフェースデバイスを提供することに関する。

典型的な半導体製造技術では、データ処理コアまたはチップは、その内部に処理論理またはデータ記憶部など、データ処理論理回路を伴い製造される。これらのチップは、一般的にはシリコンである、半導体材料の単一のウエハ上に大量に構築される。チップへの電力およびデータアクセスを提供するために、個々のチップは、小さな接続パッドまたはボンディングパッドによるパターンをつけられる。これらは、金属などの導体材料のパッドであり、これらのパッドへの外部アクセスをより容易にするように、概して、チップの縁付近に配設される。

チップは、ウエハから切り取られ、パッケージの中に載置され、ワイヤは通常、信号および電力をチップからおよびチップへ伝送することを可能にするように、ボンディングパッドに結合される。これらのボンディングパッドは、受信および伝送される電力および信号の何らかの処理および制御を提供する、入力／出力デバイスを介してチップに接続する。ワイヤは、パッケージの外側上のピンにつながり、ピンは、電子システムを構成する回路の残りに取り付けられる。

チップがより複雑になると、ますます多くの入力／出力デバイスが、チップからおよびチップへ伝送される電力およびデータ信号を処理するために必要とされる。

小型で容易に構築されるシステムを提供するために、これらの入力／出力デバイスは、概して互いに隣接し、同じ長さを有するように設計される。このようにして、デバイスは、電力レールを入力／出力デバイスの列に渡って構築することができ、各入力／出力デバイスを、要求に応じ、レールのうちのいずれか１つに接続することができるように、互いに整列する。入力／出力デバイスの長さは、デバイスが隣接して載っているチップの外部縁に垂直なデバイスの寸法である。また、外部ピンが概して設定パターンで配設されるように、ボンディングパッドとパッケージ上のこれらのピンとの間にワイヤを配設するとき、これによってより容易になるように、同じ幅をこれらの入力／出力デバイスすべてが有する場合、有利でもある。

それゆえ、入力／出力デバイスは同じサイズになるように設計され、これが、必要とされる最大入力／出力デバイスのサイズである。チップの大きさが限定されるため、これらのデバイスすべてが同じ大きさで、チップの縁の近くに配設されることに加えて、益々複雑になるシステムで必要とされる入力／出力デバイスの数が増加することは、入力／出力デバイスの載置のための利用可能な空間の制限という問題につながる。

いくつかの技術において、入力／出力デバイスは、より多くの入力／出力デバイスが、チップの外縁上で互いに並んで嵌合することができるように、より狭く、それに応じてより長くなるように設計されてきた。しかしながら、これの欠点は、その際、ワイヤを入力／出力デバイスに結合するのに必要な結合面積が、入力／出力デバイスそれ自体よりも幅広になることであり、そのため、これらのボンディングパッドは互いに整列することができない。この配列は千鳥配列と称され、これにより、ボンディングワイヤの長さに差をもたらし、システムにスキューを引き起こす可能性がある。

過度にシステムの中にスキューを増加させずに、増加した数の入力／出力デバイスを有するシステムを提供することが望ましいであろう。

本発明の第１の態様は、論理回路を備えるコアと、該処理コアからおよび該処理コアへ信号を伝送するための、複数のインターフェースデバイスであって、２つのタイプのインターフェースデバイスを備える、複数のインターフェースデバイスと、該コアに電力を送達するための、電力インターフェースデバイスである、１つのタイプと、該コアと該集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェースデバイスである、第２のタイプと、を備え、該複数のインターフェースデバイスは、該コアの外縁に向かう外側列、および該コアの中心により近い該外側列の内側にある内側列の２列に配設され、該内側列は、該２つのタイプのインターフェースデバイスのうちの一方を備え、該外側列は、該２つのタイプのインターフェースデバイスののうちの他方を備える、集積回路を提供する。

２列のインターフェースデバイスを有する２重列技術により、チップの外縁上の限定された空間という問題が克服されるように思えるであろう。しかしながら、２列の提供は、外部ピンを伴う内側列上にインターフェースデバイスを接続するワイヤが、外側列の中にデバイスを接続するワイヤより長いことを意味し、これにより、異なるワイヤに沿って送信されるデータ信号間にスキューをもたらす可能性がある。信号がよく合致することが、バイトのリンク上にあるデータ信号など、いくつかのデータ信号には特に重要であり、従って、そのような信号間のスキューは防止されるか、または可能な場合には少なくとも減少されるべきである。

本発明は、一方の列に信号インターフェースデバイスのすべてを提供し、且つ他方の列に電力インターフェースデバイスを提供することによって、これに対処する。同じ列に信号インターフェースデバイスを有することは、外部ピンにこれらのデバイスを接続するワイヤが、同様の長さになるはずであることを意味し、従って、異なる列の信号インターフェースデバイスから送信されるデータ信号に使用される、異なる長さのワイヤのために発生する問題は、発生しないであろう。スキューは、概して、異なる信号インターフェースデバイスからの異なるデータ信号間に発生する問題であり、電力インターフェースデバイスからの信号と、信号インターフェースデバイスからの信号との間には発生しない。

さらに、同じタイプのインターフェースデバイスが、同じ列に配設される場合、整列することを可能にするデバイスのサイジングは、同じタイプのデバイスに対してのみ行うことができる。したがって、信号インターフェースデバイスは、同じサイズになるように構成することができ、電力インターフェースデバイスもまた、同じサイズになるように構成することができるが、しかしながら、２つのタイプは互いに同じサイズである必要はない。これにより、概して、デバイスタイプのうちの１つに対するサイズ要件が減少するであろう。

したがって、このようにして配列された２重列は、異なる長さのワイヤに沿って送信されるデータ信号によってスキューを増加させることなく、インターフェースデバイスを載置するためのさらなる面積を提供し、また、１つのタイプのデバイスのサイズの減少による、面積の削減もあるであろう。

内側列および外側列は、各列が１つのタイプのみを含有する場合には、どちらかのタイプのインターフェースデバイスを含有することができるが、いくつかの実施形態では、内側列が信号インターフェースデバイスを備え、外側列が電力インターフェースデバイスを備える。

コアの外側上に電力インターフェースデバイスを配置することにより、コアに何らかの電気的シールドを提供し、改善された静電放電すなわちＥＳＤ特性、および改善されたラッチ性能を伴うシステムをもたらす。

いくつかの実施形態では、該外側列は、該コアの外周の周囲に列を備え、該内側列は、該外側列と並行してかつ、該外側列の内側に列を備える。

前述の通り、インターフェースデバイスがコアの外縁の周囲に配置される場合、これにより必要とされるワイヤ長が減少されるため、有利である。さらに、インターフェースデバイスのこれらの列が互いに並行である場合、レールの配列にとって便利である。

いくつかの実施形態では、該インターフェースデバイスは、長方形であり、長さであって、該長さは、該接続パッドが位置する該列に垂直に測られた、該接続パッドの寸法である長さ、および幅であって、該幅は、該接続パッドが位置する該列に並行に測られた寸法である幅を有し、該複数の電力インターフェースデバイスの各々は、実質的に同じ長さを有し、該複数の信号インターフェースデバイスの各々は、実質的に同じ長さを有し、該電力インターフェースデバイスの該長さは、該信号インターフェースデバイスの長さと異なる。

本発明では、概して、電力インターフェースデバイスは、信号インターフェースデバイスと同じサイズ要件を有さないことを認識し、したがって、２列のインターフェースデバイスが使用され、各列がその上に１つのタイプのインターフェースデバイスのみを有する場合、インターフェースデバイスの各タイプは、そのタイプに対してのみのサイズとする可能性がある。これにより、概して、電力インターフェースデバイスのサイズを減少する能力、および信号インターフェースデバイスが生成されるであろうよりも小さい電力インターフェースデバイスを伴うシステムをもたらすことになる。

いくつかの実施形態では、該電力インターフェースデバイスは、該信号インターフェースデバイスの長さより短い長さを有する。

概して、該電力インターフェースデバイスおよび該信号インターフェースデバイスすべてが、実質的に同じ幅を有する場合、これにより、パッドを外部ピンにより便利に接続することを可能にするため、有利である。したがって、別のパッドと比較した際の１つのパッドのサイズの減少は、概して、デバイスの長さを減少することによってなされる。

いくつかの実施形態では、該外側列の中の該電力インターフェースデバイスのうちの少なくともいくつかは、互いに隣接し、該内側列の中の該信号インターフェースデバイスのうちの少なくともいくつかは、互いに隣接する。

インターフェースデバイスは、概して、互いに隣接するように配設される。それらの領域がチップの縁の周囲に配設される場合、角では互いに隣接しないが、おそらく角のデバイスに隣接する場合がある。

いくつかの実施形態では、互いに実質的に同じである長さおよび幅などの寸法は、１マイクロメートル未満だけ互いと異なる寸法を備える。

明らかに、製造公差は、互いに同じサイズであるように設計されるデバイスが、実際には、僅かに異なるサイズを有する場合があるようなものである。概して、約１ミクロンの公差は、このような設計に対しては容認可能であり、そのため、１ミクロン未満のサイズの差を伴うデバイスは、同じサイズであるとみなされる。

いくつかの実施形態では、該電力インターフェースデバイスおよび該信号インターフェースデバイスは、それぞれの外側列および内側列の中で互いに整列する。

外部ピンは、概して、コアの外縁の周囲に均一に分散された設定パターンで配設され、したがって、パッドも均一な様態で配設される場合に有利である。これも、スキューを減少させ、電力インターフェースデバイスのシールド側面を改善するのに役立つ。

他の実施形態では、該電力インターフェースデバイスおよび該信号インターフェースデバイスは、それぞれの外側列および内側列で、該幅の半分の距離分、互いに対してオフセットされる。

さらなる利点を有する場合がある別の均一パターンは、各列の中のインターフェースデバイスが、互いに対してインターフェースデバイスの半分だけ、オフセットされるパターンである。異なる列の中の異なるデバイスに送られたワイヤが、同じ平面内で互いに隣接して送られてもよく、オフセットが、異なる列からのワイヤが互いに並行に走るのに十分な空間を提供するような、このような配列は、特に有利である。デバイスが整列する場合、ワイヤは、異なる平面の中に送られることによって、互いから隔離される必要がある場合がある。

いくつかの実施形態では、該インターフェースデバイスは、ワイヤを該インターフェースデバイスに結合するためのボンディングパッドを備え、該ボンディングパッドは、該インターフェースデバイスの幅より狭い幅を有する。

ボンディングパッドがインターフェースデバイスよりも狭い場合には、ボンディングパッドは、この場合、該コアの縁に並行な列に沿って、互いに整列することができるため、有利である。これは、これらのボンディングパッドから外部ピンまでのワイヤが、実質的に同じ長さを有し、それによってスキューを減少させるであろうことを意味する。ボンディングパッドが、インターフェースデバイスよりも幅が広い場合、千鳥型に配設される必要があり、整列する必要はない。これにより、異なる長さのワイヤがもたらされるが、より狭いインターフェースデバイスを許容する利点を有する。

本発明の第２の態様は、論理回路を備えるコアを備える集積回路に、信号を提供する方法を提供し、該方法は、該処理コアの縁の周囲で、該処理コアからおよび該処理コアへ信号を伝送するための、複数のインターフェースデバイスを配設することを含み、該複数のインターフェースデバイスは、２つのタイプのインターフェースデバイスを備え、１つのタイプは、該コアに電力を送達するための、電力インターフェースデバイスであり、第２のタイプは、該コアと該集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェースデバイスであり、該方法は、該コアの外縁に向かって位置する外側列、および該コアの中心により近い該外側列の内側に位置する内側列の２列に、該複数のインターフェースデバイスを配設することを含み、該内側列は、該２つのタイプのインターフェースデバイスのうちの一方を備え、該外側列は各々、該２つのタイプのインターフェースデバイスのうちの他方を備える。

論理回路を備えるコアと、該処理コアからおよび該処理コアへ信号を伝送するための、複数のインターフェース手段であって、２つのタイプのインターフェース手段を含む、複数のインターフェース手段と、該コアに電力を送達するための、電力インターフェース手段である、１つのタイプと、該コアと該集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェース手段である、第２のタイプと、を備え、該複数のインターフェース手段は、該コアの外縁に向かう外側列、および該コアの中心により近い該外側列の内側にある内側列の２列で配設され、該内側列は、該２つのタイプのインターフェース手段のうちの１つを備え、該外側列は、該２つのタイプのインターフェース手段のうちの他方を備える、本発明の第３の態様である、集積回路。

本発明の上記のおよび他の目的、特徴、ならびに利点は、添付の図面と関連して読まれるべきである、例示的実施形態の以下の詳細な記述から明らかになるであろう。

本発明の実施形態に従う、集積回路を示す図である。 本発明の実施形態に従う、複数の集積回路を備える処理装置を概略的に示す図である。 本発明の実施形態に従う、内側および外側リングの中のインターフェースデバイスの配設を概略的に示す図である。 本発明の実施形態に従う、互いに整列したインターフェースデバイスを示す図である。 本発明の実施形態に従う、インターフェース全体の幅の半分だけ、互いにオフセットして配設されたインターフェースデバイスを示す図である。 本発明の実施形態に従う方法におけるステップを図示するフロー図である。

図１は、発明の実施形態に従う集積回路１０を示す。この集積回路は、平面図および側面図で示される。

集積回路１０は、コア１４の周囲およびコア１４上に形成される、パッケージ１２を備える。コア１４は、半導体材料から形成され、インターフェースまたは入力／出力デバイスを有する外側部分を備える。これらの入力／出力デバイスは、本実施形態において、電力入力／出力デバイス１６を備える外側列、および信号入力／出力デバイス１８を備える内側列の、２列で形成される。電力入力／出力デバイス１６は、異なる電圧領域に必要とされる電圧レベルを提供する。データ処理システムは、ＵＳＢドライバなどの周辺デバイスが作動する領域であってもよい、ＤＶＤＤとＤＶＳＳとの間のより高い電圧領域、およびシリコン内の論理回路が作動してもよい、ＶＤＤとＶＳＳとの間のより低い電圧領域の、２つの電圧領域で作動することができる。電力入力／出力デバイスは、これらの異なる電力領域に適切な電圧レベルを提供する。

前述の通り、論理回路２０は、ＶＤＤとＶＳＳとの間の作動電圧で作動する一方、論理回路が通信する外部デバイスは、より高い作動電圧領域で作動する場合がある。したがって、電力セル１６は、より高い作動電圧領域およびより低い作動電圧領域の両方で電源を提供し、信号インターフェースまたは入力／出力デバイス１８は、異なる電力信号を受信し、論理回路２０へ向かう予定の信号を、より低い電圧領域に変換し、集積回路１０の外部の回路に向けられている、論理回路から受信された信号を、より高い電圧領域に変換する。

したがって、コア１４の縁の周囲を走るいくつかの電力レールがあり、これらは両方の電圧領域用の電圧レベルを持っている。電力レールは、種々の入力／出力セルに電力の源を提供するだけでなく、論理回路２０の何らかの電気的シールドをも提供する。

コア１４の角には、角の周囲にある電力レールの経路を選択するように作用する、コーナーセル２２がある。これらのセルは、それら自体ほとんど論理を有さない。

インターフェースまたは入力／出力デバイス１６および１８の各々は、ボンディングパッド２４を有する。これらは、例示を容易にするために、入力／出力セルのうちの２つの上にのみ示される。これらのボンディングパッドは、ワイヤ２６を入力／出力デバイスと外部ピンとの間で接続することを可能にする。これによって、信号および電力を、論理回路２０からおよび論理回路２０へ伝送することを可能にする。

ワイヤを結合するボンディングパッド２４のサイズは、入力／出力セルのサイズにおける決定要因であり、本実施形態では、ボンディングパッドは、入力／出力セルとほぼ同じ幅である。ボンディングパッドは、これらのセルより幅が広い場合、整列することができず、それらの位置を千鳥配列にすることにより、伝送された信号にスキューをもたらすことになる、異なる長さのワイヤのリンクがもたらされる可能性がある。

本実施形態に見ることができる通り、信号入力／出力デバイス１８は、より多くの論理を必要とするため、電力入力／出力デバイスよりも大きい。しかしながら、電力入力／出力デバイスおよび信号入力／出力デバイスが、異なる列の上に配設されるため、電力入力／出力デバイスは、それらの整列を維持する一方で、信号入力／出力デバイスと比較して、より小さい幅を有することができる。この整列は、デバイスに沿って走るレールを、入力／出力デバイスの各々に接続することを可能にするため、重要である。

この図には明確に示されていないが、電力入力／出力デバイスの周囲をリング状に走り、また信号入力／出力デバイスの上を走る他のレールにも接続される、より高い電圧領域用の電力レールと、より低い電圧領域用の電力レールとがある。信号入力／出力デバイスの上を走る２つのレールの一部分は、図１に３０および３２として示される。これらは、電力レールから信号入力／出力デバイスへの接続を提供する。便宜上、これらのレールの一部分のみが示されているが、実際にはこれらのレールは、レールが電力入力／出力デバイスの周囲を走るのと同じように、全周の周囲を走ることになる。

図１に示す集積回路１０の断面は、コア１４が、パッケージ１２内およびパッケージ１２の下に位置することを示す。パッケージからの外部ピン２８は、ワイヤ２６を介してコアに接続される。コアは、電力入力／出力デバイス１６上に示されるが、信号入力／出力デバイス上にも存在する、ボンディングパッド２４を介してワイヤに結合される。

信号入力／出力デバイスは、論理回路から信号を受信し、信号を出力する前に、より高い電圧領域に変換する。代替として、信号入力／出力デバイスは、より高い電圧領域で外部信号を受信し、信号を論理回路に伝送する前に、より低い電圧領域に変換してもよい。このようにして、異なる電圧領域の信号により作動するデバイスは、互いに通信することができる。

これは、図２により詳細に示される。図２は、いくつかの集積回路１０を備える処理装置５０、およびさらなる周辺デバイス６０を示す。周辺デバイス６０は、本実施形態ではＵＳＢドライバであり、これはより高い電圧領域で作動する。これらのデバイスはすべて、図示されていないボードの上に取り付けられ、これらのデバイスからの外部ピンは、ボード内で接続部に接続し、デバイス間の信号を伝送することを可能にする。集積回路１０の中に配設された電力入力／出力デバイスおよび信号入力／出力デバイスによって、異なる電圧領域で作動するこれらのデバイスは、互いに通信することができる。

図３は、本発明の実施形態に従う、入力／出力デバイスの外側および内側リングの一部分を、非常に概略的に示す。ＤＱ０〜ＤＱ７は、バイトレーンのデータセルを表し、その一方ＤＱＳＰ／ＤＱＳＭは、ストローブ信号を表す。外側リングは電力セルを備え、ＶＤＤおよびＶＳＳセルは、より高い電圧領域の電力セルであると同時に、ＶＤＤおよびＶＳＳセルは、より低い電圧領域のセルである。また、電圧基準セル、およびデカップリングキャパシタンスセルであるＤＥＣＡＰセルもある。外側リングの中のこれらのセルは、内側リングを覆うように示される、３００μの信号入力／出力セルより短く、１３０μである。これらのセルは、異なる信号を受信および処理し、１つの電圧領域で受信された信号が、必要に応じて、別の電圧領域で出力されることを保証する。

図４は、入力／出力ループの一部分に配設された、電力セルおよび信号入力／出力セルを概略的に示す。この図では、電力セル１６は各々、入力／出力セルのように、ワイヤ結合区域２４を有するように示される。加えて、セル間に信号を伝送するレールが示される。ワイヤ結合は、２４として示される、比較的大きいボンディングパッドを必要とするプロセスであることに留意すべきである。セルとレールとの間の接続は、はるかに容易に行うことができる。したがって、レールがセルの各々の上を走るため、セルの各々は、そこからの信号を必要とするレールのうちのどちらにでも接続することができる。

本実施形態では、図解の便宜上、セルは互いに隣接するようには示されないが、しかしながら、実際には、個々の列の中のセルは互いに隣接するであろう。本実施形態では、電力セルおよび信号セルは互いに整列し、したがって、ボンディングパッドに結合されるワイヤが、同じ場所に来ることになり、したがって異なる平面に来る必要がある。

図５は、セルが互いに対して交互に配列される、代替の実施形態を示す。ここでも、セルは、隣接するように示されないものの、実際には隣接することになる。この配列に見られるように、ワイヤは、互いに並んでセルへ移動することができ、したがって、ワイヤを異なる平面に送る必要はなく、したがって、この配列は、前の配列よりも効率的にワイヤ接続を提供することができる。

両方の配列において、セルのレイアウトは規則正しいパターンで生じ、これは、集積回路の外部パッケージ上のピンの規則正しいパターンと整列する。

見て分かる通り、この２重列配列により、信号インターフェースデバイスが、電力インターフェースデバイスより長い長さを有し、さらにまた、１つのレール上を移動するレールが、他のすべてのレールの上を移動するように、互いに整列することを可能にする。さらに、ボンディングパッドは、データ信号を運ぶワイヤが類似の長さとなるように、互いに整列し、したがって、異なる長さのワイヤに沿って送信される場合、発生するであろうこれらの信号間のスキューが減少する。

図６は、本発明の実施形態に従う方法におけるステップを図示するフロー図を示す。この方法は、電力および信号を集積回路に供給する方法を提供する。電力インターフェースデバイスを、集積回路の縁の周囲にある外側リングに配設するステップは、信号インターフェースデバイスを外側リングの内側にある内側リングに配設するステップと共に行われる。これらのステップは、いかなる順序でまたは同時にでも行うことができることに留意すべきである。ワイヤ接続は、電力信号を電力インターフェースデバイスに、およびデータ信号を信号インターフェースデバイスに送達することができるように、インターフェースデバイスの各々に提供される。

次に、電力レールは集積回路の周囲にリング上に配設され、接続はこれらのレールとインターフェースデバイスとの間に提供される。接続はまた、インターフェースデバイスとコアの処理論理との間にも提供される。このようにして、インターフェースデバイスは、システム内の異なる電圧領域で作動するデバイスおよび回路が、互いに通信することができるように、信号をコアからおよびコアへ送信することを可能にし、これらの信号を１つの電圧領域から別の電圧領域へ段階をシフトすることを可能にする。

本発明の例示的な実施形態について、添付の図面を参照しながら本明細書に詳細に説明してきたが、本発明はこれらの正確な実施形態には制限されず、添付の特許請求の範囲に定義される本発明の範囲および精神から逸脱せずに、当業者により、本発明において種々の変更および修正を実施可能であることを理解されたい。例えば、本発明の範囲を逸脱しない範囲で、以下の従属請求項の特徴の、独立請求項の特徴との種々の組み合わせを行うことができる。

１０ 集積回路
１２ パッケージ
１４ コア
１６ 電力入力／出力デバイス
１８ 信号入力／出力デバイス
２０ 論理回路
２２ コーナーセル
２４ ボンディングパッド
２６ ワイヤ
２８ 外部ピン

Claims (16)

1. 集積回路であって、
   論理回路を備えるコアと、
   信号を前記処理コアからおよび前記処理コアへ伝送するための複数のインターフェースデバイスであって、２つのタイプのインターフェースデバイスを備える、複数のインターフェースデバイスと、
   前記コアに電力を送達するための、電力インターフェースデバイスである、１つのタイプと、
   前記コアと前記集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェースデバイスである、第２のタイプと、を備え、
   前記複数のインターフェースデバイスは、前記コアの外縁に向かう外側列、および前記コアの中心により近い前記外側列の内側にある内側列の２列に配設され、前記内側列は、前記２つのタイプのインターフェースデバイスのうちの一方を備え、前記外側列は、前記２つのタイプのインターフェースデバイスのうちの他方を備える、集積回路。
2. 前記内側列は、信号インターフェースデバイスを備え、前記外側列は、電力インターフェースデバイスを備える、請求項１に記載の集積回路。
3. 前記外側列は、前記コアの外周の周囲に列を備え、前記内側列は、前記外側列と並行してかつ、前記外側列の内側に列を備える、請求項１または２に記載の集積回路。
4. 前記外側列の中の前記電力インターフェースデバイスのうちの少なくともいくつかは、互いに隣接し、前記内側列の中の前記信号インターフェースデバイスのうちの少なくともいくつかは、互いに隣接する、請求項１から３のうちのいずれか１つに記載の集積回路。
5. 前記インターフェースデバイスは、長方形であり、長さであって、前記長さは、前記インターフェースデバイスが位置する前記列に垂直に測られた、前記インターフェースデバイスの寸法である長さ、および幅であって、前記幅は、前記インターフェースデバイスが位置する前記列に並行に測られた、寸法である幅を有し、前記複数の電力インターフェースデバイスの各々は、実質的に同じ長さを有し、前記複数の信号インターフェースデバイスの各々は、実質的に同じ長さを有し、前記電力インターフェースデバイスの前記長さは、前記信号インターフェースデバイスの長さと異なる、請求項１から４のうちのいずれか１つに記載の集積回路。
6. 前記電力インターフェースデバイスは、前記信号インターフェースデバイスの長さより短い長さを有する、請求項５に記載の集積回路。
7. 前記電力インターフェースデバイスおよび前記信号インターフェースデバイスはすべて、実質的に同じ幅を有する、請求項５または６に記載の集積回路。
8. 互いと実質的に同じである寸法は、互いと１ミクロン未満だけ異なる寸法を備える、請求項５から７のうちのいずれか１つに記載の集積回路。
9. 前記電力インターフェースデバイスおよび前記信号インターフェースデバイスは、それぞれの外側列および内側列の中で互いに整列する、請求項５から８のうちのいずれか１つに記載の集積回路。
10. 前記電力インターフェースデバイスおよび前記信号インターフェースデバイスが、それぞれの外側列および内側列で、前記幅の半分の距離分、互いに対してオフセットされる、請求項５から８のうちのいずれか１つに記載の集積回路。
11. 前記インターフェースデバイスは、ワイヤを前記インターフェースデバイスに結合するためのボンディングパッドを備え、前記ボンディングパッドは、前記インターフェースデバイスの幅より狭い幅を有する、請求項５から１０のうちのいずれか１つに記載の集積回路。
12. 前記数列のインターフェースデバイスの各々の前記ボンディングパッドは、前記コアの縁に並行な列に沿って互いに整列する、請求項１１に記載の集積回路。
13. 論理回路を備えるコアを備える集積回路に信号を提供する方法であって、前記方法は、
    前記処理コアの縁の周囲の前記処理コアからおよび前記処理コアへ信号を伝送するための、複数のインターフェースデバイスを配設することであって、
    前記複数のインターフェースデバイスは、２つのタイプのインターフェースデバイスを備え、１つのタイプは、前記コアに電力を送達するための、電力インターフェースデバイスであり、第２のタイプは、前記コアと前記集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェースデバイスである、複数のインターフェースデバイスを配設することを含み、
    前記方法は、
    前記複数のインターフェースデバイスを、前記コアの外縁に向かって位置する外側列、および前記コアの中心により近い前記外側列の内側に位置する内側列の、２列に配設することであって、前記内側列は、前記２つのタイプのインターフェースデバイスのうちの一方を備え、前記外側列は、前記２つのタイプのインターフェースデバイスの他方を各々備える、ことを含む、方法。
14. 前記複数のデバイスを２列に配設する前記ステップは、信号インターフェースデバイスを前記内側列に、電力インターフェースデバイスを前記外側列に配設することを含む、請求項１３に記載の方法。
15. 前記信号インターフェースデバイスおよび前記電力インターフェースデバイスは、同じ幅を有し、前記複数のデバイスを２列に配設する前記ステップは、それぞれの外側列および内側列で、前記幅の半分の距離分、互いに対してオフセットされるように、前記電力インターフェースデバイスおよび前記信号インターフェースデバイスを配設することを含む、請求項１３または１４に記載の方法。
16. 論理回路を備えるコアと、
    信号を前記処理コアからおよび前記処理コアへ伝送するための複数のインターフェース手段であって、２つのタイプのインターフェース手段を備える、複数のインターフェース手段と、
    前記コアに電力を送達するための、電力インターフェース手段である、１つのタイプと、
    前記コアと前記集積回路の外部のデバイスとの間で、データ信号を伝送するための信号インターフェース手段である、第２のタイプと、を備え、
    前記複数のインターフェース手段は、前記コアの外縁に向かう外側列、および前記コアの中心により近い前記外側列の内側にある内側列の、２列に配設され、前記内側列は、前記２つのタイプのンターフェース手段のうちの一方を備え、前記外側列は、前記２つのタイプのインターフェース手段のうちの他方を備える、集積回路。

Images