JP2012156184A - 実装基板及びその製造方法 - Google Patents

Abstract

【課題】実装された半導体装置に供給する電源のノイズを低減できる実装基板及びその製造方法を提供すること。
【解決手段】本発明の一態様である実装基板１００は、板状部材１、電源回路２１、ビア３１及び３２を有する。板状部材１は、表面にＬＳＩケース５１、ＬＳＩ５２及びピン５３からなる半導体装置が実装される。電源回路２１は、半導体装置が実装される領域の板状部材１内に埋め込まれ、電源電圧及び接地電圧を出力する。ビア３１は、半導体装置と電源回路２１との間の板状部材１内に形成され、電源回路２１から出力される電源電圧を半導体装置に供給する。ビア３２は、半導体装置と電源回路２１との間の板状部材１内に形成され、電源回路２１から出力される接地電圧を半導体装置に供給する。
【選択図】図１

Description

本発明は実装基板及びその製造方法に関し、特に実装された半導体装置に供給する電源のノイズを抑制する実装基板及びその製造方法に関する。

システムにおけるＬＳＩへの高機能化要求はますます高まってきている。この要求に対しては、ＬＳＩのクロックサイクルの高速化による対応がされてきた。その後、半導体プロセスの制約により、クロックの高速化は難しくなってきた。そのため、ＬＳＩの性能を向上させる手法として、マルチコア技術が用いられるようになってきた。マルチコア技術では、１つのＬＳＩの中に複数のプロセッサコアが搭載される。そして、搭載した複数のプロセッサコアに並列処理をさせることにより、ＬＳＩ全体としての性能を向上させることができる。

上述のＬＳＩの高機能化技術を用いると、ＬＳＩの消費電力が大きくなる。そのため、動作時の電源線や接地線の電位のゆれ、いわゆる電源ノイズが問題となってきている。 特に、マルチコア技術を適用したＬＳＩ内のトランジスタ数は、通常のＬＳＩに比べて大きく増えるため、問題が顕在化しやすい。また、マルチコア技術を適用したＬＳＩでは、消費電力や温度上昇を抑える目的で、プロセッサコアの周波数を動的に落としたり、電源電圧を可変にしたりする技術が用いられる。こうした技術も、電源ノイズを増加させる要因である。電源ノイズが大きくなると動作不良を起こすので、電源ノイズへの対策が重要になっている。

ＬＳＩに電源を供給する電源装置の例としては、実装面積の縮小化を図るための薄型電源装置が提案されている（特許文献１）。また、実装面積抑制のため、直流電源回路を有する多層配線基板中に半導体ＩＣチップ（ＬＳＩ）を埋め込み、この多層配線基板をプリント基板上に実装する構成が提案されている（特許文献２）。

特開２００４−２８９９１２号公報 特開２００８−５３３１９号公報

しかし、発明者は、以下の問題点を見出した。電源ノイズは、電流を消費するＬＳＩから電流を供給する電源回路を見た場合の電源供給線のインピーダンスと、ＬＳＩの変位電流と、によって決まる。ＬＳＩの電流変化をΔＩ、電源供給線のインピーダンスをＺとすると、電源ノイズ量ΔＶは、以下の式で表される。

ΔＶ＝ΔＩ×Ｚ

電源供給線のインピーダンスは周波数特性を有するので、基本的にはすべての周波数帯で電源供給線のインピーダンスを許容値以内にする必要がある。この許容値は、ＬＳＩが搭載されるシステムのターゲットインピーダンスと称される。

通常の電源回路は、プリント基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）上に、電力消費対象であるＬＳＩから遠く離れて配置されることが多かった。この場合、電源回路とＬＳＩとは電源専用配線層によって接続される。同様に、接地電圧（ＧＮＤ電位）も専用配線層によって接続される。電源回路とＬＳＩとの間の電源配線は、Ｒ（抵抗）、Ｌ（インダクタ）、Ｃ（容量）によるインピーダンスを有し、このインピーダンス特性は周波数により変化する。一般に、Ｌ（インダクタ）成分が大きいと、高周波数帯域でのインピーダンスが大きくなる。インピーダンスが大きいと、電流による電位ドロップが大きくなる。この電位ドロップが、電源ノイズとなる。電源回路とＬＳＩとの距離が遠いほど、電源回路とＬＳＩとの間のＬ（インダクタ）成分が大きくなり、電源ノイズが増加する。

また、ＬＳＩに供給する電源の種類が２種以上の場合は、プレーン数を増やすか、１つのプレーンを分割してレイアウトする必要がある。しかし、プレーン数を増やす場合には、プリント基板の層数を増やすこととなる。そのため、製造原価が上がってしまうという問題がある。更に、下層のプレーンを接続するビアが長くなるので、Ｌ（インダクタ）成分が増加するという問題がある。

図５は、１つの層を複数の電源プレーンに分割した場合のプリント基板６００の要部のレイアウト図である。図５に示すように、プリント基板６００には、基板６０に、４つの電源プレーン６１〜６４が形成されている。ＬＳＩケース６５は、電源プレーン６１〜６４の上に位置するように実装される。プリント基板６００では、電源プレーン６１〜６４の面積が小さくなってしまうので、Ｌ（インダクタ）成分が増加するという問題が生じる。

この問題の対策として、ＬＳＩ内に電圧レギュレータ回路を搭載する方法がある。この方法では、上述の問題は解決できるが、電圧レギュレータ回路搭載によるＬＳＩサイズの増大により、ＬＳＩの原価が大幅に高くなるという問題がある。また、電圧レギュレータ回路は、機能的に先端半導体プロセスは必要ないが、ＬＳＩに搭載するためには半導体プロセスを用いて作製しなければならない。その結果、ＬＳＩ全体の歩留まりが影響を受けてしまい、より原価が高くなってしまう。更に、複数種の電源が必要な場合には、電圧レギュレータ回路を複数搭載する必要があるため、更に原価が高くなってしまう。

また、上述の薄型電源装置及び直流電源回路は、実装面積の抑制を目的とするためのものであり、電源のノイズ抑制については不十分である。

本発明は、上記の事情に鑑みて為されたものであり、電源回路と半導体装置との間の電源配線に起因する電源ノイズを抑制できる実装基板及びその製造方法を提供することを目的とする。

本発明の一態様である実装基板は、表面に半導体装置が実装される板状部材と、前記半導体装置が実装される領域の前記板状部材内に埋め込まれ、電源電圧及び接地電圧を出力する電源回路と、前記半導体装置と前記電源回路との間の前記板状部材内に形成され、前記電源回路から出力される前記電源電圧を前記半導体装置に供給する電源配線と、前記半導体装置と前記電源回路との間の前記板状部材内に形成され、前記電源回路から出力される前記接地電圧を前記半導体装置に供給する接地配線と、を備えるものである。

本発明の一態様である実装基板の製造方法は、電源電圧及び接地電圧を出力する電源回路を、半導体装置が実装される領域の板状部材内に埋め込んで形成し、前記電源回路から出力される前記電源電圧を前記半導体装置に供給する電源配線を、前記半導体装置と前記電源回路との間の前記板状部材内に形成し、前記電源回路から出力される前記接地電圧を前記半導体装置に供給する接地配線を、前記半導体装置と前記電源回路との間の前記板状部材内に形成するものである。

本発明によれば、実装された半導体装置に供給する電源のノイズを低減できる実装基板及びその製造方法を提供することができる。

実施の形態１にかかる半導体装置が実装された実装基板１００の要部を示す断面図である。 実施の形態１にかかる高電圧ＤＣ電源プレーン２の構成を示すレイアウト図である。 実施の形態２にかかる半導体装置が実装された実装基板２００の要部を示す断面図である。 実施の形態３にかかる半導体装置が実装された実装基板３００の要部を示す断面図である。 １つの層を複数の電源プレーンに分割した場合のプリント基板６００の要部のレイアウト図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
まず、本発明の実施の形態１にかかる実装基板１００について説明する。図１は、実施の形態１にかかる半導体装置が実装された実装基板１００の要部を示す断面図である。実装基板１００は、例えばプリント基板である。図１に示すように、実装基板１００上には、ＬＳＩケース５１が実装されている。ＬＳＩケース５１上には、ＬＳＩ５２が実装されている。ＬＳＩケース５１の下面には、ＬＳＩケース５１とパッド６とを接続するピン５３が形成されている。ＬＳＩ５１、ＬＳＩ５２及びピン５３は、一つの半導体装置を構成する。なお、板状部材１は、図１の水平方向に延在しているが、図面を簡略化するため、その一部のみが表示されている。

実装基板１００は、板状部材１、高電圧ＤＣ電源プレーン２、接地プレーン３及び４、信号プレーン５、パッド６、電源回路２１、ビア３１及び３２を有する。高電圧ＤＣ電源プレーン２、接地プレーン３及び４、信号プレーン５、電源回路２１、ビア３１及び３２は、板状部材１に埋め込まれて形成されている。

電源回路２１は、接地端子１１、高電圧ＤＣ電源端子１２及び電源端子１３を有する。電源回路２１は、高電圧ＤＣ電源プレーン２と接地プレーン３との間に、板状部材１の内部に埋め込まれて形成される。接地端子１１は、接地プレーン３に接続される。高電圧ＤＣ電源端子１２は、高電圧ＤＣ電源プレーン２に接続される。電源端子１３は、接地プレーン３とは接続されておらず、接地プレーン３から独立している。

接地端子１１及び対応するパッド６は、接地配線であるビア３１を介して接続される。電源端子１３及び対応するパッド６は、電源配線であるビア３２を介して接続される。よって、電源端子１３から出力されるＤＣ電源電圧ＶＤＤは、ビア３２、パッド６、ピン５３及びＬＳＩケース５１を介して、ＬＳＩ５２に供給される。接地端子１１から出力される接地電圧ＧＮＤは、ビア３１、パッド６、ピン５３及びＬＳＩケース５１を介して、ＬＳＩ５２に供給される。

本実施の形態では、板状部材１に電源回路２１が１つしか実装されていないが、これは図を簡略化するためであり、実際には電源回路２１が必要な数だけ実装される。また、図１では、ＬＳＩケース５１の下面のピン５３の中には、いずれにも接続されていないものがあるが、これは図を簡略化するためであり、実際には他の電源回路や信号線引き出しなどと接続される。

続いて、本実施の形態にかかる実装基板１００の動作について説明する。高電圧ＤＣ電源プレーン２は、高電圧ＤＣ電源電圧ＶＤＨを供給するためのプレーンである。なお、高電圧ＤＣ電源電圧ＶＤＨとは、例えば１２Ｖや２４Ｖなどの、ＬＳＩ５２の動作電圧よりも高い電圧を指す。実装基板１００は、高電圧ＤＣ電源端子１２に高電圧ＤＣ電源電圧ＶＤＨが供給され、高電圧ＤＣ電源電圧ＶＤＨを降圧したＤＣ電源電圧ＶＤＤを、電源端子１３から出力する。電源端子１３は、対応するＬＳＩケース５１のピン５３に接続されているので、ＤＣ電源電圧ＶＤＤが、ＬＳＩケース５１を介してＬＳＩ５２に供給される。この降圧されたＤＣ電源電圧ＶＤＤは、例えば１．８Ｖや１．５Ｖなどの、ＬＳＩ５２で使用される電圧である。

本構成によれば、電源回路２１から出力されたＤＣ電源電圧ＶＤＤは、ビア３２を介して、直接的にＬＳＩケース５１と接続される。電源回路２１から出力された接地電圧ＧＮＤは、ビア３１を介して、直接的にＬＳＩケース５１と接続される。つまり、ＬＳＩケース５１の直下に電源回路２１を配置することができるので、電源回路２１とＬＳＩケース５１との間を接地配線（ビア３１）及び電源配線（ビア３２）により、最短距離で接続することができる。そのため、電源回路２１とＬＳＩ５２との間のインピーダンスを決定する重要ファクタである、寄生Ｌ（インダクタ）成分を小さくすることができる。

さらに、電源回路２１をＬＳＩケース５１の直下に複数個配置することにより、個別の電圧を複数取り出すことができる。この場合、例えばＩ／Ｏ種ごとに、異なる電圧を取り出すことが可能である。その結果、同一の実装基板により、ＬＳＩの仕様変更に対応することが可能となる。本構成によれば、あるＩ／Ｏの電圧を、例えば、１．８Ｖから１．５Ｖに容易に変更することができる。

さらにまた、複数の電源回路２１からＬＳＩ５２へ、それぞれ異なる電圧を供給できるため、高電圧ＤＣ電源プレーン２を１つだけ設ければよい。すなわち、本構成によれば、高電圧ＤＣ電源プレーンを複数設ける必要が無い。図２は、高電圧ＤＣ電源プレーン２の構成を示すレイアウト図である。図２に示すように、高電圧ＤＣ電源プレーン２は、例えば基板の全域に亘って形成することが可能である。なお、図２では、ＬＳＩケース５１の実装位置を破線で示している。つまり、本構成によれば、プリント基板の電源プレーン数を減らすことができるので、プリント基板のコストを低減することができる。

加えて、電源回路２１は、既存の半導体プロセスで容易に作製できる。そのため、実装基板を安価に作製できるので、システム全体でのコストダウンに貢献することが可能である。

実施の形態２
次に、本発明の実施の形態２にかかる実装基板２００について説明する。図３は、実施の形態２にかかる半導体装置が実装された実装基板２００の要部を示す断面図である。図３に示すように、実装基板２００は、実施の形態１にかかる実装基板１００に信号配線１０追加した構成を有する。また、実装基板２００では、実装基板１００の電源回路２１の代わりに、電源回路２２が設けられる。実装基板２００のその他の構成は、実装基板１００と同様であるので、説明を省略する。

電源回路２２は、電源回路２１に信号端子１４を追加した構成を有する。信号端子１４には、信号配線１０を介して、実装基板２００の外部から制御信号が供給される。電源回路２２のその他の構成は、電源回路２１と同様であるので、説明を省略する。

続いて、本実施の形態にかかる実装基板２００の動作について説明する。実装基板２００では、電源回路２２に制御信号を供給することができる。これにより、制御信号に応じて、電源端子１３から出力するＤＣ電源電圧ＶＤＤの値を変更することが可能である。また、制御信号に応じて、電源回路２２の出力をディセーブル（オフ）とすることも可能である。これにより、電源を必要としない場合には、電源回路２２の出力をディセーブル（オフ）とすることにより、消費電力を削減することができる。

本構成によれば、システムとして電源供給が必要ないＬＳＩの特定エリアへの電源供給を停止することができる。具体的には、例えば、動作が不要なプロセス・コアなどへの電源供給を停止できる。従って、本構成によれば、実装基板１００と同様の作用効果を奏するのみならず、システムの消費電力を削減することができる。

実施の形態３
次に、本発明の実施の形態３にかかる実装基板３００について説明する。図４は、実施の形態３にかかる半導体装置が実装された実装基板３００の要部を示す断面図である。図４に示すように、実装基板３００は、実施の形態２にかかる実装基板２００の電源回路２２が電源回路２３に置換された構成を有する。実装基板３００のその他の構成は、実装基板２００と同様であるので、説明を省略する。

電源回路２３は、第１の電源端子４１、第２の電源端子４２、第１の高電圧ＤＣ電源端子４３及び第２の高電圧ＤＣ電源端子４４、接地端子１１及び信号端子１４を有する。 第１の電源端子４１及び第２の電源端子４２は、接地プレーン３とは接続されておらず、接地プレーン３から独立している。第１の電源端子４１は、ビア３２、パッド６、ピン５３及びＬＳＩケース５１を介して、ＬＳＩ５２と接続される。第２の電源端子４２は、ビア３３、パッド６、ピン５３及びＬＳＩケース５１を介して、ＬＳＩ５２と接続される。第１の高電圧ＤＣ電源端子４３及び第２の高電圧ＤＣ電源端子４４は、高電圧ＤＣ電源プレーン２に接続される。電源回路２３のその他の構成は、電源回路２２と同様であるので、説明を省略する。

すなわち、電源回路２３は、複数のＤＣ電源電圧を出力することができる。複数のＤＣ電源電圧は、それぞれ異なる電圧とすることができるし、同じ電圧とすることもできる。また、信号端子１４に供給される制御信号により、複数のＤＣ電源電圧の出力を一括してオン／オフすることもできるし、複数のＤＣ電源電圧の出力をそれぞれ独立してオン／オフすることもできる。さらに、信号端子１４に供給される制御信号により、複数のＤＣ電源電圧の電圧値を一括して変更することもできるし、複数のＤＣ電源電圧の電圧値をそれぞれ独立して変更することもできる。

よって、本構成によれば、実装基板２００と同様の作用効果を奏するのみならず、１つの電源回路２３から複数のＤＣ電源電圧を出力することができる。その結果、本構成によれば、プリント基板の機能を損なうことなく、電源回路の個数を削減することができる。また、単一の高電圧ＤＣ電源プレーンから供給される高電圧ＤＣ電源電圧に基づいて、複数のＤＣ電源電圧を生成できる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態では、電源回路と半導体装置を接続するビアが設けられているが、ビア以外の配線を形成することも可能である。

実施の形態３にかかる実装基板３００では、信号配線１０が設けられているが、実装基板１００と同様に、信号配線１０を除いた構成とすることが可能である。

上述の実施の形態にかかる電源回路は、高電圧ＤＣ電源電圧を降圧することによりＤＣ電源電圧を生成しているが、ＤＣ電源電圧の生成はこの例に限られない。すなわち、高電圧ＤＣ電源電圧を変圧することにより、ＤＣ電源電圧を生成することが可能である。

上述の実施の形態にかかる実装基板は、半導体装置が用いられる、低消費電力のシステムにかぎらず、大消費電力のシステムに利用することもできる。特に、低諸費電力及び低コストが必然的に要求される、携帯電話などの携帯端末への適用が特に有効である。

上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。

（付記１）表面に半導体装置が実装される板状部材と、前記半導体装置が実装される領域の前記板状部材内に埋め込まれ、電源電圧及び接地電圧を出力する電源回路と、前記半導体装置と前記電源回路との間の前記板状部材内に形成され、前記電源回路から出力される前記電源電圧を前記半導体装置に供給する電源配線と、前記半導体装置と前記電源回路との間の前記板状部材内に形成され、前記電源回路から出力される前記接地電圧を前記半導体装置に供給する接地配線と、を備える、実装基板。

（付記２）前記電源配線及び前記接地配線は、前記半導体装置と前記電源回路とを最短距離で接続することを特徴とする、付記１に記載の実装基板。

（付記３）前記電源配線及び前記接地配線のそれぞれは、前記半導体装置の前記板状部材と対向する側の面に形成された異なる電極と接続されることを特徴とする、付記１又は２に記載の実装基板。

（付記４）前記板状部材内に形成され、前記電源回路に電圧を供給する電源プレーンを更に備え、前記電源回路は、前記電源プレーンから供給される前記電圧を変圧することにより前記電源電圧を生成することを特徴とする、付記１乃至３のいずれか一に記載の実装基板。

（付記５）前記電源プレーンから供給される前記電圧は、前記電源電圧よりも高いことを特徴とする、付記４に記載の実装基板。

（付記６）前記板状部材の外部からの制御信号を前記電気回路に供給する信号配線を更に備えることを特徴とする、付記１乃至５のいずれか一に記載の実装基板。

（付記７）前記電気回路は、前記制御信号に応じて、前記電源電圧の出力をオン／オフすることを特徴とする、付記６に記載の実装基板。

（付記８）前記電気回路は、前記制御信号に応じて、前記電源電圧の電圧値を変更することを特徴とする、付記６又は７に記載の実装基板。

（付記９）複数の前記電源配線を備え、前記電源回路は、前記複数の前記電気配線のそれぞれを介して、電圧値が異なる複数の前記出力電圧を出力することを特徴とする、付記１乃至５のいずれか一に記載の実装基板。

（付記１０）前記板状部材の外部からの制御信号を前記電気回路に供給する信号配線を更に備えることを特徴とする、付記９に記載の実装基板。

（付記１１）前記電気回路は、前記制御信号に応じて、前記複数の前記電源電圧の出力を、それぞれ独立してオン／オフすることを特徴とする、付記１０に記載の実装基板。

（付記１２）前記電気回路は、前記制御信号に応じて、前記複数の前記電源電圧の電圧値を、それぞれ独立して変更することを特徴とする、付記１０又は１１に記載の実装基板。

（付記１３）前記実装基板内に形成され、前記電源回路に前記接地電圧を供給する接地プレーンを更に備えることを特徴とする、付記１乃至１２のいずれか一に記載の実装基板。

（付記１４）前記電源回路を複数備えることを特徴とする、付記１乃至１３のいずれか一に記載の実装基板。

（付記１５）電源電圧及び接地電圧を出力する電源回路を、半導体装置が実装される領域の板状部材内に埋め込んで形成し、前記電源回路から出力される前記電源電圧を前記半導体装置に供給する電源配線を、前記半導体装置と前記電源回路との間の前記板状部材内に形成し、前記電源回路から出力される前記接地電圧を前記半導体装置に供給する接地配線を、前記半導体装置と前記電源回路との間の前記板状部材内に形成する、実装基板の製造方法。

１ 板状部材
２ 高電圧ＤＣ電源プレーン
３、４ 接地プレーン
５ 信号プレーン
６ パッド
１０ 信号配線
１１ 接地端子
１２ 高電圧ＤＣ電源端子
１３ 電源端子
１４ 信号端子
２１〜２３ 電源回路
３１〜３３ ビア
４１ 第１の電源端子
４２ 第２の電源端子
４３ 第１の高電圧ＤＣ電源端子
４４ 第２の高電圧ＤＣ電源端子
５１、６５ ＬＳＩケース
５２ ＬＳＩ
５３ ピン
６０ 基板
６１〜６４ 電源プレーン
１００、２００、３００ 実装基板
６００ プリント基板

Claims (10)

1. 表面に半導体装置が実装される板状部材と、
   前記半導体装置が実装される領域の前記板状部材内に埋め込まれ、電源電圧及び接地電圧を出力する電源回路と、
   前記半導体装置と前記電源回路との間の前記板状部材内に形成され、前記電源回路から出力される前記電源電圧を前記半導体装置に供給する電源配線と、
   前記半導体装置と前記電源回路との間の前記板状部材内に形成され、前記電源回路から出力される前記接地電圧を前記半導体装置に供給する接地配線と、を備える、
   実装基板。
2. 前記電源配線及び前記接地配線は、前記半導体装置と前記電源回路とを最短距離で接続することを特徴とする、
   請求項１に記載の実装基板。
3. 前記電源配線及び前記接地配線のそれぞれは、前記半導体装置の前記板状部材と対向する側の面に形成された異なる電極と接続されることを特徴とする、
   請求項１又は２に記載の実装基板。
4. 前記板状部材内に形成され、前記電源回路に電圧を供給する電源プレーンを更に備え、
   前記電源回路は、前記電源プレーンから供給される前記電圧を変圧することにより前記電源電圧を生成することを特徴とする、
   請求項１乃至３のいずれか一項に記載の実装基板。
5. 前記電源プレーンから供給される前記電圧は、前記電源電圧よりも高いことを特徴とする、
   請求項４に記載の実装基板。
6. 前記板状部材の外部からの制御信号を前記電気回路に供給する信号配線を更に備えることを特徴とする、
   請求項１乃至５のいずれか一項に記載の実装基板。
7. 前記電気回路は、前記制御信号に応じて、前記電源電圧の出力をオン／オフすることを特徴とする、
   請求項６に記載の実装基板。
8. 前記電気回路は、前記制御信号に応じて、前記電源電圧の電圧値を変更することを特徴とする、
   請求項６又は７に記載の実装基板。
9. 複数の前記電源配線を備え、
   前記電源回路は、前記複数の前記電気配線のそれぞれを介して、電圧値が異なる複数の前記出力電圧を出力することを特徴とする、
   請求項１乃至５のいずれか一項に記載の実装基板。
10. 電源電圧及び接地電圧を出力する電源回路を、半導体装置が実装される領域の板状部材内に埋め込んで形成し、
    前記電源回路から出力される前記電源電圧を前記半導体装置に供給する電源配線を、前記半導体装置と前記電源回路との間の前記板状部材内に形成し、
    前記電源回路から出力される前記接地電圧を前記半導体装置に供給する接地配線を、前記半導体装置と前記電源回路との間の前記板状部材内に形成する、
    実装基板の製造方法。

Images