JP2012160595A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012160595A
JP2012160595A JP2011019492A JP2011019492A JP2012160595A JP 2012160595 A JP2012160595 A JP 2012160595A JP 2011019492 A JP2011019492 A JP 2011019492A JP 2011019492 A JP2011019492 A JP 2011019492A JP 2012160595 A JP2012160595 A JP 2012160595A
Authority
JP
Japan
Prior art keywords
film
metal film
insulating film
wiring material
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011019492A
Other languages
English (en)
Inventor
Teppei Tsukamoto
哲平 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011019492A priority Critical patent/JP2012160595A/ja
Priority to US13/362,622 priority patent/US20120193793A1/en
Publication of JP2012160595A publication Critical patent/JP2012160595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H10W20/039—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures also covering sidewalls of the conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H10W20/0765—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches the thin functional dielectric layers being temporary, e.g. sacrificial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01938—Manufacture or treatment of bond pads using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01953—Changing the shapes of bond pads by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01955—Changing the shapes of bond pads by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の金属配線を高信頼性化する。
【解決手段】一つの実施形態によれば、半導体装置は、第１の配線材、開口部、及び電極端子部が設けられる。第１の配線材は、半導体基板上の第１の層間絶縁膜上に設けられ、配線層として用いられる。開口部は、第１の配線材上に設けられた第２の層間絶縁膜をエッチングして形成される。電極端子部は、開口部及び開口部周囲の第２の層間絶縁膜上に設けられ、第１の配線材に接するバリアメタル膜、シードメタル膜、及び第２の配線材が開口部を覆うように積層形成され、第２の配線材の上部及び側面に被覆メタル膜が形成される。
【選択図】 図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体素子の微細化、高集積度化、低消費電力化の進展に伴い、半導体集積回路などの半導体装置に使用される配線には、配線抵抗及び配線間容量の低減化がより一層求められている。この要求に対応するために、従来のＡＬ（アルミニウム）より抵抗率が相対的に低いＣｕ（銅）を用いた多層配線が多用される。
Ｃｕ（銅）配線を電極端子部（パッド部）に用いた場合、側面部の酸化や汚染による変質などが発生して封止された半導体装置の信頼性が低下するという問題点がある。また、側面部のエッチング量を考慮すると配線層のデザインルールが大きくなるという問題点がある。
米国特許第７３５１６５５号明細書
本発明は、金属配線を高信頼性化することができる半導体装置及びその製造方法を提供することにある。
一つの実施形態によれば、半導体装置は、第１の配線材、開口部、及び電極端子部が設けられる。第１の配線材は、半導体基板上の第１の層間絶縁膜上に設けられ、配線層として用いられる。開口部は、第１の配線材上に設けられた第２の層間絶縁膜をエッチングして形成される。電極端子部は、開口部及び開口部周囲の第２の層間絶縁膜上に設けられ、第１の配線材に接するバリアメタル膜、シードメタル膜、及び第２の配線材が開口部を覆うように積層形成され、第２の配線材の上部及び側面に被覆メタル膜が形成される。
他の実施形態によれば、半導体装置の製造方法は、第１の配線材を形成する工程、第１の開口部を形成する工程、バリアメタル膜及びシードメタル膜を積層形成する工程、レジスト膜を形成する工程、第２の配線材を埋設する工程、隙間を形成する工程、被覆メタル膜を形成する工程、及びシードメタル層及びバリアメタル膜をエッチングする工程を有する。第１の配線材を形成する工程では、半導体基板上の第１の層間絶縁膜上に第１の配線材を形成する。第１の開口部を形成する工程では、第１の配線材上に設けられた第２の層間絶縁膜をエッチングして第１の開口部を形成する。バリアメタル膜及びシードメタル膜を積層形成する工程では、第１の開口部及び第２の層間絶縁膜上に、バリアメタル膜及びシードメタル膜を積層形成する。レジスト膜を形成する工程では、第１の開口部及び第１の開口部周囲のバリアメタル膜上に第２の開口部を有するレジスト膜を形成する。第２の配線材を埋設する工程では、第２の開口部に電界メッキ法を用いて前記シードメタル膜と接する第２の配線材を埋設する。隙間を形成する工程では、レジスト膜を熱処理して縮退させ、第２の配線材とレジスト膜の間に隙間を形成する。被覆メタル膜を形成する工程では、隙間を覆うように第２の配線材の上部及び側面に、電界メッキ法を用いて被覆メタル膜を形成する。シードメタル層及びバリアメタル膜をエッチングする工程では、レジスト膜を除去し、被覆メタル膜をマスクにして露呈されたシードメタル層及びバリアメタル膜をエッチングする。
第１の実施形態に係る半導体装置を示す断面図である。 第１の実施形態に係る比較例の半導体装置を示す断面図である。 第１の実施形態に係る比較例の半導体装置を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 第１の実施形態に係る半導体装置の製造工程を示す断面図である。 変形例の半導体装置を示す断面図である。 第２の実施形態に係る半導体装置の製造工程を示す断面図である。 第２の実施形態に係る半導体装置の製造工程を示す断面図である。 第２の実施形態に係る半導体装置の製造工程を示す断面図である。 第２の実施形態に係る半導体装置の製造工程を示す断面図である。 第２の実施形態に係る半導体装置の製造工程を示す断面図である。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照して説明する。図１は半導体装置を示す断面図である。図２及び図３は比較例の半導体装置を示す断面図である。本実施形態では、最上層のＣｕ（銅）からなる金属配線層の上部及び側面をＡｕ（金）からなる被覆メタル膜で覆っている。
図１に示すように、半導体装置９０には、配線層として用いられる配線材３、配線材３に接続される電極端子部５０、及び配線部６０が設けられる。配線部材３及び配線部６０は、図示しない半導体装置９０に設けられる回路に接続する配線や電源配線として用いられる。半導体装置９０は、例えば電極端子（パッド）部５０がＣｕ（銅）やＡｕ（金）を用いたボンディングワイヤを介して外部端子に接続され、樹脂封止される。
シリコン基板である半導体基板１上（第１主面）には、層間絶縁膜２が設けられる。層間絶縁膜２上（第１主面）には、配線層として用いられる配線材３が設けられる。配線材３上（第１主面）には、層間絶縁膜４が設けられる。
層間絶縁膜４がエッチング開口された開口部５と開口部５の周囲の層間絶縁膜４上（第１主面）には、配線材３と接するバリアメタル膜６、シードメタル膜７、及び配線材８が積層形成される。電極端子部５０の配線材８の上部及び側面には、被覆メタル膜９が設けられる。
層間絶縁膜４上（第１主面）の配線部６０には、電極端子部５０と離間してバリアメタル膜６、シードメタル膜７、及び配線材８が積層形成される。配線部６０の配線材８の上部及び側面には、被覆メタル膜９が設けられる。
このため、電極端子部５０及び配線部６０の厚膜金属膜である配線材８は、下部がバリアメタル膜６及びシードメタル膜７で覆われ、上部及び側面が被覆メタル膜９で覆われ、露呈される領域がない。
ここで、層間絶縁膜2及び層間絶縁膜４には、Ｐ−ＳｉＯＣ膜を用いている。配線材３、シードメタル膜７、及び配線材８には、Ｃｕ（銅）膜を用いている。バリアメタル膜６には、ＴａＮ（窒化タンタル）膜を用いている。被覆メタル膜９には、Ａｕ（金）膜を用いている。電極端子部５０は、Ｃｕ（銅）やＡｕ（金）を用いたボンディングワイヤを介して外部端子に接続されるので、配線材８を構成するＣｕ（銅）膜は、配線材３よりも厚く形成され、例えば５乃至１２μｍの範囲の厚さに設けられる。配線材３にはＣｕ（銅）膜を用いているが、代わりにＡｌ（アルミニウム）を用いてもよい。
Ｃｕ（銅）は酸化されやすく、汚染等により劣化及び変質しやすい。これに対してＡｕ（金）は酸化されにくく、汚染等による劣化及び変質が少ない。本実施形態では、電極端子部５０及び配線部６０のＣｕ（銅）からなる配線材８の上部及び側面をＡｕ（金）からなる被服メタル膜９で覆っている（下部はシードメタル膜７及びバリアメタル膜６で覆っている）。このため、Ｃｕ（銅）からなる配線材８の酸化や汚染等による劣化及び変質を大幅に抑制することができ、電極端子部５０及び配線部６０を高信頼性化することができる。
図２に示すように、比較例の半導体装置１００ａには、配線層として用いられる配線材３、配線材３に接続される電極端子部５０ａ、及び配線部６０ａが設けられる。比較例の半導体装置１００ａは、電極端子部５０ａ及び配線部６０ａが本実施形態の半導体装置９０と異なるので、異なる点のみ説明する。
電極端子部５０ａは、開口部５と開口部５の周囲の層間絶縁膜４上にバリアメタル膜６、シードメタル膜７、及び配線材８が積層形成され、配線材８上には被覆メタル膜９が設けられる。被覆メタル膜９は、配線材８及びシードメタル膜７よりも端部がせりだしている。配線材８及びシードメタル膜７は、バリアメタル膜６よりも端部がせりだしている。電極端子部５０ａは、配線材８の側面の領域Ａには被覆メタル膜９が設けられず、配線材８が露呈されている。
配線部６０ａは、電極端子部５０ａと離間し、層間絶縁膜４上にバリアメタル膜６、シードメタル膜７、及び配線材８が積層形成され、配線材８上には被覆メタル膜９が設けられる。被覆メタル膜９は、配線材８及びシードメタル膜７よりも端部がせりだしている。配線材８及びシードメタル膜７は、バリアメタル膜６よりも端部がせりだしている。配線部６０ａは、配線材８の側面の領域Ａには被覆メタル膜９が設けられず、配線材８が露呈されている。
このため、Ｃｕ（銅）からなる配線材８は、側面部が腐食や酸化されやすく、膜質が劣化及び変質しやすい。また、封止された半導体装置１００ａの場合、配線材８の側面部に汚染物が侵入すると配線材８が変質して半導体装置１００ａの信頼性が低下する。また、側面部のエッチング量を考慮すると配線層のデザインルールが大きくなる。
図３に示すように、比較例の半導体装置１００ｂは、半導体装置１００ａに表面保護膜１０を形成し、電極端子部５０ａ上の表面保護膜１０をエッチングして開口部１１を形成したものである。
この場合でも、開口部１１を介して表面保護膜１０と被覆メタル膜９の界面から配線材８の側面の領域Ａに汚染物が侵入し、Ｃｕ（銅）からなる配線材８は、側面部が腐食や酸化されやすく、膜質が劣化及び変質しやすい。
次に、半導体装置の製造方法について図４乃至１１を参照して説明する。図４乃至１１は半導体装置の製造工程を示す断面図である。
図４に示すように、シリコン基板である半導体基板１上に、半導体装置９０を構成する図示しないアクティブ素子やパッシブ素子を形成後、半導体基板１上に層間絶縁膜２、配線材３、及び層間絶縁膜４を順次、積層形成する。
次に、図５に示すように、周知のリソグラフィー法を用いてレジスト膜２１を形成し、レジスト膜２１をマスクにして、例えばＲＩＥ（Reactive Ion Etching）法により層間絶縁膜４をエッチングし開口部５を形成する。レジスト膜２１を除去し、ＲＩＥ後処理で層間絶縁膜４のエッチング残渣などを除去する。
続いて、図６に示すように、開口部５及び層間絶縁膜４上にバリアメタル膜６及びシードメタル膜７を積層形成する。バリアメタル膜６及びシードメタル膜７は、例えばスパッタ法を用いて形成する。
そして、図７に示すように、周知のリソグラフィー法を用いてレジスト膜２２を形成し、開口部５及び開口部５の周囲のシードメタル膜７上に開口部２３と、シードメタル膜７上に開口部２３と離間する開口部２４とを設ける。
次に、図８に示すように、第１の電界メッキ法を用いてＣｕ（銅）からなる配線材８を開口部２３及び開口部２４に埋設する。第１の電界メッキ法は、例えば硫酸銅を主成分とするメッキ液を用い、温度６０℃、電流密度３乃至５０ｍＡ／ｃｍ２の条件で行う。
続いて、図９に示すように、レジスト膜２２を熱処理してレジスト膜２２を縮退させ、縮退したレジスト膜２２ａを形成する。レジスト膜２２の熱処理により、レジスト膜２２ａと配線材８の間は、レジスト縮退幅Ｗｓｈｒだけ離間され隙間４１が形成される。
そして、図１０に示すように、第２の電界メッキ法を用いて隙間４１を覆うように、配線材８の上部及び側面にＡｕ（金）からなる被覆メタル膜９を形成する。第２の電界メッキ法は、例えば亜硫酸金ナトリウム系のメッキ液、或いは亜硫酸・チオ硫酸金ナトリウム系の混合メッキ液を用い、温度６０℃、電流密度１乃至２０ｍＡ／ｃｍ２の条件で行う。
次に、図１１に示すように、レジスト膜２２ａを除去後、Ａｕ（金）からなる被覆メタル膜９をマスクにしてシードメタル膜７及びバリアメタル膜６をエッチングする。シードメタル膜７及びバリアメタル膜６のエッチングには、ドライエッチング法を用いているがウエットエッチング法を用いてもよい。
ここで、層間絶縁膜２及び４には、例えば誘電率ｋが２．９のＰ−ＳｉＯＣ膜を用いているが、代わりにＴＥＯＳ膜、ポリアリーレンエーテル（ＰＡＥ）などの有機膜やポーラスシリカ膜等を用いてもよい。バリアメタル膜６には、窒化タンタル（ＴａＮ）膜を用いているが、代わりに窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）などを用いてもよい。
上述したように、本実施形態の半導体装置及びその製造方法では、配線層として用いられる配線材３、配線材３に接続される電極端子部５０、及び配線部６０が半導体装置９０に設けられる。電極端子部５０及び配線部６０のＣｕ（銅）からなる配線材８の上部及び側面をＡｕ（金）からなる被服メタル膜９で覆っている。配線材８は、電界メッキ法を用いて周囲をレジスト膜２２で形成された開口部２３及び２４に埋設される。被服メタル膜９は、電界メッキ法を用いてレジスト膜２２が縮退した隙間４１を覆うように配線材８上に形成される。
このため、最上層に設けられたＣｕ（銅）配線層（配線材８）の側面部の酸化や汚染による側面部の劣化及び変質を大幅に抑制することができ、高信頼性化されたＣｕ（銅）配線を有する半導体装置９０を提供することができる。また、最上層に設けられたＣｕ（銅）配線層の側面部のエッチング量を考慮する必要がないので、配線層のデザインルール（配線のハーフピッチ幅）を縮小化することができ、高集積度化された半導体装置９０を提供することができる。
なお、本実施形態では、層間絶縁膜２上に配線材３を設け、配線材３上に層間絶縁膜４を設けているが、必ずしもこれに限定されるものではない。例えば、図１１に示す半導体装置９０ａのように、層間絶縁膜２と配線材３の間にキャップ膜３１を設けてもよい。また、配線材３と層間絶縁膜４の間にキャップ膜３２を設けてもよい。例えば、層間絶縁膜２及び層間絶縁膜４がＬｏｗ−ｋ材の場合、キャップ膜３１及びキャップ膜３２にはＳｉＣＮ膜やＰＥ−ＣＶＤ膜などが好適である。ここでは、電極端子部５０及び配線部６０上には、表面保護膜１０を設けている。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１３乃至１７は半導体装置の製造工程を示す断面図である。本実施形態では、被覆メタル膜の形成方法を変更している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１３に示すように、第１の実施形態と同様にシードメタル膜７まで形成後、シードメタル膜７上に絶縁膜１２を形成する。周知のリソグラフィー法を用いて図示しないレジスト膜を形成し、このレジスト膜をマスクにして、例えばＲＩＥ法により絶縁膜１２をエッチングする。このレジスト膜を除去する。
次に、図１４に示すように、シードメタル膜７及び絶縁膜１２上に、絶縁膜１２とは膜質の異なる絶縁膜１３を形成する。例えば、絶縁膜１２にはシリコン酸化膜（ＳｉＯ２膜）を用い、絶縁膜１３にはシリコン窒素化膜（ＳｉＮ膜）を用いる。
続いて、図１５に示すように、例えばＲＩＥ法により絶縁膜１３を絶縁膜１２の側壁部のみ残置し、他の部分をエッチングする。この結果、絶縁膜１２の側壁部には絶縁膜１３からなる側壁絶縁膜１４が形成される。
そして、図１６に示すように、第１の電界メッキ法を用いてＣｕ（銅）からなる配線材８を第１の実施形態と同様に開口部に埋設する。
次に、図１７に示すように、絶縁膜１２よりも側壁絶縁膜１４のエッチング速度の大きなドライエッチング（例えば、窒素添加のフレオンガスを用いたプラズマエッチング）を用いて、選択的に側壁絶縁膜１４をエッチングして第１の実施形態と同様に隙間４１を形成する。
隙間４１を形成後、第２の電界メッキ法を用いて隙間４１を覆うように、配線材８の上部及び側面にＡｕ（金）からなる被覆メタル膜９を形成する。例えば、ドライエッチング法を用いて絶縁膜１２をエッチング後、被覆メタル膜９をマスクにして、シードメタル膜７及びバリアメタル膜６をエッチングする。これ以降は周知の技術を用いて製造されるので説明を省略する。
上述したように、本実施形態の半導体装置の製造方法では、配線層として用いられる配線材３、配線材３に接続される電極端子部５０、及び配線部６０が半導体装置９０に設けられる。電極端子部５０及び配線部６０のＣｕ（銅）からなる配線材８の上部及び側面をＡｕ（金）からなる被服メタル膜９で覆っている。配線材８及び被服メタル膜９は、電界メッキ法を用いて形成している。配線材８は、電界メッキ法を用いて、絶縁膜１２がエッチングされて形成された開口部に埋設される。被服メタル膜９は、電界メッキ法を用いて、側壁絶縁膜１４がエッチングされて形成された隙間４１を覆うように配線材８上に形成される。
このため、最上層に設けられたＣｕ（銅）配線層（配線材８）の側面部の酸化や汚染による側面部の劣化及び変質を大幅に抑制することができ、高信頼性化されたＣｕ（銅）配線を有する半導体装置９０を提供することができる。また、最上層に設けられたＣｕ（銅）配線層の側面部のエッチング量を考慮する必要がないので、配線層のデザインルール（配線のハーフピッチ幅）を縮小化することができ、高集積度化された半導体装置９０を提供することができる。
なお、実施形態では、配線材３と配線材８の間にバリアメタル膜６及びシードメタル膜７を設けているが必ずしもこれに限定されるものではない。例えば、配線層であるＣｕ（銅）にＣｕ（銅）よりも拡散速度の速い異種の金属を添加してバリアメタル膜６を省略してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 半導体基板上の第１の層間絶縁膜上に設けられる第１のキャップ膜と、前記第１のキャップ膜上に設けられ、配線層として用いられる第１の配線材と、前記第１の配線材上に設けられた第２のキャップ膜及び第２の層間絶縁膜をエッチングして形成された開口部と、前記開口部及び前記開口部周囲の前記第２の層間絶縁膜上に設けられ、前記第１の配線材に接するバリアメタル膜、シードメタル膜、及び第２の配線材が前記開口部を覆うように積層形成され、前記第２の配線材の上部及び側面に被覆メタル膜が形成される電極端子部と具備する半導体装置。
（付記２） 前記電極端子部と離間して前記第２の層間絶縁膜上に設けられ、前記バリアメタル膜、前記シードメタル膜、及び前記第２の配線材が積層形成され、前記第２の配線材の上部及び側面に被覆メタル膜が形成される配線部を更に具備する付記１に記載の半導体装置。
（付記３） 前記バリアメタル膜は、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、或いはニオブ（Ｎｂ）から構成される付記２或いは３に記載の半導体装置。
（付記４） 前記第１及び第２の層間絶縁膜は、Ｐ−ＳｉＯＣ膜、ＴＥＯＳ膜、ポリアリーレンエーテル（ＰＡＥ）、或いはポーラスシリカ膜である付記１乃至３のいずれかに記載の半導体装置。
１ 半導体基板
２、４ 層間絶縁膜
３、８ 配線材
５、１１、２３、２４ 開口部
６ バリアメタル膜
７ シードメタル膜
９ 被覆メタル膜
１０ 表面保護膜
１２、１３ 絶縁膜
１４ 側壁絶縁膜
２１、２２、２２ａ レジスト膜
３１、３２ キャップ膜
４１ 隙間
５０、５０ａ 電極端子部
６０、６０ａ 配線部
９０、９０ａ、１００ 半導体装置
Ｗｓｈｒ レジスト縮退幅

Claims (6)

  1. 半導体基板上の第１の層間絶縁膜上に設けられ、配線層として用いられる第１の配線材と、
    前記第１の配線材上に設けられた第２の層間絶縁膜をエッチングして形成された開口部と、
    前記開口部及び前記開口部周囲の前記第２の層間絶縁膜上に設けられ、前記第１の配線材に接するバリアメタル膜、シードメタル膜、及び第２の配線材が前記開口部を覆うように積層形成され、前記第２の配線材の上部及び側面に被覆メタル膜が形成される電極端子部と、
    を具備することを特徴とする半導体装置。
  2. 前記電極端子部と離間して前記第２の層間絶縁膜上に設けられ、前記バリアメタル膜、前記シードメタル膜、及び前記第２の配線材が積層形成され、前記第２の配線材の上部及び側面に被覆メタル膜が形成される配線部
    を更に具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の配線材はＣｕ（銅）から構成され、前記被覆メタル膜はＡｕ（金）から構成されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 半導体基板上の第１の層間絶縁膜上に第１の配線材を形成する工程と、
    第１の配線材上に設けられた第２の層間絶縁膜をエッチングして第１の開口部を形成する工程と、
    前記第１の開口部及び前記第２の層間絶縁膜上に、バリアメタル膜及びシードメタル膜を積層形成する工程と、
    前記第１の開口部及び前記第１の開口部周囲の前記バリアメタル膜上に第２の開口部を有するレジスト膜を形成する工程と、
    前記第２の開口部に電界メッキ法を用いて前記シードメタル膜と接する第２の配線材を埋設する工程と、
    前記レジスト膜を熱処理して縮退させ、前記第２の配線材と前記レジスト膜の間に隙間を形成する工程と、
    前記隙間を覆うように前記第２の配線材の上部及び側面に、電界メッキ法を用いて被覆メタル膜を形成する工程と、
    前記レジスト膜を除去し、前記被覆メタル膜をマスクにして露呈された前記シードメタル層及び前記バリアメタル膜をエッチングする工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 半導体基板上の第１の層間絶縁膜上に第１の配線材を形成する工程と、第１の配線材上に設けられた第２の層間絶縁膜をエッチングして第１の開口部を形成する工程と、
    前記第１の開口部及び前記第２の層間絶縁膜上に、バリアメタル膜及びシードメタル膜を積層形成する工程と、
    前記シードメタル膜上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜をエッチングして前記第１の開口部及び前記第１の開口部周囲の前記バリアメタル膜上に第２の開口部を形成する工程と、
    前記第２の開口部及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜を異方性エッチングして前記第１の絶縁膜の側面に前記第２の絶縁膜を残置し、側壁絶縁膜を形成する工程と、
    前記第２の開口部に電界メッキ法を用いて底部が前記シードメタル膜と接し、側面が前記側壁絶縁膜と接する第２の配線材を埋設する工程と、
    前記側壁絶縁膜をエッチングし、前記第２の配線材と前記第１の絶縁膜の間に隙間を形成する工程と、
    前記隙間を覆うように前記第２の配線材の上部及び側面に、電界メッキ法を用いて被覆メタル膜を形成する工程と、
    前記第１の絶縁膜をエッチングし、前記被覆メタル膜をマスクにして露呈された前記シードメタル層及び前記バリアメタル膜をエッチングする工程と、
    を具備することを特徴とする半導体装置の製造方法。
  6. 前記第２の配線材はＣｕ（銅）から構成され、前記被覆メタル膜はＡｕ（金）から構成されることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
JP2011019492A 2011-02-01 2011-02-01 半導体装置及びその製造方法 Pending JP2012160595A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011019492A JP2012160595A (ja) 2011-02-01 2011-02-01 半導体装置及びその製造方法
US13/362,622 US20120193793A1 (en) 2011-02-01 2012-01-31 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011019492A JP2012160595A (ja) 2011-02-01 2011-02-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012160595A true JP2012160595A (ja) 2012-08-23

Family

ID=46576678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011019492A Pending JP2012160595A (ja) 2011-02-01 2011-02-01 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20120193793A1 (ja)
JP (1) JP2012160595A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
IT201700087201A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087174A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
CN111725436A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 基板及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261663A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2000183158A (ja) * 1998-12-14 2000-06-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JP2008091454A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP2010161222A (ja) * 2009-01-08 2010-07-22 Sony Corp 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ
JP2010171386A (ja) * 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261663A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2000183158A (ja) * 1998-12-14 2000-06-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
JP2008091454A (ja) * 2006-09-29 2008-04-17 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP2010171386A (ja) * 2008-12-26 2010-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010161222A (ja) * 2009-01-08 2010-07-22 Sony Corp 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ

Also Published As

Publication number Publication date
US20120193793A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
CN106935544B (zh) 半导体装置与其形成方法
JP4699172B2 (ja) 半導体装置
US20060145347A1 (en) Semiconductor device and method for fabricating the same
JPWO2012176392A1 (ja) 半導体装置及びその製造方法
WO2009104233A1 (ja) 半導体装置及びその製造方法
CN103811414B (zh) 铜蚀刻集成方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP4280204B2 (ja) 半導体装置
CN113725152A (zh) 半导体器件及其制造方法
US10923423B2 (en) Interconnect structure for semiconductor devices
JP2006024811A (ja) 半導体装置の製造方法
CN105097663A (zh) 具有气隙结构的半导体器件及其制造方法
CN101459055A (zh) 半导体器件的制造方法
JP2010109071A (ja) 半導体装置の製造方法および半導体装置
CN103700616A (zh) 新颖mx到mx-2的系统和方法
CN108183087B (zh) 用于形成应力降低装置的方法
JP4926918B2 (ja) 半導体装置の製造方法
JP2009088269A (ja) 半導体装置、およびその製造方法
JP3715626B2 (ja) 半導体装置の製造方法および半導体装置
US20120193793A1 (en) Semiconductor device and method of fabricating the same
WO2007078011A1 (ja) 多層配線の製造方法と多層配線構造
JP2005203672A (ja) 半導体装置の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP2004235256A (ja) 半導体装置およびその製造方法
JP2009200256A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140605