JP2012169540A - 半導体素子の製造方法および半導体素子 - Google Patents

半導体素子の製造方法および半導体素子 Download PDF

Info

Publication number
JP2012169540A
JP2012169540A JP2011031008A JP2011031008A JP2012169540A JP 2012169540 A JP2012169540 A JP 2012169540A JP 2011031008 A JP2011031008 A JP 2011031008A JP 2011031008 A JP2011031008 A JP 2011031008A JP 2012169540 A JP2012169540 A JP 2012169540A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor layer
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011031008A
Other languages
English (en)
Inventor
Norihiro Iwai
則広 岩井
Akihiko Kasukawa
秋彦 粕川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2011031008A priority Critical patent/JP2012169540A/ja
Publication of JP2012169540A publication Critical patent/JP2012169540A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】生産性および製造歩留まりが高い半導体素子の製造方法および低コストの半導体素子を提供すること。
【解決手段】アルミニウムを含むIII−V族化合物半導体からなる第1の半導体層と、アルミニウムを含むIII−V族化合物半導体からなり、第1の半導体層の上方に位置し、開口パターンを有する第2の半導体層と、第1の半導体層と第2の半導体層との間に位置し、所定のエッチングガスを用いる場合に該第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第3の半導体層とを備えた半導体積層構造を基板上に形成する半導体積層構造形成工程と、第1の半導体層をエッチ停止層として、所定のエッチングガスにて第2の半導体層の開口パターンの下の第3の半導体層をエッチング除去するエッチング工程と、エッチング工程によって第3の半導体層に形成された溝内に第4の半導体層を形成する半導体層形成工程と、を含む。
【選択図】図1

Description

本発明は、半導体素子の製造方法および半導体素子に関するものである。
従来、アルミニウム(Al)を含むIII−V族化合物半導体層(以下、Al系化合物半導体層と呼ぶ)を備えた半導体素子である半導体レーザ素子を製造する際に、Al系化合物半導体層の酸化を防止しながら半導体レーザ素子を製造する方法が開示されている(たとえば特許文献1参照)。
特許文献1に開示される方法では、まず、半導体結晶成長装置内において、InP基板上に、InP半導体層の積層構造内にAl系化合物半導体からなる活性層が含まれるように半導体層を成長する。つぎに、積層構造の表面にSiNx膜からなる選択マスクを形成し、その後に臭素系エッチングガスを用いて、選択マスクをエッチングマスクとして選択エッチングを行い、InPからなる半導体層をメサストライプ状に形成する。この選択エッチングにおいては活性層がエッチ停止層となる。選択エッチングに続けて、選択マスクを成長マスクとしてメサ構造の埋め込み成長を行う。つぎに、選択マスクを除去した後にさらに半導体層の成長を行い、所望の半導体レーザ素子を製造する。
特開2002−118327号公報
しかしながら、特許文献1に開示される方法は、SiNxからなる選択マスクを形成する際と除去する際の2度、InP基板を半導体結晶成長装置から取り出す必要があり、かつこれに伴って取り出したInP基板を再度半導体結晶成長装置に戻す必要もあるため、製造工程が多くなるという問題がある。また、InP基板を半導体結晶成長装置から取り出した際にInP基板が汚染されるおそれもあるため、半導体レーザ素子の製造歩留まりが低下するおそれがあるという問題がある。
本発明は、上記に鑑みてなされたものであって、生産性および製造歩留まりが高い半導体素子の製造方法および低コストの半導体素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る半導体素子の製造方法は、アルミニウムを含むIII−V族化合物半導体からなる第1の半導体層と、アルミニウムを含むIII−V族化合物半導体からなり、前記第1の半導体層の上方に位置し、開口パターンを有する第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置し、所定のエッチングガスを用いる場合に該第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第3の半導体層とを備えた半導体積層構造を基板上に形成する半導体積層構造形成工程と、前記第1の半導体層をエッチ停止層として、前記所定のエッチングガスにて前記第2の半導体層の開口パターンの下の前記第3の半導体層をエッチング除去するエッチング工程と、前記エッチング工程によって前記第3の半導体層に形成された溝内に第4の半導体層を形成する半導体層形成工程と、を含むことを特徴とする。
また、本発明に係る半導体素子の製造方法は、上記発明において、前記半導体積層構造形成工程は、前記第2の半導体層上に、前記第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第5の半導体層を形成する工程を含み、前記エッチング工程において、前記第2の半導体層をエッチ停止層として、前記所定のエッチングガスにて前記第5の半導体層をエッチング除去することを特徴とする。
また、本発明に係る半導体素子の製造方法は、上記発明において、前記エッチングガスは臭素系エッチングガスであり、前記第3または第5の半導体層はAlを含まずにIn、Ga、As、およびPの少なくとも2つを含むIII−V族化合物半導体層であることを特徴とする。
また、本発明に係る半導体素子の製造方法は、上記発明において、前記基板はInPからなり、前記第1および第2の半導体層はAlInAsまたはAlGaInAsからなり、前記第3または第5の半導体層はInPまたはGaInAsPからなることを特徴とする。
また、本発明に係る半導体素子の製造方法は、上記発明において、前記基板はGaAsからなり、前記第1および第2の半導体層はAlGaAsからなり、前記第3または第5の半導体層はGaInPまたはGaInAsPからなることを特徴とする。
また、本発明に係る半導体素子の製造方法は、上記発明において、前記第1の半導体層は活性層またはSCH層であることを特徴とする。
また、本発明に係る半導体素子の製造方法は、上記発明において、当該半導体素子はSAS構造の半導体レーザ素子であり、前記第3の半導体層は電流ブロッキング層であり、前記エッチング工程は活性層に対する電流注入のためのチャネルを形成するためのストライプ溝を形成することを特徴とする。
また、本発明に係る半導体素子は、基板と、前記基板上に形成されたアルミニウムを含むIII−V族化合物半導体からなる第1の半導体層と、アルミニウムを含むIII−V族化合物半導体からなり、前記第1の半導体層の上方に位置し、開口パターンを有する第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置し、該第2の半導体層の開口パターンの形状に一致した溝を有し、所定のエッチングガスを用いる場合に該第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第3の半導体層と、少なくとも前記第3の半導体層の溝内に形成された第4の半導体層と、を備えることを特徴とする。
また、本発明に係る半導体素子は、上記発明において、前記第3の半導体層はAlを含まずにIn、Ga、As、およびPの少なくとも2つを含むIII−V族化合物半導体層であることを特徴とする。
また、本発明に係る半導体素子は、上記発明において、前記基板はInPからなり、前記第1および第2の半導体層はAlInAsまたはAlGaInAsからなり、前記第3の半導体層はInPまたはGaInAsPからなることを特徴とする。
また、本発明に係る半導体素子は、上記発明において、前記基板はGaAsからなり、前記第1および第2の半導体層はAlGaAsからなり、前記第3の半導体層はGaInPまたはGaInAsPからなることを特徴とする。
また、本発明に係る半導体素子は、上記発明において、前記第1の半導体層は活性層またはSCH層であることを特徴とする。
また、本発明に係る半導体素子は、上記発明において、当該半導体素子はSAS構造の半導体レーザ素子であり、前記第3の半導体層は電流ブロッキング層であり、前記溝内には活性層に対する電流注入のためのチャネルが形成されることを特徴とする。
本発明によれば、生産性および製造歩留まりを高く半導体素子を製造でき、低コストの半導体素子を実現できるという効果を奏する。
図1は、実施の形態1に係る半導体レーザ素子の模式的な断面図である。 図2は、図1に示す半導体レーザ素子の製造方法を説明する図である。 図3は、図1に示す半導体レーザ素子の製造方法を説明する図である。 図4は、図1に示す半導体レーザ素子の製造方法を説明する図である。 図5は、図1に示す半導体レーザ素子の製造方法を説明する図である。 図6は、実施の形態2に係る半導体レーザ素子の模式的な断面図である。 図7は、図6に示す半導体レーザ素子の製造方法を説明する図である。 図8は、図6に示す半導体レーザ素子の製造方法を説明する図である。
以下に、図面を参照して本発明に係る半導体素子の製造方法および半導体素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
(実施の形態1)
図1は、本発明の実施の形態1に係る半導体素子である半導体レーザ素子の模式的な断面図である。図1に示すように、この半導体レーザ素子100は、裏面にn側電極1が形成された、n型InPからなる基板2と、基板2上に順次形成された、n型InPからなる下部クラッド層3と、AlGaInAsからなる活性層4と、p型InPからなる下部ブロッキング層5aとn型InPからなる上部ブロッキング層5bとからなる2つの電流ブロッキング層5と、p型AlInAsからなる2つのエッチ停止層6とを備えている。
エッチ停止層6は2つに分離しており、その間には紙面に対して垂直方向に延伸している開口パターンが形成されている。2つの電流ブロッキング層5およびエッチ停止層6の間には、活性層4の上面を底面として、エッチ停止層6の開口パターンの形状に一致するように紙面に対して垂直方向に延伸しているストライプ溝Gが形成されている。ストライプ溝Gの幅はたとえば3μmであるが、半導体レーザ素子100のレーザ発振波長の光をシングルモードで導波できるように幅を適宜設定する。
さらに、この半導体レーザ素子100は、エッチ停止層6の表面からストライプ溝Gの内表面にわたって形成されたp型GaInAsPからなる光導波路層7と、光導波路層7上に形成されたp型InPからなる上部クラッド層8と、上部クラッド層8上に順次形成された、p型GaInAsからなるコンタクト層9と、p側電極10とを備えている。また、紙面と平行に形成された半導体レーザ素子100の端面には、光共振器を形成するための反射膜が形成されている。
活性層4は、たとえば、交互に積層した井戸層と障壁層とからなる多重量子井戸(MQW:Multi Quantum Well)層の上下に分離閉じ込めヘテロ構造(SCH:Separate Confinement Heterostructure)層を形成したMQW−SCH構造を有する。ただし、活性層4の構造は特に限定されず、SCH層を備えなくてもよいし、単一量子井戸構造やバルク構造でもよい。また、活性層4がAlGaInAsからなることによって、1.3μm帯のレーザ発振を実現できる。なお、活性層4の組成は所望のレーザ発振波長に応じて適宜設定される。
この半導体レーザ素子100は、2つの電流ブロッキング層5間のストライプ溝G内に、光導波路層7および上部クラッド層8による活性層4に対する電流注入のためのチャネルが形成された、いわゆるSAS(Self Aligned Structure)構造を有するものである。したがって、この半導体レーザ素子100は、電流キャリアおよび光をチャネル内に有効に閉じ込めることができるので、低しきい値電流、高効率でのレーザ発振を実現することができる。
また、この半導体レーザ素子100は、活性層4がAlGaInAsからなるため、高温においても電子キャリアのリークが少ないので温度特性に優れており、かつホールキャリアの移動度が高いので高速変調特性にも優れている。
また、この半導体レーザ素子100は、電流ブロッキング層5とエッチ停止層6とによってpnp接合が実現されており、急峻なpn界面が形成されるため、電流ブロッキング特性に優れているため、さらに高効率のレーザ素子となる。
さらに、この半導体レーザ素子100は、以下に説明するように、ストライプ溝Gが、Al系化合物半導体層であるエッチ停止層6をエッチングマスクとして、Al系化合物半導体層である活性層4をエッチ停止層としてエッチングすることによって形成されているので、従来よりも簡易な製造工程で生産性および製造歩留まり高く製造された低コストのものである。
(製造方法)
つぎに、半導体レーザ素子100の製造方法について説明する。図2〜図5は、図1に示す半導体レーザ素子100の製造方法を説明する図である。
はじめに、基板2をMOCVD(有機金属気相成長)装置などの半導体結晶成長装置に導入し、図2に示すように、基板2上に、下部クラッド層3、活性層4、下部ブロッキング層5aと上部ブロッキング層5bとからなる電流ブロッキング層5、およびエッチ停止層6を順次形成し、さらにエッチ停止層6上にp型InPからなる保護層11を形成する。
つぎに、基板2を半導体結晶成長装置から取り出す。このとき、Al系化合物半導体層であるエッチ停止層6は、保護層11によって保護されているので、大気に曝されて酸化することが防止される。その結果、後にエッチ停止層6の上に形成する半導体層の結晶性が良好になる。
つぎに、取り出した基板2をプラズマCVD装置に導入し、SiNx膜を全面に形成した後、フォトリソグラフィーの手法およびCF系ガスを用いたドライエッチングによって、SiNx膜にストライプ溝Gの形状の開口パターンを形成してマスクM1とし、さらにウエットエッチングまたはドライエッチングによってマスクM1の開口パターン内のエッチ停止層6および保護層11を除去し、ストライプ溝Gを形成する(図3参照)。その後マスクM1は除去する。
つぎに、基板2を再び半導体結晶成長装置に導入し、臭素系ガスであるCBrガスを用いたエッチングによって保護層11およびストライプ溝G内の電流ブロッキング層5を除去する(図4参照)。このエッチング工程は、たとえばエッチング温度を600℃とし、PH雰囲気においてCBrガスを3μmol/minで供給することによりなされる。この場合のエッチングレートは20nm/minとなる。
ここで、CBrガスは、InPからなる保護層11および電流ブロッキング層5をエッチングするが、Al系化合物半導体層である活性層4およびエッチ停止層6をエッチングしない。そのため、ストライプ溝G外ではエッチ停止層6の上面において、またストライプ溝G内では活性層4の上面において、エッチングを停止させることができる。すなわち、活性層4はエッチ停止層としても機能する。その結果、ストライプ溝Gの底面は活性層4の上面の深さにまで到達する。
このエッチング工程に続いて、図5に示すように、半導体結晶成長装置内にて、ストライプ溝G内に光導波路層7と上部クラッド層8とを形成し、さらにコンタクト層9を形成する。最後に、コンタクト層9の上面にp側電極10を形成し、基板2が所望の厚さになるように裏面を研磨した後にn側電極1を形成し、へき開による端面の形成および端面に反射膜の形成を行い、素子分離して半導体レーザ素子100が完成する。
このように、本製造方法では、エッチング工程の後に、基板2を半導体結晶成長装置から取り出さずにそのまま続けて、残りの半導体層の形成を行うことができる。その結果、半導体結晶成長装置からの取り出しが1度ですみ、製造工程が簡略化されるので、半導体レーザ素子100の生産性が高くなるとともに、取り出した際に基板2が汚染されるおそれが少なくなるので、製造歩留まりが高くなる。また、エッチング工程においてストライプ溝G内に活性層4の一部表面が露出するが、この表面がその後大気に曝されることがないので、酸化されるおそれもない。その結果、活性層4の上に形成する半導体層の結晶性が良好になるので、信頼性に優れた半導体レーザ素子100を実現できる。
さらに、エッチング工程において、エッチング深さの制御性が高いCBrガスによるエッチングを行っているため、半導体レーザ素子100のレーザ特性の面内均一性が高くなる。さらに、従来技術とは異なり、SiNx膜を用いて選択エッチングや選択成長を行わないので、半導体層とは熱膨張係数が異なるSiNxによって半導体層に熱応力によるダメージが加わるということがない。また、SiNx膜の除去の際のドライエッチングによるダメージも加わるということがない。したがって、これらのダメージによる半導体レーザ素子100の信頼性の低下を防止できる。
なお、CBrガスを用いた場合にInP半導体層に対して活性層4およびエッチ停止層6をエッチ停止層として機能させるためには、活性層4およびエッチ停止層6にAlが含まれていることが重要である。活性層4およびエッチ停止層6のAl組成は大きければ大きいほど好ましいが、たとえば5%以上である。また、Al組成の上限はたとえば48%である。
以上説明したように、本製造方法によれば、生産性および製造歩留まりを高く半導体レーザ素子100を製造でき、低コストの半導体レーザ素子100を実現できる。
(実施の形態2)
つぎに、本発明の実施の形態2について説明する。上記実施の形態1に係る半導体レーザ素子では、Al系化合物半導体層である活性層をエッチ停止層として用いたが、本実施の形態2に係る半導体レーザ素子では、活性層の上方に活性層とは別個にエッチ停止層を備えた構造を有している。
図6は、本実施の形態2に係る半導体レーザ素子の模式的な断面図である。図6に示すように、この半導体レーザ素子200は、裏面にn側電極1が形成された基板2と基板2上に順次形成された、下部クラッド層3と、GaInAsPからなる活性層12と、p型AlInAsからなるエッチ停止層13と、下部ブロッキング層5aと上部ブロッキング層5bとからなる2つの電流ブロッキング層5と、2つのエッチ停止層6とを備えている。
エッチ停止層6は2つに分離しており、その間には紙面に対して垂直方向に延伸している開口パターンが形成されている。2つの電流ブロッキング層5およびエッチ停止層6の間には、エッチ停止層13の上面を底面として、エッチ停止層6の開口パターンの形状に一致するように紙面に対して垂直方向に延伸しているストライプ溝Gが形成されている。さらに、この半導体レーザ素子200は、エッチ停止層6の表面からストライプ溝Gの内表面にわたって形成された光導波路層7と、光導波路層7上に形成された上部クラッド層8と、上部クラッド層8上に順次形成された、コンタクト層9とp側電極10とを備えている。また、紙面と平行に形成された半導体レーザ素子200の端面には、光共振器を形成するための反射膜が形成されている。
すなわち、図1に示す半導体レーザ素子100と半導体レーザ素子200とを比較すると、半導体レーザ素子200は活性層12がGaInAsPからなり、活性層12の上にp型AlInAsからなるエッチ停止層13を備える点が異なる。
この半導体レーザ素子200も半導体レーザ素子100と同様に、SAS構造を有し、電流ブロッキング層5とエッチ停止層6とによってpnp接合が実現されている。したがって、半導体レーザ素子200は、低しきい値電流、高効率でのレーザ発振を実現することができ、電流ブロッキング特性に優れているためにさらに高効率のレーザ素子となる。なお、活性層12がGaInAsPからなることによって、1.3〜1.6μm帯のレーザ発振を実現できる。活性層12の組成は所望のレーザ発振波長に応じて適宜設定される。また、活性層12は活性層4と同様にMQW−SCH構造を有するが、特に限定されない。
さらに、この半導体レーザ素子200は、ストライプ溝Gが、Al系化合物半導体層であるエッチ停止層6をエッチングマスクとして、Al系化合物半導体層であるエッチ停止層13をエッチ停止層としてエッチングすることによって形成されている。したがって、半導体レーザ素子100と同様に、従来よりも簡易な製造工程で生産性および製造歩留まり高く製造された低コストのものである。
(製造方法)
つぎに、半導体レーザ素子200の製造方法について説明する。図7〜図8は、図1に示す半導体レーザ素子200の製造方法を説明する図である。
はじめに、半導体レーザ素子100の場合と同様に、基板2をMOCVD装置などの半導体結晶成長装置に導入し、基板2上に、下部クラッド層3、活性層12、エッチ停止層13、下部ブロッキング層5aと上部ブロッキング層5bとからなる電流ブロッキング層5、およびエッチ停止層6を順次形成し、さらにエッチ停止層6上にp型InPからなる保護層11を形成する。つぎに、基板2を半導体結晶成長装置から取り出す。
つぎに、取り出した基板2をプラズマCVD装置に導入し、半導体レーザ素子100の場合と同様にマスクM1を形成し、さらにウエットエッチングまたはドライエッチングによってマスクM1の開口パターン内のエッチ停止層6および保護層11を除去し、ストライプ溝Gを形成する(図7参照)。その後マスクM1は除去する。
つぎに、基板2を再び半導体結晶成長装置に導入し、CBrガスを用いたエッチングによって保護層11およびストライプ溝G内の電流ブロッキング層5を除去する(図8参照)。このとき、ストライプ溝G外ではエッチ停止層6の上面において、またストライプ溝G内ではエッチ停止層13の上面において、エッチングを停止させることができる。
このエッチング工程に続いて、半導体レーザ素子100の場合と同様に、半導体結晶成長装置内にて、光導波路層7と、上部クラッド層8と、コンタクト層9とを順次形成する。最後に、コンタクト層9の上面にp側電極10を形成し、基板2が所望の厚さになるように裏面を研磨した後にn側電極1を形成し、へき開による端面の形成および端面に反射膜の形成を行い、素子分離して半導体レーザ素子200が完成する。
このように、本製造方法においても、半導体レーザ素子100の場合と同様に、半導体レーザ素子200の生産性が高くなるとともに、製造歩留まりが高くなる。また、エッチング工程においてストライプ溝G内に露出したエッチ停止層13の表面がその後大気に曝されないので、酸化されるおそれもない。その結果、エッチ停止層13の上に形成する半導体層の結晶性が良好になるので、信頼性に優れた半導体レーザ素子200を実現できる。さらには、半導体レーザ素子200のレーザ特性の面内均一性が高くなる。
なお、CBrガスを用いた場合にInP半導体層に対してエッチ停止層13をエッチ停止層として機能させるためには、エッチ停止層13にAlが含まれていることが重要である。エッチ停止層13のAl組成は大きければ大きいほど好ましいが、たとえば5%以上が好ましく、上限はたとえば48%である。
以上説明したように、本製造方法によれば、生産性および製造歩留まりを高く半導体レーザ素子200を製造でき、低コストの半導体レーザ素子200を実現できる。
なお、本実施の形態2に係る半導体レーザ素子200は、活性層12がGaInAsPからなるが、この活性層12は半導体レーザ素子100と同様のAlGaInAsからなる活性層に置き換えてもよい。
また、本実施の形態2に係る半導体レーザ素子200では、活性層12の直上にエッチ停止層13が形成されているが、活性層12とエッチ停止層13との間に別の半導体層を介挿させてもよい。
また、上記実施の形態1では、活性層4全体がAl系化合物半導体からなるが、たとえば少なくとも活性層4上部のSCH層をAl系化合物半導体で構成し、MQW層はたとえばAlを含まないGaInAsPで構成してもよい。
また、上記実施の形態では、ストライプ溝形成のためのエッチングガスとしてCBrガスを用いているが、たとえばCHBr等の他の臭素系ガスを用いてもよい。
また、上記実施の形態では、Al系化合物半導体層によってエッチングを停止させるようにしてエッチングする半導体層は、InPからなる。しかしながら、エッチングする半導体層はInPに限らず、使用する臭素系ガスに対してAl系化合物半導体層とのエッチング選択比が十分に大きい(たとえば10以上、さらに好ましくは1000以上)材料からなる半導体層であればよい。したがって、たとえばGaInAsPなどのAlを含まずにリン(P)を含むIII−V族化合物半導体層(P系化合物半導体層)からなる半導体層や、Alを含まずにIn、Ga、As、およびPの少なくとも2つを含むIII−V族化合物半導体層からなる半導体層でもよい。
また、上記実施の形態では、InPからなる基板を使用しているが、GaAsからなる基板を使用してもよい。この場合、エッチングを停止させるAl系化合物半導体層としてはAlGaAsからなるものを使用することができる。また、エッチングするP系化合物半導体層としてはGaInPまたはGaInAsPからなるものを使用することができる。
また、上記実施の形態は、SAS構造の半導体レーザ素子に対して本発明を適用したものである。しかしながら、本発明の適用範囲は特に限定されず、たとえばバットジョイント成長を行う場合のように、半導体積層構造に所定の形状を有する溝を形成し、その溝内に別の半導体層を成長した構造を有するあらゆる半導体素子に適用することができる。
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。その他、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明に含まれる。
1 n側電極
2 基板
3 下部クラッド層
4、12 活性層
5 電流ブロッキング層
5a 下部ブロッキング層
5b 上部ブロッキング層
6、13 エッチ停止層
7 光導波路層
8 上部クラッド層
9 コンタクト層
10 p側電極
11 保護層
100、200 半導体レーザ素子
G ストライプ溝
M1 マスク

Claims (13)

  1. アルミニウムを含むIII−V族化合物半導体からなる第1の半導体層と、アルミニウムを含むIII−V族化合物半導体からなり、前記第1の半導体層の上方に位置し、開口パターンを有する第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に位置し、所定のエッチングガスを用いる場合に該第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第3の半導体層とを備えた半導体積層構造を基板上に形成する半導体積層構造形成工程と、
    前記第1の半導体層をエッチ停止層として、前記所定のエッチングガスにて前記第2の半導体層の開口パターンの下の前記第3の半導体層をエッチング除去するエッチング工程と、
    前記エッチング工程によって前記第3の半導体層に形成された溝内に第4の半導体層を形成する半導体層形成工程と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記半導体積層構造形成工程は、前記第2の半導体層上に、前記第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第5の半導体層を形成する工程を含み、
    前記エッチング工程において、前記第2の半導体層をエッチ停止層として、前記所定のエッチングガスにて前記第5の半導体層をエッチング除去することを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記エッチングガスは臭素系エッチングガスであり、前記第3または第5の半導体層はAlを含まずにIn、Ga、As、およびPの少なくとも2つを含むIII−V族化合物半導体層であることを特徴とする請求項1または2に記載の半導体素子の製造方法。
  4. 前記基板はInPからなり、前記第1および第2の半導体層はAlInAsまたはAlGaInAsからなり、前記第3または第5の半導体層はInPまたはGaInAsPからなることを特徴とする請求項3に記載の半導体素子の製造方法。
  5. 前記基板はGaAsからなり、前記第1および第2の半導体層はAlGaAsからなり、前記第3または第5の半導体層はGaInPまたはGaInAsPからなることを特徴とする請求項3に記載の半導体素子の製造方法。
  6. 前記第1の半導体層は活性層またはSCH層であることを特徴とする請求項1〜5のいずれか一つに記載の半導体素子の製造方法。
  7. 当該半導体素子はSAS構造の半導体レーザ素子であり、前記第3の半導体層は電流ブロッキング層であり、前記エッチング工程は活性層に対する電流注入のためのチャネルを形成するためのストライプ溝を形成することを特徴とする請求項1〜6のいずれか一つに記載の半導体素子の製造方法。
  8. 基板と、
    前記基板上に形成されたアルミニウムを含むIII−V族化合物半導体からなる第1の半導体層と、
    アルミニウムを含むIII−V族化合物半導体からなり、前記第1の半導体層の上方に位置し、開口パターンを有する第2の半導体層と、
    前記第1の半導体層と前記第2の半導体層との間に位置し、該第2の半導体層の開口パターンの形状に一致した溝を有し、所定のエッチングガスを用いる場合に該第1および第2の半導体層に対してエッチング選択比が大きい材料からなる第3の半導体層と、
    少なくとも前記第3の半導体層の溝内に形成された第4の半導体層と、
    を備えることを特徴とする半導体素子。
  9. 前記第3の半導体層はAlを含まずにIn、Ga、As、およびPの少なくとも2つを含むIII−V族化合物半導体層であることを特徴とする請求項8に記載の半導体素子。
  10. 前記基板はInPからなり、前記第1および第2の半導体層はAlInAsまたはAlGaInAsからなり、前記第3の半導体層はInPまたはGaInAsPからなることを特徴とする請求項9に記載の半導体素子。
  11. 前記基板はGaAsからなり、前記第1および第2の半導体層はAlGaAsからなり、前記第3の半導体層はGaInPまたはGaInAsPからなることを特徴とする請求項9に記載の半導体素子。
  12. 前記第1の半導体層は活性層またはSCH層であることを特徴とする請求項8〜11のいずれか一つに記載の半導体素子。
  13. 当該半導体素子はSAS構造の半導体レーザ素子であり、前記第3の半導体層は電流ブロッキング層であり、前記溝内には活性層に対する電流注入のためのチャネルが形成されることを特徴とする請求項8〜12のいずれか一つに記載の半導体素子。
JP2011031008A 2011-02-16 2011-02-16 半導体素子の製造方法および半導体素子 Pending JP2012169540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011031008A JP2012169540A (ja) 2011-02-16 2011-02-16 半導体素子の製造方法および半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011031008A JP2012169540A (ja) 2011-02-16 2011-02-16 半導体素子の製造方法および半導体素子

Publications (1)

Publication Number Publication Date
JP2012169540A true JP2012169540A (ja) 2012-09-06

Family

ID=46973392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011031008A Pending JP2012169540A (ja) 2011-02-16 2011-02-16 半導体素子の製造方法および半導体素子

Country Status (1)

Country Link
JP (1) JP2012169540A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220323A (ja) * 1985-07-18 1987-01-28 Nec Corp 半導体素子の製造方法
JPH0536655A (ja) * 1991-07-25 1993-02-12 Nec Corp 化合物半導体の加工方法
JPH0684805A (ja) * 1992-09-01 1994-03-25 Fujitsu Ltd 化合物半導体結晶成長方法
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220323A (ja) * 1985-07-18 1987-01-28 Nec Corp 半導体素子の製造方法
JPH0536655A (ja) * 1991-07-25 1993-02-12 Nec Corp 化合物半導体の加工方法
JPH0684805A (ja) * 1992-09-01 1994-03-25 Fujitsu Ltd 化合物半導体結晶成長方法
JP2002118327A (ja) * 2000-10-06 2002-04-19 Furukawa Electric Co Ltd:The 化合物半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10700496B2 (en) Electro-optical device with lateral electron blocking layer
JP5247444B2 (ja) 半導体レーザ装置
JP2000216492A (ja) 半導体光素子、その製造方法及び半導体光学装置
US9257815B1 (en) Optical semiconductor device
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
WO2020022116A1 (ja) 半導体レーザ素子
JP2008053501A (ja) 集積光デバイスおよびその製造方法
JP2009117539A (ja) 光半導体素子及び光半導体素子の製造方法
JP2016134522A (ja) 光半導体装置
JP2005286192A (ja) 光集積素子
JP5273459B2 (ja) 半導体レーザの製造方法
JP4953392B2 (ja) 光半導体装置
JP2012169540A (ja) 半導体素子の製造方法および半導体素子
JP2005317572A (ja) 半導体装置およびその製造方法
US20150043604A1 (en) Semiconductor light emitting device and method for manufacturing same
JP2009076640A (ja) 半導体発光素子
JP4983791B2 (ja) 光半導体素子
JP2000077780A (ja) 半導体レーザとその製造方法
JP5610032B2 (ja) 半導体レーザの製造方法
JP2008098387A (ja) 回折格子の作製方法
JP2008022043A (ja) 半導体レーザ装置の製造方法
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP2016115853A (ja) 半導体リッジレーザ素子及び製造方法
JP2009099844A (ja) 利得結合型分布帰還型半導体レーザ装置
JP2008066571A (ja) 半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111